JP3491498B2 - 復調ユニット - Google Patents
復調ユニットInfo
- Publication number
- JP3491498B2 JP3491498B2 JP19536897A JP19536897A JP3491498B2 JP 3491498 B2 JP3491498 B2 JP 3491498B2 JP 19536897 A JP19536897 A JP 19536897A JP 19536897 A JP19536897 A JP 19536897A JP 3491498 B2 JP3491498 B2 JP 3491498B2
- Authority
- JP
- Japan
- Prior art keywords
- demodulation
- error correction
- signal
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号を
復調する復調ユニットに関するものである。
復調する復調ユニットに関するものである。
【０００２】
【従来の技術】以下、従来の復調ユニットについて説明
する。
する。
【０００３】従来の復調ユニットは、図４に示すよう
に、プリント基板１の一方の側面１ａ側に入力端子２
と、データ出力端子３を設けていた。そして、入力端子
２はＡ／Ｄ変換器４に接続され、このＡ／Ｄ変換器４の
出力は復調及び誤り訂正回路５を介して、データ出力端
子３に接続されていた。そのプリント基板１のパターン
において、入力端子２からアナログ信号ｉ／Ｑ信号を短
距離でＡ／Ｄ変換器４に接続するようなレイアウトを有
していた。この構成において、ノイズの影響を受けやす
いアナログ信号であるｉ／Ｑ信号を短距離でＡ／Ｄ変換
器４に接続することにより、ノイズの侵入を防止してビ
ットエラーレート特性を良くしていた。
に、プリント基板１の一方の側面１ａ側に入力端子２
と、データ出力端子３を設けていた。そして、入力端子
２はＡ／Ｄ変換器４に接続され、このＡ／Ｄ変換器４の
出力は復調及び誤り訂正回路５を介して、データ出力端
子３に接続されていた。そのプリント基板１のパターン
において、入力端子２からアナログ信号ｉ／Ｑ信号を短
距離でＡ／Ｄ変換器４に接続するようなレイアウトを有
していた。この構成において、ノイズの影響を受けやす
いアナログ信号であるｉ／Ｑ信号を短距離でＡ／Ｄ変換
器４に接続することにより、ノイズの侵入を防止してビ
ットエラーレート特性を良くしていた。
【０００４】
【発明が解決しようとする課題】しかしながらこのよう
な従来の構成では、復調ユニットを小型化した場合、プ
リント基板１のパターンレイアウトは、誤り訂正後のデ
ィジタルデータラインがどうしても長くなり、しかも復
調及び誤り訂正回路に接続される水晶振動子に隣接した
位置を通ることになる。このため、ビットエラーレート
特性が逆に悪くなるという問題点を有していた。
な従来の構成では、復調ユニットを小型化した場合、プ
リント基板１のパターンレイアウトは、誤り訂正後のデ
ィジタルデータラインがどうしても長くなり、しかも復
調及び誤り訂正回路に接続される水晶振動子に隣接した
位置を通ることになる。このため、ビットエラーレート
特性が逆に悪くなるという問題点を有していた。
【０００５】本発明は上記従来の問題点を解決するもの
で、小型化された復調ユニットにおいても、ビットエラ
ーレート特性が良いパターンレイアウトを提供すること
を目的とするものである。
で、小型化された復調ユニットにおいても、ビットエラ
ーレート特性が良いパターンレイアウトを提供すること
を目的とするものである。
【０００６】
【課題を解決するための手段】この目的を実現するため
に本発明の復調ユニットは、同一プリント基板上に、ｉ
信号とＱ信号が入力される入力端子と、この入力端子に
接続されたＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力が
接続される復調及び誤り訂正回路と、この復調及び誤り
訂正回路に基準クロックを与える水晶振動子と、前記復
調及び誤り訂正回路の出力が接続されたデータ出力端子
とを備え、前記データ出力端子に近接して前記復調及び
誤り訂正回路の出力を設けるとともに、前記プリント基
板の表面にグランドプレーンを設け、このグランドプレ
ーン上に前記水晶振動子を装着するとともに、前記グラ
ンドプレーンを介して、前記プリント基板の裏面に前記
入力端子から導出された入力パターンを配したものであ
る。これにより、ビットエラーレート特性が良い、小型
化された復調ユニットを実現することができる。
に本発明の復調ユニットは、同一プリント基板上に、ｉ
信号とＱ信号が入力される入力端子と、この入力端子に
接続されたＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力が
接続される復調及び誤り訂正回路と、この復調及び誤り
訂正回路に基準クロックを与える水晶振動子と、前記復
調及び誤り訂正回路の出力が接続されたデータ出力端子
とを備え、前記データ出力端子に近接して前記復調及び
誤り訂正回路の出力を設けるとともに、前記プリント基
板の表面にグランドプレーンを設け、このグランドプレ
ーン上に前記水晶振動子を装着するとともに、前記グラ
ンドプレーンを介して、前記プリント基板の裏面に前記
入力端子から導出された入力パターンを配したものであ
る。これにより、ビットエラーレート特性が良い、小型
化された復調ユニットを実現することができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、同一プリント基板上に、ｉ信号とＱ信号が入力され
る入力端子と、この入力端子に接続されたＡ／Ｄ変換器
と、このＡ／Ｄ変換器の出力が接続される復調及び誤り
訂正回路と、この復調及び誤り訂正回路に基準クロック
を与える水晶振動子と、前記復調及び誤り訂正回路の出
力が接続されたデータ出力端子とを備え、前記データ出
力端子に近接して前記復調及び誤り訂正回路の出力を設
けるとともに、前記プリント基板の表面にグランドプレ
ーンを設け、このグランドプレーン上に前記水晶振動子
を装着するとともに、前記グランドプレーンを介して、
前記プリント基板の裏面に前記入力端子から導出された
入力パターンを配した復調ユニットである。このように
構成することによって、例え、伝送経路やｉ／Ｑ検波後
にノイズの影響を受けたとしても、それが復調及び誤り
訂正回路の誤り訂正ブロックで訂正され、正しくデータ
復元することができる。すなわち、復調及び誤り訂正回
路から出力端子までの間で再度ノイズにより劣化するこ
とを防止することができるので、ビットエラーレート特
性が良いパターンレイアウトを提供することができる。
また、プリント基板上に設けられたグランドプレーンに
より、水晶振動子と入力信号パターンとが分離されるの
で、水晶振動子から出力されるクロックが入力信号に妨
害を与えることは少なくなる。従って、ビットエラーレ
ート特性が良いパターンレイアウトを提供することがで
きるので、ビットエラーレート特性が良い、小型化され
た復調ユニットを実現することができる。
は、同一プリント基板上に、ｉ信号とＱ信号が入力され
る入力端子と、この入力端子に接続されたＡ／Ｄ変換器
と、このＡ／Ｄ変換器の出力が接続される復調及び誤り
訂正回路と、この復調及び誤り訂正回路に基準クロック
を与える水晶振動子と、前記復調及び誤り訂正回路の出
力が接続されたデータ出力端子とを備え、前記データ出
力端子に近接して前記復調及び誤り訂正回路の出力を設
けるとともに、前記プリント基板の表面にグランドプレ
ーンを設け、このグランドプレーン上に前記水晶振動子
を装着するとともに、前記グランドプレーンを介して、
前記プリント基板の裏面に前記入力端子から導出された
入力パターンを配した復調ユニットである。このように
構成することによって、例え、伝送経路やｉ／Ｑ検波後
にノイズの影響を受けたとしても、それが復調及び誤り
訂正回路の誤り訂正ブロックで訂正され、正しくデータ
復元することができる。すなわち、復調及び誤り訂正回
路から出力端子までの間で再度ノイズにより劣化するこ
とを防止することができるので、ビットエラーレート特
性が良いパターンレイアウトを提供することができる。
また、プリント基板上に設けられたグランドプレーンに
より、水晶振動子と入力信号パターンとが分離されるの
で、水晶振動子から出力されるクロックが入力信号に妨
害を与えることは少なくなる。従って、ビットエラーレ
ート特性が良いパターンレイアウトを提供することがで
きるので、ビットエラーレート特性が良い、小型化され
た復調ユニットを実現することができる。
【０００８】 本発明の請求項２に記載の発明は、金属
製の筐体内に設けられた請求項１に記載の復調ユニット
であり、このように、復調ユニットが金属製の筐体内に
包囲されているので、外部からのノイズの影響により、
データ誤りを生ずることも少なくなる。更にまた、この
復調及び誤り訂正回路で使用するクロックが親基板に悪
影響を与えることもない。
製の筐体内に設けられた請求項１に記載の復調ユニット
であり、このように、復調ユニットが金属製の筐体内に
包囲されているので、外部からのノイズの影響により、
データ誤りを生ずることも少なくなる。更にまた、この
復調及び誤り訂正回路で使用するクロックが親基板に悪
影響を与えることもない。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】以下本発明の実施の形態について、図面を
参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１における
復調ユニットの部品配置図である。以下、図１に基づい
て本発明の復調ユニットを説明する。
参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１における
復調ユニットの部品配置図である。以下、図１に基づい
て本発明の復調ユニットを説明する。
【００１５】図１において、本発明の復調ユニットのプ
リント基板１１は、一方の側面１１ａに入力端子１０と
データ出力端子１８を設けている。そして、その裏面側
にアナログｉ信号のパターン１２とアナログＱ信号のパ
ターン１３とを有している。また、表側は部品面であ
り、Ａ／Ｄ変換器１４を有しており、このＡ／Ｄ変換器
１４には、前記アナログｉ信号のパターン１２とアナロ
グＱ信号のパターン１３とが接続されている。更にＡ／
Ｄ変換器１４にて、アナログ信号からディジタル信号に
変換されたディジタルｉ／Ｑ信号のパターン１５が、復
調・誤り訂正ＬＳｉ１６（復調及び誤り訂正回路の一例
として用いた）に接続されている。この復調・誤り訂正
ＬＳｉ１６の出力は、近接して設けられたデータ出力端
子１８に接続されている。従って、この復調・誤り訂正
ＬＳｉ１６から出力される、復調・誤り訂正後のディジ
タルデータライン１７からデータ出力端子１８までが最
も短距離で接続されることになる。このように、復調・
誤り訂正後のディジタルデータライン１７からデータ出
力端子１８までが最も短距離で接続されるように、この
復調・誤り訂正ＬＳｉ１６がプリント基板１１上にレイ
アウトされているので、誤り訂正後のデータが再度プリ
ント基板上のノイズの影響を受け、ビットエラーレート
を劣化させる危険性が少ない。本実施の形態では、この
ディジタルデータラインの長さを３mm程度としたが、５
mm以下であることが望ましい。また、この復調・誤り訂
正ＬＳｉ１６には水晶振動子１９が平行に接続され、こ
の水晶振動子１９を囲むようにグランドプレーン２０が
設けられている。また、その詳細は図２に示す。図２に
おいて、プリント基板１１の表面上にグランドプレーン
２０を敷設し、このグランドプレーン２０上に水晶振動
子１９を配している。また、このグランドプレーン２０
は、プリント基板１１を介してその裏面側にアナログｉ
信号パターン１２と、アナログＱ信号パターン１３とを
設けている。このように構成することにより、復調・誤
り訂正後のディジタルデータライン１７は、水晶振動子
１９からも遠ざけてパターンを形成しているので、水晶
振動子１９の高調波ノイズによるビットエラーレート劣
化の危険性をも避けられるという利点も備えている。そ
して、本実施の形態では、この水晶振動子１９が配備さ
れる位置の部品面側にこの水晶振動子１９と、アナログ
ｉ信号パターン１２及びアナログＱ信号パターン１３を
分離するグランドプレーン２０を形成しており、この水
晶振動子１９から輻射される高調波ノイズをシールドし
ている役目を果たし、更なるビットエラーレートの劣化
防止に効果的なパターンレイアウトを提供している。
リント基板１１は、一方の側面１１ａに入力端子１０と
データ出力端子１８を設けている。そして、その裏面側
にアナログｉ信号のパターン１２とアナログＱ信号のパ
ターン１３とを有している。また、表側は部品面であ
り、Ａ／Ｄ変換器１４を有しており、このＡ／Ｄ変換器
１４には、前記アナログｉ信号のパターン１２とアナロ
グＱ信号のパターン１３とが接続されている。更にＡ／
Ｄ変換器１４にて、アナログ信号からディジタル信号に
変換されたディジタルｉ／Ｑ信号のパターン１５が、復
調・誤り訂正ＬＳｉ１６（復調及び誤り訂正回路の一例
として用いた）に接続されている。この復調・誤り訂正
ＬＳｉ１６の出力は、近接して設けられたデータ出力端
子１８に接続されている。従って、この復調・誤り訂正
ＬＳｉ１６から出力される、復調・誤り訂正後のディジ
タルデータライン１７からデータ出力端子１８までが最
も短距離で接続されることになる。このように、復調・
誤り訂正後のディジタルデータライン１７からデータ出
力端子１８までが最も短距離で接続されるように、この
復調・誤り訂正ＬＳｉ１６がプリント基板１１上にレイ
アウトされているので、誤り訂正後のデータが再度プリ
ント基板上のノイズの影響を受け、ビットエラーレート
を劣化させる危険性が少ない。本実施の形態では、この
ディジタルデータラインの長さを３mm程度としたが、５
mm以下であることが望ましい。また、この復調・誤り訂
正ＬＳｉ１６には水晶振動子１９が平行に接続され、こ
の水晶振動子１９を囲むようにグランドプレーン２０が
設けられている。また、その詳細は図２に示す。図２に
おいて、プリント基板１１の表面上にグランドプレーン
２０を敷設し、このグランドプレーン２０上に水晶振動
子１９を配している。また、このグランドプレーン２０
は、プリント基板１１を介してその裏面側にアナログｉ
信号パターン１２と、アナログＱ信号パターン１３とを
設けている。このように構成することにより、復調・誤
り訂正後のディジタルデータライン１７は、水晶振動子
１９からも遠ざけてパターンを形成しているので、水晶
振動子１９の高調波ノイズによるビットエラーレート劣
化の危険性をも避けられるという利点も備えている。そ
して、本実施の形態では、この水晶振動子１９が配備さ
れる位置の部品面側にこの水晶振動子１９と、アナログ
ｉ信号パターン１２及びアナログＱ信号パターン１３を
分離するグランドプレーン２０を形成しており、この水
晶振動子１９から輻射される高調波ノイズをシールドし
ている役目を果たし、更なるビットエラーレートの劣化
防止に効果的なパターンレイアウトを提供している。
【００１６】なお、復調・誤り訂正ＬＳｉ１６によって
は、Ａ／Ｄ変換器１４を内蔵しているタイプのＬＳｉも
あるが、この場合も本実施の形態と同様なパターンレイ
アウトを形成すれば、同様な理由によりノイズの影響を
防止することができる。
は、Ａ／Ｄ変換器１４を内蔵しているタイプのＬＳｉも
あるが、この場合も本実施の形態と同様なパターンレイ
アウトを形成すれば、同様な理由によりノイズの影響を
防止することができる。
【００１７】（実施の形態２）また、図３は実施の形態
２におけるチューナに連結された復調ユニットの正面図
である。図３において、２１は略四角形をした金属製の
筐体に設けられたチューナであり、２２はチューナ２１
の側面に着脱自在に連結される復調ユニットである。２
３は略四角形の金属製の筐体であり、この筐体２３内に
プリント基板２４が装着されている。２５は入力端子で
あり、プリント基板２４の一方の側面に設けられてい
る。また、２６はデータ出力端子であり、前記一方の側
面に隣接する側面に設けられている。このように構成す
ることによって、復調ユニットの入力信号パターンも出
力信号パターンも短く配置することができ、ビットエラ
ーレート特性が改善される。
２におけるチューナに連結された復調ユニットの正面図
である。図３において、２１は略四角形をした金属製の
筐体に設けられたチューナであり、２２はチューナ２１
の側面に着脱自在に連結される復調ユニットである。２
３は略四角形の金属製の筐体であり、この筐体２３内に
プリント基板２４が装着されている。２５は入力端子で
あり、プリント基板２４の一方の側面に設けられてい
る。また、２６はデータ出力端子であり、前記一方の側
面に隣接する側面に設けられている。このように構成す
ることによって、復調ユニットの入力信号パターンも出
力信号パターンも短く配置することができ、ビットエラ
ーレート特性が改善される。
【００１８】
【発明の効果】以上のように、本発明の復調ユニット
は、同一プリント基板上に、ｉ信号とＱ信号が入力され
る入力端子と、この入力端子に接続されたＡ／Ｄ変換器
と、このＡ／Ｄ変換器の出力が接続される復調及び誤り
訂正回路と、この復調及び誤り訂正回路に基準クロック
を与える水晶振動子と、前記復調及び誤り訂正回路の出
力が接続されたデータ出力端子とを備え、前記データ出
力端子に近接して前記復調及び誤り訂正回路の出力を設
けるとともに、前記プリント基板の表面にグランドプレ
ーンを設け、このグランドプレーン上に前記水晶振動子
を装着するとともに、前記グランドプレーンを介して、
前記プリント基板の裏面に前記入力端子から導出された
入力パターンを配している。このように構成することに
よって、例え、伝送経路やｉ／Ｑ検波後にノイズの影響
を受けたとしても、それが復調及び誤り訂正回路の誤り
訂正ブロックで訂正され、正しくデータ復元することが
できる。すなわち、復調及び誤り訂正回路から出力端子
までの間で再度ノイズにより劣化することを防止するこ
とができるので、ビットエラーレート特性が良いパター
ンレイアウトを提供することができる。また、プリント
基板上に設けられたグランドプレーンにより、水晶振動
子と入力信号パターンとが分離されるので、水晶振動子
から出力されるクロックが入力信号に妨害を与えること
は少なくなる。従って、ビットエラーレート特性が良
い、小型化された復調ユニットを実現することができ
る。
は、同一プリント基板上に、ｉ信号とＱ信号が入力され
る入力端子と、この入力端子に接続されたＡ／Ｄ変換器
と、このＡ／Ｄ変換器の出力が接続される復調及び誤り
訂正回路と、この復調及び誤り訂正回路に基準クロック
を与える水晶振動子と、前記復調及び誤り訂正回路の出
力が接続されたデータ出力端子とを備え、前記データ出
力端子に近接して前記復調及び誤り訂正回路の出力を設
けるとともに、前記プリント基板の表面にグランドプレ
ーンを設け、このグランドプレーン上に前記水晶振動子
を装着するとともに、前記グランドプレーンを介して、
前記プリント基板の裏面に前記入力端子から導出された
入力パターンを配している。このように構成することに
よって、例え、伝送経路やｉ／Ｑ検波後にノイズの影響
を受けたとしても、それが復調及び誤り訂正回路の誤り
訂正ブロックで訂正され、正しくデータ復元することが
できる。すなわち、復調及び誤り訂正回路から出力端子
までの間で再度ノイズにより劣化することを防止するこ
とができるので、ビットエラーレート特性が良いパター
ンレイアウトを提供することができる。また、プリント
基板上に設けられたグランドプレーンにより、水晶振動
子と入力信号パターンとが分離されるので、水晶振動子
から出力されるクロックが入力信号に妨害を与えること
は少なくなる。従って、ビットエラーレート特性が良
い、小型化された復調ユニットを実現することができ
る。
【図１】本発明の実施の形態１における復調ユニットの
プリント基板の上面から見た部品配置の平面図
プリント基板の上面から見た部品配置の平面図
【図２】同、復調ユニットのプリント基板の側面図
【図３】本発明の実施の形態２におけるチューナを含む
復調ユニットの正面図
復調ユニットの正面図
【図４】従来の復調ユニットのプリント基板の上面から
見た部品配置の平面図
見た部品配置の平面図
１０ 入力端子
１１ プリント基板
１４ Ａ／Ｄ変換器
１６ 復調及び、誤り訂正ＬＳｉ
１７ 復調・誤り訂正後のディジタルデータライン
１８ データ出力端子
１９ 水晶振動子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/30
H04B 1/06,1/16
H04B 1/26 - 1/28
H01P 3/08
Claims (2)
- 【請求項１】 同一プリント基板上に、ｉ信号とＱ信号
が入力される入力端子と、この入力端子に接続されたＡ
／Ｄ変換器と、このＡ／Ｄ変換器の出力が接続される復
調及び誤り訂正回路と、この復調及び誤り訂正回路に基
準クロックを与える水晶振動子と、前記復調及び誤り訂
正回路の出力が接続されたデータ出力端子とを備え、前
記データ出力端子に近接して前記復調及び誤り訂正回路
の出力を設けるとともに、前記プリント基板の表面にグ
ランドプレーンを設け、このグランドプレーン上に前記
水晶振動子を装着するとともに、前記グランドプレーン
を介して、前記プリント基板の裏面に前記入力端子から
導出された入力パターンを配した復調ユニット。 - 【請求項２】 金属製の筐体内に設けられた請求項１に
記載の復調ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19536897A JP3491498B2 (ja) | 1997-07-22 | 1997-07-22 | 復調ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19536897A JP3491498B2 (ja) | 1997-07-22 | 1997-07-22 | 復調ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141306A JPH1141306A (ja) | 1999-02-12 |
| JP3491498B2 true JP3491498B2 (ja) | 2004-01-26 |
Family
ID=16340022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19536897A Expired - Fee Related JP3491498B2 (ja) | 1997-07-22 | 1997-07-22 | 復調ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3491498B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167052A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置及びデジタル放送受信装置 |
-
1997
- 1997-07-22 JP JP19536897A patent/JP3491498B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1141306A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004363446A (ja) | 送受信装置およびケーブルモデムモジュール装置 | |
| JP2002271080A (ja) | 高周波装置 | |
| US5668701A (en) | Up-down tuner having a grounding plate provided with generally L-shaped soldering portions | |
| JPH1186980A (ja) | コネクタ | |
| JP3491498B2 (ja) | 復調ユニット | |
| US6765626B1 (en) | Digital television signal receiving unit with simplified structure and lowered influence to unit generated noise | |
| US7342800B2 (en) | High frequency module | |
| JP2008219453A (ja) | 送受信回路モジュール | |
| JP2000195597A (ja) | ア―ス用端子 | |
| JP3427041B2 (ja) | アップダウンチューナ | |
| JP3094608B2 (ja) | カード型電子チューナ | |
| JP2000022379A (ja) | ディジタル通信機 | |
| JP2774401B2 (ja) | 無線装置 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH08298393A (ja) | チューナ装置 | |
| JPH06120685A (ja) | チューナーの出力端子構造 | |
| JPH07109946B2 (ja) | プリント配線板 | |
| JP2602742Y2 (ja) | プリント基板の取付構造 | |
| KR20080113650A (ko) | 디지털 튜너 모듈 | |
| JP3484885B2 (ja) | Ｓａｗフィルタの取付構造 | |
| JP2000286728A (ja) | ダイレクトコンバージョン方式のチューナーユニット | |
| JPH05122012A (ja) | カード型電子チユーナ | |
| JPH0742187U (ja) | 無線通信機用送受信装置 | |
| KR19980015837U (ko) | 튜너의 핀 스템 장착 구조 | |
| JPH07240241A (ja) | 電子部品のアース接続構造及び接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |