JP3478328B2 - 同期整流方式の１石フォワードコンバータのドライブ回路 - Google Patents
同期整流方式の１石フォワードコンバータのドライブ回路Info
- Publication number
- JP3478328B2 JP3478328B2 JP05886799A JP5886799A JP3478328B2 JP 3478328 B2 JP3478328 B2 JP 3478328B2 JP 05886799 A JP05886799 A JP 05886799A JP 5886799 A JP5886799 A JP 5886799A JP 3478328 B2 JP3478328 B2 JP 3478328B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- terminal
- gate
- diode
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
イッチング電源、特に１石フォワードコンバータのドラ
イブ回路に関する。 【０００２】 【従来の技術】従来の同期整流方式の１石フォワードコ
ンバータの回路構成は図３に示す通りである。主トラン
ス１０５の１次コイルには半導体スイッチ１０３が直列
接続してあり、直流電源１０４から入力する直流電力は
制御回路１０６からのＱゲート信号を入力する半導体ス
イッチ１０３のスイッチングにより、高周波電力に変換
される。主トランス１０５の２次出力回路には整流用半
導体スイッチ１０１と還流用半導体スイッチ１０２が設
けてあって、入力した高周波電力を同期整流して直流電
力に変換し、さらに、リアクタ１０８とコンデンサ１０
９より成るフィルタ回路を介して平滑化された直流電力
を送出する。また、還流用半導体スイッチ１０２のゲー
ト端子とソース端子の間にはドライブ・トランス１０７
の１次コイルが接続してあり、その２次コイルは制御回
路１０６からのゲート信号（Ｑゲート信号と反対位相）
により接地するように構成してある。 【０００３】 【発明が解決しようとする課題】上述した回路構成によ
ると、還流用半導体スイッチがオンしている期間、ドラ
イブ・トランス１０７をドライブさせているので、制御
ドライブ損失も大きく、ドライブ・トランスも大きくせ
ざるを得なかった。 【０００４】 【課題を解決するための手段】本発明は、上述した従来
方式の同期整流方式の１石フォワードコンバータのドラ
イブ回路の欠点を解消するためになされたものであり、
主トランスのフライバック電圧を利用してオンとなる還
流用半導体スイッチに蓄積されたエネルギーを、整流用
半導体スイッチがオンとなる前にドライブ・トランスを
介してディスチャージさせるようにした。 【０００５】 【発明の実施の形態】本発明の実施例を図面を参照しな
がら説明する。図１は本発明による実施例の回路構成を
示すブロック図である。直流電源４の両極間にはコンデ
ンサ５が並列接続してあり、さらに、主トランス６の１
次コイルとメインスイッチであるＦＥＴ１との直列回路
が並列接続してある。主トランス６の２次コイルには、
整流用半導体スイッチであるＦＥＴ３と還流用半導体ス
イッチであるＦＥＴ２が接続してあり、リアクタ１０７
と並列コンデンサ１８より成るフィルタ回路が出力回路
に接続してある。 【０００６】ＦＥＴ３のドレイン端子にアノード端子を
接続したダイオード９のカソード端子はＦＥＴ２のゲー
ト端子に接続してある。ダイオード９のカソード端子と
ＦＥＴ２のゲート端子との接続点と、ＦＥＴ２とＦＥＴ
３におけるソース端子同士の接続点との間には、ドライ
ブ・トランス８の２次コイルが並列接続してある。ま
た、ドライブ・トランス８の１次コイルは、ソース端子
を接地したＦＥＴ１６のゲート端子を介して制御回路７
に接続してある。 【０００７】ドライブ・トランス８の２次コイルには、
Ｐ形トランジスタ１０が並列接続してあり、Ｐ形トラン
ジスタ１０のコレクタ端子とベース端子との間に接続し
た抵抗１３と、ベース端子にアノード端子を接続しカソ
ード端子をＰ形トランジスタ１０のエミッタ端子に接続
したダイオード１１とがＰ形トランジスタ１０のコレク
タ端子とエミッタ端子間に並列接続してある。さらに、
ダイオード１１のアノード端子にカソード端子を接続し
てアノード端子を抵抗１４の一端に接続したダイオード
１２と、抵抗１４の他端にカソード端子を接続しアノー
ド端子をＰ形トランジスタ１０のコレクタ端子に接続し
たダイオード１５が設けてあり、抵抗１４とダイオード
１５より成る直列回路はドライブ・トランス８の２次コ
イルに並列接続してある。また、ＦＥＴ２のゲート端子
とＰ形トランジスタ１０のエミッタ端子との間にはＦＥ
Ｔ２のゲート端子にアノード端子を接続したダイオード
１９が設けてある。 【０００８】次に、本発明によるドライブ回路の動作に
ついて説明する。メインスイッチ１がオフとなると主ト
ランス６の２次コイルにフライバッグ電圧が発生し、ダ
イオード９を介してＦＥＴ２のゲート端子に入力する。
フライバック電圧をゲート端子に入力したＦＥＴ２はそ
の入力容量Ｃiss によってオンし続ける。フライバック
電圧によりＦＥＴ２がオンした後、Ｑゲート信号と反対
位相のゲート信号によりＦＥＴ１６がオンとなり、ドラ
イブ・トランス８の２次コイルにもＦＥＴ２のゲート・
ソース間電圧が印加される。但し、フライバック電圧を
ドライブ・トランス８からのドライブ電圧より高く設定
することでドライブ・トランス８からのパワーは伝達さ
れず、制御損失は少なくなる。一方、制御回路からのゲ
ート信号（Ｑゲート信号と反対位相）がオフした場合、
Ｐ形トランジスタ１０のベース電位が落ちてオンとなる
ので、ＦＥＴ２のゲート・ソース間はショートとなり、
ディスチャージされる。 【０００９】図２に、本発明による半導体スイッチの動
作波形を示す。制御回路７から出力されるＱゲート信号
波形と反対位相のゲート信号波形（２つのゲート信号間
にはデッドタイムが設けてある）およびメインスイッチ
１のドレイン・ソース間電圧波形とＦＥＴ２のゲート信
号波形を示している。ＦＥＴ３のゲート信号波形は制御
回路７から出力されるＱゲート信号波形と同一であるか
ら、ＦＥＴ３がオンとなる前にＦＥＴ２はオフとなって
いることが判る。また、ダイオード１９の設置により、
ドライブ・トランス８の電圧に関係なくドライブはフラ
イバック電圧を利用し、ディスチャージはドライブ・ト
ランス８によりＰ形トランジスタ１０をオンにすること
により行う。 【００１０】 【発明の効果】以上説明したように、本発明による同期
整流方式の１石フォワードコンバータは、還流用半導体
スイッチのゲート回路にダイオードが設けてあり、ま
た、還流用半導体スイッチがオンとなったときのエネル
ギーをディスチャージできるドライブ・トランスが還流
用半導体スイッチのゲート〜ソース間に並列接続してあ
る。主トランスのフライバック電圧を利用して還流用半
導体スイッチをドライブさせ、ディスチャージをドライ
ブ・トランスにて行うことにより、制御ドライブ電力を
減少させることができるばかりでなく、メイントランス
のフライバック電圧を還流用半導体スイッチのＣissに
て吸収できるので、主トランスの１次側に設けるスナバ
回路の小型化が可能である。
バータの回路構成を示すブロック図。 【符号の説明】 １，２，３，１６ ＦＥＴ ４ 直流電源 ５，１８ コンデンサ ６，８ トランス ７ 制御回路 １０ トランジスタ ９，１１，１２，１５，１９ ダイオード １３，１４ 抵抗 １７ リアクタ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 整流用半導体スイッチと還流用半導体ス
イッチを２次出力回路に設けて同期整流を行う同期整流
方式の１石フォワードコンバータにおいて、 整流用半導体スイッチのドレイン端子にアノード端子を
接続したダイオードのカソード端子を還流用半導体スイ
ッチのゲート端子に接続すると共に、還流用半導体スイ
ッチのゲート端子とダイオードのカソード端子との接続
点と、整流用半導体スイッチと還流用半導体スイッチの
ソース端子同士の接続点との間に並列接続した２次コイ
ル、および制御回路からのゲート信号によって制御され
るソース端子を接地した半導体スイッチを設けた１次コ
イルより成るドライブ・トランスを設け、 制御回路が出力するメインスイッチのゲート信号により
整流用半導体スイッチがオンとなる前に、主トランスの
フライバック電圧によってオンとなった還流用半導体ス
イッチのエネルギーを、ドライブ・トランスを介してデ
ィスチャージさせるようにしたことを特徴とする同期整
流方式の１石フォワードコンバータのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05886799A JP3478328B2 (ja) | 1999-03-05 | 1999-03-05 | 同期整流方式の１石フォワードコンバータのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05886799A JP3478328B2 (ja) | 1999-03-05 | 1999-03-05 | 同期整流方式の１石フォワードコンバータのドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000262052A JP2000262052A (ja) | 2000-09-22 |
| JP3478328B2 true JP3478328B2 (ja) | 2003-12-15 |
Family
ID=13096695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05886799A Expired - Fee Related JP3478328B2 (ja) | 1999-03-05 | 1999-03-05 | 同期整流方式の１石フォワードコンバータのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3478328B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI344746B (en) * | 2008-01-18 | 2011-07-01 | Lite On Technology Corp | Driving circuit and power converter having the driving circuit |
-
1999
- 1999-03-05 JP JP05886799A patent/JP3478328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000262052A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| JP2758137B2 (ja) | パワーコンバータ | |
| US6169683B1 (en) | Resonant gate drive for synchronous rectifiers | |
| KR100729058B1 (ko) | 브리지형 동기식 정류용 외부 구동 회로 | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US20010024378A1 (en) | Method and arrangement for controlling a synchronous rectifier in a DC/DC converter | |
| EP1188224A1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US7400519B2 (en) | Switching power supply | |
| JP3478328B2 (ja) | 同期整流方式の１石フォワードコンバータのドライブ回路 | |
| JPH0698540A (ja) | 同期整流回路 | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP3063823B2 (ja) | 電源回路 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP3328671B2 (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| KR100321310B1 (ko) | 순방향 동기 정류기용 동기 및 구동회로 | |
| JPH07245946A (ja) | 半導体スイッチ回路 | |
| JP2001037214A (ja) | 電源回路 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP2002044937A (ja) | 同期整流回路 | |
| JP3169873B2 (ja) | 電源装置 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP3137765B2 (ja) | 制御極付半導体素子を整流回路に用いた電力変換装置 | |
| JPH05344718A (ja) | 電力変換装置の駆動回路 | |
| JP2003333845A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |