JP3475767B2 - 安定化電源 - Google Patents
安定化電源Info
- Publication number
- JP3475767B2 JP3475767B2 JP02184798A JP2184798A JP3475767B2 JP 3475767 B2 JP3475767 B2 JP 3475767B2 JP 02184798 A JP02184798 A JP 02184798A JP 2184798 A JP2184798 A JP 2184798A JP 3475767 B2 JP3475767 B2 JP 3475767B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- voltage detection
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、安定化電源に関す
る。
る。
【０００２】
【従来の技術】図５を参照して一般的な安定化電源につ
いて説明すると、一対の入力端子ＩＮ１，ＩＮ２に印加
された入力交流電圧Ｖｉｎは第１の整流平滑回路ＲＳ１
で整流平滑されたうえでコンバータトランスＣＴ１の一
次側巻線Ｌ１に入力される。制御回路ＣＣの出力に応答
してオンオフするスイッチングトランジスタＳＷによっ
てコンバータトランスＣＴ１の二次側巻線Ｌ２に誘起さ
れた電圧は、第２の整流平滑回路ＲＳ２で整流平滑され
たうえで出力電圧Ｖｏｕｔとして一対の出力端子ＯＵＴ
１，ＯＵＴ２間に接続された負荷ＬＤに供給される。
いて説明すると、一対の入力端子ＩＮ１，ＩＮ２に印加
された入力交流電圧Ｖｉｎは第１の整流平滑回路ＲＳ１
で整流平滑されたうえでコンバータトランスＣＴ１の一
次側巻線Ｌ１に入力される。制御回路ＣＣの出力に応答
してオンオフするスイッチングトランジスタＳＷによっ
てコンバータトランスＣＴ１の二次側巻線Ｌ２に誘起さ
れた電圧は、第２の整流平滑回路ＲＳ２で整流平滑され
たうえで出力電圧Ｖｏｕｔとして一対の出力端子ＯＵＴ
１，ＯＵＴ２間に接続された負荷ＬＤに供給される。
【０００３】このような構成の安定化電源においては、
出力電圧検出回路ＤＣと、フィードバック回路ＦＢとを
有している。フィードバック回路ＦＢは、互いに直列と
なって一対の出力端子ＯＵＴ１，ＯＵＴ２間に並列に接
続される抵抗Ｒ３、フォトカプラＦＣ内の発光ダイオー
ドＤ１およびレギュレータ素子ＲＧを備えるとともに、
制御回路ＣＣに出力を与えるフォトカプラＦＣ内の受光
トランジスタＴＲ１を有して構成されている。出力電圧
検出回路ＤＣは互いに直列に接続されて一対の出力端子
ＯＵＴ１，ＯＵＴ２間に対して並列に接続される第１お
よび第２の電圧検出抵抗Ｒ１，Ｒ２で構成されている。
出力電圧検出回路ＤＣと、フィードバック回路ＦＢとを
有している。フィードバック回路ＦＢは、互いに直列と
なって一対の出力端子ＯＵＴ１，ＯＵＴ２間に並列に接
続される抵抗Ｒ３、フォトカプラＦＣ内の発光ダイオー
ドＤ１およびレギュレータ素子ＲＧを備えるとともに、
制御回路ＣＣに出力を与えるフォトカプラＦＣ内の受光
トランジスタＴＲ１を有して構成されている。出力電圧
検出回路ＤＣは互いに直列に接続されて一対の出力端子
ＯＵＴ１，ＯＵＴ２間に対して並列に接続される第１お
よび第２の電圧検出抵抗Ｒ１，Ｒ２で構成されている。
【０００４】出力電圧検出回路ＤＣは両電圧検出抵抗Ｒ
１，Ｒ２で出力電圧Ｖｏｕｔを分圧し、両電圧検出抵抗
Ｒ１，Ｒ２の接続部分における電圧を出力電圧の検出電
圧としてフィードバック回路ＦＢ内のレギュレータ素子
ＲＧのレギュレータ端子に与える。フィードバック回路
ＦＢにおいては、前記検出電圧が出力電圧が高いことを
示す電圧のときはレギュレータ素子ＲＧをオンさせ、低
いことを示す電圧のときはオフにさせることでフォトカ
プラＦＣの発光ダイオードＤ１を発光または発光停止さ
せ、これによって受光トランジスタＴＲ１をオンまたは
オフにさせることで制御回路ＣＣには出力電圧が高いま
たは低いことを示す信号を出力する。
１，Ｒ２で出力電圧Ｖｏｕｔを分圧し、両電圧検出抵抗
Ｒ１，Ｒ２の接続部分における電圧を出力電圧の検出電
圧としてフィードバック回路ＦＢ内のレギュレータ素子
ＲＧのレギュレータ端子に与える。フィードバック回路
ＦＢにおいては、前記検出電圧が出力電圧が高いことを
示す電圧のときはレギュレータ素子ＲＧをオンさせ、低
いことを示す電圧のときはオフにさせることでフォトカ
プラＦＣの発光ダイオードＤ１を発光または発光停止さ
せ、これによって受光トランジスタＴＲ１をオンまたは
オフにさせることで制御回路ＣＣには出力電圧が高いま
たは低いことを示す信号を出力する。
【０００５】制御回路ＣＣは、その信号の入力に応答し
てスイッチングトランジスタＳＷのオンオフデューティ
ーを制御する制御信号を出力して、出力端子ＯＵＴ１，
ＯＵＴ２間に接続された負荷ＬＤに安定した出力電圧を
供給できるようにしている。
てスイッチングトランジスタＳＷのオンオフデューティ
ーを制御する制御信号を出力して、出力端子ＯＵＴ１，
ＯＵＴ２間に接続された負荷ＬＤに安定した出力電圧を
供給できるようにしている。
【０００６】ところで、このような安定化電源において
は、上記回路を構成する回路部品を複数の回路基板上に
分割実装するようにしたものがある。
は、上記回路を構成する回路部品を複数の回路基板上に
分割実装するようにしたものがある。
【０００７】このような回路部品の分割実装をする従来
の安定化電源について図６および図７をそれぞれ参照し
て説明する。
の安定化電源について図６および図７をそれぞれ参照し
て説明する。
【０００８】図６に示される従来の安定化電源において
は、一点鎖線で図上左側の回路部品については回路基板
ＰＣＢ１に実装し、図上右側の回路部品については回路
基板ＰＣＢ２に実装することで、出力電圧検出回路ＤＣ
内の電圧検出抵抗Ｒ１，Ｒ２一端がそれぞれ接続される
正負両電源ラインＰＬを回路基板ＰＣＢ１側の電源ライ
ンＰＬ１と回路基板ＰＣＢ２側の電源ラインＰＬ２とに
分割している。このような分割では、電源ラインＰＬ１
の回路基板ＰＣＢ１上における電源配線と、電源ライン
ＰＬ２の回路基板ＰＣＢ２上における電源配線とを合計
した配線長ａが長くなってしまうので、両電源配線が有
する抵抗成分により、この配線を通過する負荷電流によ
って電圧が出力電圧検出回路ＤＣから出力端子ＯＵＴ
１，ＯＵＴ２に至るまでの間に電圧降下してしまう結
果、出力電圧検出回路ＤＣで検出される電圧Ｖｏｕｔ’
と、出力端子での電圧Ｖｏｕｔとの間には電位差が生じ
ることになる。つまり、出力電圧検出回路ＤＣは出力端
子ＯＵＴ１，ＯＵＴ２での電圧Ｖｏｕｔとは異なる電圧
Ｖｏｕｔ’に基づいての出力電圧安定化動作となるか
ら、出力端子ＯＵＴ１，ＯＵＴ２における電圧精度が悪
いという欠点がある。
は、一点鎖線で図上左側の回路部品については回路基板
ＰＣＢ１に実装し、図上右側の回路部品については回路
基板ＰＣＢ２に実装することで、出力電圧検出回路ＤＣ
内の電圧検出抵抗Ｒ１，Ｒ２一端がそれぞれ接続される
正負両電源ラインＰＬを回路基板ＰＣＢ１側の電源ライ
ンＰＬ１と回路基板ＰＣＢ２側の電源ラインＰＬ２とに
分割している。このような分割では、電源ラインＰＬ１
の回路基板ＰＣＢ１上における電源配線と、電源ライン
ＰＬ２の回路基板ＰＣＢ２上における電源配線とを合計
した配線長ａが長くなってしまうので、両電源配線が有
する抵抗成分により、この配線を通過する負荷電流によ
って電圧が出力電圧検出回路ＤＣから出力端子ＯＵＴ
１，ＯＵＴ２に至るまでの間に電圧降下してしまう結
果、出力電圧検出回路ＤＣで検出される電圧Ｖｏｕｔ’
と、出力端子での電圧Ｖｏｕｔとの間には電位差が生じ
ることになる。つまり、出力電圧検出回路ＤＣは出力端
子ＯＵＴ１，ＯＵＴ２での電圧Ｖｏｕｔとは異なる電圧
Ｖｏｕｔ’に基づいての出力電圧安定化動作となるか
ら、出力端子ＯＵＴ１，ＯＵＴ２における電圧精度が悪
いという欠点がある。
【０００９】図７に示される従来の安定化電源において
は、一点鎖線で図上左側の回路部品については回路基板
ＰＣＢ１に実装し、図上右側の回路部品については回路
基板ＰＣＢ２に実装するようになっている。この場合、
出力電圧検出回路ＤＣの両電圧検出抵抗Ｒ１，Ｒ２それ
ぞれの一端側と出力端子ＯＵＴ１，ＯＵＴ２それぞれの
電源ラインＰＬとを接続するラインＤＬを回路基板ＰＣ
Ｂ１側のラインＤＬ１と回路基板ＰＣＢ２側のラインＤ
Ｌ２とに分割し、各ラインＤＬ２を構成する部品配線を
出力端子ＯＵＴ１，ＯＵＴ２側に極力近接させること
で、電圧検出素子Ｒ１，Ｒ２によって検出される電圧Ｖ
ｏｕｔ’が出力端子ＯＵＴ１，ＯＵＴ２における出力電
圧Ｖｏｕｔに極力等しくなるようにして、図６の場合よ
りも出力端子ＯＵＴ１，ＯＵＴ２における電圧精度を上
げられるようにしている。
は、一点鎖線で図上左側の回路部品については回路基板
ＰＣＢ１に実装し、図上右側の回路部品については回路
基板ＰＣＢ２に実装するようになっている。この場合、
出力電圧検出回路ＤＣの両電圧検出抵抗Ｒ１，Ｒ２それ
ぞれの一端側と出力端子ＯＵＴ１，ＯＵＴ２それぞれの
電源ラインＰＬとを接続するラインＤＬを回路基板ＰＣ
Ｂ１側のラインＤＬ１と回路基板ＰＣＢ２側のラインＤ
Ｌ２とに分割し、各ラインＤＬ２を構成する部品配線を
出力端子ＯＵＴ１，ＯＵＴ２側に極力近接させること
で、電圧検出素子Ｒ１，Ｒ２によって検出される電圧Ｖ
ｏｕｔ’が出力端子ＯＵＴ１，ＯＵＴ２における出力電
圧Ｖｏｕｔに極力等しくなるようにして、図６の場合よ
りも出力端子ＯＵＴ１，ＯＵＴ２における電圧精度を上
げられるようにしている。
【００１０】
【発明が解決しようとする課題】しかしながら、これら
回路基板ＰＣＢ１とＰＣＢ２との間はコネクタとかリー
ド線により接続されているので、機械的ストレスが加わ
りやすい構造であるので、こうした安定化電源を使用し
ている最中であるとか、輸送している途中において、両
回路基板ＰＣＢ１とＰＣＢ２とがその分割部分Ａ〜Ｄで
機械的に断線して回路的にその分割部分で電気的接続が
なくされる可能性がある。
回路基板ＰＣＢ１とＰＣＢ２との間はコネクタとかリー
ド線により接続されているので、機械的ストレスが加わ
りやすい構造であるので、こうした安定化電源を使用し
ている最中であるとか、輸送している途中において、両
回路基板ＰＣＢ１とＰＣＢ２とがその分割部分Ａ〜Ｄで
機械的に断線して回路的にその分割部分で電気的接続が
なくされる可能性がある。
【００１１】こうした断線が発生したときの問題につい
て説明する。
て説明する。
【００１２】分割部分Ｂ，Ｃでの断線の場合は、出力電
圧検出回路ＤＣにおける電圧検出抵抗Ｒ１，Ｒ２は電圧
Ｖｏｕｔ’の検出ができないのでフィードバック回路Ｆ
Ｂと制御回路ＣＣとが出力電圧Ｖｏｕｔを上昇させるよ
うに動作する結果、出力端子ＯＵＴ１，ＯＵＴ２には高
い電圧が出力されてしまい、この出力端子ＯＵＴ１，Ｏ
ＵＴ２に接続された負荷ＬＤである機器の破損などにつ
ながり好ましくない。
圧検出回路ＤＣにおける電圧検出抵抗Ｒ１，Ｒ２は電圧
Ｖｏｕｔ’の検出ができないのでフィードバック回路Ｆ
Ｂと制御回路ＣＣとが出力電圧Ｖｏｕｔを上昇させるよ
うに動作する結果、出力端子ＯＵＴ１，ＯＵＴ２には高
い電圧が出力されてしまい、この出力端子ＯＵＴ１，Ｏ
ＵＴ２に接続された負荷ＬＤである機器の破損などにつ
ながり好ましくない。
【００１３】また、分割部分Ａ，Ｄでの断線の場合で
は、出力端子ＯＵＴ１，ＯＵＴ２に接続された負荷ＬＤ
の機器には出力電圧が加わらないが、出力端子ＯＵＴ
１，ＯＵＴ２には出力電圧があらわれないので出力電圧
検出回路ＤＣは出力電圧が低いものと検出する結果、安
定化電源内部の電圧が上昇し、安定化電源内部の回路部
品の破損例えば整流平滑回路内の平滑コンデンサの破損
とか抵抗の焼損などを来して好ましくない。
は、出力端子ＯＵＴ１，ＯＵＴ２に接続された負荷ＬＤ
の機器には出力電圧が加わらないが、出力端子ＯＵＴ
１，ＯＵＴ２には出力電圧があらわれないので出力電圧
検出回路ＤＣは出力電圧が低いものと検出する結果、安
定化電源内部の電圧が上昇し、安定化電源内部の回路部
品の破損例えば整流平滑回路内の平滑コンデンサの破損
とか抵抗の焼損などを来して好ましくない。
【００１４】したがって、本発明においては、回路部品
を複数の回路基板に分割して実装した場合において、そ
の分割部分で断線が発生しても出力端子に高電圧が出力
されないようすることを解決すべき主たる課題としてい
る。
を複数の回路基板に分割して実装した場合において、そ
の分割部分で断線が発生しても出力端子に高電圧が出力
されないようすることを解決すべき主たる課題としてい
る。
【００１５】
【課題を解決するための手段】本発明においては、出力
電圧検出回路内における電圧検出抵抗が一対の出力端子
間に並列に接続されこの電圧検出抵抗で検出される電圧
に基づいて出力端子における出力電圧を安定制御する安
定化電源であって、第１の回路基板上には、第１の電源
配線と、前記第１の電源配線と前記電圧検出抵抗一端と
の間に接続されたダイオードと、前記電圧検出抵抗一端
に接続された第１の部品配線とが少なくとも実装され、
第２の回路基板上には、出力端子と、前記出力端子を前
記第１の電源配線に接続するための第２の電源配線と、
前記出力端子を前記第１の部品配線に接続するための第
２の部品配線とが少なくとも実装されている安定化電源
としている。この場合、前記ダイオードが断線表示のた
めの発光ダイオードである。 また、本発明においては、
出力電圧検出回路内における電圧検出抵抗が一対の出力
端子間に並列に接続されこの電圧検出抵抗で検出される
電圧に基づいて出力端子における出力電圧を安定制御す
る安定化電源であって、第１の回路基板上には、第１の
電源配線と、前記電圧検出抵抗一端に接続された第１の
部品配線と、動作停止回路を構成する部品とが少なくと
も実装され、第２の回路基板上には、出力端子と、前記
出力端子を前記第１の電源配線に接続するための第２の
電源配線と、前記出力端子を前記第１の部品配線に接続
するための第２の部品配線とが少なくとも実装されてお
り、前記動作停止回路は、前記第１の電源配線と前記電
圧検出抵抗一端との間に接続されるとともに、前記両部
品配線の断線時に動作を停止させる安定化電源としてい
る。 また、本発明においては、出力電圧検出回路内にお
ける電圧検出抵抗が一対の出力端子間に並列に接続され
この電圧検出抵抗で検出される電圧に基づいて出力端子
における出力電圧を安定制御する安定化電源であって、
第１の回路基板上には、第１の電源配線と、前記第１の
電源配線と前記電圧検出抵抗一端との間に接続された補
助抵抗と、前記電圧検出抵抗一端に接続された第１の部
品配線とが少なくとも実装され、第２の回路基板上に
は、出力端子と、前記出力端子を前記第１の電源配線に
接続するための第２の電源配線と、前記出力端子を前記
第１の部 品配線に接続するための第２の部品配線とが少
なくとも実装されているとともに、前記第１の部品配線
または第２の部品配線内には電源配線の断線時において
前記補助抵抗を介して電流が通過することを防止するダ
イオードが挿入されている安定化電源としている。
電圧検出回路内における電圧検出抵抗が一対の出力端子
間に並列に接続されこの電圧検出抵抗で検出される電圧
に基づいて出力端子における出力電圧を安定制御する安
定化電源であって、第１の回路基板上には、第１の電源
配線と、前記第１の電源配線と前記電圧検出抵抗一端と
の間に接続されたダイオードと、前記電圧検出抵抗一端
に接続された第１の部品配線とが少なくとも実装され、
第２の回路基板上には、出力端子と、前記出力端子を前
記第１の電源配線に接続するための第２の電源配線と、
前記出力端子を前記第１の部品配線に接続するための第
２の部品配線とが少なくとも実装されている安定化電源
としている。この場合、前記ダイオードが断線表示のた
めの発光ダイオードである。 また、本発明においては、
出力電圧検出回路内における電圧検出抵抗が一対の出力
端子間に並列に接続されこの電圧検出抵抗で検出される
電圧に基づいて出力端子における出力電圧を安定制御す
る安定化電源であって、第１の回路基板上には、第１の
電源配線と、前記電圧検出抵抗一端に接続された第１の
部品配線と、動作停止回路を構成する部品とが少なくと
も実装され、第２の回路基板上には、出力端子と、前記
出力端子を前記第１の電源配線に接続するための第２の
電源配線と、前記出力端子を前記第１の部品配線に接続
するための第２の部品配線とが少なくとも実装されてお
り、前記動作停止回路は、前記第１の電源配線と前記電
圧検出抵抗一端との間に接続されるとともに、前記両部
品配線の断線時に動作を停止させる安定化電源としてい
る。 また、本発明においては、出力電圧検出回路内にお
ける電圧検出抵抗が一対の出力端子間に並列に接続され
この電圧検出抵抗で検出される電圧に基づいて出力端子
における出力電圧を安定制御する安定化電源であって、
第１の回路基板上には、第１の電源配線と、前記第１の
電源配線と前記電圧検出抵抗一端との間に接続された補
助抵抗と、前記電圧検出抵抗一端に接続された第１の部
品配線とが少なくとも実装され、第２の回路基板上に
は、出力端子と、前記出力端子を前記第１の電源配線に
接続するための第２の電源配線と、前記出力端子を前記
第１の部 品配線に接続するための第２の部品配線とが少
なくとも実装されているとともに、前記第１の部品配線
または第２の部品配線内には電源配線の断線時において
前記補助抵抗を介して電流が通過することを防止するダ
イオードが挿入されている安定化電源としている。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１７】（実施の形態１）図１は本発明の実施の形
態１に係る安定化電源の回路図であり、図５ないし図７
と対応する部分には同一の符号を付し、同一の符号に係
る部分についての詳しい説明は省略する。
態１に係る安定化電源の回路図であり、図５ないし図７
と対応する部分には同一の符号を付し、同一の符号に係
る部分についての詳しい説明は省略する。
【００１８】図１を参照して本実施の形態１において
は、回路基板ＰＣＢ１上において、出力電圧検出回路Ｄ
Ｃにおける電圧検出抵抗Ｒ１，Ｒ２それぞれの一端と正
負両電源ラインＰＬ１それぞれとの間に補助抵抗Ｒ
１’，Ｒ２’がそれぞれ追加接続されている。
は、回路基板ＰＣＢ１上において、出力電圧検出回路Ｄ
Ｃにおける電圧検出抵抗Ｒ１，Ｒ２それぞれの一端と正
負両電源ラインＰＬ１それぞれとの間に補助抵抗Ｒ
１’，Ｒ２’がそれぞれ追加接続されている。
【００１９】そして、両回路基板ＰＣＢ１，ＰＣＢ２の
複数の分割部分Ａ〜Ｄのうち、分割部分ＡとＤとにおい
ては回路基板ＰＣＢ１側の電源ラインＰＬ１に対する第
１の電源配線と、回路基板ＰＣＢ２側の電源ラインＰＬ
２に対する第２の電源配線とが、また分割部分ＢとＣと
においては回路基板ＰＣＢ１側の接続ラインＤＬ１に対
する第１の部品配線と、回路基板ＰＣＢ２側の接続ライ
ンＤＬ２に対する第２の部品配線とがそれぞれ接続され
ている。
複数の分割部分Ａ〜Ｄのうち、分割部分ＡとＤとにおい
ては回路基板ＰＣＢ１側の電源ラインＰＬ１に対する第
１の電源配線と、回路基板ＰＣＢ２側の電源ラインＰＬ
２に対する第２の電源配線とが、また分割部分ＢとＣと
においては回路基板ＰＣＢ１側の接続ラインＤＬ１に対
する第１の部品配線と、回路基板ＰＣＢ２側の接続ライ
ンＤＬ２に対する第２の部品配線とがそれぞれ接続され
ている。
【００２０】本実施の形態１の安定化電源の動作につい
て説明する。
て説明する。
【００２１】（１）通常動作時
出力電圧検出回路ＤＣにおける補助抵抗Ｒ１’，Ｒ２’
それぞれの抵抗値は、接続点ａとｂとの間における電源
配線の抵抗値と、接続点ｃとｄとの間における電源配線
の抵抗値それぞれよりも十分に大きく設定されている。
そうすると、通常動作時では補助抵抗Ｒ１’，Ｒ２’そ
れぞれの抵抗値は無視でき、また接続点ｂと一方の出力
端子ＯＵ１との間の電源配線の抵抗値、接続点ｄと他方
の出力端子ＯＵＴ２との間の電源配線の抵抗値もそれぞ
れの電源配線の距離は極めて短いとして無視できる。そ
うすると、出力電圧検出回路ＤＣにおける出力端子ＯＵ
Ｔ１，ＯＵＴ２間の出力電圧Ｖｏｕｔは電圧検出抵抗Ｒ
１，Ｒ２それぞれの抵抗値をＲ１，Ｒ２、レギュレータ
素子ＲＧのレギュレータ電圧をＶｒｅｆとすると、Ｖｒ
ｅｆ×（Ｒ１＋Ｒ２）／Ｒ２であらわされ、補助抵抗Ｒ
１’，Ｒ２’が接続されていない一般的な安定化電源と
同等の出力電圧安定を得られる。
それぞれの抵抗値は、接続点ａとｂとの間における電源
配線の抵抗値と、接続点ｃとｄとの間における電源配線
の抵抗値それぞれよりも十分に大きく設定されている。
そうすると、通常動作時では補助抵抗Ｒ１’，Ｒ２’そ
れぞれの抵抗値は無視でき、また接続点ｂと一方の出力
端子ＯＵ１との間の電源配線の抵抗値、接続点ｄと他方
の出力端子ＯＵＴ２との間の電源配線の抵抗値もそれぞ
れの電源配線の距離は極めて短いとして無視できる。そ
うすると、出力電圧検出回路ＤＣにおける出力端子ＯＵ
Ｔ１，ＯＵＴ２間の出力電圧Ｖｏｕｔは電圧検出抵抗Ｒ
１，Ｒ２それぞれの抵抗値をＲ１，Ｒ２、レギュレータ
素子ＲＧのレギュレータ電圧をＶｒｅｆとすると、Ｖｒ
ｅｆ×（Ｒ１＋Ｒ２）／Ｒ２であらわされ、補助抵抗Ｒ
１’，Ｒ２’が接続されていない一般的な安定化電源と
同等の出力電圧安定を得られる。
【００２２】（２）出力電圧検出回路の接続が断線した
場合 イ、分割部分Ｂ、Ｃが断線しても、出力電圧検出回路Ｄ
Ｃには補助抵抗Ｒ１’，Ｒ２’それぞれを介して電圧が
供給されるので、出力電圧Ｖｏｕｔは、以下のようにな
る。ここで、Ｒ１’は補助抵抗Ｒ１’の抵抗値、Ｒ１は
電圧検出抵抗Ｒ１の抵抗値、Ｒ２は電圧検出抵抗Ｒ２の
抵抗値、Ｒ２’は補助抵抗Ｒ２’の抵抗値である。
場合 イ、分割部分Ｂ、Ｃが断線しても、出力電圧検出回路Ｄ
Ｃには補助抵抗Ｒ１’，Ｒ２’それぞれを介して電圧が
供給されるので、出力電圧Ｖｏｕｔは、以下のようにな
る。ここで、Ｒ１’は補助抵抗Ｒ１’の抵抗値、Ｒ１は
電圧検出抵抗Ｒ１の抵抗値、Ｒ２は電圧検出抵抗Ｒ２の
抵抗値、Ｒ２’は補助抵抗Ｒ２’の抵抗値である。
【００２３】分割部分Ｂでの断線では、出力電圧Ｖｏｕ
ｔはＶｒｅｆ×（Ｒ１’＋Ｒ１＋Ｒ２）／Ｒ２であらわ
される。ここで、分割部分Ｂが断線して補助抵抗Ｒ１’
の抵抗値が前記式に含まれるが、この抵抗値Ｒ１’を電
圧検出抵抗Ｒ１，Ｒ２それぞれの抵抗値Ｒ１，Ｒ２と比
較してある程度小さく設定することで出力電圧Ｖｏｕｔ
の上昇は低く抑えられる。
ｔはＶｒｅｆ×（Ｒ１’＋Ｒ１＋Ｒ２）／Ｒ２であらわ
される。ここで、分割部分Ｂが断線して補助抵抗Ｒ１’
の抵抗値が前記式に含まれるが、この抵抗値Ｒ１’を電
圧検出抵抗Ｒ１，Ｒ２それぞれの抵抗値Ｒ１，Ｒ２と比
較してある程度小さく設定することで出力電圧Ｖｏｕｔ
の上昇は低く抑えられる。
【００２４】分割部分Ｃでの断線では、出力電圧Ｖｏｕ
ｔはＶｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ２’）／（Ｒ２＋Ｒ
２’）であらわされる。ここで、補助抵抗Ｒ２’の抵抗
値Ｒ２’を電圧検出抵抗Ｒ１，Ｒ２それぞれの抵抗値Ｒ
１，Ｒ２と比較して十分に大きく設定することで出力電
圧ＶｏｕｔはＶｒｅｆ付近まで低下できるので、出力電
圧低下による負荷機器の誤動作も防止することができ
る。
ｔはＶｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ２’）／（Ｒ２＋Ｒ
２’）であらわされる。ここで、補助抵抗Ｒ２’の抵抗
値Ｒ２’を電圧検出抵抗Ｒ１，Ｒ２それぞれの抵抗値Ｒ
１，Ｒ２と比較して十分に大きく設定することで出力電
圧ＶｏｕｔはＶｒｅｆ付近まで低下できるので、出力電
圧低下による負荷機器の誤動作も防止することができ
る。
【００２５】ロ、分割部分Ａ，Ｄが断線した場合は、補
助抵抗Ｒ１’，Ｒ２’を介して出力電圧検出回路ＤＣに
電圧が供給されることでこの出力電圧検出回路ＤＣによ
る電圧安定化動作が制御可能となり、負荷の機器とか内
部部品の破損が防止できる。
助抵抗Ｒ１’，Ｒ２’を介して出力電圧検出回路ＤＣに
電圧が供給されることでこの出力電圧検出回路ＤＣによ
る電圧安定化動作が制御可能となり、負荷の機器とか内
部部品の破損が防止できる。
【００２６】以上のように本実施の形態１においては通
常動作時は高精度の出力電圧が得られ、断線時には異常
な出力電圧が発生せず、安全性に優れた安定化電源を提
供することができる。
常動作時は高精度の出力電圧が得られ、断線時には異常
な出力電圧が発生せず、安全性に優れた安定化電源を提
供することができる。
【００２７】（実施の形態２）図２を参照して本発明の
実施の形態２に係る安定化電源について説明する。本実
施の形態２においては補助抵抗Ｒ１’に代えてダイオー
ドＤ３を接続したことに特徴を有している。通常動作時
は実施の形態１と同様である。分割部分Ｂでの断線時
は、実施の形態１では補助抵抗Ｒ１’の抵抗値を小さく
設定したとしても、この補助抵抗Ｒ１’での電圧降下が
存在するので、出力電圧Ｖｏｕｔがある程度上昇する
が、本実施の形態２のようにダイオードＤ３の場合では
その電圧降下がその順方向電圧分だけに小さく抑えら
れ、断線時における出力電圧Ｖｏｕｔの上昇は実施の形
態１の場合よりも低く抑えられることになる。
実施の形態２に係る安定化電源について説明する。本実
施の形態２においては補助抵抗Ｒ１’に代えてダイオー
ドＤ３を接続したことに特徴を有している。通常動作時
は実施の形態１と同様である。分割部分Ｂでの断線時
は、実施の形態１では補助抵抗Ｒ１’の抵抗値を小さく
設定したとしても、この補助抵抗Ｒ１’での電圧降下が
存在するので、出力電圧Ｖｏｕｔがある程度上昇する
が、本実施の形態２のようにダイオードＤ３の場合では
その電圧降下がその順方向電圧分だけに小さく抑えら
れ、断線時における出力電圧Ｖｏｕｔの上昇は実施の形
態１の場合よりも低く抑えられることになる。
【００２８】なお、このダイオードを発光ダイオードと
すれば、断線時に発光させることで断線表示させても構
わない。
すれば、断線時に発光させることで断線表示させても構
わない。
【００２９】（実施の形態３）図３を参照して本発明の
実施の形態３に係る安定化電源について説明する。本実
施の形態３においてはフォトカプラＦＣ２で構成された
動作停止回路ＯＳを設けるとともに補助抵抗Ｒ１’を省
略し、このフォトカプラＦＣ２の発光ダイオードＤ２の
アノードを回路基板ＰＣＢ１側における電源ラインＰＬ
１に、カソードを出力電圧検出回路ＤＣの電圧検出抵抗
Ｒ１の一端に接続する一方、このフォトカプラＦＣ２の
受光トランジスタＴＲ２を制御回路ＣＣに接続したこと
に特徴を有している。
実施の形態３に係る安定化電源について説明する。本実
施の形態３においてはフォトカプラＦＣ２で構成された
動作停止回路ＯＳを設けるとともに補助抵抗Ｒ１’を省
略し、このフォトカプラＦＣ２の発光ダイオードＤ２の
アノードを回路基板ＰＣＢ１側における電源ラインＰＬ
１に、カソードを出力電圧検出回路ＤＣの電圧検出抵抗
Ｒ１の一端に接続する一方、このフォトカプラＦＣ２の
受光トランジスタＴＲ２を制御回路ＣＣに接続したこと
に特徴を有している。
【００３０】この動作停止回路ＯＳは、通常動作時にお
いてはフォトカプラＦＣ２内の発光ダイオードＤ２のア
ノードとカソードとの間に電位差が発生しないので該発
光ダイオードＤ２にはこれを発光駆動する電圧が印加さ
れず、したがって受光トランジスタＴＲ２はオフのまま
となって制御回路ＣＣはこの動作停止回路ＯＳの出力に
は応答しない。
いてはフォトカプラＦＣ２内の発光ダイオードＤ２のア
ノードとカソードとの間に電位差が発生しないので該発
光ダイオードＤ２にはこれを発光駆動する電圧が印加さ
れず、したがって受光トランジスタＴＲ２はオフのまま
となって制御回路ＣＣはこの動作停止回路ＯＳの出力に
は応答しない。
【００３１】そして、分割部分ＡまたはＢの断線時に
は、通常動作時における電圧よりも高い電圧が出力端子
を介して負荷とか内部回路に印加され続けるので、これ
を防止するために断線時には発光ダイオードＤ２のアノ
ードにカソードよりも高い電圧が印加されて該発光ダイ
オードＤ２が発光駆動し、これによって受光トランジス
タＴＲ２を駆動して制御回路ＣＣを不動作状態として安
定化電源を動作停止状態とするものである。
は、通常動作時における電圧よりも高い電圧が出力端子
を介して負荷とか内部回路に印加され続けるので、これ
を防止するために断線時には発光ダイオードＤ２のアノ
ードにカソードよりも高い電圧が印加されて該発光ダイ
オードＤ２が発光駆動し、これによって受光トランジス
タＴＲ２を駆動して制御回路ＣＣを不動作状態として安
定化電源を動作停止状態とするものである。
【００３２】したがって、本実施の形態３の安定化電源
においては動作停止回路ＯＳによって分割部分Ａあるい
はＢでの断線時における高電圧が負荷ＬＤとか内部回路
に印加され続けるのを防止できる。この動作停止回路Ｏ
Ｓは過電圧保護回路とか過熱保護回路などと共用しても
構わない。
においては動作停止回路ＯＳによって分割部分Ａあるい
はＢでの断線時における高電圧が負荷ＬＤとか内部回路
に印加され続けるのを防止できる。この動作停止回路Ｏ
Ｓは過電圧保護回路とか過熱保護回路などと共用しても
構わない。
【００３３】（実施の形態４）図４を参照して本発明の
実施の形態４に係る安定化電源について説明すると、本
実施の形態４においては出力電圧検出回路ＤＣ内の補助
抵抗Ｒ１’，Ｒ２’それぞれと電圧検出抵抗Ｒ１，Ｒ２
それぞれとの接続部分に逆流防止ダイオードＤ４，Ｄ５
を接続し、これによって、分割部分ＡあるいはＤで断線
が発生した場合は、補助抵抗Ｒ１’，Ｒ２’を介して電
流が流れるのを阻止することによって、この電流の供給
によって負荷ＬＤに不安定な電圧が供給されるのを防止
でき、かつ負荷ＬＤに接続された機器の誤動作や補助抵
抗Ｒ１’，Ｒ２’の焼損、あるいは出力電圧検出回路Ｄ
Ｃの回路基板ＰＣＢ１上の配線パターンの焼損などを防
止できるようにしたことに特徴を有している。
実施の形態４に係る安定化電源について説明すると、本
実施の形態４においては出力電圧検出回路ＤＣ内の補助
抵抗Ｒ１’，Ｒ２’それぞれと電圧検出抵抗Ｒ１，Ｒ２
それぞれとの接続部分に逆流防止ダイオードＤ４，Ｄ５
を接続し、これによって、分割部分ＡあるいはＤで断線
が発生した場合は、補助抵抗Ｒ１’，Ｒ２’を介して電
流が流れるのを阻止することによって、この電流の供給
によって負荷ＬＤに不安定な電圧が供給されるのを防止
でき、かつ負荷ＬＤに接続された機器の誤動作や補助抵
抗Ｒ１’，Ｒ２’の焼損、あるいは出力電圧検出回路Ｄ
Ｃの回路基板ＰＣＢ１上の配線パターンの焼損などを防
止できるようにしたことに特徴を有している。
【００３４】
【発明の効果】以上のように本発明によれば次の効果を
得られる。
得られる。
【００３５】請求項１の発明によれば、出力電圧検出回
路内における電圧検出抵抗が一対の出力端子間に並列に
接続されこの電圧検出抵抗で検出される電圧に基づいて
出力端子における出力電圧を安定制御する安定化電源で
あって、第１の回路基板上には、第１の電源配線と、前
記第１の電源配線と前記電圧検出抵抗一端との間に接続
されたダイオードと、前記電圧検出抵抗一端に接続され
た第１の部品配線とが少なくとも実装され、第２の回路
基板上には、出力端子と、前記出力端子を前記第１の電
源配線に接続するための第２の電源配線と、前記出力端
子を前記第１の部品配線に接続するための第２の部品配
線とが少なくとも実装されている安定化電源であるの
で、前記両回路基板がコネクタとかリード線により接続
されて機械的ストレスが加わりやすい構造であるために
両回路基板が分割部分で機械的に断線しても出力電圧検
出回路は出力電圧の検出が可能であるから、出力電圧を
上昇させるように動作することが防止される結果、出力
端子に接続された負荷が破損されることがなくなる。第
１の電源配線と前記電圧検出抵抗一端との間に接続され
たダイオードにより、断線時における出力電圧の上昇を
比較的低く抑えることができる。
路内における電圧検出抵抗が一対の出力端子間に並列に
接続されこの電圧検出抵抗で検出される電圧に基づいて
出力端子における出力電圧を安定制御する安定化電源で
あって、第１の回路基板上には、第１の電源配線と、前
記第１の電源配線と前記電圧検出抵抗一端との間に接続
されたダイオードと、前記電圧検出抵抗一端に接続され
た第１の部品配線とが少なくとも実装され、第２の回路
基板上には、出力端子と、前記出力端子を前記第１の電
源配線に接続するための第２の電源配線と、前記出力端
子を前記第１の部品配線に接続するための第２の部品配
線とが少なくとも実装されている安定化電源であるの
で、前記両回路基板がコネクタとかリード線により接続
されて機械的ストレスが加わりやすい構造であるために
両回路基板が分割部分で機械的に断線しても出力電圧検
出回路は出力電圧の検出が可能であるから、出力電圧を
上昇させるように動作することが防止される結果、出力
端子に接続された負荷が破損されることがなくなる。第
１の電源配線と前記電圧検出抵抗一端との間に接続され
たダイオードにより、断線時における出力電圧の上昇を
比較的低く抑えることができる。
【００３６】
【００３７】本発明の請求項２によれば、請求項１にお
いて前記ダイオードが断線表示のための発光ダイオード
である安定化電源であるので、前記作用効果に加えて断
線発生を容易に確認できる。
いて前記ダイオードが断線表示のための発光ダイオード
である安定化電源であるので、前記作用効果に加えて断
線発生を容易に確認できる。
【００３８】本発明の請求項３によれば、電圧検出回路
内における電圧検出抵抗が一対の出力端子間に並列に接
続されこの電圧検出抵抗で検出される電圧に基づいて出
力端子における出力電圧を安定制御する安定化電源であ
って、第１の回路基板上には、第１の電源配線と、前記
電圧検出抵抗一端に接続された第１の部品配線と、動作
停止回路を構成する部品とが少なくとも実装され、第２
の回路基板上には、出力端子と、前記出力端子を前記第
１の電源配線に接続するための第２の電源配線と、前記
出力端子を前記第１の部品配線に接続するための第２の
部品配線とが少なくとも実装されており、前記動作停止
回路は、前記両部品配線の断線時に動作を停止させる安
定化電源であるので、断線時に電源の動作が停止するこ
とで負荷の保護を図ることができる。
内における電圧検出抵抗が一対の出力端子間に並列に接
続されこの電圧検出抵抗で検出される電圧に基づいて出
力端子における出力電圧を安定制御する安定化電源であ
って、第１の回路基板上には、第１の電源配線と、前記
電圧検出抵抗一端に接続された第１の部品配線と、動作
停止回路を構成する部品とが少なくとも実装され、第２
の回路基板上には、出力端子と、前記出力端子を前記第
１の電源配線に接続するための第２の電源配線と、前記
出力端子を前記第１の部品配線に接続するための第２の
部品配線とが少なくとも実装されており、前記動作停止
回路は、前記両部品配線の断線時に動作を停止させる安
定化電源であるので、断線時に電源の動作が停止するこ
とで負荷の保護を図ることができる。
【００３９】本発明の請求項４によれば、前記第１の部
品配線または第２の部品配線内には電源配線の断線時に
おいて補助抵抗を介して電流が通過することを防止する
ダイオードが挿入されている安定化電源であるので、断
線時に負荷に不安定な電圧が供給されるのを防止でき
る。
品配線または第２の部品配線内には電源配線の断線時に
おいて補助抵抗を介して電流が通過することを防止する
ダイオードが挿入されている安定化電源であるので、断
線時に負荷に不安定な電圧が供給されるのを防止でき
る。
【図１】本発明の実施形態１に係る安定化電源の回路図
【図２】本発明の実施形態２に係る安定化電源の回路図
【図３】本発明の実施形態３に係る安定化電源の回路図
【図４】本発明の実施形態４に係る安定化電源の回路図
【図５】一般的な安定化電源の回路図
【図６】従来の安定化電源の回路図
【図７】他の従来の安定化電源の回路図
ＩＮ１，ＩＮ２ 入力端子
ＣＴ１ コンバータトランス
ＳＷ スイッチングトランジスタ
ＣＣ 制御回路
ＦＢ フィードバック回路
ＤＣ 出力電圧検出回路
Ｒ１，Ｒ２ 電圧検出抵抗
Ｒ１’，Ｒ２’ 補助抵抗
ＰＣＢ１，ＰＣＢ２ 回路基板
Ａ〜Ｄ 分割部分
ＯＵＴ１，ＯＵＴ２ 出力端子
ＬＤ 負荷
Claims (4)
- 【請求項１】 出力電圧検出回路内における電圧検出抵
抗が一対の出力端子間に並列に接続されこの電圧検出抵
抗で検出される電圧に基づいて出力端子における出力電
圧を安定制御する安定化電源であって、 第１の回路基板上には、第１の電源配線と、前記第１の
電源配線と前記電圧検出抵抗一端との間に接続されたダ
イオードと、前記電圧検出抵抗一端に接続された第１の
部品配線とが少なくとも実装され、 第２の回路基板上には、出力端子と、前記出力端子を前
記第１の電源配線に接続するための第２の電源配線と、
前記出力端子を前記第１の部品配線に接続するための第
２の部品配線とが少なくとも実装されている安定化電
源。 - 【請求項２】 前記ダイオードが断線表示のための発光
ダイオードである請求項１記載の安定化電源。 - 【請求項３】 出力電圧検出回路内における電圧検出抵
抗が一対の出力端子間に並列に接続されこの電圧検出抵
抗で検出される電圧に基づいて出力端子における出力電
圧を安定制御する安定化電源であって、 第１の回路基板上には、第１の電源配線と、前記電圧検
出抵抗一端に接続された第１の部品配線と、動作停止回
路を構成する部品とが少なくとも実装され、 第２の回路基板上には、出力端子と、前記出力端子を前
記第１の電源配線に接続するための第２の電源配線と、
前記出力端子を前記第１の部品配線に接続するための第
２の部品配線とが少なくとも実装されており、 前記動作停止回路は、前記第１の電源配線と前記電圧検
出抵抗一端との間に接続されるとともに、前記両部品配
線の断線時に動作を停止させる安定化電源。 - 【請求項４】 出力電圧検出回路内における電圧検出抵
抗が一対の出力端子間に並列に接続されこの電圧検出抵
抗で検出される電圧に基づいて出力端子における出力電
圧を安定制御する安定化電源であって、 第１の回路基板上には、第１の電源配線と、前記第１の
電源配線と前記電圧検出抵抗一端との間に接続された補
助抵抗と、前記電圧検出抵抗一端に接続された第１の部
品配線とが少なくとも実装され、 第２の回路基板上には、出力端子と、前記出力端子を前
記第１の電源配線に接 続するための第２の電源配線と、
前記出力端子を前記第１の部品配線に接続するための第
２の部品配線とが少なくとも実装されているとともに、 前記第１の部品配線または第２の部品配線内には電源配
線の断線時において前記補助抵抗を介して電流が通過す
ることを防止するダイオードが挿入されている 安定化電
源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02184798A JP3475767B2 (ja) | 1998-02-03 | 1998-02-03 | 安定化電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02184798A JP3475767B2 (ja) | 1998-02-03 | 1998-02-03 | 安定化電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220878A JPH11220878A (ja) | 1999-08-10 |
| JP3475767B2 true JP3475767B2 (ja) | 2003-12-08 |
Family
ID=12066500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02184798A Expired - Fee Related JP3475767B2 (ja) | 1998-02-03 | 1998-02-03 | 安定化電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475767B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1532611B1 (en) * | 2002-08-21 | 2015-09-09 | Koninklijke Philips N.V. | Display device |
| JP2006279608A (ja) * | 2005-03-29 | 2006-10-12 | Epson Toyocom Corp | 圧電発振器 |
| EP2518885B1 (en) * | 2009-12-24 | 2017-07-05 | Panasonic Corporation | Power converter having semiconductor switching element |
| JP5413183B2 (ja) * | 2009-12-24 | 2014-02-12 | パナソニック株式会社 | 半導体スイッチング素子を有する電力変換器 |
-
1998
- 1998-02-03 JP JP02184798A patent/JP3475767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220878A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6554325B2 (ja) | 絶縁同期整流型ｄｃ／ｄｃコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 | |
| JP3406215B2 (ja) | リモートセンス式電源供給装置 | |
| JP2008048515A (ja) | スイッチング電源装置 | |
| JP3475767B2 (ja) | 安定化電源 | |
| JP2000350447A (ja) | 電源装置及び電源システム | |
| JP4529657B2 (ja) | 発光ダイオード点灯装置、及び照明器具 | |
| JP2008172973A (ja) | スイッチング電源回路、電源モジュール及び電子装置 | |
| JP6621711B2 (ja) | 電源切替回路 | |
| JPH08289468A (ja) | 並列運転用直流電源 | |
| JP2767010B2 (ja) | 過電圧保護回路 | |
| JPH0241274B2 (ja) | ||
| JP2006340563A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002199711A (ja) | Ｄｃ／ｄｃコンバータの故障検出回路 | |
| WO1993007674A1 (en) | Regulated auxiliary power supply | |
| JP2005160241A (ja) | 電源装置 | |
| JP4255784B2 (ja) | Ｌｅｄ表示ユニット | |
| JPH0524748B2 (ja) | ||
| JPH057615Y2 (ja) | ||
| JPH05146059A (ja) | 過電圧検出回路 | |
| JP2000253655A (ja) | 多出力形電源装置の過電流検出回路およびスイッチング電源装置 | |
| JP2006014465A (ja) | スイッチング電源装置 | |
| JP2555686Y2 (ja) | スイッチング電源装置 | |
| JP2022024631A (ja) | スイッチング電源装置および空気調和機 | |
| JP2003153539A (ja) | カレントバランス回路 | |
| JP2002281757A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |