JP3463560B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3463560B2 JP3463560B2 JP11313998A JP11313998A JP3463560B2 JP 3463560 B2 JP3463560 B2 JP 3463560B2 JP 11313998 A JP11313998 A JP 11313998A JP 11313998 A JP11313998 A JP 11313998A JP 3463560 B2 JP3463560 B2 JP 3463560B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switching
- transformer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は各種電子機器の電源
として利用されるスイッチング電源装置に関するもので
ある。 【０００２】 【従来の技術】従来のスイッチング電源装置について図
２により動作と共に構成を説明する。図２においては１
はトランス、１ａは１次巻線、１ｂは２次巻線、１ｃは
バイアス巻線、２はスイッチング素子としてのＭＯＳＦ
ＥＴ、３はダイオード、４，５は抵抗、６，７，１０，
１１はコンデンサ、８は制御回路、９は電圧検出回路、
１５は基準電圧、１６は直流電源、１７は負荷である。 【０００３】従来は図２に示すようなスナバ回路が用い
られていた。その動作は、制御回路８の出力によってス
イッチング素子であるＭＯＳＦＥＴ２がオンのときコン
デンサ１０よりトランス１にエネルギーが蓄えられ、Ｍ
ＯＳＦＥＴ２がオフのときトランス１に蓄えられたエネ
ルギーは２次巻線１ｂより放出され、ダイオード３、コ
ンデンサ１１で平滑され直流電圧となる。さらに負荷１
７の出力電圧を検出して電圧検出回路９において基準電
圧１５と比較し増幅して制御回路８に帰還する。この帰
還信号によってＭＯＳＦＥＴ２のオン期間を制御し常に
負荷１７にかかる電圧を一定に保つ。 【０００４】この回路において、オフ期間にスナバコン
デンサ７に充電された電圧はオン期間でゼロボルトにな
るまで放電される。しかし、大部分のエネルギーはＭＯ
ＳＦＥＴ２を流れるためパワーロスを生ずる。このよう
に、スナバコンデンサ７の充放電によるパワーロスが大
きく、効率を低下させるという問題点があった。 【０００５】そこで、このような問題を簡単な回路で解
消することができるスイッチング電源装置がすでに提案
されている。図３は他の従来例を示すものであり、図３
においては１２は可飽和インダクタであり、他は図２に
示す従来例のものと同一であり、ここでは同一箇所に同
一番号を付与して説明は省略する。 【０００６】図３に示す回路において、トランス１のバ
イアス巻線１ｃの信号をＭＯＳＦＥＴ２の制御電極に送
る回路上に可飽和インダクタ１２を直列に挿入すること
によりＭＯＳＦＥＴ２のオフからオンに移行する時間を
遅らせ、その期間に充電されているスナバコンデンサ７
をトランス１の１次巻線１ａとの間で半波共振させてそ
のエネルギーを入力側に回生する。可飽和インダクタ１
２によるオフからオンへの遅れは、可飽和インダクタ１
２に電圧を加えたときに一定期間高いインピーダンスを
維持するという性質を利用している。この期間は可飽和
インダクタ１２の特性の一つである電圧時間積を用いて
計算されるが、スナバコンデンサ７と１次巻線１ａの共
振周期の約半分程になるように設定している。ただし、
可飽和インダクタ１２は高価であり、かつ形状が大型に
なるという欠点があった。 【０００７】 【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＭＯＳＦＥＴ２のしきい値のバラツキが
大きいため、スイッチングのタイミングの最適化を図る
のが難しく、ＭＯＳＦＥＴ２がターンオンするときに両
端子電圧がある状態で電流が流れるのでスイッチング損
失が生じる。特にスイッチング素子であるＭＯＳＦＥＴ
２に並列にコンデンサ７が接続されていると、ＭＯＳＦ
ＥＴ２のターンオン時にコンデンサ７の電荷がＭＯＳＦ
ＥＴ２を介して放出されるために電力損失が大きくな
る。 【０００８】また、ＭＯＳＦＥＴ２の制御電極に可飽和
インダクタ１２を接続してスイッチングロスの低減とノ
イズの軽減を図った回路方式においては、可飽和インダ
クタ１２が高価であり形状が大型になるという欠点があ
った。 【０００９】本発明はかかる点に鑑みてなされたもの
で、高効率で小型・安価なスイッチング電源装置を提供
することを目的としている。 【００１０】 【課題を解決するための手段】前記課題を解決するため
に本発明のスイッチング電源装置は、トランスの１次巻
線にスイッチング素子と直流電源を直列に接続し、上記
トランスのバイアス巻線の両端に抵抗とコンデンサを有
する時定数回路を設け、この時定数回路の出力に直列に
定電圧素子とスイッチング素子の制御電極とを正帰還駆
動するように接続し、上記トランスの１つ以上の２次巻
線にダイオードとコンデンサからなる整流平滑回路を介
して出力端子を接続し、上記出力端子の出力電圧を検出
することによって上記スイッチング素子をオフさせる制
御回路をを設けて構成されている。 【００１１】前記構成により、簡単な回路構成でありな
がら時定数回路によりスイッチング素子のスイッチング
のタイミングの最適化が図れ、スイッチングロスを軽減
することができる。 【００１２】また、定電圧素子を付け加えることによっ
てスイッチング素子の制御電極のしきい値電圧のバラツ
キによるスイッチングのタイミングのずれを極力抑える
ことができ、高効率で小型・安価なスイッチング電源装
置が提供できるものである。 【００１３】 【発明の実施の形態】本発明の請求項１に記載の発明
は、トランスの１次巻線にスイッチング素子と直流電源
を直列に接続し、上記トランスのバイアス巻線の両端に
抵抗とコンデンサを有する時定数回路を設け、この時定
数回路の出力に直列に定電圧素子とスイッチング素子の
制御電極とを正帰還駆動するように接続し、上記トラン
スの１つ以上の２次巻線にダイオードとコンデンサから
なる整流平滑回路を介して出力端子を接続し、上記出力
端子の出力電圧を検出することによって上記スイッチン
グ素子をオフさせる制御回路をを設けた構成で、簡単な
回路構成でありながら時定数回路によりスイッチング素
子のスイッチングのタイミングの最適化が図れ、スイッ
チングロスを軽減することができる。 【００１４】また、定電圧素子を付け加えることによっ
てスイッチング素子の制御電極のしきい値電圧のバラツ
キによるスイッチングのタイミングのずれを極力抑える
ことができるものである。 【００１５】以下、本発明のスイッチング電源装置の実
施の形態について図１を用いて説明する。 【００１６】本発明の実施の形態について図１の回路図
を用いて説明する。図１において１３は時定数回路用の
コンデンサ、１４はツェナーダイオードからなる定電圧
素子であり、他は図２に示す従来例のものと同一であ
り、ここでは同一箇所に同一番号を付与して説明は省略
する。 【００１７】次に、動作について説明する。図１におい
てバイアス巻線１ｃに発生する電圧は、抵抗５とコンデ
ンサ１３によって構成される時定数回路によって時間遅
れを持たせ、さらにその後段にあるコンデンサ６を介
し、定電圧素子１４においてもこの定電圧素子１４が導
通するまでＭＯＳＦＥＴ２がオン状態になるのを遅らせ
ることができる。 【００１８】このようにコンデンサ１３と定電圧素子１
４を挿入することによりＭＯＳＦＥＴ２のオフからオン
に移行する時間を遅らせその期間に、充電されているス
ナバコンデンサ７をトランス１の１次巻線１ａとの間で
半波共振させてそのエネルギーを入力側に回生させ、ス
ナバコンデンサ７に蓄えられたエネルギーがＭＯＳＦＥ
Ｔ２を通過することによるスイッチングロスを軽減させ
ることができる。 【００１９】また、トランス１の１次巻線１ａとスナバ
コンデンサ７による共振周波数はトランス１のインダク
タンスとスナバコンデンサ７の容量などによって決まる
が、共振周波数が変わった場合でもＭＯＳＦＥＴ２の制
御電極にかかる電圧を抵抗５とコンデンサ１３から構成
される時定数回路と定電圧素子１４を共振周期の半分程
の時間遅れを持たせるように再設定することで容易に最
適なスイッチングのタイミングを得ることができるもの
である。 【００２０】 【発明の効果】以上のように本発明は、トランスの１次
巻線にスイッチング素子と直流電源を直列に接続し、同
トランスのバイアス巻線の両端に抵抗とコンデンサを有
する時定数回路を設け、この時定数回路の出力に定電圧
素子と直列にスイッチング素子の制御電極を正帰還駆動
するように接続し、上記トランスの１つ以上の２次巻線
またはバイアス巻線にダイオードとコンデンサの整流平
滑回路を介して出力端子を接続し、上記出力端子電圧を
検出することによってスイッチング素子をオフさせる制
御回路を設けた構成になっているので、簡単な回路構成
でありながら時定数回路によりスイッチング素子のスイ
ッチングのタイミングの最適化が図れ、スイッチングロ
スを軽減することができ、定電圧素子を付け加えること
によってスイッチング素子の制御電極のしきい値電圧の
バラツキによるスイッチングのタイミングのずれを極力
抑えることができる。 【００２１】また、時定数回路を構成する抵抗とコンデ
ンサの定数によってＭＯＳＦＥＴがオフからオンに移行
する時間遅れの幅を自由にかつ容易に設定することがで
きるものである。
として利用されるスイッチング電源装置に関するもので
ある。 【０００２】 【従来の技術】従来のスイッチング電源装置について図
２により動作と共に構成を説明する。図２においては１
はトランス、１ａは１次巻線、１ｂは２次巻線、１ｃは
バイアス巻線、２はスイッチング素子としてのＭＯＳＦ
ＥＴ、３はダイオード、４，５は抵抗、６，７，１０，
１１はコンデンサ、８は制御回路、９は電圧検出回路、
１５は基準電圧、１６は直流電源、１７は負荷である。 【０００３】従来は図２に示すようなスナバ回路が用い
られていた。その動作は、制御回路８の出力によってス
イッチング素子であるＭＯＳＦＥＴ２がオンのときコン
デンサ１０よりトランス１にエネルギーが蓄えられ、Ｍ
ＯＳＦＥＴ２がオフのときトランス１に蓄えられたエネ
ルギーは２次巻線１ｂより放出され、ダイオード３、コ
ンデンサ１１で平滑され直流電圧となる。さらに負荷１
７の出力電圧を検出して電圧検出回路９において基準電
圧１５と比較し増幅して制御回路８に帰還する。この帰
還信号によってＭＯＳＦＥＴ２のオン期間を制御し常に
負荷１７にかかる電圧を一定に保つ。 【０００４】この回路において、オフ期間にスナバコン
デンサ７に充電された電圧はオン期間でゼロボルトにな
るまで放電される。しかし、大部分のエネルギーはＭＯ
ＳＦＥＴ２を流れるためパワーロスを生ずる。このよう
に、スナバコンデンサ７の充放電によるパワーロスが大
きく、効率を低下させるという問題点があった。 【０００５】そこで、このような問題を簡単な回路で解
消することができるスイッチング電源装置がすでに提案
されている。図３は他の従来例を示すものであり、図３
においては１２は可飽和インダクタであり、他は図２に
示す従来例のものと同一であり、ここでは同一箇所に同
一番号を付与して説明は省略する。 【０００６】図３に示す回路において、トランス１のバ
イアス巻線１ｃの信号をＭＯＳＦＥＴ２の制御電極に送
る回路上に可飽和インダクタ１２を直列に挿入すること
によりＭＯＳＦＥＴ２のオフからオンに移行する時間を
遅らせ、その期間に充電されているスナバコンデンサ７
をトランス１の１次巻線１ａとの間で半波共振させてそ
のエネルギーを入力側に回生する。可飽和インダクタ１
２によるオフからオンへの遅れは、可飽和インダクタ１
２に電圧を加えたときに一定期間高いインピーダンスを
維持するという性質を利用している。この期間は可飽和
インダクタ１２の特性の一つである電圧時間積を用いて
計算されるが、スナバコンデンサ７と１次巻線１ａの共
振周期の約半分程になるように設定している。ただし、
可飽和インダクタ１２は高価であり、かつ形状が大型に
なるという欠点があった。 【０００７】 【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＭＯＳＦＥＴ２のしきい値のバラツキが
大きいため、スイッチングのタイミングの最適化を図る
のが難しく、ＭＯＳＦＥＴ２がターンオンするときに両
端子電圧がある状態で電流が流れるのでスイッチング損
失が生じる。特にスイッチング素子であるＭＯＳＦＥＴ
２に並列にコンデンサ７が接続されていると、ＭＯＳＦ
ＥＴ２のターンオン時にコンデンサ７の電荷がＭＯＳＦ
ＥＴ２を介して放出されるために電力損失が大きくな
る。 【０００８】また、ＭＯＳＦＥＴ２の制御電極に可飽和
インダクタ１２を接続してスイッチングロスの低減とノ
イズの軽減を図った回路方式においては、可飽和インダ
クタ１２が高価であり形状が大型になるという欠点があ
った。 【０００９】本発明はかかる点に鑑みてなされたもの
で、高効率で小型・安価なスイッチング電源装置を提供
することを目的としている。 【００１０】 【課題を解決するための手段】前記課題を解決するため
に本発明のスイッチング電源装置は、トランスの１次巻
線にスイッチング素子と直流電源を直列に接続し、上記
トランスのバイアス巻線の両端に抵抗とコンデンサを有
する時定数回路を設け、この時定数回路の出力に直列に
定電圧素子とスイッチング素子の制御電極とを正帰還駆
動するように接続し、上記トランスの１つ以上の２次巻
線にダイオードとコンデンサからなる整流平滑回路を介
して出力端子を接続し、上記出力端子の出力電圧を検出
することによって上記スイッチング素子をオフさせる制
御回路をを設けて構成されている。 【００１１】前記構成により、簡単な回路構成でありな
がら時定数回路によりスイッチング素子のスイッチング
のタイミングの最適化が図れ、スイッチングロスを軽減
することができる。 【００１２】また、定電圧素子を付け加えることによっ
てスイッチング素子の制御電極のしきい値電圧のバラツ
キによるスイッチングのタイミングのずれを極力抑える
ことができ、高効率で小型・安価なスイッチング電源装
置が提供できるものである。 【００１３】 【発明の実施の形態】本発明の請求項１に記載の発明
は、トランスの１次巻線にスイッチング素子と直流電源
を直列に接続し、上記トランスのバイアス巻線の両端に
抵抗とコンデンサを有する時定数回路を設け、この時定
数回路の出力に直列に定電圧素子とスイッチング素子の
制御電極とを正帰還駆動するように接続し、上記トラン
スの１つ以上の２次巻線にダイオードとコンデンサから
なる整流平滑回路を介して出力端子を接続し、上記出力
端子の出力電圧を検出することによって上記スイッチン
グ素子をオフさせる制御回路をを設けた構成で、簡単な
回路構成でありながら時定数回路によりスイッチング素
子のスイッチングのタイミングの最適化が図れ、スイッ
チングロスを軽減することができる。 【００１４】また、定電圧素子を付け加えることによっ
てスイッチング素子の制御電極のしきい値電圧のバラツ
キによるスイッチングのタイミングのずれを極力抑える
ことができるものである。 【００１５】以下、本発明のスイッチング電源装置の実
施の形態について図１を用いて説明する。 【００１６】本発明の実施の形態について図１の回路図
を用いて説明する。図１において１３は時定数回路用の
コンデンサ、１４はツェナーダイオードからなる定電圧
素子であり、他は図２に示す従来例のものと同一であ
り、ここでは同一箇所に同一番号を付与して説明は省略
する。 【００１７】次に、動作について説明する。図１におい
てバイアス巻線１ｃに発生する電圧は、抵抗５とコンデ
ンサ１３によって構成される時定数回路によって時間遅
れを持たせ、さらにその後段にあるコンデンサ６を介
し、定電圧素子１４においてもこの定電圧素子１４が導
通するまでＭＯＳＦＥＴ２がオン状態になるのを遅らせ
ることができる。 【００１８】このようにコンデンサ１３と定電圧素子１
４を挿入することによりＭＯＳＦＥＴ２のオフからオン
に移行する時間を遅らせその期間に、充電されているス
ナバコンデンサ７をトランス１の１次巻線１ａとの間で
半波共振させてそのエネルギーを入力側に回生させ、ス
ナバコンデンサ７に蓄えられたエネルギーがＭＯＳＦＥ
Ｔ２を通過することによるスイッチングロスを軽減させ
ることができる。 【００１９】また、トランス１の１次巻線１ａとスナバ
コンデンサ７による共振周波数はトランス１のインダク
タンスとスナバコンデンサ７の容量などによって決まる
が、共振周波数が変わった場合でもＭＯＳＦＥＴ２の制
御電極にかかる電圧を抵抗５とコンデンサ１３から構成
される時定数回路と定電圧素子１４を共振周期の半分程
の時間遅れを持たせるように再設定することで容易に最
適なスイッチングのタイミングを得ることができるもの
である。 【００２０】 【発明の効果】以上のように本発明は、トランスの１次
巻線にスイッチング素子と直流電源を直列に接続し、同
トランスのバイアス巻線の両端に抵抗とコンデンサを有
する時定数回路を設け、この時定数回路の出力に定電圧
素子と直列にスイッチング素子の制御電極を正帰還駆動
するように接続し、上記トランスの１つ以上の２次巻線
またはバイアス巻線にダイオードとコンデンサの整流平
滑回路を介して出力端子を接続し、上記出力端子電圧を
検出することによってスイッチング素子をオフさせる制
御回路を設けた構成になっているので、簡単な回路構成
でありながら時定数回路によりスイッチング素子のスイ
ッチングのタイミングの最適化が図れ、スイッチングロ
スを軽減することができ、定電圧素子を付け加えること
によってスイッチング素子の制御電極のしきい値電圧の
バラツキによるスイッチングのタイミングのずれを極力
抑えることができる。 【００２１】また、時定数回路を構成する抵抗とコンデ
ンサの定数によってＭＯＳＦＥＴがオフからオンに移行
する時間遅れの幅を自由にかつ容易に設定することがで
きるものである。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一実施の形態
における回路図 【図２】従来のスイッチング電源装置の回路図 【図３】他の従来のスイッチング電源装置の回路図 【符号の説明】 １ トランス １ａ １次巻線 １ｂ ２次巻線 １ｃ バイアス巻線 ２ スイッチング素子（ＭＯＳＦＥＴ） ３ ダイオード ４ 抵抗 ５ 抵抗 ６ コンデンサ ７ コンデンサ ８ 制御回路 ９ 電圧検出回路 １０ コンデンサ １１ コンデンサ １３ コンデンサ １４ 定電圧素子 １５ 基準電圧 １６ 直流電源 １７ 負荷
における回路図 【図２】従来のスイッチング電源装置の回路図 【図３】他の従来のスイッチング電源装置の回路図 【符号の説明】 １ トランス １ａ １次巻線 １ｂ ２次巻線 １ｃ バイアス巻線 ２ スイッチング素子（ＭＯＳＦＥＴ） ３ ダイオード ４ 抵抗 ５ 抵抗 ６ コンデンサ ７ コンデンサ ８ 制御回路 ９ 電圧検出回路 １０ コンデンサ １１ コンデンサ １３ コンデンサ １４ 定電圧素子 １５ 基準電圧 １６ 直流電源 １７ 負荷
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/338
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 トランスの１次巻線にスイッチング素子
と直流電源を直列に接続し、上記トランスのバイアス巻
線の両端に抵抗とコンデンサを有する時定数回路を設
け、この時定数回路の出力に直列に定電圧素子とスイッ
チング素子の制御電極とを正帰還駆動するように接続
し、上記トランスの１つ以上の２次巻線にダイオードと
コンデンサからなる整流平滑回路を介して出力端子を接
続し、上記出力端子の出力電圧を検出することによって
上記スイッチング素子をオフさせる制御回路を設けたス
イッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11313998A JP3463560B2 (ja) | 1998-04-23 | 1998-04-23 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11313998A JP3463560B2 (ja) | 1998-04-23 | 1998-04-23 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308863A JPH11308863A (ja) | 1999-11-05 |
| JP3463560B2 true JP3463560B2 (ja) | 2003-11-05 |
Family
ID=14604561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11313998A Expired - Lifetime JP3463560B2 (ja) | 1998-04-23 | 1998-04-23 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463560B2 (ja) |
-
1998
- 1998-04-23 JP JP11313998A patent/JP3463560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11308863A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459142B2 (ja) | 駆動パルス出力制限回路 | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| EP0757428B1 (en) | Flyback converter | |
| EP1356575B1 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US7102898B2 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US7154763B2 (en) | Push-pull switching power converter | |
| US5303137A (en) | Multiresonant self-oscillating converter circuit | |
| JP3981612B2 (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置 | |
| US6917528B2 (en) | Switching power transmission device | |
| US6487092B2 (en) | DC/DC converter | |
| JP3475926B2 (ja) | スイッチング電源装置 | |
| JP3463560B2 (ja) | スイッチング電源装置 | |
| EP0156586B1 (en) | Switching power supply | |
| CN110620513A (zh) | 谐振电源转换器以及用于控制谐振电源转换器的方法和集成电路控制器 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JPH099615A (ja) | スイッチング電源装置 | |
| JP3393990B2 (ja) | スイッチング電源装置 | |
| JP3169873B2 (ja) | 電源装置 | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3052254B2 (ja) | 共振型直流電源装置 | |
| JP3522125B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP2560208Y2 (ja) | 自励式スイッチング電源のソフトスイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |