JP3462133B2 - ホール素子を用いた電力量計 - Google Patents
ホール素子を用いた電力量計Info
- Publication number
- JP3462133B2 JP3462133B2 JP34427899A JP34427899A JP3462133B2 JP 3462133 B2 JP3462133 B2 JP 3462133B2 JP 34427899 A JP34427899 A JP 34427899A JP 34427899 A JP34427899 A JP 34427899A JP 3462133 B2 JP3462133 B2 JP 3462133B2
- Authority
- JP
- Japan
- Prior art keywords
- hall
- voltage
- circuit
- output
- hall element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ホール素子を用い
て電力量を計測する電力量計の改良に関するものであ
る。 【０００２】 【従来の技術】従来利用されているホール素子を用いた
電力量計の基本構成を図３に示す。１０１はホール素
子、１０２は差動増幅回路、１０３は積分回路である。
電圧入力端子Ｐ1 ，Ｐ2 に、計測電圧Ｖを入力して、計
測電圧Ｖに相当するホール電流Ｉc を抵抗Ｒを経て流
し、計測電流Ｉに相当する磁界Ｂを与えると、ホール素
子１０１からはホール電圧Ｖh ＝Ｋ×Ｂ×Ｉc が出力さ
れる。積感度Ｋはホール素子が持つ定数である。但し、
ホール素子１０１からの出力には、電力計測には不要な
同相電圧Ｖcmと不平衡電圧Ｖhoとが含まれる。同相電圧
Ｖcmはホール素子１０１の出力端子Ｖ＋とＶ−の両方の
出力に含まれる電圧であり、その値はホール電流Ｉc に
ホール素子１０１の入力抵抗Ｒinの半分を乗じたもので
ある。不平衡電圧Ｖhoはホール電圧Ｖh と同様に出力端
子Ｖ＋とＶ−の間に発生する電圧で、その値はホール電
流Ｉc に不平衡抵抗Ｒhoを乗じたものである。ホール電
圧Ｖh は微小であるため増幅率Ｇの差動増幅回路１０２
に入力されて増幅される。この差動増幅回路１０２によ
り同相電圧Ｖcmが除去される。差動増幅回路１０２の出
力は積分回路１０３に入力されて積分されるが、この時
不平衡電圧Ｒhoが不平衡電圧の周期ごとに除去される。
従って、積分回路１０３において電力量に相当する電圧
値Ｇ×Ｖh が検出される。 【０００３】 【発明が解決しようとする課題】図３の回路構成の場
合、差動増幅回路を用いることにより同相電圧Ｖcmは除
去されるが、差動増幅回路を構成するオペアンプの入力
オフセット電圧や、入力バイアス電流によるオフセット
電圧が誤差要因として発生する。軽負荷でのホール電圧
の値はマイクロボルト・オーダーであり、高精度なオペ
アンプを用いたとしても、これらのオフセット電圧値は
同レベルとなり、大きな誤差要因となる。 【０００４】図４は、このような問題点を解決するため
に差動増幅回路を２つのオペアンプＯＰ1 とＯＰ2 で構
成した回路の基本構成である。オペアンプＯＰ1 とＯＰ
2 は、それぞれ入力オフセット電圧Ｖio1 ，Ｖio2 及び
入力バイアス電流Ｉb1，Ｉb2を持つ。この回路構成で
は、差動増幅回路１０２の出力は、 -(1+R2/R1)(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) となり、入力オフセット電圧Ｖio1 ，Ｖio2 と、入力バ
イアス電流Ｉb1，Ｉb2によるオフセット電圧が重畳す
る。ただし、Ｒ1 ，Ｒ2 は抵抗である。ところが、オペ
アンプＯＰ1 とＯＰ2 によるオフセット電圧は各々正負
極性が反対に現われる。このため、同一ペレット上に作
られ、トラッキング特性を保証したオペアンプを使用す
れば、Ｖio1 ≒Ｖio2 ，Ｉb1≒Ｉb2となり、オフセット
電圧は打ち消される。しかし、トラッキング特性を保証
したオペアンプとはいえ、入力オフセット電圧や入力バ
イアス電流が完全に同値となるわけではなく、軽負荷に
おいて高精度な計測をする際に誤差要因となることがあ
る。また、トラッキング特性を保証していないオペアン
プを用いる場合には図４の回路は誤差を除去することは
できない。 【０００５】これらの問題点への対策として、ホール電
流を周期的に反転させ、差動増幅回路の後段でその反転
を戻して、その間に発生するオフセット電圧を積分回路
で除去する方法がある。図５は、そのような回路の基本
構成を示す図である。ＳＷa1，ＳＷa2，ＳＷb1，ＳＷb2
は切換スイッチであり、不図示の反転クロック回路から
の信号によって、反転周期ａの間はＳＷa1，ＳＷa2がオ
ンで、ＳＷb1，ＳＷb2がオフ、反転周期ｂの間はその逆
に制御されてホール電流の向きを変える。反転周期ａ及
び反転周期ｂの間のホール素子の出力は、 ａ：-Vh-Vho ｂ：Vh+Vho となり、同相電圧Ｖcmを除去した後の差動増幅回路１０
２の出力は、 ａ：G1(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh+Vho+Vio1-Vio2)-R2(Ib1-Ib2) となる。Ｇ1 は差動増幅回路１０２の利得で、−（１＋
Ｒ2 ／Ｒ1 ）である。ここで、反転周期ｂの間だけ、反
転回路１０４により差動増幅回路１０２の出力を反転さ
せる。すなわち、反転回路１０４の出力は ａ：G1(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(-Vh-Vho-Vio1+Vio2)+R2(Ib1-Ib2) となる。この両者を比較すると、ホール電圧は同じ極性
に戻り、オフセット成分の極性は正負逆転しているた
め、入力オフセット電圧Ｖio1 とＶio2 、入力バイアス
電流Ｉb1とＩb2がそれぞれ等しくなくても、積分回路１
０３により反転周期ａ，ｂを合わせた周期でオフセット
電圧の除去が可能となる。従って、不平衡電圧の周期と
反転クロックの周期が同期した時に電力量を検出する
と、不平衡電圧とオフセット電圧の両方の誤差要因を除
去することができる。よって、計測電圧Ｖのゼロクロス
信号を分周し、不平衡電圧と同期した反転クロック信号
を作ることになる。しかし、元となる計測電圧Ｖの精度
が良くなく、不平衡電圧と同期した状態でデューティー
比ａ：ｂが１：１に等しい反転クロック信号を作ること
が困難であることから、図５の回路においてもオフセッ
ト電圧が完全に除去されずに残り、誤差要因となること
があった。 【０００６】（発明の目的）本発明の目的は、誤差要因
となるホール素子の不平衡電圧及び差動増幅手段のオフ
セット電圧を高精度で除去することのできるホール素子
を用いた電力量計を提供することである。 【０００７】 【課題を解決するための手段】 上記目的を達成するた
めに、本発明は、ホール素子により計測電圧と計測電流
の積に相当するホール電圧を出力し、スイッチング手段
により前記ホール電圧の正負の極性を所定の周期毎に反
転させ、差動増幅手段により差動増幅し、反転手段によ
り前記差動増幅手段の差動増幅出力の極性を前記スイッ
チング手段による極性反転が戻った状態に再反転させ、
積分手段により積分するようにした、ホール素子を用い
た電力量計において、前記ホール素子として、同一極性
のホール電圧と異なる極性の不平衡電圧を出力する２つ
のホール素子を用い、該２つのホール素子の入力側を直
列に接続することによって計測電圧に相当する同一のホ
ール電流が該２つのホール素子に逆向きに流れるように
し、前記２つのホール素子の一方の差動増幅出力を利得
調整回路により調整することによって前記２つのホール
素子の不平衡電圧が等しくなるようにし、前記積分手段
による積分の前に、前記利得調整回路により不平衡電圧
が等しくされた前記２つのホール素子のそれぞれの差動
増幅出力を、加算手段により加算するようにしたことを
特徴とするものである。 【０００８】 【発明の実施の形態】図１は、本発明の実施の一形態で
あるホール素子を用いた電力量計の基本構成を示す図で
ある。１及び２はホール素子であり、各々磁界の向きが
反対に当たるように、計測電流に相当する磁界Ｂに対し
て表裏を逆向きに配置する。さらにホール素子１とホー
ル素子２とでは計測電圧Ｖに相当する同一のホール電流
Ｉc が逆向きに流れるように、入力端子の正負極性を反
対に接続する。ＳＷa1，ＳＷa2，ＳＷb1，ＳＷb2は切換
スイッチであり、不図示の反転クロック回路からのデュ
ーティー比１：１の信号（不平衡電圧Ｖho1 ，Ｖho2 に
同期していなくてよい）によって、反転周期ａの間はＳ
Ｗa1，ＳＷa2がオンで、ＳＷb1，ＳＷb2がオフ、反転周
期ｂの間はその逆に制御される。これにより、ホール素
子１及び２へ入力されるホール電流Ｉc の向きが周期的
に反転する。ホール素子１及び２の出力側には、それぞ
れ同相電圧を除去するための差動増幅回路３，４とＡ／
Ｄ変換を行うデルタ・シグマ回路５，６とが接続され
る。 【０００９】反転周期ａの状態で、ホール素子１の出力
端子間に発生するホール電圧Ｖh1と不平衡電圧Ｖho1
は、入力端子の正負極性が反対に接続されているため、 Vh1=K1×Ｂ×(-Ic) Vho1=(-Ic)×Rho1 となり、どちらもマイナスの値となる。積感度Ｋ1 及び
不平衡抵抗Ｒho1 はホール素子１が持つ定数である。ま
た、ホール素子２の出力端子間に発生するホール電圧Ｖ
h2と不平衡電圧Ｖho2 は、ホール素子１とは表裏が逆向
きで磁界Ｂが逆方向にあたり、さらにホール電流Ｉc も
逆向きに流れるため、 Vh2=K2×(-Ｂ) ×Ic Vho2=Ic ×Rho2 となり、ホール電圧Ｖh2はマイナス、不平衡電圧Ｖho2
はプラスとなる。反転周期ｂの場合も同様に、両ホール
素子１，２の出力端子間からは同じ極性のホール電圧
と、異なる極性の不平衡電圧が得られる。 【００１０】ホール素子１の出力は差動増幅回路３に入
力されて同相電圧Ｖcm1 が除去されるが、その際差動増
幅回路３内のオペアンプＯＰ1 及びＯＰ2 の入力オフセ
ット電圧Ｖio1 ，Ｖio2 及び入力バイアス電流Ｉb1，Ｉ
b2により、出力にオフセット電圧が重畳する。従って、
差動増幅回路３の反転周期ａ及び反転周期ｂの間の出力
は、 ａ：G1(-Vh1-Vho1+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh1+Vho1+Vio1-Vio2)-R2(Ib1-Ib2) となる。ただしＲ1 ，Ｒ2 は抵抗、Ｇ1 は差動増幅回路
３の利得で、−（１＋Ｒ2 ／Ｒ1 ）である。同様にホー
ル素子２に接続された差動増幅回路４の出力は、差動増
幅回路４内のオペアンプＯＰ4 及びＯＰ5 の入力オフセ
ット電圧Ｖio4 ，Ｖio5 及び入力バイアス電流Ｉb4，Ｉ
b5とすると、 ａ：G1(-Vh2+Vho2+Vio4-Vio5)-R2(Ib4-Ib5) ｂ：G1(Vh2-Vho2+Vio4-Vio5)-R2(Ib4-Ib5) となる。ここで式の簡略化のために、オペアンプＯＰ1
，ＯＰ2 ，ＯＰ4 ，ＯＰ5 のオフセット成分をそれぞ
れＶos1 ，Ｖos2 ，Ｖos4 ，Ｖos5 としてまとめる。す
なわち、 Vos1=G1 ×Vio1-R2 ×Ib1 Vos2=-G1×Vio2+R2 ×Ib2 Vos4=G1 ×Vio4-R2 ×Ib4 Vos5=-G1×Vio5+R2 ×Ib5 とすると、差動増幅回路３の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2 ｂ：G1(Vh1+Vho1)+Vos1+Vos2 に、また差動増幅回路４の出力は ａ：G1(-Vh2+Vho2)+Vos4+Vos5 ｂ：G1(Vh2-Vho2)+Vos4+Vos5 と書き換えられる。 【００１１】差動増幅回路３及び４の出力は、それぞれ
デルタ・シグマ回路５及び６に入力されてＡ／Ｄ変換さ
れるが、その際デルタ・シグマ回路５内のオペアンプＯ
Ｐ3及びデルタ・シグマ回路６内のオペアンプＯＰ6 の
入力オフセット電圧Ｖio3 ，Ｖio6 及び入力バイアス電
流Ｉb3，Ｉb6によるオフセット電圧がさらに重畳され
る。これらのオフセット成分を同様にＶos3 ，Ｖos6 と
すると、デルタ・シグマ回路５の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2+Vos3 ｂ：G1(Vh1+Vho1)+Vos1+Vos2+Vos3 となり、デルタ・シグマ回路６の出力は ａ：G1(-Vh2+Vho2)+Vos4+Vos5+Vos6 ｂ：G1(Vh2-Vho2)+Vos4+Vos5+Vos6 となる。前述したとおり、デルタ・シグマ回路５及び６
の出力を比較すると、ホール電圧Ｖh1，Ｖh2は同じ極性
であるのに対して不平衡電圧Ｖho1 ，Ｖho2 は反対の極
性になっている。従って、両者を加算することで不平衡
電圧を除去することができる。ただし、ホール素子１と
２の不平衡電圧Ｖho1 ，Ｖho2 にはばらつきがあるた
め、デルタ・シグマ回路６の後段に利得調整回路７を設
けてホール素子２側の出力を調整する。利得調整回路７
の利得Ｇ２は、計測前に磁界を与えない無負荷の状態で
出力端子間に不平衡電圧のみが出力されている時に、ホ
ール素子１側の出力とホール素子２側の利得調整後の出
力の加算結果Ｖho1 −Ｇ2 ×Ｖho2 が０となるように調
整しておく。すなわち、Ｇ2 ＝Ｖho1 ／Ｖho2 である。
従って、利得調整回路７の出力は、 ａ：G2×{G1(-Vh2+Vho2)+Vos4+Vos5+Vos6} ｂ：G2×{G1(Vh2-Vho2)+Vos4+Vos5+Vos6} となる。この出力と、デルタ・シグマ回路５の出力が加
算回路８に入力されて加算されると、不平衡電圧Ｖho1
とＶho2 は打ち消され、加算回路８の出力は ａ：-G1 ×Vh1+Vos1+Vos2+Vos3+G2(-G1 ×Vh2+Vos4+Vos
5+Vos6) ｂ：G1×Vh1+Vos1+Vos2+Vos3+G2(G1×Vh2+Vos4+Vos5+Vo
s6) となる。 【００１２】ここで、ホール電流の反転により反転した
ホール電圧を元に戻し、且つオフセット電圧の正負極性
を反転させるため、反転周期ｂの間だけ反転回路９によ
り加算回路８の出力を反転させると、反転回路９の出力
は ａ：-G1 ×Vh1+Vos1+Vos2+Vos3+G2(-G1 ×Vh2+Vos4+Vos
5+Vos6) ｂ：-G1 ×Vh1-Vos1-Vos2-Vos3+G2(-G1 ×Vh2-Vos4-Vos
5-Vos6) となる。この両者を比較すると、ホール電圧Ｖh1とＶh2
は同極性となり、オフセット電圧については全て異なる
極性となる。この反転回路９の出力を減算機能付積算回
路１０（アナログ回路の積分手段に相当する）に入力し
て反転クロックの周期毎に積算すると、オフセット電圧
が除去される。すなわち減算機能付積算回路１０では -G1(Vh1+G2×Vh2)=(1+R2/R1)(Vh1+G2 ×Vh2) と電力値に相当するホール電圧値が検出され、それに応
じた電力量値が積算される。なお、減算機能付積算回路
１０としては具体的には例えばデジタルローパスフィル
タとアップダウンカウンタの組み合わせが用いられる。
また、デルタ・シグマ回路５，６の代わりに他のＡ／Ｄ
コンバータを用いることができる。 【００１３】以上説明したように図１の実施形態によれ
ば、２つのホール素子１，２を用いて回路を構成し、ホ
ール電圧は同極性で不平衡電圧は反対極性となる両ホー
ル素子１，２の出力を加算することで不平衡電圧を除去
する。従来技術のように不平衡電圧を周期毎の積分によ
り除去するのではないため、計測電圧が急激に周波数変
化した場合でも精度よく不平衡電圧が除去される。オフ
セット電圧については、従来技術と同様に、ホール電流
を周期的に反転させた後に反転を戻すことで、オフセッ
ト電圧成分の極性のみを周期的に反転させ、それを積分
することで除去する。従来技術では不平衡電圧とオフセ
ット電圧の２つの誤差要因を積分により除去しており、
そのために反転クロックを不平衡電圧に同期させる必要
があったが、デューティー比のずれが生じるとオフセッ
ト電圧が除去しきれないことがあった。図１の実施形態
によれば、積分時点では不平衡電圧は既に除去されてい
るため、反転クロックを不平衡電圧に同期させる必要が
なく、デューティー比が等しい、精度のよい水晶発振器
を使用できる。従って、誤差要因の除去精度の向上を図
ることができる。さらに、２つのホール素子１，２を直
列に接続するため、ホール電流を増やすことなく２倍の
ホール電圧を得ることができ、ノイズに強く、消費電流
を抑えた回路となる。なお、図１の実施例はアナログ処
理とデジタル処理が混在した回路例としたが、Ａ／Ｄ変
換を行わずアナログ処理のみの回路でも同様の効果が得
られる。 【００１４】 図２は、本発明に係る参考技術例を示す
図である。前述の図１の実施形態では、２つのホール素
子１，２の不平衡電圧のばらつきをデルタ・シグマ回路
５，６後段の利得調整回路７によりデジタル的に調整し
ているが、図２の参考技術例は、その調整をホール電流
によって行う例である。ホール素子１，２は並列に接続
されており、ホール素子１にはホール電流Ｉc1が流れ
る。また、ホール素子２にはホール電流Ｉc2が流れる。
初期設定として、磁界を与えない無負荷の状態でホール
素子１，２の出力端子間から不平衡電圧のみが出力され
ている時に、ホール素子１側の出力とホール素子２側の
出力の加算結果Ｖho1 −Ｖho2 が０となるように、可変
抵抗ＶＲによりホール電流Ｉc2を調整しておく。 【００１５】ホール素子１に入力されるホール電流Ｉc1
の向きは、切換スイッチＳＷa1，ＳＷa2，ＳＷb1，ＳＷ
b2により制御される。また、ホール素子２に入力される
ホール電流Ｉc2の向きは、切換スイッチＳＷa3，ＳＷa
4，ＳＷb3，ＳＷb4により制御される。反転周期ａの間
はＳＷa1〜4 がオンでＳＷb1〜4 がオフ、反転周期ｂの
間はその逆に制御され、これによりホール素子１及び２
へ入力されるホール電流の向きが周期的に反転する。 【００１６】反転周期ａの状態で、ホール素子１の出力
端子間に発生するホール電圧Ｖh1と不平衡電圧Ｖho1
は、入力端子の正負極性が反対に接続されているため、 Vh1=K1×Ｂ×(-Ic1) Vho1=(-Ic)×Rho1 となる。また、ホール素子２の出力端子間に発生するホ
ール電圧Ｖh2と不平衡電圧Ｖho2 は、ホール素子１とは
表裏が逆向きで磁界Ｂが逆方向にあたり、さらにホール
電流Ｉc2も逆向きに流れるため、 Vh2=K2×(-Ｂ) ×Ic2 Vho2=Ic2×Rho2 となる。反転周期ｂの場合も同様に、両ホール素子１，
２の出力端子間からは同じ極性のホール電圧Ｖh1，Ｖh2
と、異なる極性の不平衡電圧Ｖho1 ，−Ｖho2 が得られ
る。 【００１７】ホール素子１の出力は差動増幅回路３に入
力されて同相電圧Ｖcm1 が除去されるが、その際差動増
幅回路３内のオペアンプＯＰ1 及びＯＰ2 の入力オフセ
ット電圧Ｖio1 ，Ｖio2 及び入力バイアス電流Ｉb1，Ｉ
b2により、出力にオフセット電圧が重畳する。従って、
差動増幅回路３の反転周期ａ及び反転周期ｂの間の出力
は、 ａ：G1(-Vh1-Vho1+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh1+Vho1+Vio1-Vio2)-R2(Ib1-Ib2) となる。Ｇ1 は差動増幅回路３の利得で、−（１＋Ｒ2
／Ｒ1 ）である。同様にホール素子２に接続された差動
増幅回路４の出力は、差動増幅回路４内のオペアンプＯ
Ｐ3 及びＯＰ4 の入力オフセット電圧をＶio3 ，Ｖio4
及び入力バイアス電流をＩb3，Ｉb4とすると、 ａ：G1(-Vh2+Vho2+Vio3-Vio4)-R2(Ib3-Ib4) ｂ：G1(Vh2-Vho2+Vio3-Vio4)-R2(Ib3-Ib4) となる。ここで式の簡略化のために、オペアンプＯＰ1
，ＯＰ2 ，ＯＰ3 ，ＯＰ4 のオフセット成分をそれぞ
れＶos1 ，Ｖos2 ，Ｖos3 ，Ｖos4 としてまとめる。す
なわち、 Vos1=G1 ×Vio1-R2 ×Ib1 Vos2=-G1×Vio2+R2 ×Ib2 Vos3=G1 ×Vio3-R2 ×Ib3 Vos4=-G1×Vio4+R2 ×Ib4 とすると、差動増幅回路３の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2 ｂ：G1(Vh1+Vho1)+Vos1+Vos2 に、また差動増幅回路４の出力は ａ：G1(-Vh2+Vho2)+Vos3+Vos4 ｂ：G1(Vh2-Vho2)+Vos3+Vos4 と書き換えられる。 【００１８】この両者が加算回路８で加算されるが、初
期設定において不平衡電圧Ｖho1 とＶho2 は等しくなる
ように調整されているから加算後は打ち消される。従っ
て加算回路８の出力は、 ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4 ｂ：G1×Vh1+Vos1+Vos2+G1×Vh2+Vos3+Vos4 となり、ここで誤差成分である不平衡電圧が除去され
る。 【００１９】加算回路８の出力はデルタ・シグマ回路５
に入力されてＡ／Ｄ変換されるが、その際デルタ・シグ
マ回路５内のオペアンプＯＰ5 の入力オフセット電圧Ｖ
io5及び入力バイアス電流Ｉb5によるオフセット電圧が
さらに重畳される。これらのオフセット成分を同様にＶ
os5 とすると、デルタ・シグマ回路５の出力は ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4+Vos5 ｂ：G1×Vh1+Vos1+Vos2+G1×Vh2+Vos3+Vos4+Vos5 となる。ここで、ホール電流の反転により反転したホー
ル電圧を元に戻し、且つオフセット電圧の正負極性を反
転させるため、反転周期ｂの間だけ反転回路９によりデ
ルタ・シグマ回路５の出力を反転させると、反転回路９
の出力は ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4+Vos5 ｂ：-G1 ×Vh1-Vos1-Vos2-G1×Vh2-Vos3-Vos4-Vos5 となる。この両者を比較すると、ホール電圧Ｖh1とＶh2
は同極性となり、オフセット電圧については全て異なる
極性となる。この反転回路９の出力を減算機能付積算回
路１０に入力して反転クロックの周期毎に積算すると、
オフセット電圧が除去される。すなわち、減算機能付積
算回路１０では -G1(Vh1+Vh2)=(1+R2/R1)(Vh1+Vh2) と電力値に相当するホール電圧値が検出され、それに応
じた電力量値が積算される。 【００２０】 このように図２の参考技術例において
も、図１の実施形態と同様に誤差要因の除去精度の向上
を図ることができる。ただし図２の参考技術例において
は、２つのホール素子を並列に接続しているため、図１
の実施形態と同じホール電圧を得るためには２倍のホー
ル電流が必要となる。 【００２１】 【発明の効果】以上説明したように、本発明によれば、
加算手段により不平衡電圧を除去し、積分手段によりオ
フセット電圧を除去するようにしたから、精度よく不平
衡電圧の除去を行うことができ、且つオフセット電圧の
除去を不平衡電圧の除去と別々に行うことにより高精度
に行うことができる。
て電力量を計測する電力量計の改良に関するものであ
る。 【０００２】 【従来の技術】従来利用されているホール素子を用いた
電力量計の基本構成を図３に示す。１０１はホール素
子、１０２は差動増幅回路、１０３は積分回路である。
電圧入力端子Ｐ1 ，Ｐ2 に、計測電圧Ｖを入力して、計
測電圧Ｖに相当するホール電流Ｉc を抵抗Ｒを経て流
し、計測電流Ｉに相当する磁界Ｂを与えると、ホール素
子１０１からはホール電圧Ｖh ＝Ｋ×Ｂ×Ｉc が出力さ
れる。積感度Ｋはホール素子が持つ定数である。但し、
ホール素子１０１からの出力には、電力計測には不要な
同相電圧Ｖcmと不平衡電圧Ｖhoとが含まれる。同相電圧
Ｖcmはホール素子１０１の出力端子Ｖ＋とＶ−の両方の
出力に含まれる電圧であり、その値はホール電流Ｉc に
ホール素子１０１の入力抵抗Ｒinの半分を乗じたもので
ある。不平衡電圧Ｖhoはホール電圧Ｖh と同様に出力端
子Ｖ＋とＶ−の間に発生する電圧で、その値はホール電
流Ｉc に不平衡抵抗Ｒhoを乗じたものである。ホール電
圧Ｖh は微小であるため増幅率Ｇの差動増幅回路１０２
に入力されて増幅される。この差動増幅回路１０２によ
り同相電圧Ｖcmが除去される。差動増幅回路１０２の出
力は積分回路１０３に入力されて積分されるが、この時
不平衡電圧Ｒhoが不平衡電圧の周期ごとに除去される。
従って、積分回路１０３において電力量に相当する電圧
値Ｇ×Ｖh が検出される。 【０００３】 【発明が解決しようとする課題】図３の回路構成の場
合、差動増幅回路を用いることにより同相電圧Ｖcmは除
去されるが、差動増幅回路を構成するオペアンプの入力
オフセット電圧や、入力バイアス電流によるオフセット
電圧が誤差要因として発生する。軽負荷でのホール電圧
の値はマイクロボルト・オーダーであり、高精度なオペ
アンプを用いたとしても、これらのオフセット電圧値は
同レベルとなり、大きな誤差要因となる。 【０００４】図４は、このような問題点を解決するため
に差動増幅回路を２つのオペアンプＯＰ1 とＯＰ2 で構
成した回路の基本構成である。オペアンプＯＰ1 とＯＰ
2 は、それぞれ入力オフセット電圧Ｖio1 ，Ｖio2 及び
入力バイアス電流Ｉb1，Ｉb2を持つ。この回路構成で
は、差動増幅回路１０２の出力は、 -(1+R2/R1)(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) となり、入力オフセット電圧Ｖio1 ，Ｖio2 と、入力バ
イアス電流Ｉb1，Ｉb2によるオフセット電圧が重畳す
る。ただし、Ｒ1 ，Ｒ2 は抵抗である。ところが、オペ
アンプＯＰ1 とＯＰ2 によるオフセット電圧は各々正負
極性が反対に現われる。このため、同一ペレット上に作
られ、トラッキング特性を保証したオペアンプを使用す
れば、Ｖio1 ≒Ｖio2 ，Ｉb1≒Ｉb2となり、オフセット
電圧は打ち消される。しかし、トラッキング特性を保証
したオペアンプとはいえ、入力オフセット電圧や入力バ
イアス電流が完全に同値となるわけではなく、軽負荷に
おいて高精度な計測をする際に誤差要因となることがあ
る。また、トラッキング特性を保証していないオペアン
プを用いる場合には図４の回路は誤差を除去することは
できない。 【０００５】これらの問題点への対策として、ホール電
流を周期的に反転させ、差動増幅回路の後段でその反転
を戻して、その間に発生するオフセット電圧を積分回路
で除去する方法がある。図５は、そのような回路の基本
構成を示す図である。ＳＷa1，ＳＷa2，ＳＷb1，ＳＷb2
は切換スイッチであり、不図示の反転クロック回路から
の信号によって、反転周期ａの間はＳＷa1，ＳＷa2がオ
ンで、ＳＷb1，ＳＷb2がオフ、反転周期ｂの間はその逆
に制御されてホール電流の向きを変える。反転周期ａ及
び反転周期ｂの間のホール素子の出力は、 ａ：-Vh-Vho ｂ：Vh+Vho となり、同相電圧Ｖcmを除去した後の差動増幅回路１０
２の出力は、 ａ：G1(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh+Vho+Vio1-Vio2)-R2(Ib1-Ib2) となる。Ｇ1 は差動増幅回路１０２の利得で、−（１＋
Ｒ2 ／Ｒ1 ）である。ここで、反転周期ｂの間だけ、反
転回路１０４により差動増幅回路１０２の出力を反転さ
せる。すなわち、反転回路１０４の出力は ａ：G1(-Vh-Vho+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(-Vh-Vho-Vio1+Vio2)+R2(Ib1-Ib2) となる。この両者を比較すると、ホール電圧は同じ極性
に戻り、オフセット成分の極性は正負逆転しているた
め、入力オフセット電圧Ｖio1 とＶio2 、入力バイアス
電流Ｉb1とＩb2がそれぞれ等しくなくても、積分回路１
０３により反転周期ａ，ｂを合わせた周期でオフセット
電圧の除去が可能となる。従って、不平衡電圧の周期と
反転クロックの周期が同期した時に電力量を検出する
と、不平衡電圧とオフセット電圧の両方の誤差要因を除
去することができる。よって、計測電圧Ｖのゼロクロス
信号を分周し、不平衡電圧と同期した反転クロック信号
を作ることになる。しかし、元となる計測電圧Ｖの精度
が良くなく、不平衡電圧と同期した状態でデューティー
比ａ：ｂが１：１に等しい反転クロック信号を作ること
が困難であることから、図５の回路においてもオフセッ
ト電圧が完全に除去されずに残り、誤差要因となること
があった。 【０００６】（発明の目的）本発明の目的は、誤差要因
となるホール素子の不平衡電圧及び差動増幅手段のオフ
セット電圧を高精度で除去することのできるホール素子
を用いた電力量計を提供することである。 【０００７】 【課題を解決するための手段】 上記目的を達成するた
めに、本発明は、ホール素子により計測電圧と計測電流
の積に相当するホール電圧を出力し、スイッチング手段
により前記ホール電圧の正負の極性を所定の周期毎に反
転させ、差動増幅手段により差動増幅し、反転手段によ
り前記差動増幅手段の差動増幅出力の極性を前記スイッ
チング手段による極性反転が戻った状態に再反転させ、
積分手段により積分するようにした、ホール素子を用い
た電力量計において、前記ホール素子として、同一極性
のホール電圧と異なる極性の不平衡電圧を出力する２つ
のホール素子を用い、該２つのホール素子の入力側を直
列に接続することによって計測電圧に相当する同一のホ
ール電流が該２つのホール素子に逆向きに流れるように
し、前記２つのホール素子の一方の差動増幅出力を利得
調整回路により調整することによって前記２つのホール
素子の不平衡電圧が等しくなるようにし、前記積分手段
による積分の前に、前記利得調整回路により不平衡電圧
が等しくされた前記２つのホール素子のそれぞれの差動
増幅出力を、加算手段により加算するようにしたことを
特徴とするものである。 【０００８】 【発明の実施の形態】図１は、本発明の実施の一形態で
あるホール素子を用いた電力量計の基本構成を示す図で
ある。１及び２はホール素子であり、各々磁界の向きが
反対に当たるように、計測電流に相当する磁界Ｂに対し
て表裏を逆向きに配置する。さらにホール素子１とホー
ル素子２とでは計測電圧Ｖに相当する同一のホール電流
Ｉc が逆向きに流れるように、入力端子の正負極性を反
対に接続する。ＳＷa1，ＳＷa2，ＳＷb1，ＳＷb2は切換
スイッチであり、不図示の反転クロック回路からのデュ
ーティー比１：１の信号（不平衡電圧Ｖho1 ，Ｖho2 に
同期していなくてよい）によって、反転周期ａの間はＳ
Ｗa1，ＳＷa2がオンで、ＳＷb1，ＳＷb2がオフ、反転周
期ｂの間はその逆に制御される。これにより、ホール素
子１及び２へ入力されるホール電流Ｉc の向きが周期的
に反転する。ホール素子１及び２の出力側には、それぞ
れ同相電圧を除去するための差動増幅回路３，４とＡ／
Ｄ変換を行うデルタ・シグマ回路５，６とが接続され
る。 【０００９】反転周期ａの状態で、ホール素子１の出力
端子間に発生するホール電圧Ｖh1と不平衡電圧Ｖho1
は、入力端子の正負極性が反対に接続されているため、 Vh1=K1×Ｂ×(-Ic) Vho1=(-Ic)×Rho1 となり、どちらもマイナスの値となる。積感度Ｋ1 及び
不平衡抵抗Ｒho1 はホール素子１が持つ定数である。ま
た、ホール素子２の出力端子間に発生するホール電圧Ｖ
h2と不平衡電圧Ｖho2 は、ホール素子１とは表裏が逆向
きで磁界Ｂが逆方向にあたり、さらにホール電流Ｉc も
逆向きに流れるため、 Vh2=K2×(-Ｂ) ×Ic Vho2=Ic ×Rho2 となり、ホール電圧Ｖh2はマイナス、不平衡電圧Ｖho2
はプラスとなる。反転周期ｂの場合も同様に、両ホール
素子１，２の出力端子間からは同じ極性のホール電圧
と、異なる極性の不平衡電圧が得られる。 【００１０】ホール素子１の出力は差動増幅回路３に入
力されて同相電圧Ｖcm1 が除去されるが、その際差動増
幅回路３内のオペアンプＯＰ1 及びＯＰ2 の入力オフセ
ット電圧Ｖio1 ，Ｖio2 及び入力バイアス電流Ｉb1，Ｉ
b2により、出力にオフセット電圧が重畳する。従って、
差動増幅回路３の反転周期ａ及び反転周期ｂの間の出力
は、 ａ：G1(-Vh1-Vho1+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh1+Vho1+Vio1-Vio2)-R2(Ib1-Ib2) となる。ただしＲ1 ，Ｒ2 は抵抗、Ｇ1 は差動増幅回路
３の利得で、−（１＋Ｒ2 ／Ｒ1 ）である。同様にホー
ル素子２に接続された差動増幅回路４の出力は、差動増
幅回路４内のオペアンプＯＰ4 及びＯＰ5 の入力オフセ
ット電圧Ｖio4 ，Ｖio5 及び入力バイアス電流Ｉb4，Ｉ
b5とすると、 ａ：G1(-Vh2+Vho2+Vio4-Vio5)-R2(Ib4-Ib5) ｂ：G1(Vh2-Vho2+Vio4-Vio5)-R2(Ib4-Ib5) となる。ここで式の簡略化のために、オペアンプＯＰ1
，ＯＰ2 ，ＯＰ4 ，ＯＰ5 のオフセット成分をそれぞ
れＶos1 ，Ｖos2 ，Ｖos4 ，Ｖos5 としてまとめる。す
なわち、 Vos1=G1 ×Vio1-R2 ×Ib1 Vos2=-G1×Vio2+R2 ×Ib2 Vos4=G1 ×Vio4-R2 ×Ib4 Vos5=-G1×Vio5+R2 ×Ib5 とすると、差動増幅回路３の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2 ｂ：G1(Vh1+Vho1)+Vos1+Vos2 に、また差動増幅回路４の出力は ａ：G1(-Vh2+Vho2)+Vos4+Vos5 ｂ：G1(Vh2-Vho2)+Vos4+Vos5 と書き換えられる。 【００１１】差動増幅回路３及び４の出力は、それぞれ
デルタ・シグマ回路５及び６に入力されてＡ／Ｄ変換さ
れるが、その際デルタ・シグマ回路５内のオペアンプＯ
Ｐ3及びデルタ・シグマ回路６内のオペアンプＯＰ6 の
入力オフセット電圧Ｖio3 ，Ｖio6 及び入力バイアス電
流Ｉb3，Ｉb6によるオフセット電圧がさらに重畳され
る。これらのオフセット成分を同様にＶos3 ，Ｖos6 と
すると、デルタ・シグマ回路５の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2+Vos3 ｂ：G1(Vh1+Vho1)+Vos1+Vos2+Vos3 となり、デルタ・シグマ回路６の出力は ａ：G1(-Vh2+Vho2)+Vos4+Vos5+Vos6 ｂ：G1(Vh2-Vho2)+Vos4+Vos5+Vos6 となる。前述したとおり、デルタ・シグマ回路５及び６
の出力を比較すると、ホール電圧Ｖh1，Ｖh2は同じ極性
であるのに対して不平衡電圧Ｖho1 ，Ｖho2 は反対の極
性になっている。従って、両者を加算することで不平衡
電圧を除去することができる。ただし、ホール素子１と
２の不平衡電圧Ｖho1 ，Ｖho2 にはばらつきがあるた
め、デルタ・シグマ回路６の後段に利得調整回路７を設
けてホール素子２側の出力を調整する。利得調整回路７
の利得Ｇ２は、計測前に磁界を与えない無負荷の状態で
出力端子間に不平衡電圧のみが出力されている時に、ホ
ール素子１側の出力とホール素子２側の利得調整後の出
力の加算結果Ｖho1 −Ｇ2 ×Ｖho2 が０となるように調
整しておく。すなわち、Ｇ2 ＝Ｖho1 ／Ｖho2 である。
従って、利得調整回路７の出力は、 ａ：G2×{G1(-Vh2+Vho2)+Vos4+Vos5+Vos6} ｂ：G2×{G1(Vh2-Vho2)+Vos4+Vos5+Vos6} となる。この出力と、デルタ・シグマ回路５の出力が加
算回路８に入力されて加算されると、不平衡電圧Ｖho1
とＶho2 は打ち消され、加算回路８の出力は ａ：-G1 ×Vh1+Vos1+Vos2+Vos3+G2(-G1 ×Vh2+Vos4+Vos
5+Vos6) ｂ：G1×Vh1+Vos1+Vos2+Vos3+G2(G1×Vh2+Vos4+Vos5+Vo
s6) となる。 【００１２】ここで、ホール電流の反転により反転した
ホール電圧を元に戻し、且つオフセット電圧の正負極性
を反転させるため、反転周期ｂの間だけ反転回路９によ
り加算回路８の出力を反転させると、反転回路９の出力
は ａ：-G1 ×Vh1+Vos1+Vos2+Vos3+G2(-G1 ×Vh2+Vos4+Vos
5+Vos6) ｂ：-G1 ×Vh1-Vos1-Vos2-Vos3+G2(-G1 ×Vh2-Vos4-Vos
5-Vos6) となる。この両者を比較すると、ホール電圧Ｖh1とＶh2
は同極性となり、オフセット電圧については全て異なる
極性となる。この反転回路９の出力を減算機能付積算回
路１０（アナログ回路の積分手段に相当する）に入力し
て反転クロックの周期毎に積算すると、オフセット電圧
が除去される。すなわち減算機能付積算回路１０では -G1(Vh1+G2×Vh2)=(1+R2/R1)(Vh1+G2 ×Vh2) と電力値に相当するホール電圧値が検出され、それに応
じた電力量値が積算される。なお、減算機能付積算回路
１０としては具体的には例えばデジタルローパスフィル
タとアップダウンカウンタの組み合わせが用いられる。
また、デルタ・シグマ回路５，６の代わりに他のＡ／Ｄ
コンバータを用いることができる。 【００１３】以上説明したように図１の実施形態によれ
ば、２つのホール素子１，２を用いて回路を構成し、ホ
ール電圧は同極性で不平衡電圧は反対極性となる両ホー
ル素子１，２の出力を加算することで不平衡電圧を除去
する。従来技術のように不平衡電圧を周期毎の積分によ
り除去するのではないため、計測電圧が急激に周波数変
化した場合でも精度よく不平衡電圧が除去される。オフ
セット電圧については、従来技術と同様に、ホール電流
を周期的に反転させた後に反転を戻すことで、オフセッ
ト電圧成分の極性のみを周期的に反転させ、それを積分
することで除去する。従来技術では不平衡電圧とオフセ
ット電圧の２つの誤差要因を積分により除去しており、
そのために反転クロックを不平衡電圧に同期させる必要
があったが、デューティー比のずれが生じるとオフセッ
ト電圧が除去しきれないことがあった。図１の実施形態
によれば、積分時点では不平衡電圧は既に除去されてい
るため、反転クロックを不平衡電圧に同期させる必要が
なく、デューティー比が等しい、精度のよい水晶発振器
を使用できる。従って、誤差要因の除去精度の向上を図
ることができる。さらに、２つのホール素子１，２を直
列に接続するため、ホール電流を増やすことなく２倍の
ホール電圧を得ることができ、ノイズに強く、消費電流
を抑えた回路となる。なお、図１の実施例はアナログ処
理とデジタル処理が混在した回路例としたが、Ａ／Ｄ変
換を行わずアナログ処理のみの回路でも同様の効果が得
られる。 【００１４】 図２は、本発明に係る参考技術例を示す
図である。前述の図１の実施形態では、２つのホール素
子１，２の不平衡電圧のばらつきをデルタ・シグマ回路
５，６後段の利得調整回路７によりデジタル的に調整し
ているが、図２の参考技術例は、その調整をホール電流
によって行う例である。ホール素子１，２は並列に接続
されており、ホール素子１にはホール電流Ｉc1が流れ
る。また、ホール素子２にはホール電流Ｉc2が流れる。
初期設定として、磁界を与えない無負荷の状態でホール
素子１，２の出力端子間から不平衡電圧のみが出力され
ている時に、ホール素子１側の出力とホール素子２側の
出力の加算結果Ｖho1 −Ｖho2 が０となるように、可変
抵抗ＶＲによりホール電流Ｉc2を調整しておく。 【００１５】ホール素子１に入力されるホール電流Ｉc1
の向きは、切換スイッチＳＷa1，ＳＷa2，ＳＷb1，ＳＷ
b2により制御される。また、ホール素子２に入力される
ホール電流Ｉc2の向きは、切換スイッチＳＷa3，ＳＷa
4，ＳＷb3，ＳＷb4により制御される。反転周期ａの間
はＳＷa1〜4 がオンでＳＷb1〜4 がオフ、反転周期ｂの
間はその逆に制御され、これによりホール素子１及び２
へ入力されるホール電流の向きが周期的に反転する。 【００１６】反転周期ａの状態で、ホール素子１の出力
端子間に発生するホール電圧Ｖh1と不平衡電圧Ｖho1
は、入力端子の正負極性が反対に接続されているため、 Vh1=K1×Ｂ×(-Ic1) Vho1=(-Ic)×Rho1 となる。また、ホール素子２の出力端子間に発生するホ
ール電圧Ｖh2と不平衡電圧Ｖho2 は、ホール素子１とは
表裏が逆向きで磁界Ｂが逆方向にあたり、さらにホール
電流Ｉc2も逆向きに流れるため、 Vh2=K2×(-Ｂ) ×Ic2 Vho2=Ic2×Rho2 となる。反転周期ｂの場合も同様に、両ホール素子１，
２の出力端子間からは同じ極性のホール電圧Ｖh1，Ｖh2
と、異なる極性の不平衡電圧Ｖho1 ，−Ｖho2 が得られ
る。 【００１７】ホール素子１の出力は差動増幅回路３に入
力されて同相電圧Ｖcm1 が除去されるが、その際差動増
幅回路３内のオペアンプＯＰ1 及びＯＰ2 の入力オフセ
ット電圧Ｖio1 ，Ｖio2 及び入力バイアス電流Ｉb1，Ｉ
b2により、出力にオフセット電圧が重畳する。従って、
差動増幅回路３の反転周期ａ及び反転周期ｂの間の出力
は、 ａ：G1(-Vh1-Vho1+Vio1-Vio2)-R2(Ib1-Ib2) ｂ：G1(Vh1+Vho1+Vio1-Vio2)-R2(Ib1-Ib2) となる。Ｇ1 は差動増幅回路３の利得で、−（１＋Ｒ2
／Ｒ1 ）である。同様にホール素子２に接続された差動
増幅回路４の出力は、差動増幅回路４内のオペアンプＯ
Ｐ3 及びＯＰ4 の入力オフセット電圧をＶio3 ，Ｖio4
及び入力バイアス電流をＩb3，Ｉb4とすると、 ａ：G1(-Vh2+Vho2+Vio3-Vio4)-R2(Ib3-Ib4) ｂ：G1(Vh2-Vho2+Vio3-Vio4)-R2(Ib3-Ib4) となる。ここで式の簡略化のために、オペアンプＯＰ1
，ＯＰ2 ，ＯＰ3 ，ＯＰ4 のオフセット成分をそれぞ
れＶos1 ，Ｖos2 ，Ｖos3 ，Ｖos4 としてまとめる。す
なわち、 Vos1=G1 ×Vio1-R2 ×Ib1 Vos2=-G1×Vio2+R2 ×Ib2 Vos3=G1 ×Vio3-R2 ×Ib3 Vos4=-G1×Vio4+R2 ×Ib4 とすると、差動増幅回路３の出力は ａ：G1(-Vh1-Vho1)+Vos1+Vos2 ｂ：G1(Vh1+Vho1)+Vos1+Vos2 に、また差動増幅回路４の出力は ａ：G1(-Vh2+Vho2)+Vos3+Vos4 ｂ：G1(Vh2-Vho2)+Vos3+Vos4 と書き換えられる。 【００１８】この両者が加算回路８で加算されるが、初
期設定において不平衡電圧Ｖho1 とＶho2 は等しくなる
ように調整されているから加算後は打ち消される。従っ
て加算回路８の出力は、 ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4 ｂ：G1×Vh1+Vos1+Vos2+G1×Vh2+Vos3+Vos4 となり、ここで誤差成分である不平衡電圧が除去され
る。 【００１９】加算回路８の出力はデルタ・シグマ回路５
に入力されてＡ／Ｄ変換されるが、その際デルタ・シグ
マ回路５内のオペアンプＯＰ5 の入力オフセット電圧Ｖ
io5及び入力バイアス電流Ｉb5によるオフセット電圧が
さらに重畳される。これらのオフセット成分を同様にＶ
os5 とすると、デルタ・シグマ回路５の出力は ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4+Vos5 ｂ：G1×Vh1+Vos1+Vos2+G1×Vh2+Vos3+Vos4+Vos5 となる。ここで、ホール電流の反転により反転したホー
ル電圧を元に戻し、且つオフセット電圧の正負極性を反
転させるため、反転周期ｂの間だけ反転回路９によりデ
ルタ・シグマ回路５の出力を反転させると、反転回路９
の出力は ａ：-G1 ×Vh1+Vos1+Vos2-G1×Vh2+Vos3+Vos4+Vos5 ｂ：-G1 ×Vh1-Vos1-Vos2-G1×Vh2-Vos3-Vos4-Vos5 となる。この両者を比較すると、ホール電圧Ｖh1とＶh2
は同極性となり、オフセット電圧については全て異なる
極性となる。この反転回路９の出力を減算機能付積算回
路１０に入力して反転クロックの周期毎に積算すると、
オフセット電圧が除去される。すなわち、減算機能付積
算回路１０では -G1(Vh1+Vh2)=(1+R2/R1)(Vh1+Vh2) と電力値に相当するホール電圧値が検出され、それに応
じた電力量値が積算される。 【００２０】 このように図２の参考技術例において
も、図１の実施形態と同様に誤差要因の除去精度の向上
を図ることができる。ただし図２の参考技術例において
は、２つのホール素子を並列に接続しているため、図１
の実施形態と同じホール電圧を得るためには２倍のホー
ル電流が必要となる。 【００２１】 【発明の効果】以上説明したように、本発明によれば、
加算手段により不平衡電圧を除去し、積分手段によりオ
フセット電圧を除去するようにしたから、精度よく不平
衡電圧の除去を行うことができ、且つオフセット電圧の
除去を不平衡電圧の除去と別々に行うことにより高精度
に行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態である、ホール素子を
用いた電力量計を示すブロック図である。 【図２】 本発明に係る参考技術例である、ホール素子
を用いた電力量計を示すブロック図である。 【図３】 従来のホール素子を用いた電力量計の回路例
を示すブロック図である。 【図４】 従来のホール素子を用いた電力量計の別の回
路例を示すブロック図である。 【図５】 従来のホール素子を用いた電力量計の別の回
路例を示すブロック図である。 【符号の説明】 １，２ ホール素子 ３，４ 差動増幅回路 ５，６ デルタ・シグマ回路 ７ 利得調整回路 ８ 加算回路 ９ 反転回路 １０ 減算機能付積算回路 ＳＷa1，ＳＷa2，ＳＷa3，ＳＷa4，ＳＷb1，ＳＷb2，Ｓ
Ｗb3，ＳＷb4切換スイッチ ＶＲ 可変抵抗
用いた電力量計を示すブロック図である。 【図２】 本発明に係る参考技術例である、ホール素子
を用いた電力量計を示すブロック図である。 【図３】 従来のホール素子を用いた電力量計の回路例
を示すブロック図である。 【図４】 従来のホール素子を用いた電力量計の別の回
路例を示すブロック図である。 【図５】 従来のホール素子を用いた電力量計の別の回
路例を示すブロック図である。 【符号の説明】 １，２ ホール素子 ３，４ 差動増幅回路 ５，６ デルタ・シグマ回路 ７ 利得調整回路 ８ 加算回路 ９ 反転回路 １０ 減算機能付積算回路 ＳＷa1，ＳＷa2，ＳＷa3，ＳＷa4，ＳＷb1，ＳＷb2，Ｓ
Ｗb3，ＳＷb4切換スイッチ ＶＲ 可変抵抗
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−40384（ＪＰ，Ａ)
特開 昭53−57940（ＪＰ，Ａ)
特開 平５−142272（ＪＰ，Ａ)
特開 昭54−94376（ＪＰ，Ａ)
特開 平７−294561（ＪＰ，Ａ)
特開 昭53−115159（ＪＰ，Ａ)
実開 昭56−124870（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 21/08
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ホール素子により計測電圧と計測電流の
積に相当するホール電圧を出力し、スイッチング手段に
より前記ホール電圧の正負の極性を所定の周期毎に反転
させ、差動増幅手段により差動増幅し、反転手段により
前記差動増幅手段の差動増幅出力の極性を前記スイッチ
ング手段による極性反転が戻った状態に再反転させ、積
分手段により積分するようにした、ホール素子を用いた
電力量計において、前記ホール素子として、同一極性の
ホール電圧と異なる極性の不平衡電圧を出力する２つの
ホール素子を用い、該２つのホール素子の入力側を直列
に接続することによって計測電圧に相当する同一のホー
ル電流が該２つのホール素子に逆向きに流れるように
し、前記２つのホール素子の一方の差動増幅出力を利得
調整回路により調整することによって前記２つのホール
素子の不平衡電圧が等しくなるようにし、前記積分手段
による積分の前に、前記利得調整回路により不平衡電圧
が等しくされた前記２つのホール素子のそれぞれの差動
増幅出力を、加算手段により加算するようにしたことを
特徴とする、ホール素子を用いた電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34427899A JP3462133B2 (ja) | 1999-12-03 | 1999-12-03 | ホール素子を用いた電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34427899A JP3462133B2 (ja) | 1999-12-03 | 1999-12-03 | ホール素子を用いた電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001159646A JP2001159646A (ja) | 2001-06-12 |
| JP3462133B2 true JP3462133B2 (ja) | 2003-11-05 |
Family
ID=18368008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34427899A Expired - Fee Related JP3462133B2 (ja) | 1999-12-03 | 1999-12-03 | ホール素子を用いた電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3462133B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3818877B2 (ja) * | 2001-08-09 | 2006-09-06 | 大崎電気工業株式会社 | ホール素子を用いた電力量計 |
| JP4579523B2 (ja) * | 2003-09-30 | 2010-11-10 | 株式会社エルポート | 磁気ブリッジ型電力センサー |
| US7268544B2 (en) * | 2004-10-01 | 2007-09-11 | Alps Electric Co., Ltd. | Magnetism detecting device for canceling offset voltage |
| US8907670B2 (en) | 2011-09-26 | 2014-12-09 | Samsung Electro-Mechanics Co., Ltd. | Metering device and metering method |
| CN112964928B (zh) * | 2021-02-24 | 2024-01-30 | 优利德科技(中国)股份有限公司 | 无集磁铁芯的钳形电流表及自动平衡调整方法 |
-
1999
- 1999-12-03 JP JP34427899A patent/JP3462133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001159646A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4246497A (en) | Phase measuring circuit | |
| JPH04351969A (ja) | 電流測定回路 | |
| US4862382A (en) | Arrangement for processing the output signals of a resistance bridge | |
| NL192168C (nl) | Referentie-keten. | |
| JPH09329460A (ja) | モノリシック集積センサ回路 | |
| EP1632779B1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| JP3601890B2 (ja) | オフセット除去回路 | |
| JP3462133B2 (ja) | ホール素子を用いた電力量計 | |
| JP3818877B2 (ja) | ホール素子を用いた電力量計 | |
| EP3349092A1 (en) | Sine wave multiplier device and input device comprising same | |
| EP0502570A1 (en) | Controllable voltage-to-current converter having third-order distortion reduction | |
| JP3361480B2 (ja) | ホール素子を用いた電力量計 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JPH0682399B2 (ja) | 積分回路 | |
| SU1320762A1 (ru) | Квазиуравновешенный мост дл раздельного измерени параметров четырехэлементных резонансных двухполюсников | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JP3300517B2 (ja) | 電力乗算装置 | |
| RU2222048C2 (ru) | Функциональный генератор | |
| JP2003168976A (ja) | Ａ／ｄ変換器のオフセット補正装置及び電力量計 | |
| JPS61116423A (ja) | アナログ・デイジタル変換回路 | |
| SU1087909A1 (ru) | Способ измерени мощности | |
| TW202345522A (zh) | 用於過濾輸入訊號之漣波之電子濾波電路 | |
| JPH0132415Y2 (ja) | ||
| RU2092899C1 (ru) | Устройство для решения дифференциальных уравнений | |
| SU1404961A1 (ru) | Преобразователь напр жение-ток с заземленной нагрузкой |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3462133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |