JP3451253B2 - 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法 - Google Patents
無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法Info
- Publication number
- JP3451253B2 JP3451253B2 JP2001527428A JP2001527428A JP3451253B2 JP 3451253 B2 JP3451253 B2 JP 3451253B2 JP 2001527428 A JP2001527428 A JP 2001527428A JP 2001527428 A JP2001527428 A JP 2001527428A JP 3451253 B2 JP3451253 B2 JP 3451253B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- multiplexer
- filter
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 12
- 230000003595 spectral effect Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 230000015654 memory Effects 0.000 claims description 25
- 238000005070 sampling Methods 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 5
- 238000011144 upstream manufacturing Methods 0.000 claims description 3
- 102100030816 ESF1 homolog Human genes 0.000 description 10
- 101000938692 Homo sapiens ESF1 homolog Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 102100040431 Activator of basal transcription 1 Human genes 0.000 description 7
- 101000964349 Homo sapiens Activator of basal transcription 1 Proteins 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 102100034033 Alpha-adducin Human genes 0.000 description 5
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 5
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 102100024348 Beta-adducin Human genes 0.000 description 4
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 102100034004 Gamma-adducin Human genes 0.000 description 2
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】本発明は、請求項１および７の前提部によ
る無線トランスミッタ、特にモバイル無線トランスミッ
タにおける伝送信号のスペクトル形成をするためのデバ
イスおよび方法に関する。公知のデジタル直交変調器
（ＥＰ ０ ６９３ ８４４）は、デジタル入力信号の
相成分および直交成分のスペクトル形成のためのデジタ
ルフィルタを有する。この場合、２個の入力（ブランチ
ＩおよびブランチＱのための）を有するマルチプレクサ
がデジタルフィルタのそれぞれの乗算器の上流に接続さ
れ、１個の入力と２個の出力を有するデマルチプレクサ
は下流に接続されている。この結果、ブランチＩおよび
ブランチＱのフィルタリングのために同一の（マルチプ
レックシングされた）乗算器が使用される。公知の非反
復ハーフバンドフィルタデバイス（ＥＰ ０ ６２２
８９８ Ａ２）の場合、サンプリングレートを低減して
複合入力信号を複合出力信号に処理するために、単一の
フィルタ構成が提供される。このフィルタ構成に、入力
信号の実部と虚部の一時的なオフセットが供給される。
フィルタデバイスは、このために、実部と虚部の交互の
順次ピックアップおよびバッファリングのための時間遅
延構成要素を有する。
る無線トランスミッタ、特にモバイル無線トランスミッ
タにおける伝送信号のスペクトル形成をするためのデバ
イスおよび方法に関する。公知のデジタル直交変調器
（ＥＰ ０ ６９３ ８４４）は、デジタル入力信号の
相成分および直交成分のスペクトル形成のためのデジタ
ルフィルタを有する。この場合、２個の入力（ブランチ
ＩおよびブランチＱのための）を有するマルチプレクサ
がデジタルフィルタのそれぞれの乗算器の上流に接続さ
れ、１個の入力と２個の出力を有するデマルチプレクサ
は下流に接続されている。この結果、ブランチＩおよび
ブランチＱのフィルタリングのために同一の（マルチプ
レックシングされた）乗算器が使用される。公知の非反
復ハーフバンドフィルタデバイス（ＥＰ ０ ６２２
８９８ Ａ２）の場合、サンプリングレートを低減して
複合入力信号を複合出力信号に処理するために、単一の
フィルタ構成が提供される。このフィルタ構成に、入力
信号の実部と虚部の一時的なオフセットが供給される。
フィルタデバイスは、このために、実部と虚部の交互の
順次ピックアップおよびバッファリングのための時間遅
延構成要素を有する。
【０００２】情報の狭帯域伝送を可能にし、これによっ
て周波数リソースを突発的に使用することを可能にする
ために、高周波トラフィックチャネルへの無線周波数ト
ラフィックチャネルを形状するアナログベースバンド信
号への変換前、および後者の上方ミキシング前に離散値
（デジタル）伝送信号に対して信号形成を実行すること
は既に知られている。信号形成は、普通、無線トランス
ミッタにおける信号経路の位相内ブランチ（ブランチ
Ｉ）または直交ブランチ（ブランチＱ）に配置されてい
る、少なくとも２つのデジタルフィルタによって達成さ
れる。それぞれのデジタルフィルタは、複数の乗算器を
有する（図３参照）。
て周波数リソースを突発的に使用することを可能にする
ために、高周波トラフィックチャネルへの無線周波数ト
ラフィックチャネルを形状するアナログベースバンド信
号への変換前、および後者の上方ミキシング前に離散値
（デジタル）伝送信号に対して信号形成を実行すること
は既に知られている。信号形成は、普通、無線トランス
ミッタにおける信号経路の位相内ブランチ（ブランチ
Ｉ）または直交ブランチ（ブランチＱ）に配置されてい
る、少なくとも２つのデジタルフィルタによって達成さ
れる。それぞれのデジタルフィルタは、複数の乗算器を
有する（図３参照）。
【０００３】モバイル無線トランスミッタのための典型
的なＤＳＰ（デジタル信号プロセッサ）トランスミッタ
チップの場合、フィルタは約７０％までのチップ領域を
含み得る。したがって不利な点は、同一の構成要素（フ
ィルタ、マルチプレクサ）の複合的な使用に基づいて、
スペクトル信号形成のためのハードウェア実現にかなり
の支出が必要であるということである。
的なＤＳＰ（デジタル信号プロセッサ）トランスミッタ
チップの場合、フィルタは約７０％までのチップ領域を
含み得る。したがって不利な点は、同一の構成要素（フ
ィルタ、マルチプレクサ）の複合的な使用に基づいて、
スペクトル信号形成のためのハードウェア実現にかなり
の支出が必要であるということである。
【０００４】本発明の目的は、無線トランスミッタにお
ける離散値伝送信号のスペクトル形成するためのデバイ
スを作製し、その実現の支出を比較的低く保ち得ること
である。さらに本発明は、無線トランスミッタにおける
離散値伝送信号のスペクトル形成をするための方法を特
定することを目的とし、これによって対応するハードウ
ェア実現の支出が低減され得ることを目的とする。
ける離散値伝送信号のスペクトル形成するためのデバイ
スを作製し、その実現の支出を比較的低く保ち得ること
である。さらに本発明は、無線トランスミッタにおける
離散値伝送信号のスペクトル形成をするための方法を特
定することを目的とし、これによって対応するハードウ
ェア実現の支出が低減され得ることを目的とする。
【０００５】課題の解決のために、請求項１および７の
特徴が提供される。
特徴が提供される。
【０００６】本発明の基本原理は、伝送信号の成分Ｉお
よび成分Ｑが同一のフィルタ回路を用いてスペクトル形
成されることによって、２つのシフトレジスタのそれぞ
れＮ個のメモリロケーションのそれぞれは信号タップＭ
＞１を有し、フィルタ回路はマルチプレクスモードで動
作されることを可能にするという点にある。これによっ
て、実質的に伝送チップ上で実現される乗算器の数が低
減され得、したがってチップ面積の需要も低減され得
る。
よび成分Ｑが同一のフィルタ回路を用いてスペクトル形
成されることによって、２つのシフトレジスタのそれぞ
れＮ個のメモリロケーションのそれぞれは信号タップＭ
＞１を有し、フィルタ回路はマルチプレクスモードで動
作されることを可能にするという点にある。これによっ
て、実質的に伝送チップ上で実現される乗算器の数が低
減され得、したがってチップ面積の需要も低減され得
る。
【０００７】本発明のさらなる利点は、２つの出力信号
（伝送信号の成分Ｉ、伝送信号の成分Ｑ）が、フィルタ
リングの後、複数のメモリタップによって条件付けら
れ、対応する信号よりも高いレートで本発明による信号
形成デバイスの入力において存在するということにあ
る。これは、妨害を抑制するさらなる信号処理が、いか
なる場合でもオーバーサンプリングが行なわれる必要が
あるが、本発明の場合はこれが「自動的」に行なわれる
ので有利である。
（伝送信号の成分Ｉ、伝送信号の成分Ｑ）が、フィルタ
リングの後、複数のメモリタップによって条件付けら
れ、対応する信号よりも高いレートで本発明による信号
形成デバイスの入力において存在するということにあ
る。これは、妨害を抑制するさらなる信号処理が、いか
なる場合でもオーバーサンプリングが行なわれる必要が
あるが、本発明の場合はこれが「自動的」に行なわれる
ので有利である。
【０００８】本発明の特に好適な実施形態は、個々の乗
算器に複数のフィルタ係数が割り当てられているという
ことを特徴とする。この場合、フィルタ回路のみが複数
回（特にブランチＩおよびブランチＱのために）利用さ
れるのではなく、それぞれの乗算器も複数回（特に異な
ったフィルタ係数のために）用いられる、つまりハード
ウェアが一層効率的に使用されるということである。本
発明によるデバイスの第１の好適な実施形態は、マルチ
プレクサユニットがそれぞれ２個のマルチプレクサ入力
を備えるＮ×Ｍ個のマルチプレクサから構成されること
を特徴とする。この場合、乗算器は、信号経路のブラン
チＩおよびブランチＱにおいて交互に動作する。第２の
好適な実施形態は、異なったフィルタ係数に関する上述
の乗算器の多目的利用を実現し、マルチプレクサユニッ
トは、それぞれ２×Ｍ個のマルチプレクサ入力を有する
Ｎ個のマルチプレクサから構成されることを特徴とす
る。ここではその後、乗算器はブランチＩにおけるＭ個
のマルチプレクサ動作クロックパルスのために、そして
ブランチＱにおける次のＭ個マルチプレクサ動作クロッ
クパルス等のために動作する。
算器に複数のフィルタ係数が割り当てられているという
ことを特徴とする。この場合、フィルタ回路のみが複数
回（特にブランチＩおよびブランチＱのために）利用さ
れるのではなく、それぞれの乗算器も複数回（特に異な
ったフィルタ係数のために）用いられる、つまりハード
ウェアが一層効率的に使用されるということである。本
発明によるデバイスの第１の好適な実施形態は、マルチ
プレクサユニットがそれぞれ２個のマルチプレクサ入力
を備えるＮ×Ｍ個のマルチプレクサから構成されること
を特徴とする。この場合、乗算器は、信号経路のブラン
チＩおよびブランチＱにおいて交互に動作する。第２の
好適な実施形態は、異なったフィルタ係数に関する上述
の乗算器の多目的利用を実現し、マルチプレクサユニッ
トは、それぞれ２×Ｍ個のマルチプレクサ入力を有する
Ｎ個のマルチプレクサから構成されることを特徴とす
る。ここではその後、乗算器はブランチＩにおけるＭ個
のマルチプレクサ動作クロックパルスのために、そして
ブランチＱにおける次のＭ個マルチプレクサ動作クロッ
クパルス等のために動作する。
【０００９】本発明によるデバイスの第１の好適な実施
形態は、入力において存在する信号成分Ｉおよび信号成
分Ｑは、Ｎ個のメモリロケーションおよびメモリロケー
ションごとにＭ個ある信号タップからなるそれぞれのシ
フトレジスタに供給され、乗算器ユニットは、それぞれ
２個の乗算器入力を有するＮ×Ｍ個の乗算器から構成さ
れていることを特徴とする。この場合、マルチプレクサ
は信号経路のブランチＩおよびブランチＱで交互に動作
する。
形態は、入力において存在する信号成分Ｉおよび信号成
分Ｑは、Ｎ個のメモリロケーションおよびメモリロケー
ションごとにＭ個ある信号タップからなるそれぞれのシ
フトレジスタに供給され、乗算器ユニットは、それぞれ
２個の乗算器入力を有するＮ×Ｍ個の乗算器から構成さ
れていることを特徴とする。この場合、マルチプレクサ
は信号経路のブランチＩおよびブランチＱで交互に動作
する。
【００１０】第２の好適な実施形態は、すでに述べた様
々なフィルタ係数に関する乗算器の多重利用を実現し、
入力において存在する信号成分Ｉおよび信号成分Ｑは、
Ｎ個のメモリロケーションおよびメモリロケーションご
とにＭ個ある信号タップからなるそれぞれのシフトレジ
スタに供給され、かつマルチプレクサユニットは、それ
ぞれ２×Ｍ個のマルチプレクサ入力を有するＮ個のマル
チプレクサから構成されるということを特徴とする。乗
算器は、その後、ブランチＩにおけるＭ個のマルチプレ
クサ動作クロックパルスのために、そしてブランチＱに
おける次のＭ個のマルチプレクサ動作クロックパルス、
等のために動作する。
々なフィルタ係数に関する乗算器の多重利用を実現し、
入力において存在する信号成分Ｉおよび信号成分Ｑは、
Ｎ個のメモリロケーションおよびメモリロケーションご
とにＭ個ある信号タップからなるそれぞれのシフトレジ
スタに供給され、かつマルチプレクサユニットは、それ
ぞれ２×Ｍ個のマルチプレクサ入力を有するＮ個のマル
チプレクサから構成されるということを特徴とする。乗
算器は、その後、ブランチＩにおけるＭ個のマルチプレ
クサ動作クロックパルスのために、そしてブランチＱに
おける次のＭ個のマルチプレクサ動作クロックパルス、
等のために動作する。
【００１１】本発明のさらなる有利な実施形態は、従属
請求項に記載される。
請求項に記載される。
【００１２】本発明は、引き続き、２つの例示的な実施
形態を用いて、かつ図と関係付けて詳しく説明される。
形態を用いて、かつ図と関係付けて詳しく説明される。
【００１３】図１は、例えばモバイル無線システムの基
地局または移動局において使用されるような無線トラン
スミッタの伝送デバイスＳＥのそれ自体公知の原理的構
造を示す。
地局または移動局において使用されるような無線トラン
スミッタの伝送デバイスＳＥのそれ自体公知の原理的構
造を示す。
【００１４】伝送デバイスＳＥは、（例えばマイクロホ
ンによって生成される）アナログソース信号ＱＳを受け
取り、これを符号器ＣＯＤに供給する。符号器ＣＯＤ
は、図示されないが、ソース信号ＱＳをデジタル化する
アナログデジタル変換器を含み、さらに１原始符号器、
チャネル符号器、インターリーバおよびブロックフォー
マを含み得、これらはデジタル化されたソース信号ＱＳ
を適切な方法で原始符号化、エラー防止符号化、インタ
ーリーブし、およびデータブロックに細分する。
ンによって生成される）アナログソース信号ＱＳを受け
取り、これを符号器ＣＯＤに供給する。符号器ＣＯＤ
は、図示されないが、ソース信号ＱＳをデジタル化する
アナログデジタル変換器を含み、さらに１原始符号器、
チャネル符号器、インターリーバおよびブロックフォー
マを含み得、これらはデジタル化されたソース信号ＱＳ
を適切な方法で原始符号化、エラー防止符号化、インタ
ーリーブし、およびデータブロックに細分する。
【００１５】符号器ＣＯＤは、要素ｄ0、ｄ1、・・・の
データ列{ｄn}からなる値離散データ信号を出力する。
データ列{ｄn}からなる値離散データ信号を出力する。
【００１６】データ列{ｄn}は、放出のためのデータ列
を、無線周波数キャリアを介して変調し、ＣＤＭＡ（符
号分割多重接続）システムの場合、加入者個別の拡張符
号をそれぞれのデータシンボルに与える変調器デバイス
ＭＯＤに供給される。
を、無線周波数キャリアを介して変調し、ＣＤＭＡ（符
号分割多重接続）システムの場合、加入者個別の拡張符
号をそれぞれのデータシンボルに与える変調器デバイス
ＭＯＤに供給される。
【００１７】変調のために、例えば連続位相および一定
した複合包絡線を用いるＣＰＭ（連続位相変調）方法が
使用され得、ＣＤＭＡ加入者符号化のために、例えばＤ
Ｓ（ダイレクトシーケンシング）ＣＤＭＡ、ＭＣ（マル
チキャリア）ＣＤＭＡまたはＦＨ（周波数ホッピング）
ＣＤＭＡのような公知の拡張符号方法の１つが用いられ
得る。
した複合包絡線を用いるＣＰＭ（連続位相変調）方法が
使用され得、ＣＤＭＡ加入者符号化のために、例えばＤ
Ｓ（ダイレクトシーケンシング）ＣＤＭＡ、ＭＣ（マル
チキャリア）ＣＤＭＡまたはＦＨ（周波数ホッピング）
ＣＤＭＡのような公知の拡張符号方法の１つが用いられ
得る。
【００１８】変調器デバイスＭＯＤは、さらにデータ信
号をブランチＩおよびブランチＱに分割する。変調デバ
イスＭＯＤによって出力された信号成分Ｉおよび信号成
分Ｑは、対応するアナログ信号成分Ｉおよびアナログ信
号成分Ｑを生成するデジタルアナログ変換器ＤＡＣに供
給される。これらはそれぞれミキシングステージＭＩ１
およびＭ２において、周波数ｆの無線周波数キャリアに
よって互いに９０°の位相オフセットで上位混合され、
重ね合わされ、およびアンテナＡを介して無線信号とし
て放出される。
号をブランチＩおよびブランチＱに分割する。変調デバ
イスＭＯＤによって出力された信号成分Ｉおよび信号成
分Ｑは、対応するアナログ信号成分Ｉおよびアナログ信
号成分Ｑを生成するデジタルアナログ変換器ＤＡＣに供
給される。これらはそれぞれミキシングステージＭＩ１
およびＭ２において、周波数ｆの無線周波数キャリアに
よって互いに９０°の位相オフセットで上位混合され、
重ね合わされ、およびアンテナＡを介して無線信号とし
て放出される。
【００１９】図２は、従来技術による変調器デバイスＭ
ＯＤ’を示す。変調器デバイスＭＯＤ’は、４つのデー
タ入力Ｄ１、Ｄ２、Ｄ３およびＤ４を有し、従って４つ
の物理チャネルの同時セットアップに適切である。
ＯＤ’を示す。変調器デバイスＭＯＤ’は、４つのデー
タ入力Ｄ１、Ｄ２、Ｄ３およびＤ４を有し、従って４つ
の物理チャネルの同時セットアップに適切である。
【００２０】データ入力Ｄ１、Ｄ２、Ｄ３およびＤ４に
はデータ列{ｄn1}、{ｄn2}、{ｄn3}および{ｄn4}が存在
する。
はデータ列{ｄn1}、{ｄn2}、{ｄn3}および{ｄn4}が存在
する。
【００２１】データ列{ｄn1}、{ｄn2}、{ｄn3}および
{ｄn4}は、オーバーサンプリング（オーバーサンプリン
グ係数Ｑ）を用いてサンプリングステージＡ１、Ａ２、
Ａ３、Ａ４によってサンプリングされる。これによって
それぞれの信号経路におけるデータレートは、１／Ｔs
から１／Ｔcに高められ、そのさいＴsは個々のデータシ
ンボルｄn1（およびｄn2、ｄn3、ｄn4）は記号持続時間
を意味し、Ｔcは（相対的に短い）チップ持続時間を示
す。このチップ持続時間は、以後のＣＤＭＡ符号化に対
して、時間基準を構成する。第３世代移動無線を生成す
る、ＵＭＴＳ（ユニバーサル通信システム）トランスミ
ッタの場合、データレート１／Ｔcは、サンプリングス
テージＡ１、Ａ２、Ａ３、Ａ４（すなわちチップレー
ト）の出力において１秒当たり４、０９６×１０6サン
プルである。
{ｄn4}は、オーバーサンプリング（オーバーサンプリン
グ係数Ｑ）を用いてサンプリングステージＡ１、Ａ２、
Ａ３、Ａ４によってサンプリングされる。これによって
それぞれの信号経路におけるデータレートは、１／Ｔs
から１／Ｔcに高められ、そのさいＴsは個々のデータシ
ンボルｄn1（およびｄn2、ｄn3、ｄn4）は記号持続時間
を意味し、Ｔcは（相対的に短い）チップ持続時間を示
す。このチップ持続時間は、以後のＣＤＭＡ符号化に対
して、時間基準を構成する。第３世代移動無線を生成す
る、ＵＭＴＳ（ユニバーサル通信システム）トランスミ
ッタの場合、データレート１／Ｔcは、サンプリングス
テージＡ１、Ａ２、Ａ３、Ａ４（すなわちチップレー
ト）の出力において１秒当たり４、０９６×１０6サン
プルである。
【００２２】（オーバーサンプリングされた）データ記
号は、次に乗算器Ｍを用いて複合的スクランブリング符
号Ｓおよび２つのＣＤＭＡ符号Ｃ１（ｄn1およびｄn2の
データ記号のための）またはＣ２（ｄn3およびｄn4のデ
ータ記号のための）によって乗算される。この場合、ｓ
r、ｃr1およびｃr2は、上述の符号列のエレメントの実
部を、ｓi、ｃi1およびｃi2は虚部を示す。
号は、次に乗算器Ｍを用いて複合的スクランブリング符
号Ｓおよび２つのＣＤＭＡ符号Ｃ１（ｄn1およびｄn2の
データ記号のための）またはＣ２（ｄn3およびｄn4のデ
ータ記号のための）によって乗算される。この場合、ｓ
r、ｃr1およびｃr2は、上述の符号列のエレメントの実
部を、ｓi、ｃi1およびｃi2は虚部を示す。
【００２３】加算器ＡＤ１、ＡＤ２、ＡＤ３およびＡＤ
４においてそのように生成された信号の虚部および実部
を加算することによって、対応するデジタル伝送信号の
成分Ｉおよび成分Ｑが生成される。
４においてそのように生成された信号の虚部および実部
を加算することによって、対応するデジタル伝送信号の
成分Ｉおよび成分Ｑが生成される。
【００２４】さらなる信号処理は、データ入力Ｄ１およ
びＤ２に割り当てられた信号成分Ｑおよび信号成分Ｉを
用いて説明され、図２の上部に示されている。データ入
力Ｄ３およびＤ４に割り当てられた信号成分Ｑおよび信
号成分Ｉの処理は対応する特性と一致している。
びＤ２に割り当てられた信号成分Ｑおよび信号成分Ｉを
用いて説明され、図２の上部に示されている。データ入
力Ｄ３およびＤ４に割り当てられた信号成分Ｑおよび信
号成分Ｉの処理は対応する特性と一致している。
【００２５】信号成分Ｑおよび信号成分Ｉは、スペクト
ル信号形成ＥＳＦ’のためのデバイスに入力され、その
入力の範囲は、図２において破線によって示されてい
る。スペクトル信号形成ＥＳＦ’のためのデバイスは、
それぞれの信号成分に関連したサンプリングステージａ
１またはａ２を含み、これらのステージは、再度のオー
バーサンプリングによって信号レートをチップレート１
／Ｔcの倍数Ｍに高める。
ル信号形成ＥＳＦ’のためのデバイスに入力され、その
入力の範囲は、図２において破線によって示されてい
る。スペクトル信号形成ＥＳＦ’のためのデバイスは、
それぞれの信号成分に関連したサンプリングステージａ
１またはａ２を含み、これらのステージは、再度のオー
バーサンプリングによって信号レートをチップレート１
／Ｔcの倍数Ｍに高める。
【００２６】サンプリングステージａ１およびａ２に
は、信号成分Ｑおよび信号成分Ｉのスペクトル形成に利
用されるデジタルフィルタＤＦ１、ＤＦ２がダウンスト
リームに接続される。デジタルフィルタＤＦ１、ＤＦ２
の構造は、従来技術に従って、さらに図３において詳し
く説明される。
は、信号成分Ｑおよび信号成分Ｉのスペクトル形成に利
用されるデジタルフィルタＤＦ１、ＤＦ２がダウンスト
リームに接続される。デジタルフィルタＤＦ１、ＤＦ２
の構造は、従来技術に従って、さらに図３において詳し
く説明される。
【００２７】スペクトル形成された信号成分Ｑは加算器
ＡＤ５によって加算され、スペクトル形成された信号成
分Ｉは加算器ＡＤ６によって加算される。信号成分Ｑお
よび信号成分Ｉは、適切には、周波数補正（図示せず）
を受け、その後、図１に従ってデジタルアナログ変換器
ＤＡＣに向けて遅延される。
ＡＤ５によって加算され、スペクトル形成された信号成
分Ｉは加算器ＡＤ６によって加算される。信号成分Ｑお
よび信号成分Ｉは、適切には、周波数補正（図示せず）
を受け、その後、図１に従ってデジタルアナログ変換器
ＤＡＣに向けて遅延される。
【００２８】図３は、図２において示される変調器設計
ＭＯＤ’において使用されるように、公知のフィルタＤ
Ｆ１またはＤＦ２の設計を示す。フィルタは、５５個の
メモリロケーションＴ、５６個の乗算器Ｍおよび５５個
の加算器ＡＤを備えるシフトレジスタを有する。乗算器
Ｍは、マルチプレクサＭの１個の入力と共に並列タップ
に存在し、メモリロケーションＴ間およびメモリロケー
ションのダウンストリームに存在し、その乗算器の別の
入力においてフィルタ係数Ｃ0、．．、Ｃ55が供給され
る。加算器ＡＤは、乗算器Ｍによって計算された乗算結
果を加算する。
ＭＯＤ’において使用されるように、公知のフィルタＤ
Ｆ１またはＤＦ２の設計を示す。フィルタは、５５個の
メモリロケーションＴ、５６個の乗算器Ｍおよび５５個
の加算器ＡＤを備えるシフトレジスタを有する。乗算器
Ｍは、マルチプレクサＭの１個の入力と共に並列タップ
に存在し、メモリロケーションＴ間およびメモリロケー
ションのダウンストリームに存在し、その乗算器の別の
入力においてフィルタ係数Ｃ0、．．、Ｃ55が供給され
る。加算器ＡＤは、乗算器Ｍによって計算された乗算結
果を加算する。
【００２９】フィルタの係数Ｃ0、．．．、Ｃ55は、レ
ートＭ／Ｔcの場合のフィルタ伝送機能のサンプリング
値から生じる。ここに示された５６個のフィルタ係数Ｃ
0、．．．、Ｃ55を用いた設計では、Ｍ＝４倍のオーバ
ーサンプリングの場合、信号成分Ｑないし信号成分Ｉの
１４のチップがフィルタにおいて適応される。
ートＭ／Ｔcの場合のフィルタ伝送機能のサンプリング
値から生じる。ここに示された５６個のフィルタ係数Ｃ
0、．．．、Ｃ55を用いた設計では、Ｍ＝４倍のオーバ
ーサンプリングの場合、信号成分Ｑないし信号成分Ｉの
１４のチップがフィルタにおいて適応される。
【００３０】図４は、本発明において使用され得る変調
器デバイスＭＯＤのブロック回路図である。前の図と同
一の部分は、同一の参照符号で記されるか、または同じ
回路記号で示されている。
器デバイスＭＯＤのブロック回路図である。前の図と同
一の部分は、同一の参照符号で記されるか、または同じ
回路記号で示されている。
【００３１】データ入力Ｄ１、Ｄ２、Ｄ３、Ｄ４におい
ては、再びデータ列{ｄn1}、{ｄn2}、{ｄn3}、{ｄn4}が
ワード長１およびデータ記号レート１／Ｔsと共に存在
する。個々のデータ記号ｄn1、ｄn2、ｄn3、ｄn4は、値
セット{１、−１}から取り出され得る。
ては、再びデータ列{ｄn1}、{ｄn2}、{ｄn3}、{ｄn4}が
ワード長１およびデータ記号レート１／Ｔsと共に存在
する。個々のデータ記号ｄn1、ｄn2、ｄn3、ｄn4は、値
セット{１、−１}から取り出され得る。
【００３２】オプションの重み付きユニットＷＧにおい
て、データ記号は、重み付き係数ｗ１、ｗ２、ｗ３およ
びｗ４をそれぞれ乗算することによって記号クロックと
同時に重み付けされる。重み付きユニットの出力におい
て利用可能なデータ信号は、ワード長ｑwe＞１を有す
る。このワード長のデータレートは１／Ｔsにおいて不
変である。
て、データ記号は、重み付き係数ｗ１、ｗ２、ｗ３およ
びｗ４をそれぞれ乗算することによって記号クロックと
同時に重み付けされる。重み付きユニットの出力におい
て利用可能なデータ信号は、ワード長ｑwe＞１を有す
る。このワード長のデータレートは１／Ｔsにおいて不
変である。
【００３３】重み付け係数ｗ１、ｗ２、ｗ３、ｗ４は、
「ラウドネス係数」と解され得る。チャネルごとに異な
った重み付け係数ｗ１、ｗ２、ｗ３、ｗ４を使用するこ
とによって、様々なチャネルに関する異なった無線距離
が考慮され得、および／またはチャネルごとに異なる拡
張係数Ｑを使用する場合、これによって影響される異な
ったチャネルエネルギーは補償され得る。
「ラウドネス係数」と解され得る。チャネルごとに異な
った重み付け係数ｗ１、ｗ２、ｗ３、ｗ４を使用するこ
とによって、様々なチャネルに関する異なった無線距離
が考慮され得、および／またはチャネルごとに異なる拡
張係数Ｑを使用する場合、これによって影響される異な
ったチャネルエネルギーは補償され得る。
【００３４】サンプリングステージＡ１、Ａ２、Ａ３、
Ａ４は、信号レートをオーバーサンプリング係数（＝拡
張係数）Ｑだけ上昇させ、その出力において利用可能な
高いレートの信号をチップタイミングクロック１／Ｔc
と同期させる。オーバーサンプリング係数Ｑは、例え
ば、４〜５１２、すなわちＴs＝４Ｔc．．．５１２Ｔc
になり得る。
Ａ４は、信号レートをオーバーサンプリング係数（＝拡
張係数）Ｑだけ上昇させ、その出力において利用可能な
高いレートの信号をチップタイミングクロック１／Ｔc
と同期させる。オーバーサンプリング係数Ｑは、例え
ば、４〜５１２、すなわちＴs＝４Ｔc．．．５１２Ｔc
になり得る。
【００３５】Ｑ倍のオーバーサンプリングされたデータ
記号ｄn1、ｄn2、ｄn3、ｄn4は、その後、拡張符号器Ｓ
Ｃにおいてチャネル特有のデジタル拡張符号列を与える
ことによって拡張符号化される。第１のデータ入力Ｄ１
から供給されるデータ記号ｄn1上に、Ｑデジタルチップ
ｃ１からなる第１の拡張符号列Ｃ１がそれぞれ与えられ
る。さらなるデータ入力Ｄ２、Ｄ３、Ｄ４から供給され
るデータ記号ｄn2、ｄn3、ｄn4に関しては、対応した処
理が存在する。拡張符号列Ｃ１、Ｃ２、Ｃ３、Ｃ４を与
えることによって、それぞれのデータ記号に、そのチャ
ネルのいわば「指紋」が提供される。拡張符号ＳＣの出
力において、拡張符号化されたデータ信号は、信号レー
ト１／Ｔcおよび（不変の）ワード長ｑweとともに利用
可能である。
記号ｄn1、ｄn2、ｄn3、ｄn4は、その後、拡張符号器Ｓ
Ｃにおいてチャネル特有のデジタル拡張符号列を与える
ことによって拡張符号化される。第１のデータ入力Ｄ１
から供給されるデータ記号ｄn1上に、Ｑデジタルチップ
ｃ１からなる第１の拡張符号列Ｃ１がそれぞれ与えられ
る。さらなるデータ入力Ｄ２、Ｄ３、Ｄ４から供給され
るデータ記号ｄn2、ｄn3、ｄn4に関しては、対応した処
理が存在する。拡張符号列Ｃ１、Ｃ２、Ｃ３、Ｃ４を与
えることによって、それぞれのデータ記号に、そのチャ
ネルのいわば「指紋」が提供される。拡張符号ＳＣの出
力において、拡張符号化されたデータ信号は、信号レー
ト１／Ｔcおよび（不変の）ワード長ｑweとともに利用
可能である。
【００３６】拡張符号器ＳＣの信号経路ダウンストリー
ムには、チャネル加算器ＣＡが配置される。チャネル加
算器ＣＡはチップクロックを用いて同時に動作する２個
の加算器ＡＤ１、ＡＤ２を含む。加算器ＡＤ１はデータ
入力Ｄ１、Ｄ３から発する信号データを加算し、加算器
ＡＤ２はデータ入力Ｄ２およびＤ４から発する信号デー
タを加算する。チャネル加算器ＣＡの両方の出力におい
ては、信号レート１／Ｔcおよび（場合によっては高め
られた）ワード長ｑcaを有するデータ信号が存在する。
ムには、チャネル加算器ＣＡが配置される。チャネル加
算器ＣＡはチップクロックを用いて同時に動作する２個
の加算器ＡＤ１、ＡＤ２を含む。加算器ＡＤ１はデータ
入力Ｄ１、Ｄ３から発する信号データを加算し、加算器
ＡＤ２はデータ入力Ｄ２およびＤ４から発する信号デー
タを加算する。チャネル加算器ＣＡの両方の出力におい
ては、信号レート１／Ｔcおよび（場合によっては高め
られた）ワード長ｑcaを有するデータ信号が存在する。
【００３７】複合的なスクランブラーＣＳは、データ信
号上へ基地局識別を与えるために利用される。この目的
のために、チャネル加算器ＣＡによって出力される信号
は、図示されるように、複合スクランブリング符号列Ｓ
の要素の実部および虚部ｓqまたはｓiを用いて乗算さ
れ、次に、図示されるように、縦横に加算される。さら
に、複合スクランブラーＣＳは、信号レート１／Ｔcお
よびワード長ｑscを有する複合スクランブラーＣＳの出
力において利用可能である、伝送信号の信号成分Ｉおよ
び信号成分Ｑを生成するために利用される。
号上へ基地局識別を与えるために利用される。この目的
のために、チャネル加算器ＣＡによって出力される信号
は、図示されるように、複合スクランブリング符号列Ｓ
の要素の実部および虚部ｓqまたはｓiを用いて乗算さ
れ、次に、図示されるように、縦横に加算される。さら
に、複合スクランブラーＣＳは、信号レート１／Ｔcお
よびワード長ｑscを有する複合スクランブラーＣＳの出
力において利用可能である、伝送信号の信号成分Ｉおよ
び信号成分Ｑを生成するために利用される。
【００３８】これらの両方の信号成分は、その入力Ｅ
１、Ｅ２におけるスペクトル信号形成ＥＳＦ１／２のた
めの、本発明によるデバイスに追加される。スペクトル
信号形成ＥＳＦ１／２のためのデバイスは、その出力Ａ
１、Ａ２においてスペクトル形成された（すなわち変調
された）信号成分Ｉおよび信号成分Ｑを利用可能にす
る。これらの信号成分は、図１により、図示されない周
波数補正を用いて、アナログ信号に変換され、無線信号
として放出される。
１、Ｅ２におけるスペクトル信号形成ＥＳＦ１／２のた
めの、本発明によるデバイスに追加される。スペクトル
信号形成ＥＳＦ１／２のためのデバイスは、その出力Ａ
１、Ａ２においてスペクトル形成された（すなわち変調
された）信号成分Ｉおよび信号成分Ｑを利用可能にす
る。これらの信号成分は、図１により、図示されない周
波数補正を用いて、アナログ信号に変換され、無線信号
として放出される。
【００３９】図５および図６は、本発明によるスペクト
ル信号形成のためのデバイスの２つの実施形態ＥＳＦ１
およびＥＳＦ２をブロック回路図で示す。
ル信号形成のためのデバイスの２つの実施形態ＥＳＦ１
およびＥＳＦ２をブロック回路図で示す。
【００４０】図５によると、信号成分Ｉは１０個のメモ
リロケーションＴ１、Ｔ２、．．．Ｔ１０を有する第１
のシフトレジスタＳＲ１に供給され、そして信号成分Ｑ
は１０個のメモリロケーションＴ１、Ｔ２、．．．Ｔ１
０を有する第２のシフトレジスタＳＲ２に供給される。
それぞれのメモリロケーションＴ１、Ｔ２、．．．、Ｔ
１０は、ワード長ｑscの１個のデータ語を格納する。デ
ータ語はチップクロック１／Ｔcを用いて２つのシフト
レジスタＳＲ１およびＳＲ２によって押される。
リロケーションＴ１、Ｔ２、．．．Ｔ１０を有する第１
のシフトレジスタＳＲ１に供給され、そして信号成分Ｑ
は１０個のメモリロケーションＴ１、Ｔ２、．．．Ｔ１
０を有する第２のシフトレジスタＳＲ２に供給される。
それぞれのメモリロケーションＴ１、Ｔ２、．．．、Ｔ
１０は、ワード長ｑscの１個のデータ語を格納する。デ
ータ語はチップクロック１／Ｔcを用いて２つのシフト
レジスタＳＲ１およびＳＲ２によって押される。
【００４１】２つのシフトレジスタＳＲのそれぞれのメ
モリロケーションＴ１、Ｔ２、．．．Ｔ１０には、それ
ぞれ４つのタップが存在するので、それぞれのシフトレ
ジスタＳＲは合計４０個のタップを有する。２つのシフ
トレジスタＳＲの合計８０個のタップは、マルチプレク
サユニットＭＵＸＥ１に供給される。
モリロケーションＴ１、Ｔ２、．．．Ｔ１０には、それ
ぞれ４つのタップが存在するので、それぞれのシフトレ
ジスタＳＲは合計４０個のタップを有する。２つのシフ
トレジスタＳＲの合計８０個のタップは、マルチプレク
サユニットＭＵＸＥ１に供給される。
【００４２】マルチプレクサユニットＭＵＸＥ１は、４
０個のマルチプレクサＭＵＸ１、ＭＵＸ２、．．．、Ｍ
ＵＸ４０を含む。それぞれのマルチプレクサＭＵＸ１、
ＭＵＸ２、．．．、ＭＵＸ４０は、２個のマルチプレク
サ入力を有する。信号経路ＩにおけるシフトレジスタＳ
Ｒ１の第１の記憶セルＴ１の第１のタップは、第１のマ
ルチプレクサＭＵＸ１のマルチプレクサ入力へつなが
り、信号経路ＱにおけるシフトレジスタＳＲ２の第１の
記憶セルＧ１の第１のタップは、第１のマルチプレクサ
ＭＵＸ１の第２のマルチプレクサ入力へつながる。同様
に、２つのシフトレジスタＳＲ１およびＳＲ２の第２の
タップは、それぞれ第２のマルチプレクサＭＵＸ
２、．．．、の２つのマルチプレクサ入力へつながり、
そしてシフトレジスタＳＲ１およびＳＲ２の第４０のタ
ップは、第４０のマルチプレクサＭＵＸ４０の２つのマ
ルチプレクサ入力へつながる。
０個のマルチプレクサＭＵＸ１、ＭＵＸ２、．．．、Ｍ
ＵＸ４０を含む。それぞれのマルチプレクサＭＵＸ１、
ＭＵＸ２、．．．、ＭＵＸ４０は、２個のマルチプレク
サ入力を有する。信号経路ＩにおけるシフトレジスタＳ
Ｒ１の第１の記憶セルＴ１の第１のタップは、第１のマ
ルチプレクサＭＵＸ１のマルチプレクサ入力へつなが
り、信号経路ＱにおけるシフトレジスタＳＲ２の第１の
記憶セルＧ１の第１のタップは、第１のマルチプレクサ
ＭＵＸ１の第２のマルチプレクサ入力へつながる。同様
に、２つのシフトレジスタＳＲ１およびＳＲ２の第２の
タップは、それぞれ第２のマルチプレクサＭＵＸ
２、．．．、の２つのマルチプレクサ入力へつながり、
そしてシフトレジスタＳＲ１およびＳＲ２の第４０のタ
ップは、第４０のマルチプレクサＭＵＸ４０の２つのマ
ルチプレクサ入力へつながる。
【００４３】マルチプレクサＭＵＸ１、ＭＵＸ
２、．．．、ＭＵＸ４０は、信号成分Ｉおよび信号成分
Ｑから発する信号語を交互に転送し、マルチプレクサ出
力において現在出力されていない信号語のバッファリン
グをするために、マルチプレクサＭＵＸ１、ＭＵＸ
２、．．．、ＭＵＸ４０においてバッファが存在する。
２、．．．、ＭＵＸ４０は、信号成分Ｉおよび信号成分
Ｑから発する信号語を交互に転送し、マルチプレクサ出
力において現在出力されていない信号語のバッファリン
グをするために、マルチプレクサＭＵＸ１、ＭＵＸ
２、．．．、ＭＵＸ４０においてバッファが存在する。
【００４４】マルチプレクサユニットＭＵＸＥ１の４０
個の出力において、２／Ｔcの信号レートと共に信号成
分Ｉおよび信号成分Ｑのワード長ｑscの信号語が（交互
に）存在する。
個の出力において、２／Ｔcの信号レートと共に信号成
分Ｉおよび信号成分Ｑのワード長ｑscの信号語が（交互
に）存在する。
【００４５】マルチプレクサユニットＭＵＸＥ１の４０
個の出力は、フィルタ回路ＦＳ１に供給される。フィル
タ回路ＦＳ１は、４０個の乗算器Ｍ１、Ｍ２、．．．、
Ｍ４０ならびに４個加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ
３およびＡＤＤ４を含む。それぞれの乗算器Ｍ１、Ｍ
２、Ｍ３、．．．、Ｍ４０は、単一のフィルタ係数
ｇ1、ｇ2、．．．、ｇ40によってマルチプレクサユニッ
トＭＵＸＥ１の出力信号を乗算する。フィルタ係数
ｇ1、ｇ2、．．．、ｇ40は、（この特別の例示的な実施
形態において）基礎となるスペクトルフィルタ関数（す
なわちフィルタ回路の伝送機能の）の１０Ｔcの時間間
隔に制限されたパルス応答の４倍オーバーサンプリング
によって決定される。
個の出力は、フィルタ回路ＦＳ１に供給される。フィル
タ回路ＦＳ１は、４０個の乗算器Ｍ１、Ｍ２、．．．、
Ｍ４０ならびに４個加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ
３およびＡＤＤ４を含む。それぞれの乗算器Ｍ１、Ｍ
２、Ｍ３、．．．、Ｍ４０は、単一のフィルタ係数
ｇ1、ｇ2、．．．、ｇ40によってマルチプレクサユニッ
トＭＵＸＥ１の出力信号を乗算する。フィルタ係数
ｇ1、ｇ2、．．．、ｇ40は、（この特別の例示的な実施
形態において）基礎となるスペクトルフィルタ関数（す
なわちフィルタ回路の伝送機能の）の１０Ｔcの時間間
隔に制限されたパルス応答の４倍オーバーサンプリング
によって決定される。
【００４６】スペクトルフィルタ関数は、例えば、ＲＲ
Ｃ（１／２乗コサイン（ｒｏｏｔｒａｉｓｅｄ ｃｏｎ
ｓｉｎｅ））関数であり得る。このようなフィルタ回路
は、ＲＲＣフィルタ回路と称される。ＲＲＣ関数は、関
数（１＋ｃｏｓｘ）1/2／２1/2によって０≦ｘ≦πの範
囲で決定され、この関数は、スペクトル領域において、
ＲＲＣのフィルタエッジの機能的関係を再生する。
Ｃ（１／２乗コサイン（ｒｏｏｔｒａｉｓｅｄ ｃｏｎ
ｓｉｎｅ））関数であり得る。このようなフィルタ回路
は、ＲＲＣフィルタ回路と称される。ＲＲＣ関数は、関
数（１＋ｃｏｓｘ）1/2／２1/2によって０≦ｘ≦πの範
囲で決定され、この関数は、スペクトル領域において、
ＲＲＣのフィルタエッジの機能的関係を再生する。
【００４７】加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、Ａ
ＤＤ４は、それぞれ１０個の加算器入力を有する。加算
器ＡＤＤ１の１０個の加算器入力は、乗算器Ｍ１、Ｍ
５、Ｍ９、Ｍ１３、Ｍ１７、Ｍ２１、Ｍ２５、Ｍ２９、
Ｍ３３およびＭ３７の出力と接続され、加算器ＡＤＤ２
の入力は、乗算器Ｍ２、Ｍ６、Ｍ１０、Ｍ１４、Ｍ１
８、Ｍ２２、Ｍ２６、Ｍ３０、Ｍ３４、Ｍ３８等の出力
と接続されている。換言すると、４つの加算器ＡＤＤ１
〜ＡＤＤ４は、シフトレジスタＳＲ１およびＳＲ２のそ
れぞれのメモリロケーションＴ１、Ｔ２、．．．、Ｔ１
０の４個のタップ１〜４に割り当てられている。
ＤＤ４は、それぞれ１０個の加算器入力を有する。加算
器ＡＤＤ１の１０個の加算器入力は、乗算器Ｍ１、Ｍ
５、Ｍ９、Ｍ１３、Ｍ１７、Ｍ２１、Ｍ２５、Ｍ２９、
Ｍ３３およびＭ３７の出力と接続され、加算器ＡＤＤ２
の入力は、乗算器Ｍ２、Ｍ６、Ｍ１０、Ｍ１４、Ｍ１
８、Ｍ２２、Ｍ２６、Ｍ３０、Ｍ３４、Ｍ３８等の出力
と接続されている。換言すると、４つの加算器ＡＤＤ１
〜ＡＤＤ４は、シフトレジスタＳＲ１およびＳＲ２のそ
れぞれのメモリロケーションＴ１、Ｔ２、．．．、Ｔ１
０の４個のタップ１〜４に割り当てられている。
【００４８】デマルチプレクサユニットＤＭＵＸＥ１
は、フィルタ回路ＦＳ１の下流に接続されている。デマ
ルチプレクサユニットＤＭＵＸＥ１は、まず、それぞれ
の加算器出力を信号成分Ｉおよび信号成分Ｑに関してデ
マルチプレクスし、次に、信号成分Ｉおよび信号成分Ｑ
のために４個の加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、
ＡＤＤ４の結果をそれぞれ別々にマルチプレクスする。
このようにして、スペクトル信号形成ＥＳＦ１のための
デバイスの出力Ａ１において、４倍オーバーサンプリン
グされた（フィルタされた）信号成分Ｉおよび、そして
出力Ａ２において４倍オーバーサンプリングされた（フ
ィルタされた）信号成分Ｑが生じる。
は、フィルタ回路ＦＳ１の下流に接続されている。デマ
ルチプレクサユニットＤＭＵＸＥ１は、まず、それぞれ
の加算器出力を信号成分Ｉおよび信号成分Ｑに関してデ
マルチプレクスし、次に、信号成分Ｉおよび信号成分Ｑ
のために４個の加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、
ＡＤＤ４の結果をそれぞれ別々にマルチプレクスする。
このようにして、スペクトル信号形成ＥＳＦ１のための
デバイスの出力Ａ１において、４倍オーバーサンプリン
グされた（フィルタされた）信号成分Ｉおよび、そして
出力Ａ２において４倍オーバーサンプリングされた（フ
ィルタされた）信号成分Ｑが生じる。
【００４９】スペクトル信号形成ＥＳＦ２のための、本
発明によるデバイスの第２の実施形態は、図６に示され
る。デバイスＥＳＦ２も同様に、それぞれ１０のメモリ
ロケーションＴ１、Ｔ２、．．．、Ｔ１０および１個の
メモリロケーションに対して４個のタップを備える２つ
のシフトレジスタＳＲを有する。ＥＳＦ１との違いは、
ＥＳＦ２が１つのマルチプレクサユニットＭＵＸＥ２に
結合されている１０個のマルチプレクサＭＵＸ１’、Ｍ
ＵＸ２’、．．．、ＭＵＸ１０’のみを含むということ
である。それぞれのマルチプレクサＭＵＸ１’、ＭＵＸ
２’、．．．、ＭＵＸ１０’は、８個のマルチプレクサ
入力およびその数に応じたバッファを有する。例えば、
マルチプレクサＭＵＸ１’の８個のマルチプレクサ入力
は、信号成分Ｉおよび信号成分Ｑに関連して、両方のメ
モリロケーションＴ１の４個のタップと接続されてい
る。換言すると、１０個のマルチプレクサＭＵＸ１’、
ＭＵＸ２’、．．．、ＭＵＸ１０’のそれぞれが、２つ
のシフトレジスタＳＲの正確に１つのメモリロケーショ
ン対Ｔ１、Ｔ１；Ｔ２、Ｔ２；．．．；Ｔ１０、Ｔ１０
に割り当てられている。
発明によるデバイスの第２の実施形態は、図６に示され
る。デバイスＥＳＦ２も同様に、それぞれ１０のメモリ
ロケーションＴ１、Ｔ２、．．．、Ｔ１０および１個の
メモリロケーションに対して４個のタップを備える２つ
のシフトレジスタＳＲを有する。ＥＳＦ１との違いは、
ＥＳＦ２が１つのマルチプレクサユニットＭＵＸＥ２に
結合されている１０個のマルチプレクサＭＵＸ１’、Ｍ
ＵＸ２’、．．．、ＭＵＸ１０’のみを含むということ
である。それぞれのマルチプレクサＭＵＸ１’、ＭＵＸ
２’、．．．、ＭＵＸ１０’は、８個のマルチプレクサ
入力およびその数に応じたバッファを有する。例えば、
マルチプレクサＭＵＸ１’の８個のマルチプレクサ入力
は、信号成分Ｉおよび信号成分Ｑに関連して、両方のメ
モリロケーションＴ１の４個のタップと接続されてい
る。換言すると、１０個のマルチプレクサＭＵＸ１’、
ＭＵＸ２’、．．．、ＭＵＸ１０’のそれぞれが、２つ
のシフトレジスタＳＲの正確に１つのメモリロケーショ
ン対Ｔ１、Ｔ１；Ｔ２、Ｔ２；．．．；Ｔ１０、Ｔ１０
に割り当てられている。
【００５０】マルチプレクサユニットＭＵＸＥ２の１０
個の出力は、それぞれ１つの信号レート８／Ｔcを有す
る。
個の出力は、それぞれ１つの信号レート８／Ｔcを有す
る。
【００５１】マルチプレクサユニットＭＵＸＥ２の１０
個の出力は、１つのフィルタ回路ＦＳ２に供給される。
フィルタ回路ＦＳ２は、１０個のマルチプレクサＭ
１、．．．、Ｍ１０および１０個の入力が乗算器Ｍ
１、．．．、Ｍ１０の出力に接続されている１個の加算
器ＡＤＤを含む。
個の出力は、１つのフィルタ回路ＦＳ２に供給される。
フィルタ回路ＦＳ２は、１０個のマルチプレクサＭ
１、．．．、Ｍ１０および１０個の入力が乗算器Ｍ
１、．．．、Ｍ１０の出力に接続されている１個の加算
器ＡＤＤを含む。
【００５２】乗算器Ｍ１、．．．、Ｍ１０は、８重チッ
プタイミングクロックを用いて動作する。図６において
示されるフィルタ係数ｇ1〜ｇ40は、再び、スペクトル
フィルタ関数（特にＲＲＣ関数）の４重オーバーサンプ
リングの支援により１０個のサンプル値によって決定さ
れる。しかしながら、ここでの図５におけるフィルタ回
路ＦＳ１の設計と比較して、例えば、正確に４個のフィ
ルタ係数の列、すなわち乗算器Ｍ１はフィルタ係数ｇ
1〜4を処理し、マルチプレクサＭ２はフィルタ係数ｇ
5〜8を処理し、．．．、乗算器Ｍ１０はフィルタ係数ｇ
37〜40を処理するということである。乗算器Ｍ
１、．．．、Ｍ１０は、既に述べたように、８重チップ
タイミングクロックを用いて動作し、それぞれの乗算器
Ｍ１、．．．、Ｍ１０は列的に信号成分Ｉの４個のサン
プルを処理し、その後、信号成分Ｑの４個のサンプル
を、それぞれマルチプレクサに割り当てられたフィルタ
係数を用いて処理する。
プタイミングクロックを用いて動作する。図６において
示されるフィルタ係数ｇ1〜ｇ40は、再び、スペクトル
フィルタ関数（特にＲＲＣ関数）の４重オーバーサンプ
リングの支援により１０個のサンプル値によって決定さ
れる。しかしながら、ここでの図５におけるフィルタ回
路ＦＳ１の設計と比較して、例えば、正確に４個のフィ
ルタ係数の列、すなわち乗算器Ｍ１はフィルタ係数ｇ
1〜4を処理し、マルチプレクサＭ２はフィルタ係数ｇ
5〜8を処理し、．．．、乗算器Ｍ１０はフィルタ係数ｇ
37〜40を処理するということである。乗算器Ｍ
１、．．．、Ｍ１０は、既に述べたように、８重チップ
タイミングクロックを用いて動作し、それぞれの乗算器
Ｍ１、．．．、Ｍ１０は列的に信号成分Ｉの４個のサン
プルを処理し、その後、信号成分Ｑの４個のサンプル
を、それぞれマルチプレクサに割り当てられたフィルタ
係数を用いて処理する。
【００５３】加算器ＡＤＤにおいては、続いて、１０個
の乗算器Ｍ１、．．．、Ｍ１０の結果が加算される。
の乗算器Ｍ１、．．．、Ｍ１０の結果が加算される。
【００５４】加算結果は、８／Ｔcの信号レートで、バ
ッファを有するデマルチプレクサＤＭＵＸＥ２に伝達さ
れる。デマルチプレクサＤＭＵＸＥ２は、加算結果を再
び信号成分Ｉおよび信号成分Ｑへ分割し、これらの信号
成分信号レート４／Ｔcでスペクトル信号形成ＥＳＦ２
のためのデバイスの出力Ａ１およびＡ２に出力される。
ッファを有するデマルチプレクサＤＭＵＸＥ２に伝達さ
れる。デマルチプレクサＤＭＵＸＥ２は、加算結果を再
び信号成分Ｉおよび信号成分Ｑへ分割し、これらの信号
成分信号レート４／Ｔcでスペクトル信号形成ＥＳＦ２
のためのデバイスの出力Ａ１およびＡ２に出力される。
【００５５】両方の実施形態ＥＳＦ１およびＥＳＦ２
は、マルチプレクス方法におけるフィルタ係数の乗算器
が、信号成分Ｉおよび信号成分Ｑのために使用されるこ
とによって、実行される乗算器の数の低減が容易になる
という共通点を有する。実施形態ＥＳＦ１およびＥＳＦ
２と比較可能な記憶長さ１０Ｔcの場合、図３において
示される公知のフィルタ構造は、２×４０個の乗算器を
含み、これに対して、ＥＳＦ１（図５参照）の設計にお
いては１×４０個の乗算器、およびＥＳＦ２（図６参
照）の設計においては１×１０個の乗算器が含まれ得
る。乗算器の数と同時に、伝送チップのために必要とさ
れるチップ面積も低減される。
は、マルチプレクス方法におけるフィルタ係数の乗算器
が、信号成分Ｉおよび信号成分Ｑのために使用されるこ
とによって、実行される乗算器の数の低減が容易になる
という共通点を有する。実施形態ＥＳＦ１およびＥＳＦ
２と比較可能な記憶長さ１０Ｔcの場合、図３において
示される公知のフィルタ構造は、２×４０個の乗算器を
含み、これに対して、ＥＳＦ１（図５参照）の設計にお
いては１×４０個の乗算器、およびＥＳＦ２（図６参
照）の設計においては１×１０個の乗算器が含まれ得
る。乗算器の数と同時に、伝送チップのために必要とさ
れるチップ面積も低減される。
【００５６】２つの実施形態のさらなる有利な共通点
は、スペクトル信号形成ＥＳＦ１／２のためのデバイス
の入力信号が、オーバーサンプルされた状態で存在する
必要が（もはや）ないのに対して、ユニットＥＳＦ１／
２の出力信号は、さらなる信号処理のために必要とされ
る（例えば、４倍）オーバーサンプリングと共に提供さ
れるというところに存する。 ［図面の簡単な説明］
は、スペクトル信号形成ＥＳＦ１／２のためのデバイス
の入力信号が、オーバーサンプルされた状態で存在する
必要が（もはや）ないのに対して、ユニットＥＳＦ１／
２の出力信号は、さらなる信号処理のために必要とされ
る（例えば、４倍）オーバーサンプリングと共に提供さ
れるというところに存する。 ［図面の簡単な説明］
【図１】図１は、ブロック回路図において信号処理の一
般的な説明をすることを目的とした無線トランスミッタ
のブロック回路図を示す。
般的な説明をすることを目的とした無線トランスミッタ
のブロック回路図を示す。
【図２】図２は、従来の技術に従って、それぞれ信号成
分Ｉおよび信号成分Ｑのスペクトル形成を有する４個の
伝送信号の信号経路を示すブロック回路図を示す。
分Ｉおよび信号成分Ｑのスペクトル形成を有する４個の
伝送信号の信号経路を示すブロック回路図を示す。
【図３】図３は、従来の技術に従って、個々のＲＲＣフ
ィルタの回路図を示す。
ィルタの回路図を示す。
【図４】図４は、本発明によるスペクトル信号形成デバ
イスを有する４個のデータ信号のための変調器の回路図
を示す。
イスを有する４個のデータ信号のための変調器の回路図
を示す。
【図５】図５は、図４からのスペクトル信号形成デバイ
スの第１の実施形態の回路図を示す。
スの第１の実施形態の回路図を示す。
【図６】図６は、図４からのスペクトル信号形成デバイ
スの第２の実施形態の回路図を示す。
スの第２の実施形態の回路図を示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ケラ， ティデヤ
ドイツ国 80337 ミュンヘン， トゥ
ンブリンガーシュトラーセ 54／42
(72)発明者 プレヒンガー， ヨルク
ドイツ国 80469 ミュンヘン， ヴェ
スターミュールシュトラーセ 16
(72)発明者 ドチェ， マルクス
ドイツ国 56072 コブレンツ−リュー
ベナハ， ゼントニヒャーヴェク 62
(72)発明者 シュミット， ペーター
ドイツ国 82008 ウンターハッヒング,
シュルシュトラーセ ２
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
Claims (9)
- 【請求項１】 無線トランスミッタ（ＳＥ）における離
散値伝送信号のスペクトル形成をするためのデバイスで
あって、 該伝送信号の位相内成分を受け取るための第１の入力
（Ｅ１）と、該伝送信号の直交成分を受け取るための第
２の入力（Ｅ２）と、 該第１の入力（Ｅ１）と接続されている、Ｎ個の第１の
メモリロケーション（Ｔ１、．．．、Ｔ１０）を有する
第１のシフトレジスタ（ＳＲ１）と、該第２の入力（Ｅ
２）と接続されている、Ｎ個の第２のメモリロケーショ
ン（Ｔ１、．．．、Ｔ１０）を有する第２のシフトレジ
スタ（ＳＲ２）と、 ２つのシフトレジスタ（ＳＲ１、ＳＲ２）の信号経路の
ダウンストリームおよび、フィルタ回路（ＦＳ１、ＦＳ
２）の信号経路アップストリームにおいて配置されてい
る複数のマルチプレクサ（ＭＵＸ１、．．．、ＭＵＸ４
０；ＭＵＸ１’、．．．、ＭＵＸ１０’）を有するマル
チプレクサユニット（ＭＵＸＥ１、ＭＵＸＥ２）と、 複数の乗算器（Ｍ１、．．．、Ｍ４０）と、少なくとも
１個の加算器（ＡＤＤ）を含む該離散値フィルタ回路
（ＦＳ１、ＦＳ２）と、 該伝送信号の該フィルタリングされた位相内成分を提供
するための第１の出力（Ａ１）と、該伝送信号のフィル
タリングされた該直交成分を提供するための第２の出力
（Ａ２）と、 を有し、 該２つのシフトレジスタ（ＳＲ１、ＳＲ２）の該メモリ
ロケーション（Ｔ１、．．．、Ｔ１０）のそれぞれが信
号タップＭ＞１を有し、 該フィルタ回路（ＦＳ１、ＦＳ２）の該信号経路のダウ
ンストリーム２つの出力（Ａ１、Ａ２）のアプストリー
ムにおいてデマルチプレクサユニット（ＤＭＵＸＥ１、
ＤＭＵＸＥ２）が配置されていることを特徴とする、デ
バイス。 - 【請求項２】 前記単一の乗算器（Ｍ１、．．．、Ｍ１
０）に、複数のフィルタ係数が割り当てられていること
を特徴とする、請求項１に記載のデバイス。 - 【請求項３】 前記マルチプレクサユニット（ＭＵＸＥ
１）は、それぞれ２個のマルチプレクサ入力を有するＮ
×Ｍ個のマルチプレクサ（ＭＵＸ１、ＭＵＸ４０）で構
成されることを特徴とする、請求項１または２に記載の
デバイス。 - 【請求項４】 前記マルチプレクサユニットは、それぞ
れ２×Ｍ個のマルチプレクサ入力を有するＮ個のマルチ
プレクサで構成されることを特徴とする、請求項１また
は２に記載のデバイス。 - 【請求項５】 前記乗算器（Ｍ１、．．．、Ｍ４０）に
割り当てられた前記フィルタ係数は、前記フィルタ回路
（ＦＳ１、ＦＳ２）が平方根コサインフィルタリング
（ＲＲＣ）を実行するように選択されていることを特徴
とする、請求項１〜４のいずれかに記載のデバイス。 - 【請求項６】 前記出力（Ａ１、Ａ２）に提供さている
前記位相内成分および前記直交成分は、前記入力（Ｅ
１、Ｅ２）における対応する該位相内成分および該直交
成分よりも数倍か、特に４倍高いサンプリングレートを
有することを特徴とする、請求項１〜５に記載のデバイ
ス。 - 【請求項７】 無線トランスミッタにおける離散値伝送
信号のスペクトル形成をするための方法であって、 伝送信号の位相内成分は、第１の入力（Ｅ１）を介し
て、Ｎ個の第１のメモリロケーション（Ｔ１、．．．、
Ｔ１０）を有する第１のシフトレジスタ（ＳＲ１）に存
在し、そして該伝送信号の直交成分は、第２の入力（Ｅ
２）を介して、Ｎ個の第２のメモリロケーション（Ｔ
１、．．．、Ｔ１０）を有する第２のシフトレジスタ
（ＳＲ２）に存在し、２つの該伝送信号の成分は、複数
の乗算器（Ｍ１、．．．、Ｍ４０）と、少なくとも１つ
の加算器（ＡＤＤ）を含む離散値フィルタ回路（ＦＳ
１、ＦＳ２）においてフィルタリングされ、フィルタの
信号経路アップストリームにおいて、伝送信号の位相内
成分および直交成分のマルチプレキシングが実行される
方法であって、 ２つのシフトレジスタ（ＳＲ１、ＳＲ２）のそれぞれの
該メモリロケーション（Ｔ１、．．．、Ｔ１０）におい
て、出力信号がメモリタップＭ＞１を介してタップさ
れ、 該フィルタリングの信号経路ダウンストリームにおい
て、該伝送信号の位相内成分および直交成分のマルチプ
レキシングが実行されることを特徴とする、方法。 - 【請求項８】 前記個々のマルチプレクサ（Ｍ
１、．．．、Ｍ１０）に複数のフィルタ係数が割り当て
られていることを特徴とする、請求項７に記載の方法。 - 【請求項９】 前記フィルタ回路（ＦＳ１、ＦＳ２）
は、平方根コサインフィルタリング（ＲＲＣ）を実行す
ることを特徴とする、請求項７または８に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946722.6 | 1999-09-29 | ||
| DE19946722A DE19946722A1 (de) | 1999-09-29 | 1999-09-29 | Einrichtung und Verfahren zur spektralen Formung eines Sendesignals in einem Funksender |
| PCT/DE2000/003346 WO2001024354A2 (de) | 1999-09-29 | 2000-09-22 | Einrichtung und verfahren zur spektralen formung eines sendesignals in einem funksender |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003510938A JP2003510938A (ja) | 2003-03-18 |
| JP3451253B2 true JP3451253B2 (ja) | 2003-09-29 |
Family
ID=7923747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001527428A Expired - Fee Related JP3451253B2 (ja) | 1999-09-29 | 2000-09-22 | 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7072422B2 (ja) |
| EP (1) | EP1221194B1 (ja) |
| JP (1) | JP3451253B2 (ja) |
| CN (1) | CN1149804C (ja) |
| AT (1) | ATE237192T1 (ja) |
| DE (2) | DE19946722A1 (ja) |
| DK (1) | DK1221194T3 (ja) |
| WO (1) | WO2001024354A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102638529B1 (ko) | 2023-08-17 | 2024-02-20 | 주식회사 파워이십일 | 전력 계통 어플리케이션과의 인터페이스를 위한 온톨로지데이터 관리 시스템 및 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058383B2 (en) * | 2003-05-30 | 2006-06-06 | Ipr Licensing, Inc. | Signal interfacing techinques to simplify integrated circuit radio designs |
| US8799037B2 (en) | 2010-10-14 | 2014-08-05 | Palto Alto Research Center Incorporated | Computer-implemented system and method for managing motor vehicle parking reservations |
| US20120288035A1 (en) * | 2011-05-11 | 2012-11-15 | Udo Karthaus | Base-band to radio frequency up-converter |
| JP6102262B2 (ja) * | 2013-01-07 | 2017-03-29 | 富士通株式会社 | 信号処理装置および信号処理方法 |
| CN105915483B (zh) * | 2016-06-06 | 2019-02-15 | 西安电子科技大学 | 基于fpga的非递归cpm调制器及解调器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358853A (en) | 1981-01-22 | 1982-11-09 | Codex Corporation | Digital modem transmitter |
| US4644561A (en) * | 1985-03-20 | 1987-02-17 | International Mobile Machines Corp. | Modem for RF subscriber telephone system |
| IT1240444B (it) * | 1990-05-18 | 1993-12-16 | Borsano Corrado | Procedimento per l'attuazione della modulazione digitale multilivello mediante un elaboratore di segnali numerici |
| DE4313772C1 (de) * | 1993-04-27 | 1994-06-01 | Ant Nachrichtentech | Nichtrekursives Halb-Band-Filter |
| DE69534666T2 (de) * | 1994-07-20 | 2006-06-29 | Nippon Telegraph And Telephone Corp. | Digitaler Quadraturmodulator |
| US5818867A (en) * | 1996-09-09 | 1998-10-06 | Itt Industries, Inc. | QPSK/QBL-MSK waveform enhancement |
| US5783974A (en) * | 1997-01-27 | 1998-07-21 | Hitachi America, Ltd. | Digital interpolation up sampling circuit and digital modulator using same |
| US6141387A (en) * | 1998-03-19 | 2000-10-31 | Motorola, Inc. | Digital QAM modulator using post filtering carrier recombination |
-
1999
- 1999-09-29 DE DE19946722A patent/DE19946722A1/de not_active Withdrawn
-
2000
- 2000-09-22 CN CNB008135576A patent/CN1149804C/zh not_active Expired - Fee Related
- 2000-09-22 DE DE50001744T patent/DE50001744D1/de not_active Expired - Lifetime
- 2000-09-22 WO PCT/DE2000/003346 patent/WO2001024354A2/de active IP Right Grant
- 2000-09-22 EP EP00967607A patent/EP1221194B1/de not_active Expired - Lifetime
- 2000-09-22 JP JP2001527428A patent/JP3451253B2/ja not_active Expired - Fee Related
- 2000-09-22 DK DK00967607T patent/DK1221194T3/da active
- 2000-09-22 AT AT00967607T patent/ATE237192T1/de not_active IP Right Cessation
-
2002
- 2002-03-28 US US10/112,292 patent/US7072422B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102638529B1 (ko) | 2023-08-17 | 2024-02-20 | 주식회사 파워이십일 | 전력 계통 어플리케이션과의 인터페이스를 위한 온톨로지데이터 관리 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001024354A3 (de) | 2001-08-16 |
| CN1377546A (zh) | 2002-10-30 |
| EP1221194B1 (de) | 2003-04-09 |
| US20020131520A1 (en) | 2002-09-19 |
| US7072422B2 (en) | 2006-07-04 |
| EP1221194A2 (de) | 2002-07-10 |
| ATE237192T1 (de) | 2003-04-15 |
| DE19946722A1 (de) | 2001-04-05 |
| DK1221194T3 (da) | 2003-06-02 |
| WO2001024354A2 (de) | 2001-04-05 |
| JP2003510938A (ja) | 2003-03-18 |
| DE50001744D1 (de) | 2003-05-15 |
| CN1149804C (zh) | 2004-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0181319B1 (ko) | 합성 파형을 생성하기 위한 방법 및 장치 | |
| US7227910B2 (en) | Communication device with configurable sigma-delta modulator | |
| FI116433B (fi) | Muuttuvanopeuksinen signaalin siirto yhteiskoodausta käyttävässä hajaspektriviestintäjärjestelmässä | |
| KR100383266B1 (ko) | Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정) | |
| EP1195007B1 (en) | Matched filter using time-multiplexed precombinations | |
| US6449302B2 (en) | System and method for peak power reduction in spread spectrum communications systems | |
| KR100208648B1 (ko) | 무선 주파수 통신 시스템에서 신호를 디지탈 프로세싱하기 위한 장치 및 방법 | |
| US9178494B2 (en) | Square root raised cosine symmetric filter for mobile telecommunications | |
| US5831879A (en) | Digital transmit filter | |
| CN1278497C (zh) | 用于产生扩展编码信号的方法和装置 | |
| EP1322042B1 (en) | Convolutional encoding using a modified multiplier | |
| JP3317259B2 (ja) | ベースバンド信号多重回路とその送信レベル制御方法 | |
| JP3451253B2 (ja) | 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法 | |
| US20120045016A1 (en) | Transmission Circuit and Method for Transmitting a Bit Sequence to be Transmitted | |
| EP1221198B1 (en) | A simplified digital fir filter for direct sequence spread spectrum communication systems | |
| KR100260279B1 (ko) | 계수 사전결합을 사용한 효율적인 디지탈 필터 및 그 방법 | |
| KR100322473B1 (ko) | 4 채널용 멀티 비트 입력 에프아이알 필터를 이용한직각위상천이키잉 변조장치 및 방법 | |
| US7245651B1 (en) | Dual mode filter for mobile telecommunications | |
| JP2002544707A (ja) | 通信端末機器用の受信機回路および受信機回路における信号処理方法 | |
| US20030099283A1 (en) | Multiple bit complex bit modulation | |
| JP3524905B2 (ja) | Ｃｄｍａ無線送信機におけるデジタルデータ信号を処理するデバイスおよび方法 | |
| US20020061057A1 (en) | Digital filter | |
| US7158496B2 (en) | Method and device for processing a digital data signal in a CDMA radio transmitter | |
| JP2003525532A (ja) | 柔軟なｃｄｍａ組み合わせ器 | |
| AU755915B2 (en) | Combiner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030613 |
|
| LAPS | Cancellation because of no payment of annual fees |