JP2003510938A - 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法 - Google Patents

無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法

Info

Publication number
JP2003510938A
JP2003510938A JP2001527428A JP2001527428A JP2003510938A JP 2003510938 A JP2003510938 A JP 2003510938A JP 2001527428 A JP2001527428 A JP 2001527428A JP 2001527428 A JP2001527428 A JP 2001527428A JP 2003510938 A JP2003510938 A JP 2003510938A
Authority
JP
Japan
Prior art keywords
signal
multiplexer
input
filter
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001527428A
Other languages
English (en)
Other versions
JP3451253B2 (ja
Inventor
ミヒャエル シュナイダー，
ペーター ユング，
ティデヤ ケラ，
ヨルク プレヒンガー，
マルクス ドチェ，
ペーター シュミット，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003510938A publication Critical patent/JP2003510938A/ja
Application granted granted Critical
Publication of JP3451253B2 publication Critical patent/JP3451253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 無線トランスミッタにおける離散値伝送信号のスペクトル形成をするためのデバイス（ＥＳＦ１）は、伝送信号の位相内成分を受け取るための第１の入力（Ｅ１）、および伝送信号の直交成分を受け取るためのさらなる入力（Ｅ２）を含む。デバイス（ＥＳＦ１）は、複数の乗算器（Ｍ１〜４０）を備えるフィルタ回路（ＦＳ１）を含む。フィルタ回路（ＦＳ１）の前にある信号経路にはマルチプレクサユニット（ＭＵＸＥ１）が、フィルタ回路（ＦＳ１）の後にある信号経路にはデマルチプレクサユニット（ＤＭＵＳＥＩ）が配置されている。

Description

【発明の詳細な説明】
【０００１】 本発明は、請求項１および７の前提部による無線トランスミッタ、特にモバイ
ル無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイス
および方法に関する。
【０００２】 情報の狭帯域伝送を可能にし、これによって周波数リソースを突発的に使用す
ることを可能にするために、高周波トラフィックチャネルへの無線周波数トラフ
ィックチャネルを形状するアナログベースバンド信号への変換前、および後者の
上方ミキシング前に離散値（デジタル）伝送信号に対して信号形成を実行するこ
とは既に知られている。信号形成は、普通、無線トランスミッタにおける信号経
路の位相内ブランチ（ブランチＩ）または直交ブランチ（ブランチＱ）に配置さ
れている、少なくとも２つのデジタルフィルタによって達成される。それぞれの
デジタルフィルタは、複数の乗算器を有する（図３参照）。
【０００３】 モバイル無線トランスミッタのための典型的なＤＳＰ（デジタル信号プロセッ
サ）トランスミッタチップの場合、フィルタは約７０％までのチップ領域を含み
得る。したがって不利な点は、同一の構成要素（フィルタ、マルチプレクサ）の
複合的な使用に基づいて、スペクトル信号形成のためのハードウェア実現にかな
りの支出が必要であるということである。
【０００４】 本発明の目的は、無線トランスミッタにおける離散値伝送信号のスペクトル形
成するためのデバイスを作製し、その実現の支出を比較的低く保ち得ることであ
る。さらに本発明は、無線トランスミッタにおける離散値伝送信号のスペクトル
形成をするための方法を特定することを目的とし、これによって対応するハード
ウェア実現の支出が低減され得ることを目的とする。
【０００５】 課題の解決のために、請求項１および７の特徴が提供される。
【０００６】 本発明の基本原理は、フィルタ回路のマルチプレクサをマルチプレクスモード
で動作させ、これによって伝送信号の成分Ｉおよび成分Ｑがフィルタ回路および
同一のフィルタ回路を用いてスペクトルに形成されることを可能にすることであ
る。これによって、実際にトランスミッタチップ上で実行された乗算器の数、お
よびこのようにしてチップ面積の必要性も明らかに低減される。
【０００７】 本発明のさらなる利点は、２つの出力信号（伝送信号の成分Ｉ、伝送信号の成
分Ｑ）が、フィルタリングの後、マルチプレキシングによって条件付けられ、対
応する信号よりも高いレートで本発明による信号形成デバイスの入力において存
在するということにある。これは、妨害を抑制するさらなる信号処理が、いかな
る場合でもオーバーサンプリングが行なわれる必要があるが、本発明の場合はこ
れが「自動的」に行なわれるので有利である。
【０００８】 本発明の特に好適な実施形態は、個々の乗算器に複数のフィルタ係数が割り当
てられているということを特徴とする。この場合、フィルタ回路のみが複数回（
特にブランチＩおよびブランチＱのために）利用されるのではなく、それぞれの
乗算器も複数回（特に異なったフィルタ係数のために）用いられる、つまりハー
ドウェアが一層効率的に使用されるということである。
【０００９】 本発明によるデバイスの第１の好適な実施形態は、入力において存在する信号
成分Ｉおよび信号成分Ｑは、Ｎ個のメモリロケーションおよびメモリロケーショ
ンごとにＭ個ある信号タップからなるそれぞれのシフトレジスタに供給され、乗
算器ユニットは、それぞれ２個の乗算器入力を有するＮ×Ｍ個の乗算器から構成
されていることを特徴とする。この場合、マルチプレクサは信号経路のブランチ
ＩおよびブランチＱで交互に動作する。
【００１０】 第２の好適な実施形態は、すでに述べた様々なフィルタ係数に関する乗算器の
多重利用を実現し、入力において存在する信号成分Ｉおよび信号成分Ｑは、Ｎ個
のメモリロケーションおよびメモリロケーションごとにＭ個ある信号タップから
なるそれぞれのシフトレジスタに供給され、かつマルチプレクサユニットは、そ
れぞれ２×Ｍ個のマルチプレクサ入力を有するＮ個のマルチプレクサから構成さ
れるということを特徴とする。乗算器は、その後、ブランチＩにおけるＭ個のマ
ルチプレクサ動作クロックパルスのために、そしてブランチＱにおける次のＭ個
のマルチプレクサ動作クロックパルス、等のために動作する。
【００１１】 本発明のさらなる有利な実施形態は、従属請求項に記載される。
【００１２】 本発明は、引き続き、２つの例示的な実施形態を用いて、かつ図と関係付けて
詳しく説明される。
【００１３】 図１は、例えばモバイル無線システムの基地局または移動局において使用され
るような無線トランスミッタの伝送デバイスＳＥのそれ自体公知の原理的構造を
示す。
【００１４】 伝送デバイスＳＥは、（例えばマイクロホンによって生成される）アナログソ
ース信号ＱＳを受け取り、これを符号器ＣＯＤに供給する。符号器ＣＯＤは、図
示されないが、ソース信号ＱＳをデジタル化するアナログデジタル変換器を含み
、さらに１原始符号器、チャネル符号器、インターリーバおよびブロックフォー
マを含み得、これらはデジタル化されたソース信号ＱＳを適切な方法で原始符号
化、エラー防止符号化、インターリーブし、およびデータブロックに細分する。
【００１５】 符号器ＣＯＤは、要素ｄ0、ｄ1、・・・のデータ列{ｄn}からなる値離散デー
タ信号を出力する。
【００１６】 データ列{ｄn}は、放出のためのデータ列を、無線周波数キャリアを介して変
調し、ＣＤＭＡ（符号分割多重接続）システムの場合、加入者個別の拡張符号を
それぞれのデータシンボルに与える変調器デバイスＭＯＤに供給される。
【００１７】 変調のために、例えば連続位相および一定した複合包絡線を用いるＣＰＭ（連
続位相変調）方法が使用され得、ＣＤＭＡ加入者符号化のために、例えばＤＳ（
ダイレクトシーケンシング）ＣＤＭＡ、ＭＣ（マルチキャリア）ＣＤＭＡまたは
ＦＨ（周波数ホッピング）ＣＤＭＡのような公知の拡張符号方法の１つが用いら
れ得る。
【００１８】 変調器デバイスＭＯＤは、さらにデータ信号をブランチＩおよびブランチＱに
分割する。変調デバイスＭＯＤによって出力された信号成分Ｉおよび信号成分Ｑ
は、対応するアナログ信号成分Ｉおよびアナログ信号成分Ｑを生成するデジタル
アナログ変換器ＤＡＣに供給される。これらはそれぞれミキシングステージＭＩ
１およびＭ２において、周波数ｆの無線周波数キャリアによって互いに９０°の
位相オフセットで上位混合され、重ね合わされ、およびアンテナＡを介して無線
信号として放出される。
【００１９】 図２は、従来技術による変調器デバイスＭＯＤ’を示す。変調器デバイスＭＯ
Ｄ’は、４つのデータ入力Ｄ１、Ｄ２、Ｄ３およびＤ４を有し、従って４つの物
理チャネルの同時セットアップに適切である。
【００２０】 データ入力Ｄ１、Ｄ２、Ｄ３およびＤ４にはデータ列{ｄn1}、{ｄn2}、{ｄn3}
および{ｄn4}が存在する。
【００２１】 データ列{ｄn1}、{ｄn2}、{ｄn3}および{ｄn4}は、オーバーサンプリング（オ
ーバーサンプリング係数Ｑ）を用いてサンプリングステージＡ１、Ａ２、Ａ３、
Ａ４によってサンプリングされる。これによってそれぞれの信号経路におけるデ
ータレートは、１／Ｔsから１／Ｔcに高められ、そのさいＴsは個々のデータシ
ンボルｄn1（およびｄn2、ｄn3、ｄn4）は記号持続時間を意味し、Ｔcは（相対
的に短い）チップ持続時間を示す。このチップ持続時間は、以後のＣＤＭＡ符号
化に対して、時間基準を構成する。第３世代移動無線を生成する、ＵＭＴＳ（ユ
ニバーサル通信システム）トランスミッタの場合、データレート１／Ｔcは、サ
ンプリングステージＡ１、Ａ２、Ａ３、Ａ４（すなわちチップレート）の出力に
おいて１秒当たり４、０９６×１０6サンプルである。
【００２２】 （オーバーサンプリングされた）データ記号は、次に乗算器Ｍを用いて複合的
スクランブリング符号Ｓおよび２つのＣＤＭＡ符号Ｃ１（ｄn1およびｄn2のデー
タ記号のための）またはＣ２（ｄn3およびｄn4のデータ記号のための）によって
乗算される。この場合、ｓr、ｃr1およびｃr2は、上述の符号列のエレメントの
実部を、ｓi、ｃi1およびｃi2は虚部を示す。
【００２３】 加算器ＡＤ１、ＡＤ２、ＡＤ３およびＡＤ４においてそのように生成された信
号の虚部および実部を加算することによって、対応するデジタル伝送信号の成分
Ｉおよび成分Ｑが生成される。
【００２４】 さらなる信号処理は、データ入力Ｄ１およびＤ２に割り当てられた信号成分Ｑ
および信号成分Ｉを用いて説明され、図２の上部に示されている。データ入力Ｄ
３およびＤ４に割り当てられた信号成分Ｑおよび信号成分Ｉの処理は対応する特
性と一致している。
【００２５】 信号成分Ｑおよび信号成分Ｉは、スペクトル信号形成ＥＳＦ’のためのデバイ
スに入力され、その入力の範囲は、図２において破線によって示されている。ス
ペクトル信号形成ＥＳＦ’のためのデバイスは、それぞれの信号成分に関連した
サンプリングステージａ１またはａ２を含み、これらのステージは、再度のオー
バーサンプリングによって信号レートをチップレート１／Ｔcの倍数Ｍに高める
。
【００２６】 サンプリングステージａ１およびａ２には、信号成分Ｑおよび信号成分Ｉのス
ペクトル形成に利用されるデジタルフィルタＤＦ１、ＤＦ２がダウンストリーム
に接続される。デジタルフィルタＤＦ１、ＤＦ２の構造は、従来技術に従って、
さらに図３において詳しく説明される。
【００２７】 スペクトル形成された信号成分Ｑは加算器ＡＤ５によって加算され、スペクト
ル形成された信号成分Ｉは加算器ＡＤ６によって加算される。信号成分Ｑおよび
信号成分Ｉは、適切には、周波数補正（図示せず）を受け、その後、図１に従っ
てデジタルアナログ変換器ＤＡＣに向けて遅延される。
【００２８】 図３は、図２において示される変調器設計ＭＯＤ’において使用されるように
、公知のフィルタＤＦ１またはＤＦ２の設計を示す。フィルタは、５５個のメモ
リロケーションＴ、５６個の乗算器Ｍおよび５５個の加算器ＡＤを備えるシフト
レジスタを有する。乗算器Ｍは、マルチプレクサＭの１個の入力と共に並列タッ
プに存在し、メモリロケーションＴ間およびメモリロケーションのダウンストリ
ームに存在し、その乗算器の別の入力においてフィルタ係数Ｃ0、．．、Ｃ55が
供給される。加算器ＡＤは、乗算器Ｍによって計算された乗算結果を加算する。
【００２９】 フィルタの係数Ｃ0、．．．、Ｃ55は、レートＭ／Ｔcの場合のフィルタ伝送機
能のサンプリング値から生じる。ここに示された５６個のフィルタ係数Ｃ0、．
．．、Ｃ55を用いた設計では、Ｍ＝４倍のオーバーサンプリングの場合、信号成
分Ｑないし信号成分Ｉの１４のチップがフィルタにおいて適応される。
【００３０】 図４は、本発明において使用され得る変調器デバイスＭＯＤのブロック回路図
である。前の図と同一の部分は、同一の参照符号で記されるか、または同じ回路
記号で示されている。
【００３１】 データ入力Ｄ１、Ｄ２、Ｄ３、Ｄ４においては、再びデータ列{ｄn1}、{ｄn2}
、{ｄn3}、{ｄn4}がワード長１およびデータ記号レート１／Ｔsと共に存在する
。個々のデータ記号ｄn1、ｄn2、ｄn3、ｄn4は、値セット{１、−１}から取り出
され得る。
【００３２】 オプションの重み付きユニットＷＧにおいて、データ記号は、重み付き係数ｗ
１、ｗ２、ｗ３およびｗ４をそれぞれ乗算することによって記号クロックと同時
に重み付けされる。重み付きユニットの出力において利用可能なデータ信号は、
ワード長ｑwe＞１を有する。このワード長のデータレートは１／Ｔsにおいて不
変である。
【００３３】 重み付け係数ｗ１、ｗ２、ｗ３、ｗ４は、「ラウドネス係数」と解され得る。
チャネルごとに異なった重み付け係数ｗ１、ｗ２、ｗ３、ｗ４を使用することに
よって、様々なチャネルに関する異なった無線距離が考慮され得、および／また
はチャネルごとに異なる拡張係数Ｑを使用する場合、これによって影響される異
なったチャネルエネルギーは補償され得る。
【００３４】 サンプリングステージＡ１、Ａ２、Ａ３、Ａ４は、信号レートをオーバーサン
プリング係数（＝拡張係数）Ｑだけ上昇させ、その出力において利用可能な高い
レートの信号をチップタイミングクロック１／Ｔcと同期させる。オーバーサン
プリング係数Ｑは、例えば、４〜５１２、すなわちＴs＝４Ｔc．．．５１２Ｔc
になり得る。
【００３５】 Ｑ倍のオーバーサンプリングされたデータ記号ｄn1、ｄn2、ｄn3、ｄn4は、そ
の後、拡張符号器ＳＣにおいてチャネル特有のデジタル拡張符号列を与えること
によって拡張符号化される。第１のデータ入力Ｄ１から供給されるデータ記号ｄ n1 上に、Ｑデジタルチップｃ１からなる第１の拡張符号列Ｃ１がそれぞれ与えら
れる。さらなるデータ入力Ｄ２、Ｄ３、Ｄ４から供給されるデータ記号ｄn2、ｄ n3 、ｄn4に関しては、対応した処理が存在する。拡張符号列Ｃ１、Ｃ２、Ｃ３、
Ｃ４を与えることによって、それぞれのデータ記号に、そのチャネルのいわば「
指紋」が提供される。拡張符号ＳＣの出力において、拡張符号化されたデータ信
号は、信号レート１／Ｔcおよび（不変の）ワード長ｑweとともに利用可能であ
る。
【００３６】 拡張符号器ＳＣの信号経路ダウンストリームには、チャネル加算器ＣＡが配置
される。チャネル加算器ＣＡはチップクロックを用いて同時に動作する２個の加
算器ＡＤ１、ＡＤ２を含む。加算器ＡＤ１はデータ入力Ｄ１、Ｄ３から発する信
号データを加算し、加算器ＡＤ２はデータ入力Ｄ２およびＤ４から発する信号デ
ータを加算する。チャネル加算器ＣＡの両方の出力においては、信号レート１／
Ｔcおよび（場合によっては高められた）ワード長ｑcaを有するデータ信号が存
在する。
【００３７】 複合的なスクランブラーＣＳは、データ信号上へ基地局識別を与えるために利
用される。この目的のために、チャネル加算器ＣＡによって出力される信号は、
図示されるように、複合スクランブリング符号列Ｓの要素の実部および虚部ｓq
またはｓiを用いて乗算され、次に、図示されるように、縦横に加算される。さ
らに、複合スクランブラーＣＳは、信号レート１／Ｔcおよびワード長ｑscを有
する複合スクランブラーＣＳの出力において利用可能である、伝送信号の信号成
分Ｉおよび信号成分Ｑを生成するために利用される。
【００３８】 これらの両方の信号成分は、その入力Ｅ１、Ｅ２におけるスペクトル信号形成
ＥＳＦ１／２のための、本発明によるデバイスに追加される。スペクトル信号形
成ＥＳＦ１／２のためのデバイスは、その出力Ａ１、Ａ２においてスペクトル形
成された（すなわち変調された）信号成分Ｉおよび信号成分Ｑを利用可能にする
。これらの信号成分は、図１により、図示されない周波数補正を用いて、アナロ
グ信号に変換され、無線信号として放出される。
【００３９】 図５および図６は、本発明によるスペクトル信号形成のためのデバイスの２つ
の実施形態ＥＳＦ１およびＥＳＦ２をブロック回路図で示す。
【００４０】 図５によると、信号成分Ｉおよび信号成分Ｑは、それぞれ１０個のメモリロケ
ーションＴ１、Ｔ２、．．．、Ｔ１０を有するシフトレジスタＳＲに供給される
。それぞれのメモリロケーションＴ１、Ｔ２、．．．Ｔ１０は、ワード長ｑscの
データ語を格納する。データ語は、チップクロック１／Ｔcを用いてシフトレジ
スタＳＲによって同時に押される。
【００４１】 ２つのシフトレジスタＳＲのそれぞれのメモリロケーションＴ１、Ｔ２、．．
．Ｔ１０には、それぞれ４つのタップが存在するので、それぞれのシフトレジス
タＳＲは合計４０個のタップを有する。２つのシフトレジスタＳＲの合計８０個
のタップは、マルチプレクサユニットＭＵＸＥ１に供給される。
【００４２】 マルチプレクサユニットＭＵＸＥ１は、４０個のマルチプレクサＭＵＸ１、Ｍ
ＵＸ２、．．．、ＭＵＸ４０を含む。それぞれのマルチプレクサＭＵＸ１、ＭＵ
Ｘ２、．．．、ＭＵＸ４０は、２個のマルチプレクサ入力を有する。信号経路Ｉ
におけるシフトレジスタＳＲの第１のメモリセルＴ１の第１のタップは、第１の
マルチプレクサＭＵＸ１のマルチプレクサ入力へつながり、かつ信号経路Ｑにお
けるシフトレジスタＳＲの第１のメモリセルの第１のタップは、第１のマルチプ
レクサＭＵＸ１の第２のマルチプレクサ入力へつながる。同様に、２つのシフト
レジスタＳＲの第２のタップは、それぞれ第２のマルチプレクサＭＵＸ２の２つ
のマルチプレクサ入力につながり、そしてシフトレジスタＳＲの２つの第４０の
タップは、第４０のマルチプレクサＭＵＸ４０の２つのマルチプレクサ入力につ
ながっている。
【００４３】 マルチプレクサＭＵＸ１、ＭＵＸ２、．．．、ＭＵＸ４０は、信号成分Ｉおよ
び信号成分Ｑから発する信号語を交互に転送し、マルチプレクサ出力において現
在出力されていない信号語のバッファリングをするために、マルチプレクサＭＵ
Ｘ１、ＭＵＸ２、．．．、ＭＵＸ４０においてバッファが存在する。
【００４４】 マルチプレクサユニットＭＵＸＥ１の４０個の出力において、２／Ｔcの信号
レートと共に信号成分Ｉおよび信号成分Ｑのワード長ｑscの信号語が（交互に）
存在する。
【００４５】 マルチプレクサユニットＭＵＸＥ１の４０個の出力は、フィルタ回路ＦＳ１に
供給される。フィルタ回路ＦＳ１は、４０個の乗算器Ｍ１、Ｍ２、．．．、Ｍ４
０ならびに４個加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３およびＡＤＤ４を含む。そ
れぞれの乗算器Ｍ１、Ｍ２、Ｍ３、．．．、Ｍ４０は、単一のフィルタ係数ｇ1
、ｇ2、．．．、ｇ40によってマルチプレクサユニットＭＵＸＥ１の出力信号を
乗算する。フィルタ係数ｇ1、ｇ2、．．．、ｇ40は、（この特別の例示的な実施
形態において）基礎となるスペクトルフィルタ関数（すなわちフィルタ回路の伝
送機能の）の１０Ｔcの時間間隔に制限されたパルス応答の４倍オーバーサンプ
リングによって決定される。
【００４６】 スペクトルフィルタ関数は、例えば、ＲＲＣ（１／２乗コサイン（ｒｏｏｔ
ｒａｉｓｅｄ ｃｏｎｓｉｎｅ））関数であり得る。このようなフィルタ回路は
、ＲＲＣフィルタ回路と称される。ＲＲＣ関数は、関数（１＋ｃｏｓｘ）1/2／
２1/2によって０≦ｘ≦πの範囲で決定され、この関数は、スペクトル領域にお
いて、ＲＲＣのフィルタエッジの機能的関係を再生する。
【００４７】 加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、ＡＤＤ４は、それぞれ１０個の加算器
入力を有する。加算器ＡＤＤ１の１０個の加算器入力は、乗算器Ｍ１、Ｍ５、Ｍ
９、Ｍ１３、Ｍ１７、Ｍ２１、Ｍ２５、Ｍ２９、Ｍ３３およびＭ３７の出力と接
続され、加算器ＡＤＤ２の入力は、乗算器Ｍ２、Ｍ６、Ｍ１０、Ｍ１４、Ｍ１８
、Ｍ２２、Ｍ２６、Ｍ３０、Ｍ３４、Ｍ３８等の出力と接続されている。換言す
ると、４つの加算器ＡＤＤ１〜ＡＤＤ４は、シフトレジスタＳＲのそれぞれのメ
モリロケーションＴ１、Ｔ２、．．．、Ｔ１０の４個のタップ１〜４に割り当て
られている。
【００４８】 デマルチプレクサユニットＤＭＵＸＥ１は、フィルタ回路ＦＳ１の下流に接続
されている。デマルチプレクサユニットＤＭＵＸＥ１は、まず、それぞれの加算
器出力を信号成分Ｉおよび信号成分Ｑに関してデマルチプレクスし、次に、信号
成分Ｉおよび信号成分Ｑのために４個の加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、
ＡＤＤ４の結果をそれぞれ別々にマルチプレクスする。このようにして、スペク
トル信号形成ＥＳＦ１のためのデバイスの出力Ａ１において、４倍オーバーサン
プリングされた（フィルタされた）信号成分Ｉおよび、そして出力Ａ２において
４倍オーバーサンプリングされた（フィルタされた）信号成分Ｑが生じる。
【００４９】 スペクトル信号形成ＥＳＦ２のための、本発明によるデバイスの第２の実施形
態は、図６に示される。デバイスＥＳＦ２も同様に、それぞれ１０のメモリロケ
ーションＴ１、Ｔ２、．．．、Ｔ１０および１個のメモリロケーションに対して
４個のタップを備える２つのシフトレジスタＳＲを有する。ＥＳＦ１との違いは
、ＥＳＦ２が１つのマルチプレクサユニットＭＵＸＥ２に結合されている１０個
のマルチプレクサＭＵＸ１’、ＭＵＸ２’、．．．、ＭＵＸ１０’のみを含むと
いうことである。それぞれのマルチプレクサＭＵＸ１’、ＭＵＸ２’、．．．、
ＭＵＸ１０’は、８個のマルチプレクサ入力およびその数に応じたバッファを有
する。例えば、マルチプレクサＭＵＸ１’の８個のマルチプレクサ入力は、信号
成分Ｉおよび信号成分Ｑに関連して、両方のメモリロケーションＴ１の４個のタ
ップと接続されている。換言すると、１０個のマルチプレクサＭＵＸ１’、ＭＵ
Ｘ２、．．．、ＭＵＸ１０’のそれぞれが、２つのシフトレジスタＳＲの正確に
１つのメモリロケーション対Ｔ１、Ｔ１；Ｔ２、Ｔ２；．．．；Ｔ１０、Ｔ１０
に割り当てられている。
【００５０】 マルチプレクサユニットＭＵＸＥ２の１０個の出力は、それぞれ１つの信号レ
ート８／Ｔcを有する。
【００５１】 マルチプレクサユニットＭＵＸＥ２の１０個の出力は、１つのフィルタ回路Ｆ
Ｓ２に供給される。フィルタ回路ＦＳ２は、１０個のマルチプレクサＭ１、．．
．、Ｍ１０および１０個の入力が乗算器Ｍ１、．．．、Ｍ１０の出力に接続され
ている１個の加算器ＡＤＤを含む。
【００５２】 乗算器Ｍ１、．．．、Ｍ１０は、８重チップタイミングクロックを用いて動作
する。図６において示されるフィルタ係数ｇ1〜ｇ40は、再び、スペクトルフィ
ルタ関数（特にＲＲＣ関数）の４重オーバーサンプリングの支援により１０個の
サンプル値によって決定される。しかしながら、ここでの図５におけるフィルタ
回路ＦＳ１の設計と比較して、例えば、正確に４個のフィルタ係数の列、すなわ
ち乗算器Ｍ１はフィルタ係数ｇ1〜4を処理し、マルチプレクサＭ２はフィルタ係
数ｇ5〜8を処理し、．．．、乗算器Ｍ１０はフィルタ係数ｇ37〜40を処理すると
いうことである。乗算器Ｍ１、．．．、Ｍ１０は、既に述べたように、８重チッ
プタイミングクロックを用いて動作し、それぞれの乗算器Ｍ１、．．．、Ｍ１０
は列的に信号成分Ｉの４個のサンプルを処理し、その後、信号成分Ｑの４個のサ
ンプルを、それぞれマルチプレクサに割り当てられたフィルタ係数を用いて処理
する。
【００５３】 加算器ＡＤＤにおいては、続いて、１０個の乗算器Ｍ１、．．．、Ｍ１０の結
果が加算される。
【００５４】 加算結果は、８／Ｔcの信号レートで、バッファを有するデマルチプレクサＤ
ＭＵＸＥ２に伝達される。デマルチプレクサＤＭＵＸＥ２は、加算結果を再び信
号成分Ｉおよび信号成分Ｑへ分割し、これらの信号成分信号レート４／Ｔcでス
ペクトル信号形成ＥＳＦ２のためのデバイスの出力Ａ１およびＡ２に出力される
。
【００５５】 両方の実施形態ＥＳＦ１およびＥＳＦ２は、マルチプレクス方法におけるフィ
ルタ係数の乗算器が、信号成分Ｉおよび信号成分Ｑのために使用されることによ
って、実行される乗算器の数の低減が容易になるという共通点を有する。実施形
態ＥＳＦ１およびＥＳＦ２と比較可能な記憶長さ１０Ｔcの場合、図３において
示される公知のフィルタ構造は、２×４０個の乗算器を含み、これに対して、Ｅ
ＳＦ１（図５参照）の設計においては１×４０個の乗算器、およびＥＳＦ２（図
６参照）の設計においては１×１０個の乗算器が含まれ得る。乗算器の数と同時
に、伝送チップのために必要とされるチップ面積も低減される。
【００５６】 ２つの実施形態のさらなる有利な共通点は、スペクトル信号形成ＥＳＦ１／２
のためのデバイスの入力信号が、オーバーサンプルされた状態で存在する必要が
（もはや）ないのに対して、ユニットＥＳＦ１／２の出力信号は、さらなる信号
処理のために必要とされる（例えば、４倍）オーバーサンプリングと共に提供さ
れるというところに存する。
【図面の簡単な説明】
【図１】 図１は、ブロック回路図において信号処理の一般的な説明をすることを目的と
した無線トランスミッタのブロック回路図を示す。
【図２】 図２は、従来の技術に従って、それぞれ信号成分Ｉおよび信号成分Ｑのスペク
トル形成を有する４個の伝送信号の信号経路を示すブロック回路図を示す。
【図３】 図３は、従来の技術に従って、個々のＲＲＣフィルタの回路図を示す。
【図４】 図４は、本発明によるスペクトル信号形成デバイスを有する４個のデータ信号
のための変調器の回路図を示す。
【図５】 図５は、図４からのスペクトル信号形成デバイスの第１の実施形態の回路図を
示す。
【図６】 図６は、図４からのスペクトル信号形成デバイスの第２の実施形態の回路図を
示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月１日（２００１．１０．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】 本発明は、請求項１および７の前提部による無線トランスミッタ、特にモバイ
ル無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイス
および方法に関する。 公知のデジタル直交変調器（ＥＰ ０ ６９３ ８４４）は、デジタル入力信
号の相成分および直交成分のスペクトル形成のためのデジタルフィルタを有する
。この場合、２個の入力（ブランチＩおよびブランチＱのための）を有するマル
チプレクサがデジタルフィルタのそれぞれの乗算器の上流に接続され、１個の入
力と２個の出力を有するデマルチプレクサは下流に接続されている。この結果、
ブランチＩおよびブランチＱのフィルタリングのために同一の（マルチプレック
シングされた）乗算器が使用される。 公知の非反復ハーフバンドフィルタデバイス（ＥＰ ０ ６２２ ８９８ Ａ
２）の場合、サンプリングレートを低減して複合入力信号を複合出力信号に処理
するために、単一のフィルタ構成が提供される。このフィルタ構成に、入力信号
の実部と虚部の一時的なオフセットが供給される。フィルタデバイスは、このた
めに、実部と虚部の交互の順次ピックアップおよびバッファリングのための時間
遅延構成要素を有する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】 本発明の基本原理は、伝送信号の成分Ｉおよび成分Ｑが同一のフィルタ回路を
用いてスペクトル形成されることによって、２つのシフトレジスタのそれぞれＮ
個のメモリロケーションのそれぞれは信号タップＭ＞１を有し、フィルタ回路は
マルチプレクスモードで動作されることを可能にするという点にある。これによ
って、実質的に伝送チップ上で実現される乗算器の数が低減され得、したがって
チップ面積の需要も低減され得る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】 本発明のさらなる利点は、２つの出力信号（伝送信号の成分Ｉ、伝送信号の成
分Ｑ）が、フィルタリングの後、複数のメモリタップによって条件付けられ、対
応する信号よりも高いレートで本発明による信号形成デバイスの入力において存
在するということにある。これは、妨害を抑制するさらなる信号処理が、いかな
る場合でもオーバーサンプリングが行なわれる必要があるが、本発明の場合はこ
れが「自動的」に行なわれるので有利である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】 本発明の特に好適な実施形態は、個々の乗算器に複数のフィルタ係数が割り当
てられているということを特徴とする。この場合、フィルタ回路のみが複数回（
特にブランチＩおよびブランチＱのために）利用されるのではなく、それぞれの
乗算器も複数回（特に異なったフィルタ係数のために）用いられる、つまりハー
ドウェアが一層効率的に使用されるということである。 本発明によるデバイスの第１の好適な実施形態は、マルチプレクサユニットが
それぞれ２個のマルチプレクサ入力を備えるＮ×Ｍ個のマルチプレクサから構成
されることを特徴とする。この場合、乗算器は、信号経路のブランチＩおよびブ
ランチＱにおいて交互に動作する。 第２の好適な実施形態は、異なったフィルタ係数に関する上述の乗算器の多目
的利用を実現し、マルチプレクサユニットは、それぞれ２×Ｍ個のマルチプレク
サ入力を有するＮ個のマルチプレクサから構成されることを特徴とする。ここで
はその後、乗算器はブランチＩにおけるＭ個のマルチプレクサ動作クロックパル
スのために、そしてブランチＱにおける次のＭ個マルチプレクサ動作クロックパ
ルス等のために動作する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】 図５によると、信号成分Ｉは１０個のメモリロケーションＴ１、Ｔ２、．．．
Ｔ１０を有する第１のシフトレジスタＳＲ１に供給され、そして信号成分Ｑは１
０個のメモリロケーションＴ１、Ｔ２、．．．Ｔ１０を有する第２のシフトレジ
スタＳＲ２に供給される。それぞれのメモリロケーションＴ１、Ｔ２、．．．、
Ｔ１０は、ワード長ｑscの１個のデータ語を格納する。データ語はチップクロッ
ク１／Ｔcを用いて２つのシフトレジスタＳＲ１およびＳＲ２によって押される
。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】 マルチプレクサユニットＭＵＸＥ１は、４０個のマルチプレクサＭＵＸ１、Ｍ
ＵＸ２、．．．、ＭＵＸ４０を含む。それぞれのマルチプレクサＭＵＸ１、ＭＵ
Ｘ２、．．．、ＭＵＸ４０は、２個のマルチプレクサ入力を有する。信号経路Ｉ
におけるシフトレジスタＳＲ１の第１の記憶セルＴ１の第１のタップは、第１の
マルチプレクサＭＵＸ１のマルチプレクサ入力へつながり、信号経路Ｑにおける
シフトレジスタＳＲ２の第１の記憶セルＧ１の第１のタップは、第１のマルチプ
レクサＭＵＸ１の第２のマルチプレクサ入力へつながる。同様に、２つのシフト
レジスタＳＲ１およびＳＲ２の第２のタップは、それぞれ第２のマルチプレクサ
ＭＵＸ２、．．．、の２つのマルチプレクサ入力へつながり、そしてシフトレジ
スタＳＲ１およびＳＲ２の第４０のタップは、第４０のマルチプレクサＭＵＸ４
０の２つのマルチプレクサ入力へつながる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】 加算器ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、ＡＤＤ４は、それぞれ１０個の加算器
入力を有する。加算器ＡＤＤ１の１０個の加算器入力は、乗算器Ｍ１、Ｍ５、Ｍ
９、Ｍ１３、Ｍ１７、Ｍ２１、Ｍ２５、Ｍ２９、Ｍ３３およびＭ３７の出力と接
続され、加算器ＡＤＤ２の入力は、乗算器Ｍ２、Ｍ６、Ｍ１０、Ｍ１４、Ｍ１８
、Ｍ２２、Ｍ２６、Ｍ３０、Ｍ３４、Ｍ３８等の出力と接続されている。換言す
ると、４つの加算器ＡＤＤ１〜ＡＤＤ４は、シフトレジスタＳＲ１およびＳＲ２
のそれぞれのメモリロケーションＴ１、Ｔ２、．．．、Ｔ１０の４個のタップ１
〜４に割り当てられている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】 スペクトル信号形成ＥＳＦ２のための、本発明によるデバイスの第２の実施形
態は、図６に示される。デバイスＥＳＦ２も同様に、それぞれ１０のメモリロケ
ーションＴ１、Ｔ２、．．．、Ｔ１０および１個のメモリロケーションに対して
４個のタップを備える２つのシフトレジスタＳＲを有する。ＥＳＦ１との違いは
、ＥＳＦ２が１つのマルチプレクサユニットＭＵＸＥ２に結合されている１０個
のマルチプレクサＭＵＸ１’、ＭＵＸ２’、．．．、ＭＵＸ１０’のみを含むと
いうことである。それぞれのマルチプレクサＭＵＸ１’、ＭＵＸ２’、．．．、
ＭＵＸ１０’は、８個のマルチプレクサ入力およびその数に応じたバッファを有
する。例えば、マルチプレクサＭＵＸ１’の８個のマルチプレクサ入力は、信号
成分Ｉおよび信号成分Ｑに関連して、両方のメモリロケーションＴ１の４個のタ
ップと接続されている。換言すると、１０個のマルチプレクサＭＵＸ１’、ＭＵ
Ｘ２’、．．．、ＭＵＸ１０’のそれぞれが、２つのシフトレジスタＳＲの正確
に１つのメモリロケーション対Ｔ１、Ｔ１；Ｔ２、Ｔ２；．．．；Ｔ１０、Ｔ１
０に割り当てられている。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケラ， ティデヤ ドイツ国 80337 ミュンヘン， トゥン ブリンガーシュトラーセ 54／42 (72)発明者 プレヒンガー， ヨルク ドイツ国 80469 ミュンヘン， ヴェス ターミュールシュトラーセ 16 (72)発明者 ドチェ， マルクス ドイツ国 56072 コブレンツ−リューベ ナハ， ゼントニヒャーヴェク 62 (72)発明者 シュミット， ペーター ドイツ国 82008 ウンターハッヒング， シュルシュトラーセ ２ Ｆターム(参考） 5K022 EE01

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 無線トランスミッタ（ＳＥ）における離散値伝送信号のスペ
    クトル形成をするためのデバイスであって、 該伝送信号の位相内成分を受け取るための第１の入力（Ｅ１）と、該伝送信号
    の直交成分を受け取るための第２の入力（Ｅ２）と、 該第１の入力（Ｅ１）と接続されている、Ｎ個の第１のメモリロケーション（
    Ｔ１、．．．、Ｔ１０）を有する第１のシフトレジスタ（ＳＲ１）と、該第２の
    入力（Ｅ２）と接続されている、Ｎ個の第２のメモリロケーション（Ｔ１、．．
    ．、Ｔ１０）を有する第２のシフトレジスタ（ＳＲ２）と、 ２つのシフトレジスタ（ＳＲ１、ＳＲ２）の信号経路のダウンストリームおよ
    び、フィルタ回路（ＦＳ１、ＦＳ２）の信号経路アップストリームにおいて配置
    されている複数のマルチプレクサ（ＭＵＸ１、．．．、ＭＵＸ４０；ＭＵＸ１’
    、．．．、ＭＵＸ１０’）を有するマルチプレクサユニット（ＭＵＸＥ１、ＭＵ
    ＸＥ２）と、 複数の乗算器（Ｍ１、．．．、Ｍ４０）と、少なくとも１個の加算器（ＡＤＤ
    ）を含む該離散値フィルタ回路（ＦＳ１、ＦＳ２）と、 該伝送信号の該フィルタリングされた位相内成分を提供するための第１の出力
    （Ａ１）と、該伝送信号のフィルタリングされた該直交成分を提供するための第
    ２の出力（Ａ２）と、 を有し、 該２つのシフトレジスタ（ＳＲ１、ＳＲ２）の該メモリロケーション（Ｔ１、
    ．．．、Ｔ１０）のそれぞれが信号タップＭ＞１を有し、 該フィルタ回路（ＦＳ１、ＦＳ２）の該信号経路のダウンストリーム２つの出
    力（Ａ１、Ａ２）のアプストリームにおいてデマルチプレクサユニット（ＤＭＵ
    ＸＥ１、ＤＭＵＸＥ２）が配置されていることを特徴とする、デバイス。
  2. 【請求項２】 前記単一の乗算器（Ｍ１、．．．、Ｍ１０）に、複数のフィ
    ルタ係数が割り当てられていることを特徴とする、請求項１に記載のデバイス。
  3. 【請求項３】 前記マルチプレクサユニット（ＭＵＸＥ１）は、それぞれ２
    個のマルチプレクサ入力を有するＮ×Ｍ個のマルチプレクサ（ＭＵＸ１、ＭＵＸ
    ４０）で構成されることを特徴とする、請求項１または２に記載のデバイス。
  4. 【請求項４】 前記マルチプレクサユニットは、それぞれ２×Ｍ個のマルチ
    プレクサ入力を有するＮ個のマルチプレクサで構成されることを特徴とする、請
    求項１または２に記載のデバイス。
  5. 【請求項５】 前記乗算器（Ｍ１、．．．、Ｍ４０）に割り当てられた前記
    フィルタ係数は、前記フィルタ回路（ＦＳ１、ＦＳ２）が平方根コサインフィル
    タリング（ＲＲＣ）を実行するように選択されていることを特徴とする、請求項
    １〜４のいずれかに記載のデバイス。
  6. 【請求項６】 前記出力（Ａ１、Ａ２）に提供さている前記位相内成分およ
    び前記直交成分は、前記入力（Ｅ１、Ｅ２）における対応する該位相内成分およ
    び該直交成分よりも数倍か、特に４倍高いサンプリングレートを有することを特
    徴とする、請求項１〜５に記載のデバイス。
  7. 【請求項７】 無線トランスミッタにおける離散値伝送信号のスペクトル形
    成をするための方法であって、 伝送信号の位相内成分は、第１の入力（Ｅ１）を介して、Ｎ個の第１のメモリ
    ロケーション（Ｔ１、．．．、Ｔ１０）を有する第１のシフトレジスタ（ＳＲ１
    ）に存在し、そして該伝送信号の直交成分は、第２の入力（Ｅ２）を介して、Ｎ
    個の第２のメモリロケーション（Ｔ１、．．．、Ｔ１０）を有する第２のシフト
    レジスタ（ＳＲ２）に存在し、２つの該伝送信号の成分は、複数の乗算器（Ｍ１
    、．．．、Ｍ４０）と、少なくとも１つの加算器（ＡＤＤ）を含む離散値フィル
    タ回路（ＦＳ１、ＦＳ２）においてフィルタリングされ、フィルタの信号経路ア
    ップストリームにおいて、伝送信号の位相内成分および直交成分のマルチプレキ
    シングが実行される方法であって、 ２つのシフトレジスタ（ＳＲ１、ＳＲ２）のそれぞれの該メモリロケーション
    （Ｔ１、．．．、Ｔ１０）において、出力信号がメモリタップＭ＞１を介してタ
    ップされ、 該フィルタリングの信号経路ダウンストリームにおいて、該伝送信号の位相内
    成分および直交成分のマルチプレキシングが実行されることを特徴とする、方法
    。
  8. 【請求項８】 前記個々のマルチプレクサ（Ｍ１、．．．、Ｍ１０）に複数
    のフィルタ係数が割り当てられていることを特徴とする、請求項７に記載の方法
    。
  9. 【請求項９】 前記フィルタ回路（ＦＳ１、ＦＳ２）は、平方根コサインフ
    ィルタリング（ＲＲＣ）を実行することを特徴とする、請求項７または８に記載
    の方法。
JP2001527428A 1999-09-29 2000-09-22 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法 Expired - Fee Related JP3451253B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19946722A DE19946722A1 (de) 1999-09-29 1999-09-29 Einrichtung und Verfahren zur spektralen Formung eines Sendesignals in einem Funksender
DE19946722.6 1999-09-29
PCT/DE2000/003346 WO2001024354A2 (de) 1999-09-29 2000-09-22 Einrichtung und verfahren zur spektralen formung eines sendesignals in einem funksender

Publications (2)

Publication Number Publication Date
JP2003510938A true JP2003510938A (ja) 2003-03-18
JP3451253B2 JP3451253B2 (ja) 2003-09-29

Family

ID=7923747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001527428A Expired - Fee Related JP3451253B2 (ja) 1999-09-29 2000-09-22 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法

Country Status (8)

Country Link
US (1) US7072422B2 (ja)
EP (1) EP1221194B1 (ja)
JP (1) JP3451253B2 (ja)
CN (1) CN1149804C (ja)
AT (1) ATE237192T1 (ja)
DE (2) DE19946722A1 (ja)
DK (1) DK1221194T3 (ja)
WO (1) WO2001024354A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058383B2 (en) * 2003-05-30 2006-06-06 Ipr Licensing, Inc. Signal interfacing techinques to simplify integrated circuit radio designs
US8799037B2 (en) 2010-10-14 2014-08-05 Palto Alto Research Center Incorporated Computer-implemented system and method for managing motor vehicle parking reservations
US20120288035A1 (en) * 2011-05-11 2012-11-15 Udo Karthaus Base-band to radio frequency up-converter
JP6102262B2 (ja) * 2013-01-07 2017-03-29 富士通株式会社 信号処理装置および信号処理方法
CN105915483B (zh) * 2016-06-06 2019-02-15 西安电子科技大学 基于fpga的非递归cpm调制器及解调器
KR102638529B1 (ko) 2023-08-17 2024-02-20 주식회사 파워이십일 전력 계통 어플리케이션과의 인터페이스를 위한 온톨로지데이터 관리 시스템 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358853A (en) 1981-01-22 1982-11-09 Codex Corporation Digital modem transmitter
US4644561A (en) * 1985-03-20 1987-02-17 International Mobile Machines Corp. Modem for RF subscriber telephone system
IT1240444B (it) * 1990-05-18 1993-12-16 Borsano Corrado Procedimento per l'attuazione della modulazione digitale multilivello mediante un elaboratore di segnali numerici
DE4313772C1 (de) 1993-04-27 1994-06-01 Ant Nachrichtentech Nichtrekursives Halb-Band-Filter
DE69534666T2 (de) * 1994-07-20 2006-06-29 Nippon Telegraph And Telephone Corp. Digitaler Quadraturmodulator
US5818867A (en) * 1996-09-09 1998-10-06 Itt Industries, Inc. QPSK/QBL-MSK waveform enhancement
US5783974A (en) * 1997-01-27 1998-07-21 Hitachi America, Ltd. Digital interpolation up sampling circuit and digital modulator using same
US6141387A (en) * 1998-03-19 2000-10-31 Motorola, Inc. Digital QAM modulator using post filtering carrier recombination

Also Published As

Publication number Publication date
DK1221194T3 (da) 2003-06-02
CN1377546A (zh) 2002-10-30
EP1221194B1 (de) 2003-04-09
DE19946722A1 (de) 2001-04-05
US20020131520A1 (en) 2002-09-19
DE50001744D1 (de) 2003-05-15
ATE237192T1 (de) 2003-04-15
JP3451253B2 (ja) 2003-09-29
US7072422B2 (en) 2006-07-04
WO2001024354A2 (de) 2001-04-05
CN1149804C (zh) 2004-05-12
EP1221194A2 (de) 2002-07-10
WO2001024354A3 (de) 2001-08-16

Similar Documents

Publication Publication Date Title
JP5118234B2 (ja) 移動電話に用いられるｒｏｍに準拠した有限長インパルス応答フィルタ
EP1295398B1 (en) Communication device with configurable sigma-delta modulator
KR100383266B1 (ko) Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정)
US6449302B2 (en) System and method for peak power reduction in spread spectrum communications systems
US7142606B2 (en) Method and apparatus for shared processing a plurality of signals
EP1195007B1 (en) Matched filter using time-multiplexed precombinations
US5831879A (en) Digital transmit filter
TW200414666A (en) Integrated modulator and demodulator configuration
EP0681382A2 (en) Digital modulator for cellular base stations
EP1322042B1 (en) Convolutional encoding using a modified multiplier
GB1571263A (en) Converting discrete baseband signals into a discrete baseband signal-sideband frequency-division-multiplex signal and vice versa
JP3451253B2 (ja) 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法
US8406117B2 (en) Transmission circuit and method for transmitting a bit sequence to be transmitted
US7340024B1 (en) Parallel fractional interpolator with data-rate clock synchronization
US6819708B1 (en) OCQPSK modulator and modulating method using 1-bit input FIR filter
EP1703637A2 (en) Digital finite impulse response filter
US20030099283A1 (en) Multiple bit complex bit modulation
JP2002544707A (ja) 通信端末機器用の受信機回路および受信機回路における信号処理方法
Zhu et al. ASIC implementation architecture for pulse shaping FIR filters in 3G mobile communications
JP3524905B2 (ja) Ｃｄｍａ無線送信機におけるデジタルデータ信号を処理するデバイスおよび方法
US20020061057A1 (en) Digital filter
JP2003525532A (ja) 柔軟なｃｄｍａ組み合わせ器
US7158496B2 (en) Method and device for processing a digital data signal in a CDMA radio transmitter
JP2008502267A (ja) 少なくとも２つのチャネルを介して同時に信号を送信する方法
JPH0837444A (ja) オーバサンプルディジタルフィルタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030613

LAPS Cancellation because of no payment of annual fees