KR100383266B1 - Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정) - Google Patents

Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정) Download PDF

Info

Publication number
KR100383266B1
KR100383266B1 KR10-1998-0710703A KR19980710703A KR100383266B1 KR 100383266 B1 KR100383266 B1 KR 100383266B1 KR 19980710703 A KR19980710703 A KR 19980710703A KR 100383266 B1 KR100383266 B1 KR 100383266B1
Authority
KR
South Korea
Prior art keywords
filter
memory
output
channels
inputs
Prior art date
Application number
KR10-1998-0710703A
Other languages
English (en)
Other versions
KR20000022282A (ko
Inventor
로버트 티. 레지스
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20000022282A publication Critical patent/KR20000022282A/ko
Application granted granted Critical
Publication of KR100383266B1 publication Critical patent/KR100383266B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70753—Partial phase search
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70755—Setting of lock conditions, e.g. threshold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70758—Multimode search, i.e. using multiple search strategies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/708—Parallel implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702—Intercell-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Abstract

CDMA 모뎀용 효율적인 다중채널 필터는 다수의 직렬 디지탈 비트 스트림이 샘플 가중 및 합산기능을 포함하는 디지탈 신호처리 기술에 의해 필터될 수 있도록 한다. 각 개별채널은 모든 채널에 공통인 고객 가중 계수 또는 가중 계수를 가질 수 있다. 만약 상기 가중 계수들이 적응에 의한다면 같은 접근이 택해질 수 있다. 상기 다중채널 FIR 필터는 어떠한 멀티플라이어도 없이 그리고 상당한 가중기를 감소시키어 실시되어진다. 동작속도를 증가시키기 위해 상기 필터구조는 상기 가중 계수를 저장하는 조사 테이블을 사용한다. 본 발명은 필드 프로그램가능 게이트 어레이 또는 응용 특정 집적 회로로서 실시될 수 있다. 조사 테이블을 사용하면 상당한 칩 자원을 절약한다.

Description

ＣＤＭＡ 모뎀용 멀티채널 디지털 필터 및 그 필터링 방법
오늘날 통신기술은 한점-다중점 통신을 위해 스프레드 스펙트럼 변조 또는 CDMA(코드분할 다중접근)의 사용을 포함한다. CDMA 는 전송을 탐지하고 방해하는 것을 어렵게 하기 때문에 군사용으로 오랫동안 사용되어왔다. 이같은 특징은 정해진 사용자의 정보 대역폭보다 훨씬 큰 전송 대역폭을 사용하는 무선통신기술 때문이다. 모든 사용자들은 같은 대역폭을 통해 서로 또는 한 공통 수신자와 통신하며 한 특정 코드에 의해 식별이 된다. 다중접근은 커다란 공통 대역폭을 공유함으로써 제공되며 이에 의해서 전체적인 시스템 성능을 증가시킨다.
의도적이거나 의도적이지 않은 간섭에 대한 높은 허용 및 공통의 지리학적 지역에서 많은 수의 사용자와 통신할 수 있는 능력은 CDMA 통신기술이 상업적 적응에 매력적이도록 한다. CDMA 통신 시스템에서 각 사용자는 같은 주파수 대역폭에서 자료 또는 통신신호를 전송하고 수신하기 때문에 보호대역요구는 줄어들고 통신 시스템의 용량은 증가한다.
통신 시스템내의 각 통신채널은 통상적으로 전송하기 전에 각 신호를 필터하고, 가중을 정하며 결합시키기 위해 DSP(디지탈 신호 처리) 하드웨어 및 소프트웨어를 사용한다. 멀티신호채널의 가중을 정하고, 필터링하며 그리고 결합시키는 것은 CDMA 통신 시스템 베이스 스테이션의 전송회로에서 수행된다.
종래기술의 CDMA 모뎀은 채널 가중 정하기 및 결합시키기를 위해 많은 멀티플라이어와 이진의 가산기를 필요로 한다. 종래 사용된 필터동작은 FIR (한정 임펄스 응답 또는 트랜스버설) 구조의 동작과 동일하며, 각 개별 FIR 필터는 또한 많은 멀티플라이어와 가산기들을 필요로 한다.
디지탈 형태로 실시된 멀티플라이어는 비효율적이고 값이 비싸다. 이와 같이 값이 비싼 것은 논리게이트 수에 직접 관계가 있다. 이진수 가산기는 이진수 멀티플라이어보다 가격이 싸다. 그러나 이들의 사용은 최소로 되어야 한다. 이진수 곱셈 및 덧셈을 사용하는 디자인을 ASIC(응용 특정 집적회로)로 실시하는 것은 제조하기가 비싸며 따라서 더욱 비효율적이고 더욱 느린 신호처리율을 만들게 될 것이다.
FIR 필터의 한가지 단점은 각 출력샘플을 위해 필요한 계산이 복잡하다는 것이다. 가령 각 출력샘플의 경우 N 곱셈-덧셈(MAC) 동작이 수행될 것을 필요로 한다. 멀티플라이어를 제거한 디지탈 필터구조가 미국특허 제 4,811,262 (White), 미국특허 제 4,862,402 (Shaw등) 및 유럽특허 출원 공보 제 0372350A2 에서 공개된다. 상기 인용특허들은 메모리내에 계수 가중을 저장함으로써 디지탈 FIR 필터내 멀티플라이어의 감소 또는 제거를 공개한다. 그러나 어느 인용필터 구조 또는 공지기술도 멀티채널 동작에 가장 적합하지는 않았다.
공지기술의 CDMA 모델에서의 단점은 다수의 신호비트시 신호채널을 효율적으로 그리고 정확하게 가중하고, 필터하며 그리고 결합시킬 수 있는 능력이 부족하다는 것이다. 다수의 신호처리채널이 포함된때 채널들 사이의 일관성은 중요하며 이로 인해 채널당 하드웨어의 비용은 상승한다.
CDMA 통신 시스템에서 최대 사용자 수용을 위해 필요한 BER(비트 오류율)을 최소로 하기 위해 최소량의 전력을 사용하는 것이 필요하다. CDMA 통신 시스템이 모든 사용자에게 같은 전송대역을 할당하기 때문에 각 사용자의 전송된 전력을 주어진 신호대 잡음비를 유지하기 위해 필요한 최소로 제어함은 중요하다. 각 사용자가 한정된 시간동안 전체 주파수 대역을 점유하는 최대 대역신호를 사용하기 때문에 각 사용자는 모든 사용자에게 영향을 미치는 전체 배경 잡음에 기여를 한다. 따라서 전력제어가 결핍됨은 사용자-사용자 간섭을 증가시킬 것이다.
각 채널은 적응된 적절한 개별가중을 가져서 상대적으로 같은 진폭이 전송되도록 하여야 한다. 상기 가중동작이 있은 후에 각 데이터 스트림은 멀티비트 값에 의해 나타내진다. 이들은 다수의 두 입력 가산기 트리로 구성된 커다란 디지탈 합산회로에서 함께 합하여진다.
다음에 가중되고 합하여진 디지탈 값이 통상의 FIR 필터에서 필터된다. FIR 에서의 멀티플라이어는 멀티비트 데이터와 가중계수를 바람직한 정밀도로 처리한다.
종래기술의 가르침에 따라 구성된 CDMA 모뎀용 멀티채널필터는 한 경제적인ASIC 로 전체의 통합을 만들기보다는 분리된 FIR 집적회로를 필요로 할 것이다.
따라서 멀티플라이어가 없는 필터가 정확하고 빠르게 동작할 수 있는 고정되거나 가변적인 가중계수를 사용하는 다중채널 CDMA 모뎀 FIR 필터 아키텍쳐에 대한 필요가 존재한다.
본 발명은 코드분할 다중접근 통신용 디지탈 필터링 기술에 대한 것이다. 특히 본 발명은 필터구조 전체에서 멀티플라이어를 제거한 고속, 멀티채널, 한정 임펄스 응답필터 아키텍쳐에 대한 것이다.
도 1 은 전형적인 종래기술의 단일입력 FIR 필터의 블록 도표이다.
도 2 는 전형적인 종래의 단일입력 FIR 필터 구조에 대한 블록 선도이다.
도 3 은 종래기술의 단일입력 FIR 필터 구조의 선택적 실시에 대한 블록 도표를 도시한 것이다.
도 4A 는 멀티채널 FIR 필터의 단일채널 블록 도표를 도시한 것이다.
도 4B 는 멀티채널 FIR 필터의 상세한 블록 도표를 도시한 것이다.
도 5 는 첫 번째 개선을 도시한 블록 도표.
도 6 은 두 번째 개선을 도시한 블록 도표.
도 7 은 멀티채널 처리요소의 블록 도표.
도 8A 는 LUT 테이블의 전체적인 블록 도표.
도 8B 는 본 발명의 멀티채널 LUT 입력을 도시한 상세한 블록 도표.
도 9 는 바람직한 실시예의 상세한 블록 도표.
본 발명의 CDMA 모뎀을 위한 효과적인 멀티채널 필터는 직렬, 디지탈 비트 스트림으로 구성된 멀티채널이 샘플가중 및 합산기능을 수행하는 디지탈 신호 처리 기술에 의해 필터될 수 있도록 한다. 각 개별 채널은 고객 가중 계수 또는 모든 채널에 공통인 가중 계수를 가질 수 있다. 가중계수들이 적응에 의한 것이라면 같은 접근 방법이 택해질 수 있다.
멀티채널 FIR 필터는 어떠한 멀티플라이어도 없이 그리고 가산기 수를 줄여서 실시되어진다. 동작속도를 증가시키기 위하여 필터구조는 가중계수를 저장하는 LUT(조사 테이블)를 사용한다. 본 발명은 FPGA(필드 프로그램가능 게이트 어레이) 또는 ASIC 어느 하나로 구성될 수 있다. LUT의 사용은 상당한 칩 자원과 생산비용을 절약한다.
따라서 본 발명의 목적은 멀티채널 응용을 위한 효율적인 CDMA FIR 필터구조를 제공하는 것이다.
본 발명의 또다른 목적은 복잡도가 줄어들고 성능이 개선된 멀티채널 FIR 필터구조를 제공하는 것이다.
본 발명의 또다른 목적은 멀티플라이어가 없는 멀티채널 FIR 필터를 제공하는 것이다. 하기에서는 첨부도면을 참고하여 본 발명을 상세히 설명한다.
CDMA 모뎀에 대한 멀티채널 FIR 필터가 첨부도면을 참고로 하여 설명된다. 이같은 모뎀은 통신채널의 송신 및 수신과 관련하여 다중채널 무선통신 스테이션에서 사용된다.
본 발명의 배경으로서 많은 시스템들은 정해진 시간에 이들이 출력을 갖는 특성을 가지며 시간상 입력에 종속할뿐 아니라 입력의 전체 또는 즉각의 히스토리에 달려있다. 이같은 시스템들은 한 출력에 도달하는 과거 및 현재 샘플의 평균 메모리를 갖는 것으로 알려져 있다. 메모리를 갖는 시스템을 이산 및 연속 시스템의 부류로 나누는 것이 필요하다. 한 이산 시스템은 입력과 출력이 연속된 시간함수가 아닌 수치의 순서이다.
이산 값의 순서는 xk로서 표시될 수 있으며 상기 x 는 전압과 같은 양이다. 기호 k 는 순서번호를 나타낸다. 디지탈 신호처리에서 xk는 샘플된 파형 또는 신호를 나타내며 상기 기호는 샘플이 택해진 시간상의 점을 나타낸다. 그러나 상기 기호는 공간적으로 떨어져 있는 샘플된 응용에서의 거리와 같은 선택적인 의미를 나타낼 수 있다. 한 시스템이 실제로 실행될 수 있기 위해서는 상기 출력이 상기 입력의 현재 및 과거 히스토리에만 의존해야 한다. 어떠한 실제 시스템도 상기 입력의 미래에 의존하는 출력을 가질 수는 없다. 실제로 상기 입력에서 실행할 수 있는 시스템의 출력에 대한 종속은 다음과 같이 나타내질 수 있다.
이때 입력변수는 xk이고 출력변수는 yk이며 f(*)는 n+1 변수의 임의의 함수이다. 비록 이같은 함수가 너무 포괄적으로 정의되어서 분석하기가 곤란하기는 하나 선형동작의 서브세트가 다수의 신호처리 응용을 위해 매우 유용하게 된다. 이들 기능들은 분석시에 훨씬 더 다루기가 쉬운 것으로 입증되기도 한다.
만약 상기 출력이 선형의 방식에서 입력(한정 메모리를 갖는 시스템)의 앞선 n개의 샘플에 종속한다면 방정식(1)은 다음과 같이 기재될 수 있다.
이같은 선형 시스템은 N+1 개의 가중 변수 aj, 그리고 바이어스 b 에 의해 특징되어진다. 바이어스되지 않은 이산선형 시스템은 가중변수(a0, a1, …, an)에 의해 특징된다. 만약 입력 xk가 델타 함수이라면 (한 샘플에서는 단일성이 있고 모든 다른 샘플에서는 제로인) 방정식 (2)의 출력은 가중변수 a0, a1, …, an의 순서가 됨을 알 수 있다. 따라서 입력의 응답은 완전히 바이어스되지 않은 선형 시스템을 특징으로 한다.
선형기술을 사용하여 분석될 수 있는 메모리를 갖는 일정한 타입의 선형 시스템이 있다. 비록 디지탈 신호처리가 자연적으로 이산이다 하더라도 만약 입력이 연속된 입력의 샘플이고 충분히 빠르게 샘플된다면 입력변수로서 샘플을 사용하는 연속된 시스템을 모의실험하는 것이 가능하다. 다음에 출력은 긴 메모리를 갖는 한 선형 시스템으로 나타난다. 그와 같은 한가지 시스템이 FIR 필터(20)이다. 고정된 계수 FIR 필터는 입력/출력 방정식에 의해 특징된다.
도 1에서 도시된 것과 같이 다음과 같이 확장될 수 있다.
이때 FIR 필터는 임펄스 응답 c0, c1, ..., 을 가지며, xk는 시간 k에서 이산의 입력신호 샘플을 나타내고, ci은 필터계수 가중이며, N은 탭의 수이고, yk는 시간 k 에서 출력을 나타낸다. 도 1 에서 도시된 바와 같이 블록 도표는 계수가 탭 가중으로 알려져 있는 탭이된 지연선을 형성시킨다.
디지탈 필터는 디지탈 신호처리 시스템을 위한 공통된 요구조건이다. 이산 회선 분야에서 회선을 사용하는 가장 널리 알려진 디지탈 필터 타입은 FIR 이다. FIR 필터는 두 개의 장점을 갖는다. 첫 번째는 FIR 필터가 고유하게 안정적이라는 것이다. 임펄스 응답의 한정된 길이는 출력이 N 샘플내에서 제로로 가게 할 것이다. 두 번째 장점은 FIR 필터가 디자인 되고 실시될 수 있다는 것이다. FIR 필터(20)는 도 2 에서 도시된 바와 같이 디지탈 이동 레지스터(22), 멀리플라이어(24) 그리고 합산기(26)를 사용하여 실현될 수 있다. 상기 이산신호는 샘플링 클럭 펄스(30)에 의해 레지스터(22)로 이동된다. 상기 레지스터(22)는 샘플된 신호(28)의 과거값(32)을 유지할 뿐 아니라 산술적 회선을 위해 필요한 현재의 값(34)을 보유한다. 상기 과거의 값(32) 및 현재의 값(34)은 필터가중계수(36)에 의해 곱하여지며(24), 합하여지고(24) 그리고 출력된다(38).
FIR 필터 구조(20)를 나타내는 또다른 방법이 도 3 에서 도시된다. 설명된 바의 동작은 다음의 식에서 설명되는 바와 같이 도 2 의 것과 동등한 것으로 도시될 수 있다.
따라서
도 2 및 3 에서 도시될 수 있는 바와 같이 이산 입력샘플(28)의 가중(36)은 많은 멀티플라이어(24)에 의존된다.
CDMA 모뎀을 위한 다중채널 FIR 필터(40)의 한 단일채널이 도 4A에서 간단한 형태로 도시된다. 상기 다중채널 FIR 필터(40)는 필터(40)로 입력되는 다중채널 입력순서 x(i)k및 출력되는 필터된 결과 y(i)k를 갖는 한 단일요소로서 도시된다. 기호 "i"는 다수의 채널로부터 어느 채널이 필터되어지는가를 식별시킨다.
다수의 단일비트 데이터/신호 스트림은 의사잡음(PN) 코드순서로 변조된 직렬 데이터 스트림을 나타낸다. 각 채널은 다양한 데이터 속도로 사용자 트래픽 채널을 나타낼 수 있다. 다양한 타입의 신호 발생 데이터는 다른 채널들로 구성될 수도 있다.
ISDN(집적된 서비스 디지탈 네트워크) CDMA 모뎀의 한 전형적인 예는 다섯개의 채널을 필요로 한다. 두 개의 채널은 64Kbps 트래픽 채널(B1 및 B2)이고, 나머지 세 개는 16Kbps 보조 신호발생 및 패킷 채널, 오더 와이어 채널(OW) 및 리버스 오토 전력제어 채널(APC)이다.
CDMA 시스템에서 최대 사용자 용량을 위해 필요한 BER을 달성하기 위해 최소량의 전력을 사용하는 것이 필요하다. 각 채널은 적응된 적절한 개별가중을 가져야 하며 올바른 상대적인 진폭이 전송되도록 한다. 상기 가중동작후에 개별자료 스트림은 멀티비트 값이 된다. 상기 데이터 스트림은 다수의 두 입력 가산기 트리로 구성된 커다란 디지탈 합산회로에서 함께 합산된다.
다음에 가중되고 합산된 디지탈 값이 통상의 FIR 필터에서 필터된다. 상기 FIR 필터는 대역을 벗어난 방축을 억압시키는 동안 입력 파형을 만들도록 요구된다. 상기 FIR 내에서 멀티플라이어들은 바람직한 정밀도로 멀티비트 데이터와 계수를 처리해야 한다.
도 4B 에서 네 개의 신호 채널들은 분리된 FIR 필터(20)(클럭신호는 생략되었다)로 개별적으로 입력된다. 상기 개별적으로 필터된 신호들은 다음에 멀티채널 합산기(46)로 입력되기전에 전력제어(개별채널들 사이의 전력 또는 이득을 균등하게 하는)를 위해 한 채널 특정 가중계수(37) w(i)를 갖는 멀티플라이어(24)를 사용하여 가중되어진다. 모든 사용자가 스프레드 스펙트럼 통신 시스템에서 같은 주파수 스펙트럼과 시간할당을 점유하기 때문에 사용자 각각은 같은 전력 크기로 수용되는 것이 바람직하다. 그 결과, y(i)k(44)가 개별적으로 FIR 필터된 다중신호채널의 가중된 합이다.
CDMA 송신기는 다양한 타입의 디지탈 신호를 갖는 많은 채널들을 결합시킨다(직렬 디지탈 음성, 전력 제어, ISDN 데이터). 일반적으로 각 채널은 각기 다른 스프레드 코드로 변조된다. 상기 스프레드 코드는 CDMA 수신기가 복조중에 적절한 코드를 사용하여 결합된 신호를 회복하도록 한다. 선택에 따라서는 어떤 직교함수 세트가 바람직한 실시예와 결합될 수 있으며 나중에 상관관계에 의해 분리되어질 수 있다. 다중채널 FIR 필터(40)의 출력(44)은 가중되며 필터된 평균이다. 비록 각 채널이 단일 비트값 직렬 데이터 스트림으로 설명되긴 하였으나 다중비트 값 또는 크기가 동일한 다중채널 필터구조로 처리될 수도 있다.
제 5 도와 관련하여 다중채널 FIR 필터(40)는 4개의 탭 FIR 필터(48)를 사용하는 것으로 도시된다. 상기 이산 샘플들의 가중은 통상의 멀티플라이어(24)에 의해 수행된다. 각 FIR 구조는 과거 샘플된 신호(32) 및 현재 샘플된 신호(34)를 위해 이동 레지스터(22)의 합산기(26)로 구성된다. 각 탭 가중 계수(36)는 각각의 채널전력 제어 가중 인수(37)에 의해 곱하여진다. 그 결과는 도 4B 에서 도시된 것과 같으나 FIR(48) 구조내에 외부의 멀티플라이어를 갖는다.
하드웨어 감소는 도 6 에서 도시된 바와 같이 FIR 레지스터와 가산기를 공유함으로써 달성된다. 멀티채널 처리요소(52) 각각은 채널 가중(37), FIR 탭 계수(36) 멀리플라이(24)의 일부를 수행하며 이같은 탭을 위한 멀리플 채널의 합산(26)을 수행한다. 상기 이산기능을 구획함으로써 바람직한 실시예를 나타낸다.
도 7 은 "N" 단일비트 입력신호 x(0)k, x(1)k, ..., x(N)k를 갖는 처리블럭으로서 다중채널 처리요소(52)를 도시한다. 계산된 출력 zk(54)는 "W" 비트의 해상도를 포함한다. 상기 이산입력신호(28)는 한 벡터를 형성시킨다. 이같은 벡터는 2의 배율로 각 비트를 가중시킴으로써 한 전체값을 할당받을 수 있다. 선택적으로 다중채널 신호비트는 한 이진수 값 단어로서 처리된다. 상기 처리블럭의 출력은 N 비트 이진수 입력의 "W" 비트 폭함수이다. 상기 블록은 입력신호 비트가 한 주소를 형성하며 계산된 값은 선택된 메모리 단어의 내용이 되는 한 메모리 장치의 논리적 기능을 수행한다. 메모리 LUT(56)은 도 8A 에서 도시된 바와 같이 임의의 기능을 따르고 효과적으로 수행할 수 있다.
y의 결과를 가지는 인수의 산술적 함수 f는 y=f(x)로 표시된다. 상기 함수는 x의 모든 값을 y 값의 또다른 공간으로 매핑함을 수행한다. LUT는 바람직한 실시예에서 관심있는 값에 대한 이같은 매핑(mapping)을 수행한다. 상기 LUT 메모리 장치는 상기 메모리회로내의 한 특정위치 주소로 표시된다. 상기 위치에서 앞서 저장된 값은 상기 메모리 출력 데이터 버스로 전달된다. x 라는 관심있는 값은 이산이며 한 이진수 숫자로 매핑된다. 다중채널 신호가 제로 또는 한 논리크기로 나타내지기 때문에 이들은 이진수를 형성하기 위해 비트로서 사용된다. 채널 값의 모든 가능한 조합은 따라서 한 상태숫자로 나타내진다. 이같은 동작은 다음과 같다.
각 상태는 LUT내 한 주소를 나타내는 이진수이다. 상기 LUT로부터의 출력값이 사전에 계산된 함수결과의 값이며 이는 상기 인수가 그 주소에 해당하는 때 발생할 것이다. 이는 LUT 내용에 대한 테이블 표시로 설명된다. 설명되어질 함수는 FIR 구조의 주어진 단일 탭에 대한 다수 채널의 가중된 합이다.
가령 4개의 채널을 사용한 한 응용에서 다중채널 FIR (j=2)의 두 번째 탭에 위치하는 LUT 내용은 테이블 1 에서 도시된 바와 같다.
테이블 1
상기 LUT(56) 메모리 단어들은 도 8B 에서 도시된 바와 같은 현재의 입력 주소값에 해당하는 사전에 계산된 값을 포함한다. 상기 메모리는 응용에 따라 ROM 또는 RAM 으로 실시될 수 있다.
상기 바람직한 실시예에서 ROM(판독전용 메모리)는 영구 LUT 값을 저장하도록 사용된다. 이는 집적된 회로로서 효과적으로 실시된다. ROM은 시간가변 시스템에 적절하며 이때 필요한 채널가중 및 필터계수가 우선인 것으로 알려져 있다. RAM(임의접근 메모리)는 새로운 값이 오래된 값 위에 기록될 수 있도록 한다. LUT 값은 적응도를 달성하기 위해 계산되고 적재될 수 있다. RAM은 ROM만큼 공간 효율적이지는 않으나 융통성이 증가된 것을 감안하면 아직 효율적이라 할 수 있다.
본 발명에 따른 CDMA 모뎀을 위한 다중채널 FIR 필터(40)의 바람직한 실시예가 도 9 에 도시된다. 상기 필터구조는 다수의 멀티플라이어(24)와 합산기(26)를 필요로 하는 비효율적인 다중채널 처리요소(52)가 아닌 LUT(56)을 사용한다.
상기 신호비트들은 상기 LUT(56)으로 적용된 주소단어를 형성한다. 각 필터 탭을 위해 하나의 LUT(56)가 요구된다. LUT(56) 각각의 내용은 다음과 같이 계산된다.
도시된 바와 같이 신호 값들의 어떠한 조합도 사전에 계산된 가중된 합산을 갖는다. FIR 함수의 탭 계수 각각의 곱셈은 사전에 계산된 테이블내에 포함된다.
도 9에서 도시된 바에 따라 필터 탭 가중계수와 개별적인 채널가중을 합산하는 디지탈 필터(40)를 위한 중간 도트 프로덕트(dot products)를 사전계산하고, 상기 디지탈 필터(40)내 필터 탭을 대표하는 다수의 메모리 위치(56)내에 사전계산된 중간 프로덕트를 저장하며, 한 메모리(56) 출력을 제공하기 위해 선택적 순차적 방식으로 상기 중간 프로덕트를 다시 호출하고, 다수의 저장 레지스터(22)내에 상기 메모리(56)출력을 저장하며, 한 합산을 제공하기 위해 상기 저장 레지스터(22)의 내용을 추가하고(26), 필터 출력(44)으로서 상기 합산을 출력시키는 단계들로 이루어지며 각기 다른 신호 채널을 수신하기 위한 다수의 필터 입력(28)과 한 필터 출력(4)으로 구성된 코드분할 다중접근(CDMA) 통신 시스템을 위한 다수의 독립된 신호채널을 디지탈식으로 필터하기 위한 방법이 실시될 수 있다.
또한 도 9에 도시된 바에 따라 다수의 필터 입력(28), 필터되어질 다수의 채널중 각기 다른 채널의 신호를 수신하기 위한 상기의 각 입력(28), 필터 출력(44), 다수의 메모리 주소를 발생시키기 위해 다수의 필터 입력(28)에 응답하는 주소수단 (addressing means), 다수의 메모리 위치를 갖는 상기 주소수단에 결합된 다수의 메모리(56), 각 메모리 위치는 한 메모리 주소에 해당되고, 각 메모리는 상기 디지탈 필터(40)의 개별 탭을 대표하며, 그리고 상기 메모리 위치 각각은 상기 디지탈 필터(40) 컨벌루션(convolutions)의 부분적 프로덕트 가중 합산을 대표하는 사전 계산된 가중 계수를 저장하기 위한 바의 상기 다수의 메모리, 첫 번째 필터 탭을 대표하는 첫 번째 메모리(56)에 결합된 첫 번째 저장 레지스터(22), 상기 첫 번째 저장 레지스터(22)와 두 번째 메모리(56)에 결합되며 한 출력을 갖는 첫 번째 합산기(26), 두 번째 필터(40) 탭을 대표하는 상기 첫 번째 합산기(26)에 결합된 두 번째 저장 레지스터(22), 상기 두 번째 저장 레지스터(22)와 세 번째 메모리(56)에결합디며 한 출력을 가지는 두 번째 합산기(26), 세 번째 필터(40) 탭을 대표하는 상기 두 번째 합산기(26)에 결합된 세 번째 저장 레지스터(22), 그리고 상기 세 번째 저장 레지스터(22)와 네 번째 메모리(56)에 결합되어 상기 필터출력(44)을 제공하기 위한 세 번째 합산기(26)를 포함하는 쉬프트(이동) 레지스터, 합산기 및 필터 가중계수를 저장하는 메모리로 구성된 CDMA 통신 응용에서 다수의 채널을 필터하기 위한 멀티(다중)채널 디지탈 필터(40)을 제공할 수 있으며, 상기 필터 입력(28) 각각이 직렬 디지탈 비트 스트림을 제공하며 상기 다수의 필터 입력(28)이 한 벡터를 제공하도록 동기화되며, 상기 주소 수단이 상기 벡터에 응답하여 메모리(56) 주소를 발생시키고, 상기 메모리(56) 각각이 상기 주소된 메모리(56) 위치에 저장된 사전계산된 가중된 합산을 출력시키며, 그리고 상기 다수의 저장 레지스터(22)와 상기 다수의 합산기(26)가 상기 필터 출력(44)을 제공하기 위해 상기 메모리(56) 출력을 상기 필터 입력의 가중된 합산을 대표하는 한 프로덕트 합산으로 결합시키는 멀티채널 디지탈 필터(40)를 더욱더 제공할 수 있다.
N개의 탭 FIR을 갖는 것으로 도 4A 의 가중되고 필터된 신호 채널동작은 다음과 같이 표시될 수 있다.
M 채널 다중채널 버전이 도 4B 에 도시되며 다음과 같이 표시될 수 있다.
상기의 식은 컨벌루션(convolutions) 또는 FIR 필터링 동작의 바람직한 가중된 합산이다. 상기 컨벌루션은 FIR 필터(20), 멀티플라이어(24)에서의 가중 그리고 가산기(46)에서의 합산에서 수행된다. 상기 달성된 컨벌루션은 방정식 (3)에서 본래 제시된 것과 동일하다. 상기 합산과 가중은 다중 채널 처리로의 확장결과이다.
상기 바람직한 실시예는 다중채널 CDMA FIR 필터링 모뎀 응용을 위한 한 개선된 필터를 도시한다. 도 4 에서 도시된 바와 같이 다수의 채널에서 단일 처리 동작은 어떠한 멀티플라이어도 사용하지 않고 줄어든 수의 가산기를 사용하여 실시될 수 있다.

Claims (7)

  1. 다수의 필터 입력(28),
    필터되어질 다수의 채널중 각기 다른 채널의 신호를 수신하기 위한 상기의 각 입력(28),
    필터 출력(44),
    다수의 메모리 주소를 발생시키기 위해 다수의 필터 입력(28)에 응답하는 주소수단(addressing means),
    다수의 메모리 위치를 갖는 상기 주소수단에 결합된 다수의 메모리(56), 각 메모리 위치는 한 메모리 주소에 해당되고, 각 메모리는 상기 디지탈 필터(40)의 개별 탭을 대표하며, 그리고 상기 메모리 위치 각각은 상기 디지탈 필터(40) 컨벌루션(convolutions)의 부분적 프로덕트 가중 합산을 대표하는 사전 계산된 가중 계수를 저장하기 위한 바의 상기 다수의 메모리,
    첫 번째 필터 탭을 대표하는 첫 번째 메모리(56)에 결합된 첫 번째 저장 레지스터(22),
    상기 첫 번째 저장 레지스터(22)와 두 번째 메모리(56)에 결합되며 한 출력을 갖는 첫 번째 합산기(26).
    두 번째 필터(40) 탭을 대표하는 상기 첫 번째 합산기(26)에 결합된 두 번째 저장 레지스터(22),
    상기 두 번째 저장 레지스터(22)와 세 번째 메모리(56)에 결합되며 한 출력을 가지는 두 번째 합산기(26),
    세 번째 필터(40) 탭을 대표하는 상기 두 번째 합산기(26)에 결합된 세 번째 저장 레지스터(22), 그리고
    상기 세 번째 저장 레지스터(22)와 네 번째 메모리(56)에 결합되어 상기 필터출력(44)을 제공하기 위한 세 번째 합산기(26)를 포함함을 특징으로 하는 쉬프트(이동) 레지스터, 합산기 및 필터 가중계수를 저장하는 메모리로 구성된 CDMA 통신 응용에서 다수의 채널을 필터하기 위한 멀티채널 디지탈 필터(40).
  2. 제 1 항에 있어서,
    상기 필터 입력(28) 각각이 직렬 디지탈 비트 스트림을 제공하며 상기 다수의 필터 입력(28)이 한 벡터를 제공하도록 동기화되며,
    상기 주소 수단이 상기 벡터에 응답하여 메모리(56) 주소를 발생시키고,
    상기 메모리(56) 각각이 상기 주소된 메모리(56) 위치에 저장된 사전계산된 가중된 합산을 출력시키며, 그리고
    상기 다수의 저장 레지스터(22)와 상기 다수의 합산기(26)가 상기 필터 출력(44)을 제공하기 위해 상기 메모리(56) 출력을 상기 필터 입력의 가중된 합산을 대표하는 한 프로덕트 합산을 결합시킴을 특징으로 하는 멀티채널 디지탈 필터(40).
  3. 제 2 항에 있어서,
    상기 메모리(56) 각각이 판독전용 메모리임을 특징으로 하는 멀티채널 디지탈 필터(40).
  4. 제 2 항에 있어서,
    상기 메모리(56) 각각이 임의접근 메모리임을 특징으로 하는 멀티채널 디지탈 필터(40).
  5. 제 4 항에 있어서,
    상기 메모리 위치(56) 내용을 선택적으로 덮어쓰기 하기 위한 수단을 포함함을 특징으로 하는 멀티채널 디지탈 필터(40).
  6. 필터 탭 가중계수와 개별적인 채널가중을 합산하는 디지탈 필터(40)를 위한 중간 도트 프로덕트(dot products)를 사전계산하고,
    상기 디지탈 필터(40)내 필터 탭을 대표하는 다수의 메모리 위치(56)내에 사전계산된 중간 프로덕트를 저장하며,
    한 메모리(56) 출력을 제공하기 위해 선택적 순차적 방식으로 상기 중간 프로덕트를 다시 호출하고,
    다수의 저장 레지스터(22)내에 상기 메모리(56)출력을 저장하며,
    한 합산을 제공하기 위해 상기 저장 레지스터(22)의 내용을 추가하고(26),
    필터 출력(44)으로서 상기 합산을 출력시키는 단계들을 특징으로 하는 각기다른 신호 채널을 수신하기 위한 다수의 필터 입력(28)과 한 필터출력(44)으로 구성된 코드분할 다중접근(CDMA) 통신 시스템을 위한 다수의 독립된 신호채널을 디지탈식으로 필터하기 위한 방법.
  7. 제 6 항에 있어서,
    한 적응 알고리듬을 사용하여 유도된 새로운 중간 프로덕트를 상기 사전계산된 중간 프로덕트를 덮어쓰기 함을 특징으로 하는 방법.
KR10-1998-0710703A 1996-06-27 1997-06-24 Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정) KR100383266B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/670,160 1996-06-27
US08/670,160 1996-06-27
US08/670,160 US6487190B1 (en) 1996-06-27 1996-06-27 Efficient multichannel filtering for CDMA modems

Publications (2)

Publication Number Publication Date
KR20000022282A KR20000022282A (ko) 2000-04-25
KR100383266B1 true KR100383266B1 (ko) 2003-08-25

Family

ID=24689238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0710703A KR100383266B1 (ko) 1996-06-27 1997-06-24 Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정)

Country Status (13)

Country Link
US (3) US6487190B1 (ko)
EP (3) EP1739832A3 (ko)
JP (1) JP3550598B2 (ko)
KR (1) KR100383266B1 (ko)
CN (1) CN1117431C (ko)
AT (2) ATE240611T1 (ko)
AU (1) AU3499697A (ko)
CA (2) CA2259261C (ko)
DE (3) DE69736444T2 (ko)
DK (1) DK0908008T3 (ko)
ES (2) ES2137908T3 (ko)
HK (2) HK1017175A1 (ko)
WO (1) WO1997050173A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US6487190B1 (en) * 1996-06-27 2002-11-26 Interdigital Technology Corporation Efficient multichannel filtering for CDMA modems
US7929498B2 (en) 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US6885652B1 (en) 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
EP0935189B1 (en) * 1998-02-04 2005-09-07 Texas Instruments Incorporated Reconfigurable co-processor with multiple multiply-accumulate units
EP1039635B1 (en) * 1999-03-20 2007-09-12 Freescale Semiconductor, Inc. Multi channel filtering device and method
KR100585644B1 (ko) * 1999-12-01 2006-06-02 엘지전자 주식회사 저전력 유한충격응답필터
JP3379501B2 (ja) 1999-12-28 2003-02-24 日本電気株式会社 ゲイン可変型ディジタルフィルタ
KR100378592B1 (ko) * 2000-07-31 2003-03-31 한국전자통신연구원 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치
KR100425418B1 (ko) * 2001-09-07 2004-03-30 삼성탈레스 주식회사 룩업 테이블을 이용한 블록 보간 필터 구조
US7185036B1 (en) * 2002-05-03 2007-02-27 Atheros Communications, Inc. Look up table based upsampling and digital filtering
US7876810B2 (en) 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
US7808937B2 (en) 2005-04-07 2010-10-05 Rambus, Inc. Variable interference cancellation technology for CDMA systems
US8761321B2 (en) 2005-04-07 2014-06-24 Iii Holdings 1, Llc Optimal feedback weighting for soft-decision cancellers
US7715508B2 (en) 2005-11-15 2010-05-11 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US8005128B1 (en) 2003-09-23 2011-08-23 Rambus Inc. Methods for estimation and interference cancellation for signal processing
US7263541B2 (en) 2003-01-28 2007-08-28 Agere Systems Inc. Multi-dimensional hybrid and transpose form finite impulse response filters
GB2399962B (en) * 2003-03-27 2005-12-21 Advanced Risc Mach Ltd Data filtering
JP3668780B2 (ja) * 2003-12-09 2005-07-06 独立行政法人産業技術総合研究所 Ｆｉｒフィルタ
US7386581B2 (en) * 2003-12-31 2008-06-10 Stmicroelectronics, Inc. Performance FIR filter
US7366746B2 (en) * 2004-02-12 2008-04-29 Xerox Corporation Finite impulse response filter method and apparatus
US7987222B1 (en) * 2004-04-22 2011-07-26 Altera Corporation Method and apparatus for implementing a multiplier utilizing digital signal processor block memory extension
US7116705B2 (en) * 2004-11-08 2006-10-03 Interdigital Technology Corporation Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US7826516B2 (en) 2005-11-15 2010-11-02 Rambus Inc. Iterative interference canceller for wireless multiple-access systems with multiple receive antennas
US7991088B2 (en) 2005-11-15 2011-08-02 Tommy Guess Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7711075B2 (en) 2005-11-15 2010-05-04 Tensorcomm Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7702048B2 (en) * 2005-11-15 2010-04-20 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US20070110135A1 (en) 2005-11-15 2007-05-17 Tommy Guess Iterative interference cancellation for MIMO-OFDM receivers
US20070112901A1 (en) * 2005-11-15 2007-05-17 Afshin Niktash Configurable digital filter
EP1983656A1 (en) 2007-04-19 2008-10-22 MediaTek Inc. Shared filter design for pilot symbol averaging in rake fingers in WCDMA systems
US8588253B2 (en) 2008-06-26 2013-11-19 Qualcomm Incorporated Methods and apparatuses to reduce context switching during data transmission and reception in a multi-processor device
JP6219631B2 (ja) * 2013-07-29 2017-10-25 学校法人明星学苑 論理演算装置
US9900028B1 (en) * 2017-03-03 2018-02-20 Synaptics Incorporated Decimation filtering in systems having parallel analog-to-digital converter channels

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL180369C (nl) * 1977-04-04 1987-02-02 Philips Nv Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd.
US4425665A (en) 1981-09-24 1984-01-10 Advanced Micro Devices, Inc. FSK Voiceband modem using digital filters
FR2557746B1 (fr) * 1983-12-30 1986-04-11 Thomson Csf Filtre numerique a bande passante et phase variables
JPS6165616A (ja) 1984-09-07 1986-04-04 Nippon Hoso Kyokai <Nhk> 対称形ｆｉｒディジタルフィルタ
US4679164A (en) * 1984-12-17 1987-07-07 The United States Of America As Represented By The Secretary Of The Army Digital high speed programmable convolver
FR2577084B1 (fr) * 1985-02-01 1987-03-20 Trt Telecom Radio Electr Systeme de bancs de filtres d'analyse et de synthese d'un signal
JPS6258502A (ja) * 1985-08-10 1987-03-14 スタンレー電気株式会社 ヘツドランプ用複合反射鏡
JPS62256516A (ja) 1986-04-30 1987-11-09 Matsushita Graphic Commun Syst Inc ベ−スバンド伝送用フイルタ装置
US4862402A (en) 1986-07-24 1989-08-29 North American Philips Corporation Fast multiplierless architecture for general purpose VLSI FIR digital filters with minimized hardware
US4811262A (en) 1986-09-19 1989-03-07 Rockwell International Corporation Distributed arithmetic realization of second-order normal-form digital filter
CA2003977C (en) 1988-12-05 1995-08-01 Shinji Yamaguchi Ethylene-vinyl alcohol copolymer composite fiber and production thereof
IT1227520B (it) * 1988-12-06 1991-04-12 Sgs Thomson Microelectronics Filtro digitale programmabile
JPH02287874A (ja) 1989-04-28 1990-11-27 Toshiba Corp 積和演算装置
US5117385A (en) * 1990-03-16 1992-05-26 International Business Machines Corporation Table lookup multiplier with digital filter
US5140613A (en) 1990-05-25 1992-08-18 Hewlett-Packard Company Baseband modulation system with improved ROM-based digital filter
JPH0435213A (ja) 1990-05-28 1992-02-06 Hitachi Ltd フィルタ回路
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
DE69024213T2 (de) 1990-09-18 1996-07-04 Alcatel Nv Mehrkanaliger Taktfrequenzreduzierer
JPH04222111A (ja) 1990-12-21 1992-08-12 Mitsubishi Electric Corp ディジタルフィルタ
JPH04287593A (ja) 1991-03-18 1992-10-13 Nec Eng Ltd ディジタル映像信号フィルタ回路
US5262974A (en) 1991-10-28 1993-11-16 Trw Inc. Programmable canonic signed digit filter chip
JP2741809B2 (ja) 1991-11-22 1998-04-22 シンワ株式会社 テーププレーヤの早送りおよび巻戻し装置
US5487089A (en) * 1992-02-17 1996-01-23 Matsushita Electric Industrial Co., Ltd. Nyquist filter for digital modulation
US5258940A (en) 1992-03-16 1993-11-02 International Business Machines Corporation Distributed arithmetic digital filter in a partial-response maximum-likelihood disk drive system
US5287299A (en) 1992-05-26 1994-02-15 Monolith Technologies Corporation Method and apparatus for implementing a digital filter employing coefficients expressed as sums of 2 to an integer power
JPH0677767A (ja) 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
US5311459A (en) * 1992-09-17 1994-05-10 Eastman Kodak Company Selectively configurable integrated circuit device for performing multiple digital signal processing functions
JPH06104694A (ja) 1992-09-22 1994-04-15 Sony Corp デジタルフィルタ
US5305349A (en) 1993-04-29 1994-04-19 Ericsson Ge Mobile Communications Inc. Quantized coherent rake receiver
US5414732A (en) 1993-05-17 1995-05-09 Loral Aerospace Corp. Adaptive equalizer and method for operation at high symbol rates
US5379242A (en) * 1993-09-01 1995-01-03 National Semiconductor Corporation ROM filter
US5483549A (en) 1994-03-04 1996-01-09 Stanford Telecommunications, Inc. Receiver having for charge-coupled-device based receiver signal processing
JP2856064B2 (ja) 1994-03-30 1999-02-10 日本電気株式会社 ディジタルフィルタ
ZA955600B (en) 1994-07-13 1996-04-02 Qualcomm Inc System and method for simulating interference received by subscriber units in a spread spectrum communication network
US6487190B1 (en) * 1996-06-27 2002-11-26 Interdigital Technology Corporation Efficient multichannel filtering for CDMA modems
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system

Also Published As

Publication number Publication date
EP1739832A3 (en) 2007-12-26
JP3550598B2 (ja) 2004-08-04
ES2268207T3 (es) 2007-03-16
DE69736444D1 (de) 2006-09-14
EP0908008A1 (en) 1999-04-14
EP1337040B1 (en) 2006-08-02
DE69721991T2 (de) 2004-05-19
HK1059992A1 (en) 2004-07-23
CN1117431C (zh) 2003-08-06
ES2137908T3 (es) 2004-02-16
EP1739832A2 (en) 2007-01-03
EP1337040A1 (en) 2003-08-20
DE69721991D1 (de) 2003-06-18
DE908008T1 (de) 1999-10-21
US6907024B2 (en) 2005-06-14
DK0908008T3 (da) 2003-09-15
DE69736444T2 (de) 2007-08-02
US20030099284A1 (en) 2003-05-29
ATE240611T1 (de) 2003-05-15
US7631027B2 (en) 2009-12-08
JPH11513213A (ja) 1999-11-09
ATE335304T1 (de) 2006-08-15
CA2434522A1 (en) 1997-12-31
ES2137908T1 (es) 2000-01-01
KR20000022282A (ko) 2000-04-25
CA2259261A1 (en) 1997-12-31
EP0908008B1 (en) 2003-05-14
US20050223049A1 (en) 2005-10-06
WO1997050173A1 (en) 1997-12-31
AU3499697A (en) 1998-01-14
CN1223754A (zh) 1999-07-21
CA2259261C (en) 2003-10-21
US6487190B1 (en) 2002-11-26
HK1017175A1 (en) 1999-11-12

Similar Documents

Publication Publication Date Title
KR100383266B1 (ko) Ｃｄｍａ모뎀용멀티채널디지털필터및그필터링방법(명칭정정)
US6621858B2 (en) Flexible sliding correlator for direct sequence spread spectrum systems
KR100229042B1 (ko) 하드웨어소모 감소 및 탐색성능이 향상된 레이크 수신기
KR100536595B1 (ko) 지에스엠/더블유씨디엠에이 모드에 따라 동작 가능한 다중모드 통신 시스템
US6480527B1 (en) CDMA demodulating method and demodulator
EP0729240B1 (en) Code division multiple access cellular mobile radio systems
EP1221198B1 (en) A simplified digital fir filter for direct sequence spread spectrum communication systems
US6748014B1 (en) Correlator/FIR filter unit for dual-mode transceiver
JP3451253B2 (ja) 無線トランスミッタにおける伝送信号のスペクトル形成をするためのデバイスおよび方法
US6678320B1 (en) Efficient finite impulse response filter implementation for CDMA waveform generation
KR100320828B1 (ko) 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법
EP1634382B1 (en) Multistage despreading of spread spectrum communication signals
EP1207660A2 (en) Time-sharing of a digital filter
Zhu et al. ASIC implementation architecture for pulse shaping FIR filters in 3G mobile communications
US6418134B1 (en) Finite impulse response filter for multi-code CDMA signals
US6983012B1 (en) Implementation of digital filter with reduced hardware
WO2007021599A2 (en) Correlator having user-defined processing
KR100198780B1 (ko) 광대역 코드분할다중접속 시스템의 기저 대역 필터
JP2001217746A (ja) 相関方法及びマッチドフィルタ
JPH10112632A (ja) ディジタルフィルタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100414

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee