ES2137908T3 - Modems de acceso multiple de division de codigo para el filtrado eficaz de canales multiples. - Google Patents

Modems de acceso multiple de division de codigo para el filtrado eficaz de canales multiples.

Info

Publication number
ES2137908T3
ES2137908T3 ES97931346T ES97931346T ES2137908T3 ES 2137908 T3 ES2137908 T3 ES 2137908T3 ES 97931346 T ES97931346 T ES 97931346T ES 97931346 T ES97931346 T ES 97931346T ES 2137908 T3 ES2137908 T3 ES 2137908T3
Authority
ES
Spain
Prior art keywords
filter
memory
channels
channel
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES97931346T
Other languages
English (en)
Other versions
ES2137908T1 (es
Inventor
Robert T. Regis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Publication of ES2137908T1 publication Critical patent/ES2137908T1/es
Application granted granted Critical
Publication of ES2137908T3 publication Critical patent/ES2137908T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H17/0225Measures concerning the multipliers
    • H03H17/0226Measures concerning the multipliers comprising look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70751Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70753Partial phase search
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70755Setting of lock conditions, e.g. threshold
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70758Multimode search, i.e. using multiple search strategies
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/708Parallel implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • H04B1/7093Matched filter type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702Intercell-related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects

Abstract

UN FILTRO MULTICANAL EFICIENTE PARA MODEMS AMCD PERMITE QUE POR TECNICAS DE PROCESO DE SEÑALES DIGITALES SE FILTREN CORRIENTES DE BITS DIGITALES, MULTIPLES Y EN SERIE, INCLUIDAS LAS FUNCIONES DE PONDERACION Y SUMA DE MUESTRAS. CADA CANAL INDIVIDUAL PUEDE TENER COEFICIENTES DE PONDERACION PERSONALIZADOS O COEFICIENTES DE PONDERACION COMUNES PARA TODOS LOS CANALES. SI LOS COEFICIENTES DE PONDERACION SE HACEN POR ADAPTACION, PUEDE MANTENERSE EL MISMO ENFOQUE. EL FILTRO RIF (RESPUESTA IMPULSIVA FINITA) MULTICANAL SE EJECUTA SIN MULTIPLICADORES Y CON UNA REDUCCION DEL NUMERO DE SUMADORES. PARA AUMENTAR LA RAPIDEZ DEL FUNCIONAMIENTO, LA ESTRUCTURA DEL FILTRO UTILIZA TABLAS DE CONSULTA QUE ALMACENAN LOS COEFICIENTES DE PONDERACION. LA INVENCION PUEDE EJECUTARSE COMO SERIE DE PUERTAS PROGRAMABLES EN CAMPO O COMO CIRCUITO INTEGRADO ESPECIFICO PARA LA APLICACION. EL USO DE LAS TABLAS DE CONSULTA AHORRA IMPORTANTES RECURSOS DE CHIPS.

Description

Módems de acceso múltiple de división de código para el filtrado eficaz de canales múltiples.
Antecedentes de la invención Campo de la invención
La presente invención se refiere generalmente a las técnicas de filtración digital para la telecomunicación de acceso múltiple de división de código. Más específicamente, la invención se refiere a una arquitectura de filtro de respuesta de impulsos finita de múltiples canales, de alta velocidad que hace obvio los multiplicadores a lo largo de la estructura del filtro.
Descripción de la técnica relacionada
La tecnología de comunicaciones actual incluye el uso de la modulación de amplio espectro o CDMA (acceso múltiple de división de código) para telecomunicaciones de punto a multipunto. CDMA ha sido utilizado en aplicaciones militares desde hace tiempo debido a la dificultad para detectar e interrumpir la transmisión. Este atributo es debido a una técnica de comunicación inalámbrica que utiliza una anchura de banda de transmisión mucho mayor que la anchura de banda de información de un usuario dado. Todos los usuarios se comunican entre sí o un receptor común sobre la misma anchura de banda y son identificados por un código particular. El acceso múltiple está previsto compartiendo una anchura de banda grande común incrementando así la actuación general del sistema.
La alta tolerancia respecto a la interferencia intencionada o no intencionada y la capacidad para comunicarse con una gran población de usuarios en un área geográfica común hace a las técnicas de comunicación CDMA atractivas para aplicaciones comerciales. Puesto que cada usuario en un sistema de comunicación CDMA transmite y recibe datos o señales de comunicación sobre la anchura de banda de alta frecuencia, se reducen los requerimientos de banda de protección y se incrementa la capacidad del sistema de comunicación.
Cada canal de comunicación dentro del sistema de comunicación utiliza típicamente hardware o software DSP (procesamiento de señal digital) para filtrar, ponderar, y combinar cada señal antes de la transmisión. La ponderación, filtración y combinación de los canales de señales múltiples es realizado en la circuitería de transmisión de una estación de base del sistema de comunicación CDMA.
Los módem de CDMA de la técnica anterior requieren muchos multiplicadores y sumadores binarios para la ponderación y combinación de canales. El funcionamiento del filtro utilizado es equivalente al de una estructura FIR (respuesta de impulso finita o transversal). Cada filtro FIR individual utilizado requiere también muchos multiplicadores y sumadores.
Un multiplicador ejecutado en una forma digital es poco eficiente y costoso. El gasto está directamente relacionado con el cálculo de puerta lógica. Los sumadores binarios son menos costosos que los multiplicadores binarios, no obstante, su uso debería reducirse al mínimo. Para llevar a cabo un diseño utilizando multiplicación y adición binaria en un ASIC (circuito integrado específico de la aplicación) sería costoso de fabricar y daría lugar a una producción de señales poco eficiente y más lentas.
Un inconveniente de los filtros FIR es la complejidad computacional requerida para cada muestra emitida. Por ejemplo, para cada muestra emitida, necesitan realizarse N operaciones de acumulación de múltiplos (MAC). Para los técnicos en la materia, descrita en la Patente de los Estados Unidos Nº 4.811.262 (White), Patente de los Estados Unidos Nº 4.862.402 (Shaw y co.) y Publicación de la Solicitud de Patente Europea Nº 0372350A2 son estructuras de filtro digitales que hacen obvios los multiplicadores. Las patentes referenciadas describen una reducción o eliminación de multiplicadores en filtros FIR digitales por el almacenamiento de coeficientes de ponderación en la memoria. No obstante, ni la estructura de filtro referenciada, ni la técnica anterior han sido mejoradas por la operación de múltiples canales.
El inconveniente con los módem CDMA de la técnica anterior es la capacidad para ponderar, filtrar, y combinar una pluralidad de canales de señal de valor de un solo bit de un modo eficiente y seguro. Cuando están implicados una multiplicidad de canales de procesamiento de señales, la consistencia entre los canales es importante y el coste de hardware por canal asciende.
En un sistema de comunicación CDMA, es necesario utilizar la cantidad mínima de potencia para conseguir la BER mínima requerida (frecuencia de error binaria) para la capacidad máxima del usuario. Puesto que los sistemas de comunicación CDMA asignan la misma anchura de banda de transmisión que todos los usuarios, el control de la potencia transmitida de cada usuario al mínimo requerido para mantener una relación de señal respecto a ruido dada es primordial. Puesto que cada usuario emplea una señal de banda ancha que ocupa toda la anchura de banda de frecuencia para una duración finita, cada usuario contribuye al ruido de fondo general que afecta a todos los usuarios. Por tanto, la falta de control de potencia incrementará la interferencia de usuario a usuario.
\newpage
Cada canal debe tener los pesos individuales adecuados aplicados de forma que se transmitan las mismas amplitudes relativas. Después de la operación de ponderación, cada corriente de datos es representada por valores multibits. Estos son sumados juntos típicamente en un gran circuito de suma digital que consta de un árbol de numerosos sumadores de dos entradas.
Los valores digitales ponderados y sumados son filtrados entonces en un filtro FIR convencional. Los multiplicadores en FIR procesan los datos multibits y los coeficientes de ponderación hasta la precisión deseada.
Un filtro de múltiples canales para un módem CDMA construido de acuerdo con las enseñanzas de la técnica anterior, requeriría circuitos integrados FIR separados en lugar de la integración total en un ASIC económico.
Por consiguiente, existe la necesidad de una arquitectura de filtro FIR de módem CDMA de múltiples canales que utiliza coeficientes de ponderación, o bien fijos o variables a través de la adaptación, funcionando con la seguridad y la velocidad de los filtros sin multiplicadores.
Resumen de la invención
La presente invención proporciona un filtro digital de múltiples canales de acuerdo con la reivindicación 1 y un método para filtrar de forma digital de acuerdo con la reivindicación 6.
El filtro eficiente de múltiples canales para los módem CDMA de la presente invención permiten que los múltiples canales que constan de corrientes binarias, digitales, en serie, sean filtradas por técnicas de procesamiento de señales digitales que realizan las funciones de ponderación y suma de muestras. Cada canal individual puede tener coeficientes de ponderación a medida o coeficientes de ponderación comunes a todos los canales. Si los coeficientes de ponderación están por adaptación, puede adoptarse el mismo método.
El filtro FIR de múltiples canales presentado es ejecutado sin multiplicadores y con una reducción en el número de sumadores. Para incrementar la velocidad de funcionamiento, la estructura del filtro utiliza LUT (tablas de consulta) que almacenan los coeficientes de ponderación. La invención puede construirse o bien como un FPGA (serie de puerta programable de campo) o un ASIC. El uso de LUT ahora salva recursos de chip significativos y costes de fabricación.
Por consiguiente, un objeto de la presente invención es proporcionar una estructura de filtro FIR CDMA eficiente para aplicaciones de múltiples canales.
Un objeto adicional de la invención es proporcionar una estructura de filtro FIR de múltiples canales de complejidad reducida y rendimiento incrementado.
Un objeto adicional de la invención es proporcionar un filtro FIR de múltiples canales sin multiplicador.
Otros objetos y ventajas del sistema y método serán evidentes para los técnicos en la materia después de la lectura de la descripción detallada de la forma de realización preferida.
Breve descripción de los dibujos
La figura 1 es un diagrama de bloques de un típico filtro FIR de entrada individual de la técnica anterior.
La figura 2 es un diagrama de bloques de una típica estructura de filtro FIR de entrada individual de la técnica anterior.
La figura 3 es un diagrama de bloques de una ejecución alternativa de una estructura de filtro FIR de entrada individual, de la técnica anterior.
La figura 4A es un diagrama de bloques de un canal individual de un filtro FIR de múltiples canales.
La figura 4B es un diagrama de bloques detallado de un filtro FIR de múltiples canales.
La figura 5 es un diagrama de bloques que muestra un primer refinamiento.
La figura 6 es un diagrama de bloques que muestra un segundo refinamiento.
La figura 7 es un diagrama de bloques del elemento de procesamiento de múltiples canales.
La figura 8A es un diagrama de bloques global de una tabla LUT.
La figura 8B es un diagrama de bloques detallado que muestra la entrada LUT de múltiples canales de la presente invención.
La figura 9 es un diagrama de bloques detallado de la forma de realización preferida.
Descripción detallada de la forma de realización preferida
Un filtro FIR de múltiples canales para los módem de CDMA se describe con referencia a las figuras de los dibujos, donde los números similares representan elementos similares generalmente. Tales módem son utilizados en las estaciones de comunicación inalámbricas de múltiples canales en unión con la transmisión y recepción de señales de comunicación.
Como información general, muchos sistemas tienen la propiedad de que tienen sus salidas en un instante de tiempo dado que no depende solamente de la entrada en el tiempo, sino en la totalidad, o el historial inmediato de la entrada. Tales sistemas se dice que tienen memoria, haciendo una media de las muestras pasadas y presentes que llegan a una salida. Es necesario separar los sistemas con memoria en clases de sistemas discretos y continuos. Un sistema discreto es uno cuyas entradas y salidas son secuencias de valores numéricos en lugar de las funciones de tiempo continuas.
Una secuencia de valores discretos puede representarse como x_{k}, donde el valor x es una cantidad tal como tensión. El subíndice k representa el número de secuencia. Con mucha frecuencia en el procesamiento de señales digitales, x_{k} representa una forma de onda muestreada o señal donde el subíndice especifica el punto en el tiempo en el que se tomó la muestra. No obstante, el subíndice puede representar un significado alternativo tal como la distancia en una aplicación de muestra especialmente. Para un sistema que debe llevarse a cabo físicamente, la emisión dependerá no solamente del historial pasado de la entrada. El sistema no real puede tener una emisión que depende del futuro de la entrada. La dependencia de la emisión de cualquier sistema ejecutable físicamente sobre la entrada se indica por y_{k}= f(x_{k}, x_{k-1}, x_{k-2},..., x_{k-n}),\eqnum{(1)} donde las variables de entrada son x_{k}, la variable de salida es y_{k}, y f(*) es cualquier función arbitraria de variables n+1. Aunque esta función es definida de un modo demasiado amplio para ser analizada en general, el subconjunto de las operaciones lineales es muy útil para una pluralidad de aplicaciones de procesamiento de señales. Estas funciones prueban ser mucho más tratables en el análisis.
Si la entrada depende de las n muestras previas de la entrada (un sistema que tiene una memoria finita) de un modo lineal, la Ecuación (1) puede escribirse como y_{k}=\sum^{N}_{j=0} a_{j}x_{k-j} + b.\eqnum{(2)}
\indent
Un sistema lineal de este tipo es caracterizado por las variables de ponderación N+1 a_{j}, y por la desviación b, el sistema lineal discreto es caracterizado por las variables de ponderación (a_{0}, a_{1},..., a_{n}). Si la entrada x_{k} es una función delta (la unidad para una muestra y cero para las demás), puede verse que la salida de la Ecuación (2) es la secuencia de variables de ponderación a_{0}, a_{1},..., a_{n}. Por tanto, la respuesta a la entrada se caracteriza completamente como sistema lineal no polarizado.
Existen algunos tipos de sistemas lineales con memoria que pueden analizarse utilizando técnicas lineales. Incluso aunque el procesamiento de la señal digital es discreto por naturaleza, si la entrada es muestreada de una entrada continua y es muestreada de forma suficientemente rápida, es posible simular un sistema continuo utilizando las muestras como las variables de entrada. La salida que aparece entonces como un sistema lineal con una memoria larga. Un sistema de este tipo es un filtro FIR 20. Un filtro FIR de coeficiente fijo se caracteriza por la ecuación de entrada/salida y_{k}=\sum^{N-1}_{j=0} c_{i}x_{k-j},\eqnum{(3)} como se muestra en la Figura 1, o se expande como y_{k}=c_{0}x_{k}+ c_{1}x_{k-1}+ ... + c_{k-1}x_{k-(N-1)}\eqnum{(4)} donde el filtro FIR tiene una respuesta de impulso C_{0}, c_{1} ,..., X_{k} representa las muestras de la señal de entrada discretas en el momento k, c_{i} son los pesos del coeficiente de filtro, N son el número de tomas, y y_{k} representa la salida en el momento k. Como se muestra en la figura 1, el diagrama de bloques forma una línea de retraso tomada, siendo conocidos los coeficientes como pesos de toma.
Los filtros digitales son actualmente un requerimiento común para los sistemas de procesamiento de señal digital. En el campo de los sistemas discretos, el tipo más popular del filtro digital que utiliza la convolución es el FIR. Los filtros FIR tienen dos ventajas. La primera es que los filtros FIR son inherentemente estables. La longitud finita de la respuesta de impulso garantiza que la salida irá a cero dentro de las N muestras. La segunda ventaja es que los filtros FIR pueden estar diseñados y ejecutados. El filtro FIR 20 puede llevarse a cabo de forma física utilizando los registros de desviación digital 22, los multiplicadores 24 y los sumadores 26 como se muestra en la figura 2. Las señales discretas 28 son desviadas en registros 22 por un impulso de bloqueo de muestreo 30. Los registros 22 mantienen los valores pasados 32 de la señal muestreada 28 así como los valores actuales 34 requeridos para la convolución matemática. Los valores pasados 32 y presentes 34 son multiplicados 24 por los coeficientes de ponderación del filtro 36, son sumados 26 y después emitidos 38.
Otro modo de representar una estructura de filtro FIR 20 se muestra en la Figura 3. La operación descrita puede mostrarse por ser el equivalente de la figura 2, puesto que A = c_{3}x_{k-1},\eqnum{(5)}\belowdisplayskip=.5\baselineskip B = c_{3}x_{k-1}+ c_{2}x_{k},\eqnum{(6)} C = c_{3}x_{k-2}+ c_{2}x_{k-1},\eqnum{(7)} que da lugar a D = Y_{k} = c_{3}x_{k-3}+ c_{2}x_{k-2}+ c_{1}x_{k-1}+ c_{0}x_{k}\eqnum{(8)} =\sum^{3}_{j=0} c_{j}x_{k-j}\belowdisplayskip=.5\baselineskip =c_{k} * x_{k}.
\indent
Como puede verse en las figuras 2 y 3, la ponderación 36 de las muestras de entrada discretas 28 se basa en muchos multiplicadores 24.
Un canal individual de un filtro FIR de múltiples canales 40 para módem CDMA se muestra en forma simplificada en la Figura 4A. El filtro FIR de múltiples canales 40 se muestra como un elemento individual con una secuencia de entrada de múltiples canales x_{(i)k} que entra en el filtro 40 y el resultado filtrado y_{(i)k} que sale. El subíndice "i" identifica qué canal está siendo filtrado desde una pluralidad de canales.
Las múltiples corrientes de datos binarios/señales individuales representan las corrientes de datos en serie que han sido moduladas con una secuencia de código de pseudo ruido (PN). Cada anal podría representar los canales de tráfico del usuario a varias velocidades de datos. Varios tipos de datos de señalización podrían comprender otros canales.
Un ejemplo típico de un módem CDMA ISDN (red digital de servicio integrado) requeriría cinco canales. Dos canales serían canales de tráfico de 64 kbps (B1 y B2), un canal de paquete y señalización auxiliar de 16 kbps (D), un canal de hilos ordenados (OW), y un canal de control de potencia automática inversa (APC).
Para la capacidad máxima del usuario en un sistema CDMA, es necesario utilizar la mínima cantidad de potencia para conseguir el BER requerido. Cada canal debe tener el peso individual adecuado aplicado, de forma que se transmiten las amplitudes relativas correctas. Después de la operación de ponderación, las corrientes de datos individuales son valores multibits. Las corrientes de datos son sumadas juntas en un circuito de suma digital grande que consta de un árbol de numerosos sumadores de dos entradas.
Los valores digitales ponderados y sumados son entonces filtrados en un filtro FIR convencional. El filtro FIR es requerido para configurar por impulso las formas de onda de entrada mientras se suprimen las emisiones fuera de banda. Los multiplicadores en el FIR deben manipular los datos y coeficientes multibits a la precisión deseada.
En la figura 4B, cuatro canales de señales son introducidos de manera individual en los filtros FIR separados 20 (la señal de reloj ha sido omitida por claridad). Las señales filtradas individualmente son entonces ponderadas utilizando multiplicadores 24 con un coeficiente de ponderación específico de canal 37 w_{(i)} para control de potencia (igualando la potencia o ganancia entre los canales individuales) antes de introducirse en un sumador de múltiples canales 46. Puesto que todos los usuarios ocupan el mismo espectro de frecuencia y asignación del tiempo en los sistemas de comunicación de amplio espectro, es deseable que cada usuario sea recibido con el mismo nivel de potencia. El resultado, y_{(i)k} 44, es una suma ponderada de los canales de señal múltiples filtros FIR individualmente.
Un transmisor CDMA combina muchos canales de tipos variados de señales digitales (voz digital en serie, control de potencia, datos ISDN). Típicamente, cada canal es modulado con un código de dispersión diferente. El código de dispersión permite que un receptor CDMA recupere las señales combinadas mediante el uso del código adecuado durante la demodulación. Alternativamente, cualquier conjunto de las funciones ortogonales podría combinarse con la forma de realización preferida y separarse después por correlación. La salida 44 del filtro FIR de múltiples canales 40 es una media ponderada y filtrada. Aunque cada canal ha sido descrito como una corriente de datos en serie valuado de un solo bit, los valores o niveles de múltiples bit pueden ser procesados con la idéntica estructura de filtro de múltiples canales.
Haciendo referencia a la figura 5, el filtro FIR de múltiples canales 40 es mostrado utilizando filtros FIR de cuatro tomas 48. La ponderación de las muestras discretas se realiza por multiplicadores convencionales 24. Cada estructura FIR está compuesta de registros de desviación 22 y sumadores 26 para señales muestreadas pasadas 32 y presentes 34. Cada coeficiente de ponderación de toma 36 es multiplicado por el factor de ponderación de control de potencia de canales respectivos 37. El resultado es el mismo que el mostrado en la figura 4B, pero con los multiplicadores externos dentro de las estructuras del FIR 48.
La reducción del hardware es alcanzada compartiendo los registros FIR y los sumadores como se muestra en la figura 6. Cada elemento de procesamiento de múltiples canales 52 realiza parte de la ponderación del canal 37, la multiplicación del coeficiente de toma FIR 36, y la suma 26 de los múltiples canales para esta toma. La división de las funciones discretas revela la forma de realización preferida.
La figura 7 muestra el elemento de procesamiento de múltiples canales 52 como un bloque de procesamiento con señales de entrada de un solo bit "N" X_{(o)k}, X_{(1)k},..., X_{(N-1)k}. La salida calculada z_{k} 54 contiene "W" bits de resolución. Las señales de entrada discretas 28 forman un vector. Este vector puede ser asignado a un valor general ponderando cada bit con una potencia en aumento de dos. En la alternativa, los bits de señal de múltiples canales son tratados como una palabra de valor binario. La salida del bloque de procesamiento es una función ancha de "W" bit del argumento de entrada binario de N bit. El bloque realiza la función lógica equivalente de un dispositivo de memoria donde los bits de señal de entrada forman una dirección y los valores calculados son los contenidos de la palabra de memoria seleccionada. Un LUT de memoria 56 puede realizar una función arbitraria de forma rápida y eficiente como se muestra en la figura 8A.
Una función matemática f de un argumento x con un resultado de y se expresa como y=f(x). La función realiza una configuración de todos los valores de x en otro espacio de valores y. Un LUT realiza este configuración para los valores de interés en la forma de realización preferida. El dispositivo de memoria LUT es presentado con una dirección de una localización dentro del circuito de memoria. El valor memorizado previamente en este lugar es suministrado al bus de datos de salida de memoria. Los valores de interés de x, que son discretos, son configurados en un número binario. Puesto que las señales de múltiples canales son representadas por niveles de cero o uno lógico, son utilizados como bits para formar un número binario. A cada posible combinación de valores de canales es asignada, por tanto, un número de estado. Esta operación es representada como A=\sum^{M-1}_{j=0}x_{j}2^{j}= x_{M-1}2^{M-1}+ ... x_{3}2^{3} + x_{2}2^{2} + x_{1}2^{1} + x_{0}2^{0}\belowdisplayskip=.5\baselineskip = x_{M-1}2^{M-1}+ ... x_{3}8 + x_{2}4 + x_{1}2 + x_{0}.\eqnum{(9)}
Cada estado es un número binario que hace referencia a una dirección en el LUT. El valor de salida procedente del LUT es el valor precalculado de la función resultante que se produciría dando el argumento correspondiente a esta dirección. Esto se ilustra como una representación tubular de los contenidos del LUT. La función que debe realizarse es la suma ponderada de los canales múltiples para una toma individual dado de la estructura FIR.
Por ejemplo, en una aplicación que utiliza 4 canales (M=4), los contenidos de LUT signados en la 2ª toma del FIR de múltiples canales (j=2) serían como se muestra en la Tabla 1.
TABLA 1
Valores de x, x_{3}, Computación de Valor LUT
x_{2}, x_{1}, x_{0} Dirección de A Memorizado en el Lugar A
0 0 0 0 0 0
0 0 0 1 1=1 W_{0}c_{2}
0 0 1 0 2=2 W_{1}c_{2}
0 0 1 1 2+1=3 W_{1}c_{2}+w_{0}c_{2}
0 1 0 0 4=4 w_{2}c_{2}
0 1 0 1 4+1=5 W_{2}c_{2}+w_{0}c_{2}
. . . . . . . . .
TABLA 1 (continuación)
Valores de x, x_{3}, Computación de Valor LUT
x_{2}, x_{1}, x_{0} Dirección de A Memorizado en el Lugar A
. . . . . . . . .
. . . . . . . . .
. . . . . . . . .
. . . . . . . . .
1 1 0 1 8+4+1 = 13 W_{3}c_{2}+w_{2}c_{2}+w_{0}c_{2}
1 1 1 0 8+4+2 = 14 W_{3}c_{2}+w_{2}c_{2}+w_{1}c_{2}
1 1 1 1 8+4+2+1 = 15 W_{3}c_{2}+w_{2}c_{2}+w_{1}c_{2}+w_{0}c_{2}
Las palabras de memoria del LUT 56 contienen valores precalculados correspondientes al valor de dirección de entrada actual como se muestra en la figura 8B. La memoria puede ejecutarse o bien en ROM o RAM, dependiendo de la aplicación.
En la forma de realización preferida, la ROM (memoria solamente de lectura) es utilizada para memorizar los valores LUT permanentes. Esto se ejecuta de forma eficiente como un circuito integrado. La ROM es adecuada para los sistemas invariantes de tiempo donde los pesos del canal requeridos y los coeficientes de filtro son conocidos, a priori. La RAM (la memoria de acceso aleatoria) permite sobrescribir valores nuevos sobre valores antiguos. Los valores LUT pueden calcularse y cargarse para conseguir la capacidad de adaptación. La RAM no es eficiente en espacio como la ROM, pero es todavía eficiente considerando la flexibilidad incrementada.
La forma de realización preferida del filtro FIR de múltiples canales 40 para los módem CDMA de acuerdo con la presente invención, se muestra en la figura 9. La estructura de filtro utiliza LUTs 56 en lugar de los elementos de procesamiento de múltiples canales ineficientes 52 que requieren una pluralidad de multiplicadores 24 y sumadores 26.
Los bits de la señal forman la palabra de dirección que se aplica al LUT 56. Existe un LUT 56 para cada toma de filtro requerido. Los contenidos de cada LUT 56 son calculados L_{j}(D_{N}, D_{N-1} ..., D_{2}, D_{1})= C_{j} \sum^{N}_{i=1}D_{i}W_{i}\eqnum{(10)}
\indent
Como se muestra, cualquier combinación de los valores de la señal tiene su suma ponderada precalculada. La multiplicación de cada coeficiente de toma de la función FIR es incluida en la tabla precalculada.
La operación del canal individual filtrado y ponderado de la Figura 4A con un FIR de N tomas puede expresarse como Y_{(i)k}= W_{i}\sum^{N-1}_{j=0}c_{(i)j}x_{(i)k-j}= w_{i}[c_{(i)j} * x_{(i)j}]\eqnum{(11)}
\indent
Una versión de múltiples canales del canal M de esto se muestra en la figura 4B y puede expresarse como y_{(i)k}= \sum^{M-1}_{i=0}y_{(i)k}= \sum^{M-1}_{i=0} \left(w_{i}\sum^{M-1}_{i=0}c_{(i)j}x_{(i)k-j}\right),\eqnum{(12)}\belowdisplayskip=.5\baselineskip y_{(i)k}= \sum^{M-1}_{i=0}W_{i}[c_{(i)j} * x_{(i)j}].\eqnum{(13)}
\indent
Esta es la suma ponderada deseada de las convoluciones o las operaciones de filtración FIR. La convolución se realiza en los filtros FIR 20, la ponderación en los multiplicadores 24 y la suma en los sumadores 46. La convolución alcanzada es idéntica a la presentada originalmente en la Ecuación 3. La suma y los pesos son un resultado de la extensión a un proceso de múltiples canales.
\newpage
La forma de realización preferida muestra un filtro mejorado para aplicaciones de módem de filtración FIR CDMA de múltiples canales. Se ha mostrado que la operación de procesamiento de señales sobre múltiples canales, como se muestra en la figura 4, puede ejecutarse sin utilizar multiplicadores y un número reducido de sumadores.
Aunque las formas de realización específicas de la presente invención se han mostrado y descrito, pueden realizarse muchas modificaciones y variaciones por los técnicos en la materia.

Claims (7)

1. Un filtro digital de múltiples canales (40) para filtrar una pluralidad de canales en aplicaciones de telecomunicación CDMA que comprenden registros de desviación, sumadores y memorias para almacenar coeficientes de ponderación, caracterizado por:
una pluralidad de entradas de filtro (28);
cada dicha pluralidad (28) para recibir una señal de uno diferente de la pluralidad de canales que deben filtrarse;
una salida del filtro (44);
medios de dirección, sensibles a dicha pluralidad de entradas de filtro (28) para generar una pluralidad de direcciones de memoria;
una pluralidad de memorias (56) acoladas a dichos medios de dirección que tienen una pluralidad de localizaciones de memoria, correspondiendo cada localización a una dirección de memoria para memorizar el coeficiente de ponderación precalculado correspondiente a las sumas ponderadas del producto parcial de las convoluciones de dicho filtro digital (40); correspondiendo cada memoria (56) a una toma individual de dicho filtro digital (40) para emitir una suma ponderada de los múltiples canales;
un primer registro de almacenamiento (22) acoplada a una primera memoria (56) correspondiendo a una primera toma de filtro;
un primer sumador (26) acoplado a dicho primer registro de almacenamiento (22) y una segunda memoria (56) y que tiene una salida;
un segundo registro de almacenamiento (22) acoplado a dicho primer sumador (26) correspondiente a una segunda toma de filtro (40);
un segundo sumador (26) acoplado a dicho segundo registro de almacenamiento (22) y una tercera memoria (56) y que tiene una salida;
un tercer registro de almacenamiento (22) acoplado a dicho segundo sumador (26) correspondiente a una tercera toma de filtro (40); y
un tercer sumador (26) acoplado a dicho tercer registro de almacenamiento (22) y una cuarta memoria (56) para proporcionar dicha salida de filtro (44).
2. El filtro digital de múltiples canales (40) según la reivindicación 1, caracterizado porque:
dicha entrada de filtro (28) proporciona una corriente binaria digital en serie y dicha pluralidad de entradas de filtro (28) son sincronizadas para proporcionar un vector;
dichos medios de dirección generan una dirección de memoria (56) en respuesta a dicho vector;
cada dicha memoria (56) emite una suma ponderada, precalculada, almacenada en dicho lugar de la memoria de dirección (56); y
dicha pluralidad de registros de almacenamiento (2) y dicha pluralidad de sumadores (26) combinan dichas salidas de memoria (56) en una suma de productos representativos de una suma ponderada de dichas entradas de filtro (28) para proporcionar dicha salida del filtro (44).
3. El filtro digital de múltiples canales (40) según la reivindicación 2, caracterizado porque cada memoria (56) es memoria solamente de lectura.
4. El filtro digital de múltiples canales (40) según la reivindicación 2, caracterizado porque dicha memoria (56) es una memoria de acceso aleatorio.
5. El filtro digital de múltiples canales (40) según la reivindicación 4, caracterizado adicionalmente por medios para sobrescribir selectivamente los contenidos de dichos lugares de memoria (56).
6. Un método para filtrar digitalmente una pluralidad de canales de señales independientes para una aplicación de sistemas de telecomunicación de acceso múltiple de división de código que comprende una pluralidad de entradas de filtro (28) para recibir los diferentes canales de señal y una salida de filtro (44), caracterizado por las etapas de:
precalcular los productos de puntos intermedios para dicho filtro digital (40) incorporando los coeficientes de peso de toma de filtro y los pesos del canal individual;
almacenar dichos productos intermedios precalculados en una pluralidad de localizaciones de memoria (56) correspondientes a las tomas de filtro en dicho filtro digital (40);
recuperar dichos productos intermedios de un modo secuencial selectivo para proporcionar una pluralidad de salidas de memoria (56);
almacenar dichas salidas de memoria (56) en una pluralidad de registros de almacenamiento (22);
añadir (26) los contenidos de dichos registros de almacenamiento (22) para proporcionar una suma;
emitir dicha suma como dicha salida del filtro (44).
7. El método como se define por la reivindicación 6, caracterizado adicionalmente por sobrescribir dichos productos intermedios precalculados con nuevos productos intermedios derivados utilizando un algoritmo de adaptación.
ES97931346T 1996-06-27 1997-06-24 Modems de acceso multiple de division de codigo para el filtrado eficaz de canales multiples. Expired - Lifetime ES2137908T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US670160 1996-06-27
US08/670,160 US6487190B1 (en) 1996-06-27 1996-06-27 Efficient multichannel filtering for CDMA modems

Publications (2)

Publication Number Publication Date
ES2137908T1 ES2137908T1 (es) 2000-01-01
ES2137908T3 true ES2137908T3 (es) 2004-02-16

Family

ID=24689238

Family Applications (2)

Application Number Title Priority Date Filing Date
ES97931346T Expired - Lifetime ES2137908T3 (es) 1996-06-27 1997-06-24 Modems de acceso multiple de division de codigo para el filtrado eficaz de canales multiples.
ES03009778T Expired - Lifetime ES2268207T3 (es) 1996-06-27 1997-06-24 Filtro eficiente de multiples canales para los moden cdma.

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES03009778T Expired - Lifetime ES2268207T3 (es) 1996-06-27 1997-06-24 Filtro eficiente de multiples canales para los moden cdma.

Country Status (13)

Country Link
US (3) US6487190B1 (es)
EP (3) EP1739832A3 (es)
JP (1) JP3550598B2 (es)
KR (1) KR100383266B1 (es)
CN (1) CN1117431C (es)
AT (2) ATE240611T1 (es)
AU (1) AU3499697A (es)
CA (2) CA2259261C (es)
DE (3) DE69736444T2 (es)
DK (1) DK0908008T3 (es)
ES (2) ES2137908T3 (es)
HK (2) HK1017175A1 (es)
WO (1) WO1997050173A1 (es)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US6487190B1 (en) * 1996-06-27 2002-11-26 Interdigital Technology Corporation Efficient multichannel filtering for CDMA modems
US7929498B2 (en) 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US6885652B1 (en) 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
EP0935189B1 (en) * 1998-02-04 2005-09-07 Texas Instruments Incorporated Reconfigurable co-processor with multiple multiply-accumulate units
EP1039635B1 (en) * 1999-03-20 2007-09-12 Freescale Semiconductor, Inc. Multi channel filtering device and method
KR100585644B1 (ko) * 1999-12-01 2006-06-02 엘지전자 주식회사 저전력 유한충격응답필터
JP3379501B2 (ja) 1999-12-28 2003-02-24 日本電気株式会社 ゲイン可変型ディジタルフィルタ
KR100378592B1 (ko) * 2000-07-31 2003-03-31 한국전자통신연구원 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치
KR100425418B1 (ko) * 2001-09-07 2004-03-30 삼성탈레스 주식회사 룩업 테이블을 이용한 블록 보간 필터 구조
US7185036B1 (en) * 2002-05-03 2007-02-27 Atheros Communications, Inc. Look up table based upsampling and digital filtering
US7876810B2 (en) 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
US7808937B2 (en) 2005-04-07 2010-10-05 Rambus, Inc. Variable interference cancellation technology for CDMA systems
US8761321B2 (en) 2005-04-07 2014-06-24 Iii Holdings 1, Llc Optimal feedback weighting for soft-decision cancellers
US7715508B2 (en) 2005-11-15 2010-05-11 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US8005128B1 (en) 2003-09-23 2011-08-23 Rambus Inc. Methods for estimation and interference cancellation for signal processing
US7263541B2 (en) 2003-01-28 2007-08-28 Agere Systems Inc. Multi-dimensional hybrid and transpose form finite impulse response filters
GB2399962B (en) * 2003-03-27 2005-12-21 Advanced Risc Mach Ltd Data filtering
JP3668780B2 (ja) * 2003-12-09 2005-07-06 独立行政法人産業技術総合研究所 Firフィルタ
US7386581B2 (en) * 2003-12-31 2008-06-10 Stmicroelectronics, Inc. Performance FIR filter
US7366746B2 (en) * 2004-02-12 2008-04-29 Xerox Corporation Finite impulse response filter method and apparatus
US7987222B1 (en) * 2004-04-22 2011-07-26 Altera Corporation Method and apparatus for implementing a multiplier utilizing digital signal processor block memory extension
US7116705B2 (en) * 2004-11-08 2006-10-03 Interdigital Technology Corporation Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US7826516B2 (en) 2005-11-15 2010-11-02 Rambus Inc. Iterative interference canceller for wireless multiple-access systems with multiple receive antennas
US7991088B2 (en) 2005-11-15 2011-08-02 Tommy Guess Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7711075B2 (en) 2005-11-15 2010-05-04 Tensorcomm Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7702048B2 (en) * 2005-11-15 2010-04-20 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US20070110135A1 (en) 2005-11-15 2007-05-17 Tommy Guess Iterative interference cancellation for MIMO-OFDM receivers
US20070112901A1 (en) * 2005-11-15 2007-05-17 Afshin Niktash Configurable digital filter
EP1983656A1 (en) 2007-04-19 2008-10-22 MediaTek Inc. Shared filter design for pilot symbol averaging in rake fingers in WCDMA systems
US8588253B2 (en) 2008-06-26 2013-11-19 Qualcomm Incorporated Methods and apparatuses to reduce context switching during data transmission and reception in a multi-processor device
JP6219631B2 (ja) * 2013-07-29 2017-10-25 学校法人明星学苑 論理演算装置
US9900028B1 (en) * 2017-03-03 2018-02-20 Synaptics Incorporated Decimation filtering in systems having parallel analog-to-digital converter channels

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL180369C (nl) * 1977-04-04 1987-02-02 Philips Nv Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd.
US4425665A (en) 1981-09-24 1984-01-10 Advanced Micro Devices, Inc. FSK Voiceband modem using digital filters
FR2557746B1 (fr) * 1983-12-30 1986-04-11 Thomson Csf Filtre numerique a bande passante et phase variables
JPS6165616A (ja) 1984-09-07 1986-04-04 Nippon Hoso Kyokai <Nhk> 対称形firディジタルフィルタ
US4679164A (en) * 1984-12-17 1987-07-07 The United States Of America As Represented By The Secretary Of The Army Digital high speed programmable convolver
FR2577084B1 (fr) * 1985-02-01 1987-03-20 Trt Telecom Radio Electr Systeme de bancs de filtres d'analyse et de synthese d'un signal
JPS6258502A (ja) * 1985-08-10 1987-03-14 スタンレー電気株式会社 ヘツドランプ用複合反射鏡
JPS62256516A (ja) 1986-04-30 1987-11-09 Matsushita Graphic Commun Syst Inc ベ−スバンド伝送用フイルタ装置
US4862402A (en) 1986-07-24 1989-08-29 North American Philips Corporation Fast multiplierless architecture for general purpose VLSI FIR digital filters with minimized hardware
US4811262A (en) 1986-09-19 1989-03-07 Rockwell International Corporation Distributed arithmetic realization of second-order normal-form digital filter
CA2003977C (en) 1988-12-05 1995-08-01 Shinji Yamaguchi Ethylene-vinyl alcohol copolymer composite fiber and production thereof
IT1227520B (it) * 1988-12-06 1991-04-12 Sgs Thomson Microelectronics Filtro digitale programmabile
JPH02287874A (ja) 1989-04-28 1990-11-27 Toshiba Corp 積和演算装置
US5117385A (en) * 1990-03-16 1992-05-26 International Business Machines Corporation Table lookup multiplier with digital filter
US5140613A (en) 1990-05-25 1992-08-18 Hewlett-Packard Company Baseband modulation system with improved ROM-based digital filter
JPH0435213A (ja) 1990-05-28 1992-02-06 Hitachi Ltd フィルタ回路
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
DE69024213T2 (de) 1990-09-18 1996-07-04 Alcatel Nv Mehrkanaliger Taktfrequenzreduzierer
JPH04222111A (ja) 1990-12-21 1992-08-12 Mitsubishi Electric Corp ディジタルフィルタ
JPH04287593A (ja) 1991-03-18 1992-10-13 Nec Eng Ltd ディジタル映像信号フィルタ回路
US5262974A (en) 1991-10-28 1993-11-16 Trw Inc. Programmable canonic signed digit filter chip
JP2741809B2 (ja) 1991-11-22 1998-04-22 シンワ株式会社 テーププレーヤの早送りおよび巻戻し装置
US5487089A (en) * 1992-02-17 1996-01-23 Matsushita Electric Industrial Co., Ltd. Nyquist filter for digital modulation
US5258940A (en) 1992-03-16 1993-11-02 International Business Machines Corporation Distributed arithmetic digital filter in a partial-response maximum-likelihood disk drive system
US5287299A (en) 1992-05-26 1994-02-15 Monolith Technologies Corporation Method and apparatus for implementing a digital filter employing coefficients expressed as sums of 2 to an integer power
JPH0677767A (ja) 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
US5311459A (en) * 1992-09-17 1994-05-10 Eastman Kodak Company Selectively configurable integrated circuit device for performing multiple digital signal processing functions
JPH06104694A (ja) 1992-09-22 1994-04-15 Sony Corp デジタルフィルタ
US5305349A (en) 1993-04-29 1994-04-19 Ericsson Ge Mobile Communications Inc. Quantized coherent rake receiver
US5414732A (en) 1993-05-17 1995-05-09 Loral Aerospace Corp. Adaptive equalizer and method for operation at high symbol rates
US5379242A (en) * 1993-09-01 1995-01-03 National Semiconductor Corporation ROM filter
US5483549A (en) 1994-03-04 1996-01-09 Stanford Telecommunications, Inc. Receiver having for charge-coupled-device based receiver signal processing
JP2856064B2 (ja) 1994-03-30 1999-02-10 日本電気株式会社 ディジタルフィルタ
ZA955600B (en) 1994-07-13 1996-04-02 Qualcomm Inc System and method for simulating interference received by subscriber units in a spread spectrum communication network
US6487190B1 (en) * 1996-06-27 2002-11-26 Interdigital Technology Corporation Efficient multichannel filtering for CDMA modems
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system

Also Published As

Publication number Publication date
EP1739832A3 (en) 2007-12-26
JP3550598B2 (ja) 2004-08-04
ES2268207T3 (es) 2007-03-16
DE69736444D1 (de) 2006-09-14
EP0908008A1 (en) 1999-04-14
EP1337040B1 (en) 2006-08-02
DE69721991T2 (de) 2004-05-19
HK1059992A1 (en) 2004-07-23
CN1117431C (zh) 2003-08-06
EP1739832A2 (en) 2007-01-03
EP1337040A1 (en) 2003-08-20
DE69721991D1 (de) 2003-06-18
DE908008T1 (de) 1999-10-21
US6907024B2 (en) 2005-06-14
DK0908008T3 (da) 2003-09-15
KR100383266B1 (ko) 2003-08-25
DE69736444T2 (de) 2007-08-02
US20030099284A1 (en) 2003-05-29
ATE240611T1 (de) 2003-05-15
US7631027B2 (en) 2009-12-08
JPH11513213A (ja) 1999-11-09
ATE335304T1 (de) 2006-08-15
CA2434522A1 (en) 1997-12-31
ES2137908T1 (es) 2000-01-01
KR20000022282A (ko) 2000-04-25
CA2259261A1 (en) 1997-12-31
EP0908008B1 (en) 2003-05-14
US20050223049A1 (en) 2005-10-06
WO1997050173A1 (en) 1997-12-31
AU3499697A (en) 1998-01-14
CN1223754A (zh) 1999-07-21
CA2259261C (en) 2003-10-21
US6487190B1 (en) 2002-11-26
HK1017175A1 (en) 1999-11-12

Similar Documents

Publication Publication Date Title
ES2137908T3 (es) Modems de acceso multiple de division de codigo para el filtrado eficaz de canales multiples.
Morrow et al. Bit-to-bit error dependence in slotted DS/SSMA packet systems with random signature sequences
Burr Ramsey numbers involving graphs with long suspended paths
US5563819A (en) Fast high precision discrete-time analog finite impulse response filter
US6567483B1 (en) Matched filter using time-multiplexed precombinations
Baker Extended skolem sequences
JPH09135149A (ja) 広帯域デジタルろ波方法およびこの方法を使用したフィルタ
US5966314A (en) Finite impulse response filter
US6202074B1 (en) Multiplierless digital filtering
US4423488A (en) Digital filter employing PROM for storing positive and negative impulse response values
EP0887728A2 (en) Pseudorandom number sequence generator
US6138132A (en) High speed ROM-based nyquist fir filter
Lefmann et al. Extremal problems for triple systems
Bange et al. Sequentially additive graphs
Stankovic Fourier decision diagrams on finite non-Abelian groups with preprocessing
Cifici et al. An optimal estimation algorithm for multiuser chaotic communications systems
KR100260747B1 (ko) 유한장 임펄스응답 필터 및 그 필터링 방법
US20020097808A1 (en) Digitally-controlled line build-out circuit
SU1192151A1 (ru) Устройство для имитации двоичного канала связи
Golomb Correlation properties of periodic and aperiodic sequences and applications to multi-user systems
SU1198533A1 (ru) Устройство дл моделировани фазового дрожани импульсов кодовой последовательности
Kwatra et al. A Single Chip VLSI Implementation of a QPSK/SQPSK Demodulator for a VSAT Receiver Station
Smith et al. Finite-Dimensional Vector Spaces and Bases
RU97104347A (ru) Генератор возвратных последовательностей чисел
JPH05236028A (ja) ディジタル変調器のベースバンド波形生成回路