JPH09135149A - 広帯域デジタルろ波方法およびこの方法を使用したフィルタ - Google Patents
広帯域デジタルろ波方法およびこの方法を使用したフィルタInfo
- Publication number
- JPH09135149A JPH09135149A JP8276626A JP27662696A JPH09135149A JP H09135149 A JPH09135149 A JP H09135149A JP 8276626 A JP8276626 A JP 8276626A JP 27662696 A JP27662696 A JP 27662696A JP H09135149 A JPH09135149 A JP H09135149A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- data
- coefficient
- frequency
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0273—Polyphase filters
- H03H17/0275—Polyphase filters comprising non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Radar Systems Or Details Thereof (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 入力サンプリング周波数Ｆｅよりも低い出力
サンプリング周波数Ｆｓを有するデジタルろ波方法を提
供する。 【解決手段】 入力信号のデータｘ（ｎ）が入力サンプ
リング周波数Ｆｅでサンプリングされ、フィルタのＱ個
の分岐にそれぞれ連結された、Ｑ個のＦＩＦＯ型メモリ
またはシフトレジスタに分配され格納される段階と、ろ
波係数ｇm（ｐ）が、係数メモリと呼ばれる少なくとも
一つの別のメモリ内に格納される段階と、Ｌにより補間
を行う段階と、続いてＭによるデシメーションが行わ
れ、フィルタの動作周波数が出力周波数Ｆｓ＝Ｌ／Ｍ
Ｆｅ、ただしＬとＭは整数でＬ／Ｍ＜１、に下げられる
段階と、係数ｇm（ｐ）によるデータｘ（ｎ）の乗算が
周波数Ｆｓの頻度で行われる段階とを含むことを特徴と
するデジタルろ波方法。
サンプリング周波数Ｆｓを有するデジタルろ波方法を提
供する。 【解決手段】 入力信号のデータｘ（ｎ）が入力サンプ
リング周波数Ｆｅでサンプリングされ、フィルタのＱ個
の分岐にそれぞれ連結された、Ｑ個のＦＩＦＯ型メモリ
またはシフトレジスタに分配され格納される段階と、ろ
波係数ｇm（ｐ）が、係数メモリと呼ばれる少なくとも
一つの別のメモリ内に格納される段階と、Ｌにより補間
を行う段階と、続いてＭによるデシメーションが行わ
れ、フィルタの動作周波数が出力周波数Ｆｓ＝Ｌ／Ｍ
Ｆｅ、ただしＬとＭは整数でＬ／Ｍ＜１、に下げられる
段階と、係数ｇm（ｐ）によるデータｘ（ｎ）の乗算が
周波数Ｆｓの頻度で行われる段階とを含むことを特徴と
するデジタルろ波方法。
Description
【０００１】
【発明の属する技術分野】本発明の分野は信号のデジタ
ル処理、より詳細にはデジタル符号化信号のデジタルろ
波の分野である。より詳細には本発明は、数百ＭＨｚま
での高速および／または広帯域信号ろ波技術を対象と
し、このろ波技術を使用する回路のアーキテクチャおよ
びＡＳＩＣ回路へのこのアーキテクチャの導入を提案す
る。
ル処理、より詳細にはデジタル符号化信号のデジタルろ
波の分野である。より詳細には本発明は、数百ＭＨｚま
での高速および／または広帯域信号ろ波技術を対象と
し、このろ波技術を使用する回路のアーキテクチャおよ
びＡＳＩＣ回路へのこのアーキテクチャの導入を提案す
る。
【０００２】
【従来の技術】高速および／または広帯域信号のデジタ
ル処理により、例えばノイズのあるチャネルにおいて無
線伝送される多量の情報の抽出、または電気通信の応用
分野において周波数分割多重化（ＦＤＭ）信号の分離
（デマルチプレックス）が可能である。本発明のデジタ
ルろ波技術は、例えば開口合成レーダ、ドップラーレー
ダなどレーダ信号の受信システムにおいても、さらには
レーダ信号の抽出にも応用される。
ル処理により、例えばノイズのあるチャネルにおいて無
線伝送される多量の情報の抽出、または電気通信の応用
分野において周波数分割多重化（ＦＤＭ）信号の分離
（デマルチプレックス）が可能である。本発明のデジタ
ルろ波技術は、例えば開口合成レーダ、ドップラーレー
ダなどレーダ信号の受信システムにおいても、さらには
レーダ信号の抽出にも応用される。
【０００３】信号のデジタル化技術およびそのデジタル
処理により、これらを使用するシステムの柔軟性をきわ
めて高くすることができる。一方、このようなシステム
の限界は、データ処理の最大クロック周波数が入力デー
タのサンプリング周波数Ｆｅに結び付いていることであ
る。
処理により、これらを使用するシステムの柔軟性をきわ
めて高くすることができる。一方、このようなシステム
の限界は、データ処理の最大クロック周波数が入力デー
タのサンプリング周波数Ｆｅに結び付いていることであ
る。
【０００４】既知のシステムにおいては、サンプリング
周波数を増加させることは可能であるが、同時に、使用
する構成部品の技術の現行水準によって決まる限度ま
で、システムの大きさ、消費電力、複雑さ、およびコス
トも増加する。この限界は、現行の技術および既知のア
ーキテクチャを使用する場合には打破することができな
いように思われる。
周波数を増加させることは可能であるが、同時に、使用
する構成部品の技術の現行水準によって決まる限度ま
で、システムの大きさ、消費電力、複雑さ、およびコス
トも増加する。この限界は、現行の技術および既知のア
ーキテクチャを使用する場合には打破することができな
いように思われる。
【０００５】本発明の目的は、既知のデジタルろ波シス
テムによって課せられる現行の性能限界、特に最高処理
レートに関する限界を打破することである。
テムによって課せられる現行の性能限界、特に最高処理
レートに関する限界を打破することである。
【０００６】先行技術により、幾つものデジタルフィル
タアーキテクチャが知られている。既知のシステムの概
要を考察することは、本発明の原理および長所をより良
く理解する上で有効であろう。
タアーキテクチャが知られている。既知のシステムの概
要を考察することは、本発明の原理および長所をより良
く理解する上で有効であろう。
【０００７】図１はデジタルフィルタの従来の構造を示
すが、図によれば、入力信号ｘ（ｎ）はサンプリング周
波数Ｆｅでサンプリングされ、下式の係数ｈ（ｎ）を供
給するサンプリングされたインパルス応答によって特徴
付けられるフィルタ１の入力部Ｉに供給され、ろ波され
た信号ｙ（ｎ）は、同じ周波数Ｆｅでサンプリングされ
るフィルタ１の出力部Ｏに供給される。
すが、図によれば、入力信号ｘ（ｎ）はサンプリング周
波数Ｆｅでサンプリングされ、下式の係数ｈ（ｎ）を供
給するサンプリングされたインパルス応答によって特徴
付けられるフィルタ１の入力部Ｉに供給され、ろ波され
た信号ｙ（ｎ）は、同じ周波数Ｆｅでサンプリングされ
るフィルタ１の出力部Ｏに供給される。
【０００８】
【数１】
【０００９】上式中、ｎはクロック周期の増分を表し整
数の値をもつ。この値に、サンプリング周波数Ｆｅに反
比例するクロックサイクルの長さが乗じられる。
数の値をもつ。この値に、サンプリング周波数Ｆｅに反
比例するクロックサイクルの長さが乗じられる。
【００１０】デジタルろ波の一応用例は、出力サンプリ
ング周波数Ｆｓをシャノン周波数に可能な限り近い値に
減少させること、すなわちＢを信号帯域とするときＦｓ
≒Ｂとすることから成る。この技術は、例えばＦｅ＞Ｂ
のように、入力サンプリング帯域に比べて狭帯域の信号
（Ｂ）にろ波を適用する場合に有利である。入力信号と
出力信号の間のこのサンプリング周波数比は、より一般
的には、以下の関係式で表すことができる。
ング周波数Ｆｓをシャノン周波数に可能な限り近い値に
減少させること、すなわちＢを信号帯域とするときＦｓ
≒Ｂとすることから成る。この技術は、例えばＦｅ＞Ｂ
のように、入力サンプリング帯域に比べて狭帯域の信号
（Ｂ）にろ波を適用する場合に有利である。入力信号と
出力信号の間のこのサンプリング周波数比は、より一般
的には、以下の関係式で表すことができる。
【００１１】Ｆｓ＝（Ｌ／Ｍ）Ｆｅ、ただしＬとＭは整
数でＬ／Ｍ＜１ この種類の処理に通常使用される技術は、図２に示すよ
うに、補間操作３とそれに続くデシメーション（decima
tion）操作２とを組み合わせたものである。入力信号は
まず補間（３）され、周波数Ｌ＊Ｆｅでろ波され、次い
で、出力側Ｏで出力サンプリング周波数Ｆｓのレートで
ろ波済みデータｙ（ｍ）を得るためＭによってデシメー
ション（２）される。この方法は、特にサンプリング周
波数Ｆｅが高い場合、あるいはＬの値が大きく、処理レ
ートが大きく増加するときには実施することが困難であ
る。
数でＬ／Ｍ＜１ この種類の処理に通常使用される技術は、図２に示すよ
うに、補間操作３とそれに続くデシメーション（decima
tion）操作２とを組み合わせたものである。入力信号は
まず補間（３）され、周波数Ｌ＊Ｆｅでろ波され、次い
で、出力側Ｏで出力サンプリング周波数Ｆｓのレートで
ろ波済みデータｙ（ｍ）を得るためＭによってデシメー
ション（２）される。この方法は、特にサンプリング周
波数Ｆｅが高い場合、あるいはＬの値が大きく、処理レ
ートが大きく増加するときには実施することが困難であ
る。
【００１２】このシステムの既知の改善は、補間／ろ波
機能を実施するために、多相フィルタ構造を使用するこ
とによって得られ、それにより、入力サンプリング周波
数Ｆｅでろ波操作を行うことが可能である。このような
構造を図３に示す。各入力データｘ（ｎ）について、多
相ネットワークのＬ個の分岐［ｐ0（ｎ）、ｐ
1（ｎ）、．．．、ｐl-1（ｎ）］のそれぞれがＬ個の分
岐のＬ個の出力の一つの発生に寄与し、従って各分岐は
入力サンプリング周波数Ｆｅで動作する。補間周波数Ｌ
＊Ｆｅは、Ｌ個の分岐上のろ波後のデータの出力多重化
のレベルでのみ作用する。従って各分岐は、フィルタｈ
（ｎ）のＬによってデシメーションされたバージョンに
対応するサブフィルタｐρ（ｎ）、ρ＝０、１、
２、．．．、Ｌ−１である。各サブフィルタは、フィル
タｈ（ｎ）のＮ／Ｌ個の係数の全体で構成される。
機能を実施するために、多相フィルタ構造を使用するこ
とによって得られ、それにより、入力サンプリング周波
数Ｆｅでろ波操作を行うことが可能である。このような
構造を図３に示す。各入力データｘ（ｎ）について、多
相ネットワークのＬ個の分岐［ｐ0（ｎ）、ｐ
1（ｎ）、．．．、ｐl-1（ｎ）］のそれぞれがＬ個の分
岐のＬ個の出力の一つの発生に寄与し、従って各分岐は
入力サンプリング周波数Ｆｅで動作する。補間周波数Ｌ
＊Ｆｅは、Ｌ個の分岐上のろ波後のデータの出力多重化
のレベルでのみ作用する。従って各分岐は、フィルタｈ
（ｎ）のＬによってデシメーションされたバージョンに
対応するサブフィルタｐρ（ｎ）、ρ＝０、１、
２、．．．、Ｌ−１である。各サブフィルタは、フィル
タｈ（ｎ）のＮ／Ｌ個の係数の全体で構成される。
【００１３】図３を参照して説明した構造の主な欠点
は、その構造では動作周波数が入力サンプリング周波数
Ｆｅであって、データの多重化が補間周波数Ｌ＊Ｆｅで
動作するＬ個のグローバルフィルタ段またはサブフィル
タ［ｐ0（ｎ）、ｐ1（ｎ）、．．．、ｐl-1（ｎ）］の
設置が必要とされることである。また、この構造により
多数のサンプルｙ（ｉ）が計算され送出されるが、Ｍ
（２）によるデシメーションの後は出力側で保持されな
い。出力側Ｏで保持されたデータｙ（ｍ）はクロック周
波数Ｆｓ＝（Ｌ／Ｍ）Ｆｅで出力される。
は、その構造では動作周波数が入力サンプリング周波数
Ｆｅであって、データの多重化が補間周波数Ｌ＊Ｆｅで
動作するＬ個のグローバルフィルタ段またはサブフィル
タ［ｐ0（ｎ）、ｐ1（ｎ）、．．．、ｐl-1（ｎ）］の
設置が必要とされることである。また、この構造により
多数のサンプルｙ（ｉ）が計算され送出されるが、Ｍ
（２）によるデシメーションの後は出力側で保持されな
い。出力側Ｏで保持されたデータｙ（ｍ）はクロック周
波数Ｆｓ＝（Ｌ／Ｍ）Ｆｅで出力される。
【００１４】図３のシステムの別の改善は、出力側で保
持されるサンプルすなわち有効サンプルｙ（ｍ）のみを
計算することから成る。その場合、フィルタの動作周波
数は、出力サンプリング周波数Ｆｓ（Ｆｓ＝（Ｌ／Ｍ）
Ｆｅ）となるが、これは処理のレベルで変更が必要とな
る。従って、特に従来の構造と等価な構造を得るため、
入力サンプルｘ（ｎ）を再度サンプリングし、フィルタ
の係数を異なる方法で管理する必要がある。図４にこの
ようなシステムを示す。
持されるサンプルすなわち有効サンプルｙ（ｍ）のみを
計算することから成る。その場合、フィルタの動作周波
数は、出力サンプリング周波数Ｆｓ（Ｆｓ＝（Ｌ／Ｍ）
Ｆｅ）となるが、これは処理のレベルで変更が必要とな
る。従って、特に従来の構造と等価な構造を得るため、
入力サンプルｘ（ｎ）を再度サンプリングし、フィルタ
の係数を異なる方法で管理する必要がある。図４にこの
ようなシステムを示す。
【００１５】フィルタの構造はＱ個の物理段を含み、シ
フトレジスタを介して入力データｘ（ｎ）を全段に分配
し、ろ波信号ｙ（ｍ）を出力Ｏで再現するためにＱ段の
加算を行う。反対に、各段の入力部にもたらされる入力
データｘ（ｎ）は、出力周波数Ｆｓのレートで起動され
るスイッチｓ（０）、ｓ（１）、Ｓ（Ｑ−１）のネット
ワークを介して選択される。選択されたサンプルは、次
にフィルタの係数で乗算される。
フトレジスタを介して入力データｘ（ｎ）を全段に分配
し、ろ波信号ｙ（ｍ）を出力Ｏで再現するためにＱ段の
加算を行う。反対に、各段の入力部にもたらされる入力
データｘ（ｎ）は、出力周波数Ｆｓのレートで起動され
るスイッチｓ（０）、ｓ（１）、Ｓ（Ｑ−１）のネット
ワークを介して選択される。選択されたサンプルは、次
にフィルタの係数で乗算される。
【００１６】Ｌ／Ｍにおける補間比を考慮に入れるた
め、フィルタの各段に対し適用される係数の値は時間と
ともに変化する。このようなアーキテクチャが動作する
ためには、フィルタｈ（ｎ）の係数の数Ｎを補間比Ｌの
倍数として、すなわちＮ＝Ｑ＊Ｌと選択しなければなら
ない。得られる構造は、係数が時間とともに変化するフ
ィルタ構造ＦＩＲである。時間中、フィルタの各段に適
用される係数は、
め、フィルタの各段に対し適用される係数の値は時間と
ともに変化する。このようなアーキテクチャが動作する
ためには、フィルタｈ（ｎ）の係数の数Ｎを補間比Ｌの
倍数として、すなわちＮ＝Ｑ＊Ｌと選択しなければなら
ない。得られる構造は、係数が時間とともに変化するフ
ィルタ構造ＦＩＲである。時間中、フィルタの各段に適
用される係数は、
【００１７】
【数２】
【００１８】であり、各段に適用されるデータはそれぞ
れ、
れ、
【００１９】
【数３】
【００２０】、ただし
【００２１】
【数４】
【００２２】となる。
【００２３】従って出力サンプルｙ（ｍ）は、次の関係
式で与えられる。
式で与えられる。
【００２４】
【数５】
【００２５】、ただし
【００２６】
【数６】
【００２７】この関係式は、ｙ（ｍ）がｎ＝Ｗから、す
なわち
なわち
【００２８】
【数７】
【００２９】から始まるＱ個のサンプルｘ（ｎ）のシー
ケンスの重み付きの和であることを示している。フィル
タの係数の集合ｇｍは時間ｐとともに変化する。すなわ
ち
ケンスの重み付きの和であることを示している。フィル
タの係数の集合ｇｍは時間ｐとともに変化する。すなわ
ち
【００３０】
【数８】
【００３１】上式で記号
【００３２】
【数９】
【００３３】はモジュロ演算を示す。
【００３４】しかしながらこの方法は、デジタルサンプ
ル／ホールドを使用すること、ならびに、サンプリング
周波数ＦｅとＦｓの間の非同期性およびフィルタの種々
の分岐上の周波数Ｆｅのクロック周波数に応じた入力デ
ータｘ（ｎ）の循環を管理する必要があることに関わる
大きな欠点を有する。
ル／ホールドを使用すること、ならびに、サンプリング
周波数ＦｅとＦｓの間の非同期性およびフィルタの種々
の分岐上の周波数Ｆｅのクロック周波数に応じた入力デ
ータｘ（ｎ）の循環を管理する必要があることに関わる
大きな欠点を有する。
【００３５】実際、フィルタがプログラム可能である場
合、基準周波数Ｆｅの厳密な約数値であるクロックＦｓ
を合成することは難しく、不可能なことすらある。ま
た、入力データを再サンプリングすることが必要となっ
た場合、結果として処理を誤らせる可能のあるクロック
間のずれを防止するため、ＦｅとＦｓの間で位相を完全
に一致させることが重要である。
合、基準周波数Ｆｅの厳密な約数値であるクロックＦｓ
を合成することは難しく、不可能なことすらある。ま
た、入力データを再サンプリングすることが必要となっ
た場合、結果として処理を誤らせる可能のあるクロック
間のずれを防止するため、ＦｅとＦｓの間で位相を完全
に一致させることが重要である。
【００３６】さらに、入力サンプリング周波数Ｆｅが高
い場合、フィルタの種々の分岐の間でデータを循環させ
るためには、高速技術が必要となるが、常に帯域の処理
が可能になるとは限らない。これら新しい改良では、当
然のことながら、コストが高くなりより複雑になり、パ
フォーマンスの信頼性はあらかじめ得ることはできな
い。また、フィルタのＱ個の分岐の間での入力データの
循環にはＱサイクルのクロックＦｅ、言い替えれば（Ｎ
／Ｍ）サイクルのクロックＦｓが必要である。
い場合、フィルタの種々の分岐の間でデータを循環させ
るためには、高速技術が必要となるが、常に帯域の処理
が可能になるとは限らない。これら新しい改良では、当
然のことながら、コストが高くなりより複雑になり、パ
フォーマンスの信頼性はあらかじめ得ることはできな
い。また、フィルタのＱ個の分岐の間での入力データの
循環にはＱサイクルのクロックＦｅ、言い替えれば（Ｎ
／Ｍ）サイクルのクロックＦｓが必要である。
【００３７】
【発明が解決しようとする課題】本発明の一つの目的
は、デシメーション後出力部で保持されない積を発生さ
せなくとも、またデジタルサンプル／ホールドを使用し
なくとも入力サンプリング周波数Ｆｅより低い周波数Ｆ
ｓで動作することができるデジタルろ波方法である。
は、デシメーション後出力部で保持されない積を発生さ
せなくとも、またデジタルサンプル／ホールドを使用し
なくとも入力サンプリング周波数Ｆｅより低い周波数Ｆ
ｓで動作することができるデジタルろ波方法である。
【００３８】本発明の別の目的は、入力サンプリング周
波数Ｆｅとは異なる処理周波数および出力サンプリング
周波数Ｆｓを有し、これら周波数の比Ｆｓ／Ｆｅを任意
とすることができるデジタルろ波方法を提供することで
ある。
波数Ｆｅとは異なる処理周波数および出力サンプリング
周波数Ｆｓを有し、これら周波数の比Ｆｓ／Ｆｅを任意
とすることができるデジタルろ波方法を提供することで
ある。
【００３９】本発明の別の目的は、これら周波数の時間
比を任意に、したがって非同期とすることができるデジ
タルろ波方法である。
比を任意に、したがって非同期とすることができるデジ
タルろ波方法である。
【００４０】本発明の別の目的は、フィルタの種々の分
岐の間でデータの循環を行わずに、入力サンプリング周
波数Ｆｅよりも低い出力サンプリング周波数Ｆｓを有す
るデジタルろ波方法を提供することである。本発明によ
れば、特に各入力データはフィルタの唯一つの分岐に供
給される。
岐の間でデータの循環を行わずに、入力サンプリング周
波数Ｆｅよりも低い出力サンプリング周波数Ｆｓを有す
るデジタルろ波方法を提供することである。本発明によ
れば、特に各入力データはフィルタの唯一つの分岐に供
給される。
【００４１】
【課題を解決するための手段】本発明は、これらの目的
のため、 − 入力信号のデータｘ（ｎ）が入力サンプリング周波
数Ｆｅでサンプリングされ、フィルタのＱ個の分岐にそ
れぞれ結合された、Ｑ個のＦＩＦＯ型メモリまたはシフ
トレジスタに分配され格納される段階と、 − ろ波係数ｇm（ｐ）が、係数メモリと呼ばれる少な
くとも一つの別のメモリ内に格納される段階と、 − 各分岐上でＬにより補間を行う段階と、 − 係数ｇm（ｐ）によるデータｘ（ｎ）の乗算が周波
数Ｆｓのレートで行われる段階と、 − 続いてＭによるデシメーションが行われ、フィルタ
の動作周波数が出力周波数Ｆｓ＝（Ｌ／Ｍ）Ｆｅ、ただ
しＬとＭは整数でＬ／Ｍ＜１、に下げられる段階とを含
む。
のため、 − 入力信号のデータｘ（ｎ）が入力サンプリング周波
数Ｆｅでサンプリングされ、フィルタのＱ個の分岐にそ
れぞれ結合された、Ｑ個のＦＩＦＯ型メモリまたはシフ
トレジスタに分配され格納される段階と、 − ろ波係数ｇm（ｐ）が、係数メモリと呼ばれる少な
くとも一つの別のメモリ内に格納される段階と、 − 各分岐上でＬにより補間を行う段階と、 − 係数ｇm（ｐ）によるデータｘ（ｎ）の乗算が周波
数Ｆｓのレートで行われる段階と、 − 続いてＭによるデシメーションが行われ、フィルタ
の動作周波数が出力周波数Ｆｓ＝（Ｌ／Ｍ）Ｆｅ、ただ
しＬとＭは整数でＬ／Ｍ＜１、に下げられる段階とを含
む。
【００４２】本発明の重要な特徴によれば、各分岐上の
データｘ（ｎ）は、複数≒Ｆｅ／Ｑの乗算の間存在し、
各分岐上での係数の回転は、各クロック周期毎に前記係
数メモリにおけるアドレスの増分により得られる。
データｘ（ｎ）は、複数≒Ｆｅ／Ｑの乗算の間存在し、
各分岐上での係数の回転は、各クロック周期毎に前記係
数メモリにおけるアドレスの増分により得られる。
【００４３】一変形例によれば本発明による方法は、前
記に列記した原理に従って動作する複数のフィルタを含
み、並列なフィルタ間で同期的順序をもつ並列アーキテ
クチャで使用することができる。
記に列記した原理に従って動作する複数のフィルタを含
み、並列なフィルタ間で同期的順序をもつ並列アーキテ
クチャで使用することができる。
【００４４】別の変形例によれば、前記のいずれか一つ
による複数の並列フィルタをカスケード接続することが
できる。
による複数の並列フィルタをカスケード接続することが
できる。
【００４５】本発明は、本発明による方法を実施する回
路アーキテクチャも提供する。
路アーキテクチャも提供する。
【００４６】本発明の他の特徴および長所は、添付の図
面を用いて行ういくつかの実施例について以下の詳細な
説明を読むことにより明らかになろう。
面を用いて行ういくつかの実施例について以下の詳細な
説明を読むことにより明らかになろう。
【００４７】
【発明の実施の形態】本発明またはその主な変形による
いくつかの実施の非限定的な例として示した図全てにお
いて、同一の参照番号は同一の要素を示すが、わかりや
すくするため必ずしも一定の縮尺にはなっていない。
いくつかの実施の非限定的な例として示した図全てにお
いて、同一の参照番号は同一の要素を示すが、わかりや
すくするため必ずしも一定の縮尺にはなっていない。
【００４８】図５は、クロック周波数が変化し、分岐に
よってデータが分配され、係数が循環される、本発明に
よるフィルタの略図を示すブロック線図である。この図
は本発明による方法を理解する助けとなるであろう。
よってデータが分配され、係数が循環される、本発明に
よるフィルタの略図を示すブロック線図である。この図
は本発明による方法を理解する助けとなるであろう。
【００４９】サンプリングされたデータｘ（ｎ）は入力
サンプリングレートＦｅでフィルタの入力部Ｉに到達
し、データが到達するのに応じてデマルチプレクサまた
はスイッチＳにより、フィルタのＱ個の分岐に分配さ
れ、そこでデータはＦＩＦＯ型のバッファメモリまたは
シフトレジスタＭＢ（０）、ＭＢ（１）、．．．、ＭＢ
（Ｑ−１）内に格納される。
サンプリングレートＦｅでフィルタの入力部Ｉに到達
し、データが到達するのに応じてデマルチプレクサまた
はスイッチＳにより、フィルタのＱ個の分岐に分配さ
れ、そこでデータはＦＩＦＯ型のバッファメモリまたは
シフトレジスタＭＢ（０）、ＭＢ（１）、．．．、ＭＢ
（Ｑ−１）内に格納される。
【００５０】第二の場合、各分岐に連結されたレジスタ
にメモリを必ず結合しなければならない。
にメモリを必ず結合しなければならない。
【００５１】ろ波係数ｇ’（０）、ｇ’
（１）、．．．、ｇ’（Ｑ−１）は、個別のメモリでも
充分に大きなメモリ内の単なる記憶域でもよい係数メモ
リＭＣ（１）、ＭＣ（２）、．．．、ＭＣ（Ｑ−１）内
に格納される。
（１）、．．．、ｇ’（Ｑ−１）は、個別のメモリでも
充分に大きなメモリ内の単なる記憶域でもよい係数メモ
リＭＣ（１）、ＭＣ（２）、．．．、ＭＣ（Ｑ−１）内
に格納される。
【００５２】乗算は（Ｌ／Ｍ）Ｆｅのクロック周波数で
行われ、このクロックの各期間毎にフィルタの係数が係
数メモリの再アドレシングにより変更される。反対に、
入力データは準安定で、クロック周期Ｆｅ／Ｑの間中、
フィルタの同一の分岐上に存在したままの状態を保つ。
あるデータについて必要な乗算が全て行われてしまう
と、
行われ、このクロックの各期間毎にフィルタの係数が係
数メモリの再アドレシングにより変更される。反対に、
入力データは準安定で、クロック周期Ｆｅ／Ｑの間中、
フィルタの同一の分岐上に存在したままの状態を保つ。
あるデータについて必要な乗算が全て行われてしまう
と、
【００５３】
【数１０】
【００５４】の時間後、入力データが更新される。フィ
ルタの分岐に対するこのデータの疑似安定性は、分岐毎
に一組の係数が循環されることにより補完される。
ルタの分岐に対するこのデータの疑似安定性は、分岐毎
に一組の係数が循環されることにより補完される。
【００５５】所与の時間に乗算するのにどの係数および
どのデータがアドレスされるのかを知ることができる法
則を与えることが可能である。表記Ｎ＝Ｑ・Ｌを使用す
る場合、すなわちフィルタｈ（ｎ）の係数の数Ｎが補間
比Ｌの倍数である場合、あるデータをフィルタの唯一つ
の分岐に関連付けるということは結局、同一のデータｘ
（ｎ）がＮ／Ｍ回作用する処理を導入することになる
（実際、これはＮ／Ｍを囲む整数の一つである）。反対
に、データｘ（ｎ）に適用される各係数の値は、各クロ
ックサイクルＦｓ毎に変化する。
どのデータがアドレスされるのかを知ることができる法
則を与えることが可能である。表記Ｎ＝Ｑ・Ｌを使用す
る場合、すなわちフィルタｈ（ｎ）の係数の数Ｎが補間
比Ｌの倍数である場合、あるデータをフィルタの唯一つ
の分岐に関連付けるということは結局、同一のデータｘ
（ｎ）がＮ／Ｍ回作用する処理を導入することになる
（実際、これはＮ／Ｍを囲む整数の一つである）。反対
に、データｘ（ｎ）に適用される各係数の値は、各クロ
ックサイクルＦｓ毎に変化する。
【００５６】同一の分岐上では、各クロックサイクルＦ
ｓに適用される係数の指数は次式を用いて計算すること
ができる。
ｓに適用される係数の指数は次式を用いて計算すること
ができる。
【００５７】
【数１１】
【００５８】ある分岐から別の分岐に移る毎に、ある所
与の時点ｎで適用される指数はＬだけ減分される。
与の時点ｎで適用される指数はＬだけ減分される。
【００５９】
【数１２】
【００６０】上記関係式を使用すると、同一の分岐上の
指数のシーケンスはＬおよびＭの値の如何にかかわらず
最終的長さを有すること、およびこの長さがＮ以下であ
ることが証明される。このことは、係数の指数の計算に
おいてＮの値を超過する毎に新しいデータｘ（ｎ）が適
用されることを意味し、そのことは、データｘ（ｎ＋
Ｑ）にフィルタｈ（ｎ）の新しい係数ｇmの部分集合が
適用されることに対応する。
指数のシーケンスはＬおよびＭの値の如何にかかわらず
最終的長さを有すること、およびこの長さがＮ以下であ
ることが証明される。このことは、係数の指数の計算に
おいてＮの値を超過する毎に新しいデータｘ（ｎ）が適
用されることを意味し、そのことは、データｘ（ｎ＋
Ｑ）にフィルタｈ（ｎ）の新しい係数ｇmの部分集合が
適用されることに対応する。
【００６１】本発明による方法は特に以下の二つの大き
な長所を有する。
な長所を有する。
【００６２】１）− 入力サンプリングクロックＦｅと
出力サンプリングクロックＦｓとが完全に独立している ２）− フィルタの種々の分岐間でデータの循環がない 各入力データはその到達に応じてフィルタの唯一つの分
岐に適用される。フィルタの各分岐に結合されたＦＩＦ
Ｏメモリまたはシフトレジスタにより、フィルタを、先
行技術によるフィルタ内で存在していた入力サンプリン
グクロックＦｅと出力サンプリングクロックＦｓの間の
同期性という拘束から解放することが可能になる。入力
データｘ（ｎ）の考慮および処理のためのデータの選択
は、フィルタ自身によって管理される。処理周波数およ
びフィルタの内部操作のクロックの周波数は出力周波数
Ｆｓである。
出力サンプリングクロックＦｓとが完全に独立している ２）− フィルタの種々の分岐間でデータの循環がない 各入力データはその到達に応じてフィルタの唯一つの分
岐に適用される。フィルタの各分岐に結合されたＦＩＦ
Ｏメモリまたはシフトレジスタにより、フィルタを、先
行技術によるフィルタ内で存在していた入力サンプリン
グクロックＦｅと出力サンプリングクロックＦｓの間の
同期性という拘束から解放することが可能になる。入力
データｘ（ｎ）の考慮および処理のためのデータの選択
は、フィルタ自身によって管理される。処理周波数およ
びフィルタの内部操作のクロックの周波数は出力周波数
Ｆｓである。
【００６３】図６は、サンプリングレートを３／５の比
率に下げ、Ｑ＝４つの分岐、かつＮ＝１２個の係数とす
る、本発明によるろ波処理の原理の例の略図を示す図で
あり、この図により、図５を参照して行った説明をより
良く理解することが可能である。同一のデータの平均使
用時間はＮ／Ｍ＝１２／５、すなわちＦｓの２〜３周期
である。
率に下げ、Ｑ＝４つの分岐、かつＮ＝１２個の係数とす
る、本発明によるろ波処理の原理の例の略図を示す図で
あり、この図により、図５を参照して行った説明をより
良く理解することが可能である。同一のデータの平均使
用時間はＮ／Ｍ＝１２／５、すなわちＦｓの２〜３周期
である。
【００６４】この図６には、本発明の方法によるデジタ
ルフィルタの動作時に実行される種々の操作の時間的関
係を示す一組のタイミングチャート例の例が示してあ
る。一番上の第一タイミングチャートに、入力サンプリ
ング周波数Ｆｅでの一連のクロックパルスが見える。各
クロックパルスで入力データｘ（ｎ）がサンプリングさ
れ、フィルタのＱ個の分岐のうちの一つに分配され、そ
こでデータはバッファメモリまたはシフトレジスタＭＢ
（０）、．．．、ＭＢ（Ｑ−１）に格納される。
ルフィルタの動作時に実行される種々の操作の時間的関
係を示す一組のタイミングチャート例の例が示してあ
る。一番上の第一タイミングチャートに、入力サンプリ
ング周波数Ｆｅでの一連のクロックパルスが見える。各
クロックパルスで入力データｘ（ｎ）がサンプリングさ
れ、フィルタのＱ個の分岐のうちの一つに分配され、そ
こでデータはバッファメモリまたはシフトレジスタＭＢ
（０）、．．．、ＭＢ（Ｑ−１）に格納される。
【００６５】データはＦｅ／Ｑの期間、分岐上で使用可
能な状態に留まる。このことは、Ｑ＝４つの分岐に関す
る第二のタイミングチャートに示されている。第一デー
タｘ（０）は第一分岐上にＦｅ／Ｑ＝Ｆｅ／４の間留ま
る。Ｑ＝４クロック期間Ｆｅ後、シフトレジスタＭＢ
（０）により次のデータｘ（４）が第一分岐上で使用可
能になり、４クロック期間分その状態が保たれ、以下同
様である。他のＱ−１＝フィルタの三つの分岐上にはｘ
（０）からｘ（４）までのデータが分配済みであり、そ
こでは同様のタイミングチャートによりデータの連続使
用が決定される。
能な状態に留まる。このことは、Ｑ＝４つの分岐に関す
る第二のタイミングチャートに示されている。第一デー
タｘ（０）は第一分岐上にＦｅ／Ｑ＝Ｆｅ／４の間留ま
る。Ｑ＝４クロック期間Ｆｅ後、シフトレジスタＭＢ
（０）により次のデータｘ（４）が第一分岐上で使用可
能になり、４クロック期間分その状態が保たれ、以下同
様である。他のＱ−１＝フィルタの三つの分岐上にはｘ
（０）からｘ（４）までのデータが分配済みであり、そ
こでは同様のタイミングチャートによりデータの連続使
用が決定される。
【００６６】次のタイミングチャートは、Ｆｅに対し３
／５の比で減少した出力周波数Ｆｓを示す。以降のタイ
ミングチャートに示すように、この出力周波数Ｆｓにお
いて、フィルタの乗算が全て行われる。
／５の比で減少した出力周波数Ｆｓを示す。以降のタイ
ミングチャートに示すように、この出力周波数Ｆｓにお
いて、フィルタの乗算が全て行われる。
【００６７】次の４つのタイミングチャートは、ある時
点ｎにおいて係数ｈ（ｎ）と入力データｘ（ｎ）とが同
時に存在することによって示してある、フィルタの４つ
の分岐Ｂ１、Ｂ２、Ｂ３、Ｂ４上の乗算の推移を示す。
例えば第一分岐Ｂ１上では、係数メモリのアドレシング
により、出力周波数Ｆｓのクロック周波数で係数ｈ
（０）、ｈ（５）、ｈ（１０）、ｈ（３）、．．．が連
続して供給されることがわかる。第一データｘ（０）
は、入力周波数Ｆｅの４クロック期間残り、これは最初
の３つの乗算、すなわちｈ（０）、ｈ（５）、ｈ（１
０）に相当する。第二データｘ（１）は、入力周波数Ｆ
ｅの４クロック期間使用可能であり、これは出力周波数
での次の２つの乗算、すなわちｈ（３）、ｈ（８）に相
当する。
点ｎにおいて係数ｈ（ｎ）と入力データｘ（ｎ）とが同
時に存在することによって示してある、フィルタの４つ
の分岐Ｂ１、Ｂ２、Ｂ３、Ｂ４上の乗算の推移を示す。
例えば第一分岐Ｂ１上では、係数メモリのアドレシング
により、出力周波数Ｆｓのクロック周波数で係数ｈ
（０）、ｈ（５）、ｈ（１０）、ｈ（３）、．．．が連
続して供給されることがわかる。第一データｘ（０）
は、入力周波数Ｆｅの４クロック期間残り、これは最初
の３つの乗算、すなわちｈ（０）、ｈ（５）、ｈ（１
０）に相当する。第二データｘ（１）は、入力周波数Ｆ
ｅの４クロック期間使用可能であり、これは出力周波数
での次の２つの乗算、すなわちｈ（３）、ｈ（８）に相
当する。
【００６８】これらタイミングチャート上では、入力周
波数Ｆｅのレートでのフィルタの分岐上への入力データ
の分配、出力周波数Ｆｓのレートでの係数の循環、シフ
トレジスタ内でのデータのシフト、出力周波数Ｆｓのレ
ートでの乗算、および出力周波数Ｆｓのレートで供給さ
れるろ波出力データｙ（０）、ｙ（１）、ｙ（２）につ
いて上記に列記した法則を視覚的に示してある。
波数Ｆｅのレートでのフィルタの分岐上への入力データ
の分配、出力周波数Ｆｓのレートでの係数の循環、シフ
トレジスタ内でのデータのシフト、出力周波数Ｆｓのレ
ートでの乗算、および出力周波数Ｆｓのレートで供給さ
れるろ波出力データｙ（０）、ｙ（１）、ｙ（２）につ
いて上記に列記した法則を視覚的に示してある。
【００６９】図７は、それぞれ４つの分岐でカスケード
接続された２つのフィルタＦ１、Ｆ２を含む、本発明に
よる集積回路の例を示す略平面図である。図示する回路
は、ＣＭＯＳ技術により３００００ゲートのＡＳＩＣ回
路上で実現され、４つずつカスケード接続および並列接
続できるよう設計されたものである。この回路を並列接
続することにより、例えば、２５０ＭＨｚの周波数でサ
ンプリングされる７０ＭＨｚ帯域信号を処理することが
できる。
接続された２つのフィルタＦ１、Ｆ２を含む、本発明に
よる集積回路の例を示す略平面図である。図示する回路
は、ＣＭＯＳ技術により３００００ゲートのＡＳＩＣ回
路上で実現され、４つずつカスケード接続および並列接
続できるよう設計されたものである。この回路を並列接
続することにより、例えば、２５０ＭＨｚの周波数でサ
ンプリングされる７０ＭＨｚ帯域信号を処理することが
できる。
【００７０】左側に、第一フィルタＦ１の入力部Ｉが見
える。これはマルチプレクサＭＵＸ０、ＭＵＸ１、ＭＵ
Ｘ２、ＭＵＸ３の第一バンクから成り、入力データは８
ビットでサンプリングされる。バッファメモリは上流側
にありこの回路上では示されていない。回路上の各リン
クごとに符号化のビット数が示されている。ＭＵＸは８
ビットリンクにより、マルチプレクサｇ’（０）、ｇ’
（１）、ｇ’（２）、ｇ’（３）に接続される。マルチ
プレクサ第二入力は、９ビットリンクにより係数ＲＡＭ
メモリＭＣ０、ＭＣ１、ＭＣ２、ＭＣ３に接続される。
マルチプレクサの出力側の積は１１ビットで符号化され
る。三段の加算器（１ＡＤＤ、２ＡＤＤ、３ＡＤＤ）に
より、第一フィルタの８つの段（前記ＡＳＩＣの４段
と、結合されたＡＳＩＣからの追加の４段）を合計する
ことが可能である。
える。これはマルチプレクサＭＵＸ０、ＭＵＸ１、ＭＵ
Ｘ２、ＭＵＸ３の第一バンクから成り、入力データは８
ビットでサンプリングされる。バッファメモリは上流側
にありこの回路上では示されていない。回路上の各リン
クごとに符号化のビット数が示されている。ＭＵＸは８
ビットリンクにより、マルチプレクサｇ’（０）、ｇ’
（１）、ｇ’（２）、ｇ’（３）に接続される。マルチ
プレクサ第二入力は、９ビットリンクにより係数ＲＡＭ
メモリＭＣ０、ＭＣ１、ＭＣ２、ＭＣ３に接続される。
マルチプレクサの出力側の積は１１ビットで符号化され
る。三段の加算器（１ＡＤＤ、２ＡＤＤ、３ＡＤＤ）に
より、第一フィルタの８つの段（前記ＡＳＩＣの４段
と、結合されたＡＳＩＣからの追加の４段）を合計する
ことが可能である。
【００７１】従って段Ｆ１の出力は、中間計算入力Ｉｉ
１により、フィルタの別の段（図示せず、１３ビット）
からのろ波の積を本段Ｆ１の積（１３ビット）に加える
ことが可能な最後の加算器４ＡＤＤの上流側にある中間
計算出力部Ｏｉ１に供給される。最終出力Ｏｆ１におけ
る最終結果は、９ビットに丸められた後得られる。
１により、フィルタの別の段（図示せず、１３ビット）
からのろ波の積を本段Ｆ１の積（１３ビット）に加える
ことが可能な最後の加算器４ＡＤＤの上流側にある中間
計算出力部Ｏｉ１に供給される。最終出力Ｏｆ１におけ
る最終結果は、９ビットに丸められた後得られる。
【００７２】左側に、第二フィルタＦ２の入力部Ｉが見
える。これはマルチプレクサＭＵＸ１０、ＭＵＸ１１の
第一バンクから成り、前段Ｆ１からの９ビット入力を有
する。ＭＵＸは９ビットリンクにより、マルチプレクサ
ｇ’（１０）、ｇ’（１１）、ｇ’（１２）、ｇ’（１
３）に接続される。これらマルチプレクサはそれぞれの
入力部を介して、８ビットリンクにより係数ＲＡＭメモ
リＭＣ１０、ＭＣ１１、ＭＣ１２、ＭＣ１３に接続され
る。マルチプレクサの出力側の積は１０ビットで符号化
され、フィルタＦ１の場合と同様にして加算される（１
１ＡＤＤ、１２ＡＤＤ、１３ＡＤＤ）。中間計算の符号
化は１２ビットで行われる。
える。これはマルチプレクサＭＵＸ１０、ＭＵＸ１１の
第一バンクから成り、前段Ｆ１からの９ビット入力を有
する。ＭＵＸは９ビットリンクにより、マルチプレクサ
ｇ’（１０）、ｇ’（１１）、ｇ’（１２）、ｇ’（１
３）に接続される。これらマルチプレクサはそれぞれの
入力部を介して、８ビットリンクにより係数ＲＡＭメモ
リＭＣ１０、ＭＣ１１、ＭＣ１２、ＭＣ１３に接続され
る。マルチプレクサの出力側の積は１０ビットで符号化
され、フィルタＦ１の場合と同様にして加算される（１
１ＡＤＤ、１２ＡＤＤ、１３ＡＤＤ）。中間計算の符号
化は１２ビットで行われる。
【００７３】段Ｆ２の出力は、中間計算入力Ｉｉ２によ
り、フィルタの別の段（図示せず、１２ビット）からの
ろ波の積を、本段Ｆ２の積（１２ビット）に加えること
が可能な最後の加算器１４ＡＤＤの上流側にある中間計
算出力部Ｏｉ２に供給される。最終出力Ｏｆ２における
最終結果は、８ビットに丸められた後得られる。
り、フィルタの別の段（図示せず、１２ビット）からの
ろ波の積を、本段Ｆ２の積（１２ビット）に加えること
が可能な最後の加算器１４ＡＤＤの上流側にある中間計
算出力部Ｏｉ２に供給される。最終出力Ｏｆ２における
最終結果は、８ビットに丸められた後得られる。
【００７４】この回路に示される中間入力および出力に
より、回路の並列化を簡単に行うことができる。
より、回路の並列化を簡単に行うことができる。
【００７５】図８は、図５によるＰ個のフィルタの並列
を示す略斜視図である。並列フィルタＦＰの上流側にお
いて、入力サンプリング周波数Ｆｅでサンプリングされ
るデータｘ（ｎ）の入力ＩはバッファメモリＢ（ｉ）に
接続される。バッファメモリは、図８の例においては、
充分に大きく、並列フィルタＦＰの全ての平面の全ての
分岐を扱うことができるメモリである。データは、処理
周波数を並列フィルタＦＰの平面の数Ｐで割ること、す
なわちＦｓ＝Ｆｅ（Ｌ／ＰＭ）とすることを除き、前記
に示した例と同じ法則により、このバッファメモリＢ
（ｉ）によりリンクＤ（０）、Ｄ（１）、．．．、Ｄ
（Ｑ−１）を介して各平面のＱ個の分岐のＱ点の入力に
供給される。
を示す略斜視図である。並列フィルタＦＰの上流側にお
いて、入力サンプリング周波数Ｆｅでサンプリングされ
るデータｘ（ｎ）の入力ＩはバッファメモリＢ（ｉ）に
接続される。バッファメモリは、図８の例においては、
充分に大きく、並列フィルタＦＰの全ての平面の全ての
分岐を扱うことができるメモリである。データは、処理
周波数を並列フィルタＦＰの平面の数Ｐで割ること、す
なわちＦｓ＝Ｆｅ（Ｌ／ＰＭ）とすることを除き、前記
に示した例と同じ法則により、このバッファメモリＢ
（ｉ）によりリンクＤ（０）、Ｄ（１）、．．．、Ｄ
（Ｑ−１）を介して各平面のＱ個の分岐のＱ点の入力に
供給される。
【００７６】処理すべき帯域Ｂにおける処理レートを最
適化するためには、フィルタの分岐数の倍数である並列
度Ｐを選択するのが有利であり、それにより、種々の並
列平面の間での係数の分配が簡単になる。この並列構造
は完全に同期である。
適化するためには、フィルタの分岐数の倍数である並列
度Ｐを選択するのが有利であり、それにより、種々の並
列平面の間での係数の分配が簡単になる。この並列構造
は完全に同期である。
【００７７】この図８において、第一平面Ｆ１は、図７
に示すフィルタに適合するフィルタの概略を示す。これ
についての説明は再度行わない。他の平面Ｆ
２、．．．、Ｆｐは全て同様であるので、詳細説明は行
わない。各平面Ｆ１、Ｆ２、．．．、Ｆｐは、フィルタ
の外部のマルチプレクサＭＵＸのＰ個の各入力に結合さ
れた出力ｙ（１）、ｙ（２）、ｙ（３）、．．．、ｙ
（１＋ｐ）を供給し、フィルタは、出力周波数Ｆｓ＝Ｆ
ｅ（Ｌ／Ｍ）のレートでろ波データｙ（ｍ）をその出力
部に供給する。
に示すフィルタに適合するフィルタの概略を示す。これ
についての説明は再度行わない。他の平面Ｆ
２、．．．、Ｆｐは全て同様であるので、詳細説明は行
わない。各平面Ｆ１、Ｆ２、．．．、Ｆｐは、フィルタ
の外部のマルチプレクサＭＵＸのＰ個の各入力に結合さ
れた出力ｙ（１）、ｙ（２）、ｙ（３）、．．．、ｙ
（１＋ｐ）を供給し、フィルタは、出力周波数Ｆｓ＝Ｆ
ｅ（Ｌ／Ｍ）のレートでろ波データｙ（ｍ）をその出力
部に供給する。
【００７８】前図による並列なフィルタのカスケードを
示すブロック線図による略図である。第一並列フィルタ
ＦＰ１の上流側において、入力サンプリング周波数Ｆｅ
でサンプリングされるデータｘ（ｎ）の入力Ｉはバッフ
ァメモリＢ（ｉ）に接続される。バッファメモリは、図
８の例と同様、充分に大きく、並列フィルタＦＰ１の全
ての平面の全ての分岐を扱うことができるメモリであ
る。データは、図８と同じ法則により、このバッファメ
モリＢ（ｉ）によりリンクＤ（０）、Ｄ
（１）、．．．、Ｄ（Ｑ−１）を介して各平面のＱ個の
分岐のＱ点の入力に供給される。処理周波数は図８の場
合と同じである。すなわちＦｓ＝Ｆｅ（Ｌ／ＰＭ）であ
る。
示すブロック線図による略図である。第一並列フィルタ
ＦＰ１の上流側において、入力サンプリング周波数Ｆｅ
でサンプリングされるデータｘ（ｎ）の入力Ｉはバッフ
ァメモリＢ（ｉ）に接続される。バッファメモリは、図
８の例と同様、充分に大きく、並列フィルタＦＰ１の全
ての平面の全ての分岐を扱うことができるメモリであ
る。データは、図８と同じ法則により、このバッファメ
モリＢ（ｉ）によりリンクＤ（０）、Ｄ
（１）、．．．、Ｄ（Ｑ−１）を介して各平面のＱ個の
分岐のＱ点の入力に供給される。処理周波数は図８の場
合と同じである。すなわちＦｓ＝Ｆｅ（Ｌ／ＰＭ）であ
る。
【００７９】データｙ（１）、ｙ（２）、．．．、ｙ
（１＋ｐ）のｐ個の並列出力は、次段ＦＰ２のｐ個の入
力に直接接続され、以下同様である。このようにして、
合計でｋ個の並列フィルタＦＰ１、ＦＰ２、．．．、Ｆ
Ｐｋがカスケード接続される。連鎖の最後には、出力周
波数Ｆｓ＝Ｆｅ（Ｌ／Ｍ）のレートでろ波データｙ
（ｍ）を供給するために、最終フィルタＦＰｋのｐ個の
出力が多重化ＭＵＸされる。
（１＋ｐ）のｐ個の並列出力は、次段ＦＰ２のｐ個の入
力に直接接続され、以下同様である。このようにして、
合計でｋ個の並列フィルタＦＰ１、ＦＰ２、．．．、Ｆ
Ｐｋがカスケード接続される。連鎖の最後には、出力周
波数Ｆｓ＝Ｆｅ（Ｌ／Ｍ）のレートでろ波データｙ
（ｍ）を供給するために、最終フィルタＦＰｋのｐ個の
出力が多重化ＭＵＸされる。
【００８０】実際、研究の結果、複数の並列フィルタを
カスケード接続することにより、所与のろ波特性に必要
な係数の数を最適化することが可能であることがわかっ
ている。当然のことながら、このカスケード構造の利点
は、前述のように、フィルタの入力数を一つ前のフィル
タの出力数に適合させることにある。
カスケード接続することにより、所与のろ波特性に必要
な係数の数を最適化することが可能であることがわかっ
ている。当然のことながら、このカスケード構造の利点
は、前述のように、フィルタの入力数を一つ前のフィル
タの出力数に適合させることにある。
【００８１】最後に、同期動作の長所は維持されてい
る。フィルタの動作周波数として、第一フィルタの出力
周波数Ｆｓ＝Ｆｅ（Ｌ1／Ｍ1）を保持するだけでよい。
る。フィルタの動作周波数として、第一フィルタの出力
周波数Ｆｓ＝Ｆｅ（Ｌ1／Ｍ1）を保持するだけでよい。
【００８２】サイクルのｖｉｏｌ技術を使用することに
より、カスカード接続フィルタの出力周波数が設定され
る。技術により、同期処理を維持することが可能であ
る。デッドタイムを考慮することにより、フィルタの係
数のシーケンスが設定される。同様に、有効な出力サン
プルは、有効化信号により標識付けされる。
より、カスカード接続フィルタの出力周波数が設定され
る。技術により、同期処理を維持することが可能であ
る。デッドタイムを考慮することにより、フィルタの係
数のシーケンスが設定される。同様に、有効な出力サン
プルは、有効化信号により標識付けされる。
【図１】先行技術による従来のデジタルフィルタの略図
を示すブロック線図である。
を示すブロック線図である。
【図２】補間に引き続いてデシメーションを行う、先行
技術による従来のデジタルフィルタの別の例の略図を示
すブロック線図である。
技術による従来のデジタルフィルタの別の例の略図を示
すブロック線図である。
【図３】フィルタの下でＦｅで動作するＬを有し、それ
に続いて多重化およびデシメーションを行う、先行技術
による補間デジタルフィルタの別の例の略図を示すブロ
ック線図である。
に続いて多重化およびデシメーションを行う、先行技術
による補間デジタルフィルタの別の例の略図を示すブロ
ック線図である。
【図４】Ｆｅで動作し、循環によりブロッキングサンプ
ラを使用して入力データの供給を受けるＱ個の段を有
し、それに続いて多重化を行う、先行技術によるデジタ
ルフィルタの別の例の略図を示すブロック線図である。
ラを使用して入力データの供給を受けるＱ個の段を有
し、それに続いて多重化を行う、先行技術によるデジタ
ルフィルタの別の例の略図を示すブロック線図である。
【図５】クロック周波数が変化し、分岐によってデータ
が分配され、係数が循環される、本発明によるフィルタ
の略図を示すブロック線図である。
が分配され、係数が循環される、本発明によるフィルタ
の略図を示すブロック線図である。
【図６】サンプリングレートを３／５の比率に下げ、Ｑ
＝４つの分岐、かつＮ＝１２個の係数とする、本発明に
よるろ波処理の原理の例の略図を示す図である。
＝４つの分岐、かつＮ＝１２個の係数とする、本発明に
よるろ波処理の原理の例の略図を示す図である。
【図７】それぞれ４つの分岐でカスケード接続された二
つのフィルタを含む、本発明による集積回路の例を示す
平面略図である。
つのフィルタを含む、本発明による集積回路の例を示す
平面略図である。
【図８】図５によるＰ個のフィルタの並列配置を示す斜
視略図である。
視略図である。
【図９】図８による並列なフィルタのカスケードを示す
ブロック線図である。
ブロック線図である。
Ｆｅ 入力サンプリング周波数 Ｆｓ 出力サンプリング周波数 ｘ データ ｇm ろ波係数
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クロデイーヌ・フラマン フランス国、31270・ビルヌーブ−トロザ ヌ、シユマン・メロー・５ (72)発明者 エリツク・ブリ フランス国、31600・トウールーズ、リ ユ・コルネイユ（テユリプ）・37
Claims (8)
- 【請求項１】 入力信号のデータｘ（ｎ）が入力サンプ
リング周波数Ｆｅでサンプリングされ、フィルタのＱ個
の分岐にそれぞれ結合された、Ｑ個のＦＩＦＯ型メモリ
またはシフトレジスタに分配され格納される段階と、 ろ波係数ｇm（ｐ）が、係数メモリと呼ばれる少なくと
も一つの別のメモリに格納される段階と、 各分岐上でＬにより補間を行う段階と、 係数ｇm（ｐ）によるデータｘ（ｎ）の乗算が出力周波
数Ｆｓのレートで行われる段階と、 続いてＭによるデシメーションが行われ、フィルタの動
作周波数が出力周波数Ｆｓ＝（Ｌ／Ｍ）Ｆｅ、ただしＬ
とＭは整数でＬ／Ｍ＜１、に下げられる段階とを含むこ
とを特徴とするデジタルろ波方法。 - 【請求項２】 各分岐上のデータｘ（ｎ）が、複数≒Ｆ
ｅ／Ｑの乗算の間存在し、各分岐上での係数の回転が、
各クロック期間毎に前記係数メモリにおけるアドレスの
置換により得られることを特徴とする請求項１に記載の
方法。 - 【請求項３】 前記複数の乗算がフィルタ（Ｆ１、Ｆ
２、．．．、Ｆｐ）の複数ｐ個の平面上で同時に行わ
れ、フィルタの各平面がＱ個の分岐を含み、フィルタの
ｐ個の前記平面が並列アーキテクチャで接続され、並列
フィルタ間の同期的順序をもち、フィルタの動作周波数
が出力周波数Ｆｓ＝（Ｌ／ｐＭ）Ｆｅに下げられること
を特徴とする請求項１または２に記載の方法。 - 【請求項４】 前記乗算が複数ｋ個の並列フィルタ（Ｆ
Ｐ１、ＦＰ２、．．．、ＦＰｋ）によってカスケード式
に実行され、各並列フィルタがｐ個の平面を含み、一つ
前の各並列フィルタのｐ個の出力が、カスケード接続の
次の並列フィルタのｐ個の入力に接続されることを特徴
とする請求項３に記載の方法。 - 【請求項５】 入力サンプリングデータｘ（ｎ）を分配
する手段と、 例えば複数のＱ個のＦＩＦＯ型メモリまたはシフトレジ
スタである、前記入力データｘ（ｎ）を一時的に格納す
る手段と、 フィルタのＱ個の分岐と、 ろ波係数ｇm（ｐ）を格納するための、係数メモリと呼
ばれる少なくとも一つの別のメモリと、 データｘ（ｎ）に係数ｇm（ｐ）を掛ける乗算手段と、 Ｌにより補間を行う手段と、 Ｌ、Ｍを整数とし、Ｌ／Ｍ＜１の時、Ｍによるデシメー
ションを行う手段とを備え、 前記データを前記乗算手段に供給するため、前記データ
を一時的に格納する前記手段が、前記フィルタの前記Ｑ
個の分岐にそれぞれ結合され、 前記係数を前記乗算手段に供給するため、前記の少なく
とも一つの係数メモリが前記乗算手段に接続され、 前記乗算手段が出力側にろ波データｙ（ｍ）を供給する
ことを特徴とするデジタルフィルタのアーキテクチャ。 - 【請求項６】 並列接続された請求項５に記載の複数の
フィルタを含むことを特徴とするデジタルフィルタの並
列アーキテクチャ。 - 【請求項７】 請求項５または６に記載の複数のフィル
タを含むことを特徴とするデジタルフィルタのカスケー
ド式アーキテクチャ。 - 【請求項８】 請求項１から４のいずれか一項に記載の
方法を実施するための、請求項５から７のいずれか一項
に記載のアーキテクチャによるデジタルフィルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9512295 | 1995-10-19 | ||
| FR9512295A FR2740284B1 (fr) | 1995-10-19 | 1995-10-19 | Procede de filtrage numerique large bande et filtre mettant en oeuvre le procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09135149A true JPH09135149A (ja) | 1997-05-20 |
Family
ID=9483699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8276626A Pending JPH09135149A (ja) | 1995-10-19 | 1996-10-18 | 広帯域デジタルろ波方法およびこの方法を使用したフィルタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6125155A (ja) |
| EP (1) | EP0769849B1 (ja) |
| JP (1) | JPH09135149A (ja) |
| CA (1) | CA2188311A1 (ja) |
| DE (1) | DE69619615T2 (ja) |
| FR (1) | FR2740284B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191718B1 (en) | 1998-06-30 | 2001-02-20 | Nec Corporaton | Data sampling method and device |
| US6397048B1 (en) | 1998-07-21 | 2002-05-28 | Sharp Kabushiki Kaisha | Signal processing apparatus and communication apparatus |
| JP2004214827A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
| JP2019143978A (ja) * | 2018-02-15 | 2019-08-29 | 日本無線株式会社 | 物体検出装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW417082B (en) | 1997-10-31 | 2001-01-01 | Yamaha Corp | Digital filtering processing method, device and Audio/Video positioning device |
| US6339434B1 (en) * | 1997-11-24 | 2002-01-15 | Pixelworks | Image scaling circuit for fixed pixed resolution display |
| JP4308955B2 (ja) * | 1999-01-20 | 2009-08-05 | パナソニック株式会社 | フィルタ装置およびそのフィルタ係数取得方法 |
| US7080108B1 (en) * | 1999-11-02 | 2006-07-18 | Intel Corporation | Discrete filter having a tap selection circuit |
| US6980592B1 (en) * | 1999-12-23 | 2005-12-27 | Agere Systems Inc. | Digital adaptive equalizer for T1/E1 long haul transceiver |
| US6529926B1 (en) * | 2000-09-20 | 2003-03-04 | Santel Networks, Inc. | Analog discrete-time FIR filter |
| US6553398B2 (en) | 2000-09-20 | 2003-04-22 | Santel Networks, Inc. | Analog fir filter with parallel interleaved architecture |
| US20030065477A1 (en) * | 2001-08-30 | 2003-04-03 | Opdyke John D. | Two-sample permutation tests |
| US6639545B1 (en) | 2002-05-13 | 2003-10-28 | Honeywell International Inc. | Methods and apparatus to determine a target location in body coordinates |
| US6744401B2 (en) | 2002-05-13 | 2004-06-01 | Honeywell International Inc. | Methods and apparatus for radar data processing |
| US6734820B2 (en) | 2002-05-13 | 2004-05-11 | Honeywell International Inc. | Methods and apparatus for conversion of radar return data |
| US6768469B2 (en) | 2002-05-13 | 2004-07-27 | Honeywell International Inc. | Methods and apparatus for radar signal reception |
| US6680691B2 (en) | 2002-05-13 | 2004-01-20 | Honeywell International Inc. | Methods and apparatus for accurate phase detection |
| US6950056B2 (en) * | 2002-05-13 | 2005-09-27 | Honeywell International Inc. | Methods and apparatus for determination of a filter center frequency |
| US6856279B2 (en) * | 2002-05-13 | 2005-02-15 | Honeywell International Inc. | Methods and apparatus for determining an interferometric angle to a target in body coordinates |
| US6674397B2 (en) | 2002-05-13 | 2004-01-06 | Honeywell International Inc. | Methods and apparatus for minimum computation phase demodulation |
| US6803878B2 (en) | 2002-05-13 | 2004-10-12 | Honeywell International Inc. | Methods and apparatus for terrain correlation |
| US20040103133A1 (en) * | 2002-11-27 | 2004-05-27 | Spectrum Signal Processing Inc. | Decimating filter |
| US7629922B2 (en) * | 2007-09-28 | 2009-12-08 | Honeywell International Inc. | Method and system for obtaining in-phase and quadrature components of a signal |
| US8499021B2 (en) * | 2010-08-25 | 2013-07-30 | Qualcomm Incorporated | Circuit and method for computing circular convolution in streaming mode |
| US8768995B2 (en) * | 2010-08-31 | 2014-07-01 | Telefonaktiebolaget L.M. Ericsson (Publ) | Multi-branch rate change filter |
| US9323959B2 (en) * | 2012-03-21 | 2016-04-26 | Ess Technology, Inc. | Buffer-less rotating coefficient filter |
| US8937506B2 (en) * | 2012-03-21 | 2015-01-20 | Ess Technology, Inc. | Rotating coefficient filter |
| US8964898B2 (en) * | 2012-09-14 | 2015-02-24 | Northrop Grumman Systems Corporation | Multi-function receiver with switched channelizer having high dynamic range active microwave filters using carbon nanotube electronics |
| CN107707219B (zh) * | 2017-10-26 | 2020-10-16 | 电子科技大学 | 一种基于fpga的高采样率fir滤波等效实现方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997772A (en) * | 1975-09-05 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Digital phase shifter |
| US4020332A (en) * | 1975-09-24 | 1977-04-26 | Bell Telephone Laboratories, Incorporated | Interpolation-decimation circuit for increasing or decreasing digital sampling frequency |
| JPS5892160A (ja) * | 1981-11-27 | 1983-06-01 | Nec Corp | サンプリング周波数変換装置 |
| ATE37972T1 (de) * | 1983-07-14 | 1988-10-15 | Ant Nachrichtentech | Verfahren zur anpassung von zwei systemen mit unterschiedlicher abtastrate. |
| JPH0562495A (ja) * | 1991-09-02 | 1993-03-12 | Pioneer Electron Corp | サンプリング周波数変換器 |
| US5535240A (en) * | 1993-10-29 | 1996-07-09 | Airnet Communications Corporation | Transceiver apparatus employing wideband FFT channelizer and inverse FFT combiner for multichannel communication network |
| US5592517A (en) * | 1994-03-31 | 1997-01-07 | Tellabs Wireless, Inc. | Cascaded comb integrator interpolating filters |
-
1995
- 1995-10-19 FR FR9512295A patent/FR2740284B1/fr not_active Expired - Fee Related
-
1996
- 1996-10-16 DE DE69619615T patent/DE69619615T2/de not_active Expired - Fee Related
- 1996-10-16 EP EP96402209A patent/EP0769849B1/fr not_active Expired - Lifetime
- 1996-10-18 CA CA002188311A patent/CA2188311A1/fr not_active Abandoned
- 1996-10-18 US US08/733,517 patent/US6125155A/en not_active Expired - Fee Related
- 1996-10-18 JP JP8276626A patent/JPH09135149A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191718B1 (en) | 1998-06-30 | 2001-02-20 | Nec Corporaton | Data sampling method and device |
| US6397048B1 (en) | 1998-07-21 | 2002-05-28 | Sharp Kabushiki Kaisha | Signal processing apparatus and communication apparatus |
| JP2004214827A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
| JP2019143978A (ja) * | 2018-02-15 | 2019-08-29 | 日本無線株式会社 | 物体検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2740284A1 (fr) | 1997-04-25 |
| DE69619615T2 (de) | 2002-11-21 |
| EP0769849B1 (fr) | 2002-03-06 |
| EP0769849A1 (fr) | 1997-04-23 |
| DE69619615D1 (de) | 2002-04-11 |
| US6125155A (en) | 2000-09-26 |
| CA2188311A1 (fr) | 1997-04-20 |
| FR2740284B1 (fr) | 1997-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09135149A (ja) | 広帯域デジタルろ波方法およびこの方法を使用したフィルタ | |
| EP0137464B1 (en) | A digital signal processing apparatus having a digital filter | |
| US4199660A (en) | FDM/TDM Transmultiplexer | |
| US5696708A (en) | Digital filter with decimated frequency response | |
| US20020049798A1 (en) | Adder-saving implementation of digital interpolation/decimation fir filter | |
| US20050262176A1 (en) | Polyphase filter with optimized silicon area | |
| JPH0661792A (ja) | デジタル・フィルタ | |
| EP0372350B1 (en) | Programmable digital filter | |
| WO1993007678A1 (en) | Fold and decimate filter architecture | |
| US4021616A (en) | Interpolating rate multiplier | |
| GB2303009A (en) | Finite impulse response filter | |
| JP2003516692A (ja) | 正準符号桁数字係数表現を用いる再構成可能な有限応答フィルタ | |
| US5729483A (en) | Implementation of a digital interpolation filter and method | |
| US6532273B1 (en) | Efficient polyphase decimation filter | |
| US5694345A (en) | Hardware efficient interpolation filter | |
| US4192008A (en) | Wave digital filter with multiplexed arithmetic hardware | |
| EP0564751B1 (en) | High-resolution digital filter | |
| EP0426296B1 (en) | Apparatus having modular interpolation architecture | |
| Bellanger et al. | Premultiplication scheme for digital FIR filters with application to multirate filtering | |
| KR100260747B1 (ko) | 유한장 임펄스응답 필터 및 그 필터링 방법 | |
| JP3243831B2 (ja) | Ｆｉｒ型フィルタ | |
| CN116781041B (zh) | 一种具有高资源利用率的多速率变换滤波器 | |
| KR100270165B1 (ko) | 디지털 인터폴레이션 기능이 있는 병렬 fir 필터 시스템 | |
| GB2233849A (en) | Digital filters | |
| KR100293712B1 (ko) | 디지털 필터링에 사용되는 어드레스 발생기 |