KR100585644B1 - 저전력 유한충격응답필터 - Google Patents

저전력 유한충격응답필터 Download PDF

Info

Publication number
KR100585644B1
KR100585644B1 KR1019990054145A KR19990054145A KR100585644B1 KR 100585644 B1 KR100585644 B1 KR 100585644B1 KR 1019990054145 A KR1019990054145 A KR 1019990054145A KR 19990054145 A KR19990054145 A KR 19990054145A KR 100585644 B1 KR100585644 B1 KR 100585644B1
Authority
KR
South Korea
Prior art keywords
result
output
input signal
coefficients
impulse response
Prior art date
Application number
KR1019990054145A
Other languages
English (en)
Other versions
KR20010053680A (ko
Inventor
손우식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990054145A priority Critical patent/KR100585644B1/ko
Publication of KR20010053680A publication Critical patent/KR20010053680A/ko
Application granted granted Critical
Publication of KR100585644B1 publication Critical patent/KR100585644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0266—Filter banks
    • H03H17/0269—Filter banks comprising recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 저전력 유한충격응답필터에 관한 것으로, 종래 교환방식 유한충격응답필터는 매 클럭마다 동작하는 다수의 덧셈기로 이루어진 파이프 라인에서 전력을 지속적으로 소모하는 문제점이 있었다. 따라서 본 발명은 입력신호를 받아들여 기 설정한 계수와 곱하고 기 설정한 횟수만큼 지연하는 시작부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하여 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 상기 시작부에서 설정한 횟수만큼 지연하여 출력하는 서로 직렬로 연결된 다수의 연산부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하고, 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단에서 입력받은 출력을 한번에 더한 후 그 결과를 출력하는 출력부로 구성하는 저전력 유한충격응답필터를 통해 덧셈기 파이프라인의 중간에서 지연기를 추가함으로써 계산의 순서를 바꾸어 다수의 결과값을 한번에 더해 주도록 하여 한 클럭에 동작하는 덧셈기의 숫자를 줄일 수 있어 필터의 소모전력을 줄일 수 있는 효과가 있다.

Description

저전력 유한충격응답필터{LOW POWER FINITE IMPULSE RESPONSE FILTER}
도 1은 종래 직접방식 유한충격응답필터의 구성도.
도 2는 종래 교환방식 유한충격응답필터의 구성도.
도 3은 종래 룩업테이블을 이용한 교환방식 유한충격응답필터의 구성도.
도 4는 본 발명 일실시예의 구성도.
도 5는 본 발명 다른실시예의 구성도.
*** 도면의 주요부분에 대한 부호의 설명 ***
B0 : 시작부 B1~Bm : 연산부
Bend : 출력부 M1,M2,M3,M10,M20,M21 : 곱셈기
AD1,AD10 : 덧셈기 F1,F2,F3,F10,F11,F20 : 지연기
본 발명은 저전력 유한충격응답(FINITE IMPULSE RESPONSE:FIR)필터에 관한 것으로, 특히 필터링 결과를 바꾸지 않는 범위에서 덧셈기의 숫자를 줄여 전력소모를 줄이기에 적당하도록 한 저전력 유한충격응답필터에 관한 것이다.
일반적으로 유한충격응답필터의 입출력관계는 하기 수학식 1과 같이 나타낼 수 있다.
Figure 111999016059078-pat00001
도1 은 종래 직접방식(Direct type) 유한충격응답필터의 구성도로서, 이에 도시한 바와 같이 입력신호를 1클럭씩 지연시키는 직렬로 연결된 다수의 지연기(F1~FN-1)와; 상기 입력신호(x(n)) 및 각 지연기(F1~FN-1)의 출력신호와 기 설정된 계수(h0~hN-1)를 각기 곱하여 출력하는 다수의 곱셈기(M1~MN)와; 상기 각 곱셈기(M1~MN)의 출력신호를 모두 입력받아 합산하여 출력하는 덧셈기(AD)로 구성된다.
상기와 같이 구성된 유한충격응답필터의 동작을 자세히 설명하면 다음과 같다.
입력신호(x(n))는 직렬연결된 다수의 지연기(F1~FN-1)를 통해 1클럭씩 순서대로 지연되고, 상기 입력신호(x(n)) 및 각 지연기(F1~FN-1)의 출력신호는 기 설정된 각 계수(h0~hN-1)와 각 곱셈기(M1~MN)에 의해 곱해지고, 각 곱셈기(M1~MN)의 출력신호는 덧셈기(AD)에 의해 한번에 합산되어 출력된다.
이를 좀더 풀어서 설명하면 하기 수학식2와 같은 수학식의 나열을 통해 그 동작을 알 수 있게 된다.
y(0)=x(0)h(N-1)
y(1)=x(1)h(N-1)+x(0)h(N-2)
y(2)=x(2)h(N-1)+x(1)h(N-2)+x(0)h(N-3)
y(N-1)=x(N-1)h(N-1)+x(N-2)h(N-2)+…+x(1)h(1)+x(0)h(0)
y(N)=x(N)h(N-1)+x(N-1)h(N-2)+…+x(2)h(1)+x(1)h(0)
상기 수학식 2에 나열한 수학식을 통해 알 수 있는 바와 같이 처음 N개(0~N-1) 까지의 입력은 모든 항(N개)이 구성되지 않으므로 필터링 값으로 쓸 수 없고, 그 이후 부터는 정상적인 동작을 하게 되며 우변에 항상 N개의 항을 유지하므로 N개 이전의 입력값부터 차례로 계산에서 제외된다.
상기 직접방식 유한입력응답필터는 N개의 입력을 동시에 가산해야 하므로 빠른 계산을 위해 이를 파이프라인 구조로 변경을 하게된다.
도 2는 덧셈기 부분에 파이프라인을 가지는 교환방식(Transpose type) 유한충격응답필터의 구성도로서, 도시한 바와 같이 입력(x(n))과 기 설정된 계수(h0~hN-1)를 각각 곱하는 다수의 곱셈기(M1~MN) 출력이, 그중 곱셈기(M1)의 출력을 제외하고 각 덧셈기(A1~AN-1)의 두 입력 중 하나로 연결된다.
그리고, 출력(y(n))에 연결된 덧셈기(AN-1)를 제외한 각 덧셈기(A1~AN-2)의 출력과 곱셈기(M1)의 출력은 다수의 지연기(F1~FN-1)에 각각 연결되고, 그 지연된 각각의 값은 상기 각 덧셈기(A1~AN-1)의 다른 입력으로 연결된다.
이를 좀더 풀어서 설명하면 하기 수학식 3과 같은 수학식의 나열을 통해 그 동작을 알 수 있게 된다.
y(0)=x(0)h(0)
y(1)=x(1)h(0)+x(0)h(1)
y(2)=x(2)h(0)+x(1)h(1)+x(0)h(2)
y(N-1)=x(N-1)h(0)+x(N-2)h(1)+…+x(1)h(N-2)+x(0)h(N-1)
y(N)=x(N)h(0)+x(N-1)h(1)+…+x(2)h(N-2)+x(1)h(N-1)
y(N+a)=x(N+a)h(0)+x(N+a-1)h(1)+…+x(a+2)h(N-2)+x(a+1)h(N-1)
단, a는 자연수
상기 수학식 3에 나열한 수학식을 통해 알 수 있는 바와 같이 처음 N개(0~N-1) 까지의 입력은 모든 항(N개)이 구성되지 않으므로 필터링 값으로 쓸 수 없고, 그 이후 부터는 정상적인 동작을 하게 되며 우변에 항상 N개의 항을 유지하므로 N개 이전의 입력값은 차례로 계산에서 제외된다.
또한, 상기 N개의 입력이 인가되기 전까지의 필터링 된 출력값( y(n))은 상기 직접방식 유한충격응답필터와는 상이하다.
상기 교환방식 유한충격응답필터는 덧셈기 부분에 파이프라인 구조를 가지고 있으므로 2입력 가산만을 하면 되므로 그 속도가 빨라지게 된다.
상기 설명한 교환방식 유한충격응답필터는 덧셈기와 곱셈기가 거의 비슷한 숫자로 필요하므로 직접방식의 유한충격응답필터를 사용하는것이 일반적이지만 메모리소자의 집적도가 높아지고 이를 주문형반도체(ASIC)공정에 사용할 수 있기 때문에 교환방식 유한충격응답필터의 이용가능성이 높아지고 있다.
상기 교환방식 유한충격응답필터의 곱셈기(M1~MN)부분은 입력(x(n))값과 계수(h0~hN-1)를 곱하는 역할을 하는데, 이부분의 속도개선을 위하여 룩업테이블 방식을 이용할 수 있고, 고집적도 메모리를 사용하면 소비전력 및 크기 측면에서 직접방식 유한충격응답필터보다 좋은 특성을 얻을 수 있다.
도 3은 룩업테이블을 사용하는 교환방식 유한충격응답필터의 구조로서, 도시한 바와 같이 기 설정되어 있는 계수(h0~hN-1)와 입력예상값의 곱셈값을 룩업테이블 (L1~LN-1)에 저장하고 입력값(x(n))이 메모리 어드레스 역할을 하여 단순히 그 값을 불러오는 것으로 곱셈을 대신한다.
그리고, 상기 룩업테이블(L1~LN-1)의 출력이, 그중 하나(L1)의 출력을 제외하고 각 덧셈기(A1~AN-1)의 두 입력 중 하나로 연결된다.
그리고, 출력(y(n))에 연결된 덧셈기(AN-1)를 제외한 각 덧셈기(A1~AN-2)의 출력과 곱셈기(M1)의 출력은 다수의 지연기(F1~FN-1)에 연결되고, 그 지연된 값은 상기 각 덧셈기(A1~AN-1)의 다른 입력으로 연결된다.
상기한 바와 같은 종래 교환방식 유한충격응답필터는 매 클럭마다 동작하는 다수의 덧셈기로 이루어진 파이프라인에서 전력을 지속적으로 소모하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 교환방식 유한충격응답필터를 구현 할 경우 덧셈기 파이프라인에서 매 클럭마다 동작하는 덧셈기의 숫자를 줄임으로써 필터전체의 전력소모를 감소시키는 저전력 유한충격응답필터를 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 저전력 유한충격응답필터는 입력신호를 받아들여 기 설정한 계수와 곱하고 기 설정한 횟수만큼 지연하는 시작부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하여 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 상기 시작부에서 설정한 횟수만큼 지연하여 출력하는 서로 직렬로 연결된 다수의 연산부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하고, 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단에서 입력받은 출력을 한번에 더한 후 그 결과를 출력하는 출력부로 구성하는 것을 특징으로한다.
상기 시작부는 입력신호를 받아들여 기 설정한 계수와 곱하는 곱셈기와; 상기 곱셈기의 결과를 소정 클럭만큼 지연하기 위해 직렬로 연결된 다수의 지연기로 구성 한다.
상기 연산부는 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하는 다수의 곱셈기와; 상기 다수의 곱셈기의 결과를 소정의 클럭만큼 지연하기 위해 서로 직렬로 연결되고, 각 곱셈기에 입력되는 계수의 산출 순서에 의해 그 수가 결정되는 다수의 입력지연기와; 상기 직렬로 연결된 다수의 지연기 각각의 결과와 가장빠른 계수를 가진 곱셈기의 출력 및 입력받은 앞단의 출력을 모두 더하는 덧셈기와; 상기 덧셈기의 출력을 상기 시작부의 지연기 개수만큼 지연한 후 출력하도록 직렬로 연결한 출력지연기로 구성한다.
상기 출력부는 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하는 다수의 곱셈기와; 상기 다수의 곱셈기의 결과를 소정의 클럭만큼 지연하기 위해 서로 직렬로 연결되고, 각 곱셈기에 입력되는 계수의 산출 순서에 의해 그 수가 결정되는 다수의 입력지연기와; 상기 직렬로 연결된 다수의 지연기 각각의 결과와 가장빠른 계수를 가진 곱셈기의 출력 및 입력받은 앞단의 출력을 모두 더하는 덧셈기로 구성한다.
이와 같이 구성한 본 발명 저전력 유한충격응답필터의 동작 및 작용효과에 대하여 도 4의 일실시예를 참고하여 상세히 설명하면 다음과 같다.
입력신호(x(n))를 받아들여 기 설정한 계수(hN-1)와 곱하고 2클럭 지연하는 시작부(B0)와; 상기 입력신호(x(n))를 받아들여 기 설정한 2개의 계수와 각각 곱하여 그 각 결과를 하나는 지연하지 않고, 나머지 하나는 1클럭 지연하여 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 2클럭 지연하여 출력하는 서로 직렬로 연결한 다수의 연산부(B1~Bm)와; 상기 입력신호(x(n))를 받아들여 기 설정한 2개의 계수와 각각 곱하여 그 각 결과를 하나는 지연하지 않고, 나머지 하나는 1클럭 지연하여 더하고, 그 결과와 상기 앞단(Bm)에서 입력받은 출력을 더한 후 그 결과를 출력하는 출력부(Bend)로 구성한다.
상기 시작부(B0)는 입력신호(x(n))를 받아들여 기 설정한 계수(hN-1)와 곱하는 곱셈기(M10)와; 상기 곱셈기(M10)의 출력을 2클럭 지연하기 위해 직렬로 연결하는 2개의 지연기(F10,F11)로 구성한다.
상기 연산부(B1~Bm)는 상기 입력신호(x(n))를 받아들여 기 설정한 2개의 계수중 그 산출이 빠른 계수와 곱하는 제 1곱셈기(M1)와; 상기 입력신호(x(n))와 상기 2개의 계수중 그 산출이 느린 계수와 곱하는 제 2곱셈기(M2)와; 상기 제 2곱셈기(M2)의 결과를 1클럭 지연하기위한 입력지연기(F1)과; 상기 입력지연기(F1)의 결과와 제 1곱셈기(M1)의 결과 및 앞단의 출력을 모두 더하는 3입력 덧셈기(AD1)와; 상기 덧셈기(AD1)의 출력을 2클럭 지연시켜 출력하기 위해 직렬로 연결한 출력지연기(F2,F3)로 구성한다.
상기 출력부(Bend)는 상기 입력신호(x(n))를 받아들여 기 설정한 2개의 계수(h0,h1)중 그 산출이 빠른 계수(h0)와 곱하는 제 3곱셈기(M20)와; 상기 입력신호(x(n))와 상기 2개의 계수(h0,h1)중 그 산출이 느린 계수(h1)와 곱하는 제 4곱셈기(M21)와; 상기 제 4곱셈기(M21)의 결과를 1클럭 지연하기위한 입력지연기(F20)와; 상기 입력지연기(F20)의 결과와 제 3곱셈기(M20)의 결과 및 앞단의 출력을 모두 더하는 3입력 덧셈기(AD10)로 구성한다.
상기 구성한 바와 같이, 입력신호(x(n))는 상기 필터의 모든 곱셈기(M1,M2,M10,M20,M21)에 공통으로 연결되어 그 곱셈기(M1,M2,M10,M20,M21)와 곱셈이 되는 과정까지는 하나의 클럭 안에 이루어진다.
또한, 상기와 같은 곱셈기(M1,M2,M10,M20,M21)를 통하는 과정은 도 3에서 설명한 바와 같이 록업테이블을 이용하여 행 할 수도 있다.
처음 입력(x(0))이 인가되면 그 값은 바로 h0과 곱해져서 필터링 된 값(y(0))으로 출력된다.
상기 구조를 보인 실시예를 하기 수학식 4와 같은 수학식의 나열을 통해 그 동작을 알 수 있게 된다.
y(0)=x(0)h(0)
y(1)=x(1)h(0)+x(0)h(1)
y(2)=x(2)h(0)+x(1)h(1)+x(0)h(2)
y(N-1)=x(N-1)h(0)+x(N-2)h(1)+…+x(1)h(N-2)+x(0)h(N-1)
y(N)=x(N)h(0)+x(N-1)h(1)+…+x(2)h(N-2)+x(1)h(N-1)
y(N+a)=x(N+a)h(0)+x(N+a-1)h(1)+…+x(a+2)h(N-2)+x(a+1)h(N-1)
단, a는 자연수
이는 상기 수학식 3에서 설명한 종래 교환방식 유한충격응답필터와 완전히 동 일하므로 그 필터링의 결과 또한 동일하게 된다.
또한 이를 참고하여 보면 그 입력(x(n))이 N-1번째가 될 때까지는 부정확한 필터링 값(y(n))이 출력되므로 여기서는 그 순서가 N번째부터 살펴본다.
상기 N번째 입력(x(N))을 받아들여 기 설정한 계수(hN-1)와 곱셈기(M10)를 통해 곱셈하고 2클럭을 지연하는데, 여기서 공식을 찾을 수 있게 된다.
Figure 111999016059078-pat00002
상기 수학식 5를 이용하면 N개의 곱셈기를 이용하는 본 발명에서 N-1의 절반에 해당하는 덧셈기를 사용하므로 지표수(P_N)는 2가 된다.
상기 입력신호(x(n))를 받아들여 지표수(P_N)인 2에 해당하는 2개의 곱셈기(M1,M2)에서 기 설정한 2개의 계수와 각각 곱한다.
이때, 본 실시예의 연산부에 해당하는 계수는 h2~hN-2중에서 차례대로 연이어진 2개이며 상기 계수는 불연속인 시간의 진행인 n의 값에 따라 계산되는 값으로 hN-2가 hN-1보다 빨리 얻어진다.
따라서, 상기 2개의 곱셈기(M1,M2)에 인가되는 계수는 빠른쪽이 제 1곱셈기(M1), 느린쪽이 제 2곱셈기(M2)에 인가된다.
상기 제 1곱셈기(M1)의 결과는 지연하지 않고, 제 2곱셈기(M2)의 결과는 1클럭 지연하고, 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 지표수(N_P)에 해당하는 2클럭 지연하여 출력한다.
상기와 같은 연산부(B1~Bm)를 서로 직렬로 연결하는데, 여기서 그 연산부의 수는 {N-(N_P+1)}/N_P를 통해 알 수 있고, 여기서는 (N-3)/2가 되어 이 것이 마지막 연산부(Bm)의 m이 된다.
상기 출력부(Bend)는 상기 입력신호(x(n))를 받아들여 지표수(P_N)인 2에 해당하는 2개의 곱셈기(M20,M21)에서 기 설정한 2개의 계수(h0,h1)와 각각 곱한다.
따라서, 상기 2개의 곱셈기(M20,M21)에 인가하는 계수는 빠른쪽(h0)을 제 3곱셈기(M20), 느린쪽(h1)을 제 4곱셈기(M21)에 인가한다.
상기 제 3곱셈기(M20)의 결과는 지연하지 않고, 제 4곱셈기(M21)의 결과는 1클럭 지연하고, 그 각 결과와 앞단(Bm)의 출력을 한번에 더한 후 그 값을 필터링 된 최종결과(y(n))로서 출력한다.
본 실시예에서는 종래 교환방식 유한충격응답필터를 구성하기 위하여 곱셈기보다 하나 작은 수의 덧셈기가 필요하던 것을 그 절반으로 줄인 것으로 2입력 덧셈기 2개 보다는 3입력 덧셈기 1개의 전력소모가 작고, 지연기를 이루고 있는 플립플롭은 같은 내용을 단순히 전달하기 때문에 전력소모가 미비하므로 그 수가 늘어나더라도 전체적인 필터에 있어서는 소비전력이 절감된다.
교환방식 유한충격응답필터에서 그 필터링 된 최종결과(y(n))를 도출하는 과정은 필터의 효과와 관련이 없으므로 그 순서가 지연으로 인해 바뀌더라도 결과(y(n))를 같도록 하면, 덧셈기의 숫자를 더욱 줄일 수 있다.
본 발명의 다른 실시예로 덧셈기의 숫자를 종래에 대해 1/3로 줄인 교환방식 유한충격응답필터를 도 5를 참고하여 상세히 설명하면 다음과 같다.
입력신호(x(n))를 받아들여 기 설정한 계수(hN-1)와 곱셈하고 3클럭 지연하는시작부(B0)와; 상기 입력신호(x(n))를 받아들여 기 설정한 3개의 계수와 각각 곱하여 그 각 결과를 하나는 지연하지 않고, 하나는 1클럭 지연하고, 나머지 하나는 3클럭 지연하여 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 3클럭 지연하여 출력하는 서로 직렬로 연결된 다수의 연산부(B1~Bm1)와; 상기 입력신호(x(n))를 받아들여 기 설정한 3개의 계수와 각각 곱하여 그 각 결과를 하나는 지연하지 않고, 하나는 1클럭 지연하고, 나머지 하나는 3클럭 지연하여 그 각 결과와 상기 앞단(Bm1)에서 입력받은 출력을 한번에 더한 후 그 결과를 출력하는 출력부(Bend)로 구성한다.
상기 시작부(B0)는 입력신호(x(n))를 받아들여 기 설정한 계수(hN-1)와 곱하는 곱셈기(M10)과; 상기 곱셈기(M10)의 출력을 3클럭 지연하기위해 직렬로 연결하는 3개의 지연기(F10,F11,F12)로 구성한다.
상기 연산부(B1~Bm1)는 상기 입력신호(x(n))를 받아들여 기 설정한 3개의 계수중 그 산출이 가장 빠른 계수와 곱하는 제 1곱셈기(M1)와; 상기 입력신호(x(n))와 상기 3개의 계수중 그 산출이 가운데인 계수와 곱하는 제 2곱셈기(M2)와; 상기 입력신호(x(n))와 상기 3개의 계수중 그 산출이 가장 느린 계수와 곱하는 제 3곱셈기(M3)와; 상기 제 2곱셈기(M2)의 결과를 1클럭 지연하기위한 입력지연기(F1)와; 상기 제 3곱셈기(M3)의 결과를 2클럭 지연하기위해 직렬연결된 입력지연기(F2,F3)와; 상기 입력지연기(F1)의 결과, 입력지연기(F3)의 결과, 제 1곱셈기(M1)의 결과 및 앞단의 출력을 모두 더하는 4입력 덧셈기(AD1)와; 상기 덧셈기(AD1)의 출력을 3클럭 지연시켜 출력하기 위해 직렬로 연결한 출력지연기(F4,F5,F6)로 구성한다.
상기 출력부(Bend)는 상기 입력신호(x(n))를 받아들여 기 설정한 3개의 계수(h0,h1,h2)중 그 산출이 가장 빠른 계수(h0)와 곱하는 제 4곱셈기(M20)와; 상기 입력신호(x(n))와 상기 3개의 계수(h0,h1,h2)중 그 산출이 중간인 계수(h 1)와 곱하는 제 5곱셈기(M21)와; 상기 입력신호(x(n))와 상기 3개의 계수(h0,h1,h2)중 그 산출이 가장느린 계수(h2)와 곱하는 제 6곱셈기(M22)와; 상기 제 5곱셈기(M21)의 결과를 1클럭 지연하기위한 입력지연기(F20)와; 상기 제 6곱셈기(M22)의 결과를 2클럭 지연하기 위한 입력지연기(F21,F22)와; 상기 입력지연기(F20,F22)의 결과와 제 4곱셈기(M20)의 결과 및 앞단의 출력을 모두 더하는 4입력 덧셈기(AD10)로 구성한다.
상기 구성한 바와 같이, 그 덧셈기의 수를 (N-1)/3으로 하려고 하므로 상기 수학식 5에 의해 지표수(N_P)를 구하면 3이 된다.
따라서, 시작부(B0)의 지연기(F10,F11,F12)가 3개가 되고, 각 연산부의 곱셈기(M1,M2,M3)가 3개가 된다.
또한 연산부(B1~Bm1)의 숫자는 {N-(N_P+1)}/N_P를 통해 알 수 있고, 여기서는 (N-4)/3이 되며 이 값이 마지막 연산부(Bm1)에서의 m1이 된다.
교환방식 유한충격응답필터는 그 결과(y(n))를 도출하는 과정은 필터의 효과와 관련이 없으므로 그 순서가 지연으로 인해 바뀌더라도 결과(y(n))를 같도록 한다.
상기 구조를 보인 실시예를 하기 수학식 6과 같은 수학식의 나열을 통해 그 동작을 알 수 있게 된다.
y(0)=x(0)h(0)
y(1)=x(1)h(0)+x(0)h(1)
y(2)=x(2)h(0)+x(1)h(1)+x(0)h(2)
y(N-1)=x(N-1)h(0)+x(N-2)h(1)+…+x(1)h(N-2)+x(0)h(N-1)
y(N)=x(N)h(0)+x(N-1)h(1)+…+x(2)h(N-2)+x(1)h(N-1)
y(N+a)=x(N+a)h(0)+x(N+a-1)h(1)+…+x(a+2)h(N-2)+x(a+1)h(N-1)
단, a는 자연수
이는 상기 수학식 3에서 설명한 종래 교환방식 유한충격응답필터와 완전히 동일하므로 그 필터링의 결과 또한 동일하게 된다.
따라서, 교환방식 유한충격응답필터의 덧셈기는 설계자 마음대로 줄일 수 있으며 그에 따라 늘어나는 회로의 크기와 소비전력의 감소를 고려하여 적정하게 결정해야 하며 상기 도 4에서 보인 바와 같이 덧셈기를 종래의 절반수준으로 맞춘 경우 N은 항상 홀수로, 도 5에서 보인 바와 같이 덧셈기를 종래의 1/3로 맞춘 경우 N은 3의 배수에 1을 더한 값이 되도록 하는 것이 바람직하지만 그와 같이 N을 정할 수 없을 경우에는 계수 값이 0인 부분을 추가한다.
상기한 바와 같이 본 발명 저전력 유한충격응답필터는 덧셈기 파이프 라인의 중간에서 지연기를 추가함으로써 계산의 순서를 바꾸어 다수의 결과값을 한번에 더해 주도록 함으로써 한 클럭에 동작하는 덧셈기의 숫자를 줄일 수 있어 필터의 소모전력을 줄일 수 있는 효과가 있다.

Claims (3)

  1. 입력신호를 받아들여 기 설정한 계수와 곱하고 기 설정한 횟수만큼 지연하는 시작부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하여 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단의 출력을 한번에 더한 후 그 결과를 상기 시작부에서 설정한 횟수만큼 지연하여 출력하는 서로 직렬로 연결된 다수의 연산부와; 상기 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하고, 그 각 결과를 각기 다르게 설정한 횟수로 지연하여 그 각 결과와 앞단에서 입력받은 출력을 한번에 더한 후 그 결과를 출력하는 출력부로 구성하는 것을 특징으로 하는 저전력 유한충격응답필터.
  2. 제 1항에 있어서, 상기 시작부에서 지연횟수는 하기 식의 지표수(P_N)와 같은 수로 구성하는 것을 특징으로하는 저전력 유한충격응답필터.
    Figure 111999016059078-pat00003
  3. 제 1항에 있어서, 상기 연산부는 입력신호를 받아들여 기 설정한 다수의 계수와 각각 곱하는 다수의 곱셈기와; 상기 다수의 곱셈기의 결과를 소정의 클럭만큼 지연하기 위해 서로 직렬로 연결되고, 각 곱셈기에 입력되는 계수의 산출 순서에 의해 그 수가 결정되는 다수의 입력지연기와; 상기 직렬로 연결된 다수의 입력지연기 각 각의 결과와 가장빠른 계수를 가진 곱셈기의 출력 및 입력받은 앞단의 출력을 모두 더하는 덧셈기와; 상기 덧셈기의 출력을 상기 시작부의 지연기 개수만큼 지연한 후 출력하도록 직렬로 연결한 출력지연기로 구성하는 것을 특징으로하는 저전력 유한충격응답필터.
KR1019990054145A 1999-12-01 1999-12-01 저전력 유한충격응답필터 KR100585644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054145A KR100585644B1 (ko) 1999-12-01 1999-12-01 저전력 유한충격응답필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054145A KR100585644B1 (ko) 1999-12-01 1999-12-01 저전력 유한충격응답필터

Publications (2)

Publication Number Publication Date
KR20010053680A KR20010053680A (ko) 2001-07-02
KR100585644B1 true KR100585644B1 (ko) 2006-06-02

Family

ID=19622941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054145A KR100585644B1 (ko) 1999-12-01 1999-12-01 저전력 유한충격응답필터

Country Status (1)

Country Link
KR (1) KR100585644B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314417A (ja) * 1988-06-14 1989-12-19 Matsushita Electric Ind Co Ltd ディジタルフィルタ
WO1997050173A1 (en) * 1996-06-27 1997-12-31 Interdigital Technology Corporation Efficient multichannel filtering for cdma modems
KR19980015727A (ko) * 1996-08-23 1998-05-25 김광호 유한 임펄스 응답 필터
JPH10233650A (ja) * 1997-02-21 1998-09-02 Mitsubishi Electric Corp フィルタ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314417A (ja) * 1988-06-14 1989-12-19 Matsushita Electric Ind Co Ltd ディジタルフィルタ
WO1997050173A1 (en) * 1996-06-27 1997-12-31 Interdigital Technology Corporation Efficient multichannel filtering for cdma modems
KR19980015727A (ko) * 1996-08-23 1998-05-25 김광호 유한 임펄스 응답 필터
JPH10233650A (ja) * 1997-02-21 1998-09-02 Mitsubishi Electric Corp フィルタ回路

Also Published As

Publication number Publication date
KR20010053680A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
US6687722B1 (en) High-speed/low power finite impulse response filter
JP5356537B2 (ja) 前置加算器段を備えたデジタル信号処理ブロック
US5894428A (en) Recursive digital filter
US4791597A (en) Multiplierless FIR digital filter with two to the Nth power coefficients
US6889239B2 (en) Digital filter and data processing method thereof
KR100585644B1 (ko) 저전력 유한충격응답필터
EP1913692B1 (en) Digital filter
JP3297880B2 (ja) Ｉｉｒディジタル・フィルタ
JPH09116387A (ja) デジタルフィルタ
US7412471B2 (en) Discrete filter having a tap selection circuit
US7167514B2 (en) Processing of quinary data
US20100306297A1 (en) Filter
US6058407A (en) FIR (finite impulse response) filter with non-symmetric frequency response characteristics
JP2005020554A (ja) デジタルフィルタ
JP3090043B2 (ja) ディジタル補間フィルタ回路
US11652471B2 (en) Low power biquad systems and methods
JPH0365813A (ja) 信号処理集積回路
JPH082015B2 (ja) ディジタルフィルタ及びディジタル信号処理システム
US6944217B1 (en) Interleaved finite impulse response filter
JP2004128858A (ja) Ｆｉｒデジタルフィルタ
KR0140805B1 (ko) 에프아이알 필터의 비트 직렬 연산장치
KR0133402B1 (ko) 대칭계수를 갖는 일차원 유한충격응답(fir) 필터
KR100324729B1 (ko) 유한충격응답필터
KR0133403B1 (ko) 대칭계수를 갖는 일차원 유한충격응답(fir) 필터
Alle et al. Implementation of two parallel FIR filter structure using LUT less DA

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee