JP3450843B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3450843B2 JP3450843B2 JP2001397666A JP2001397666A JP3450843B2 JP 3450843 B2 JP3450843 B2 JP 3450843B2 JP 2001397666 A JP2001397666 A JP 2001397666A JP 2001397666 A JP2001397666 A JP 2001397666A JP 3450843 B2 JP3450843 B2 JP 3450843B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- information
- output
- lead
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、テレビ受像機、ビ
デオカメラのビューファインダー、映像プロジェクター
の光バルブ、コンピュータのディスプレイ等に用いられ
る表示装置、特にその駆動回路の実装構造に関する。
デオカメラのビューファインダー、映像プロジェクター
の光バルブ、コンピュータのディスプレイ等に用いられ
る表示装置、特にその駆動回路の実装構造に関する。
【０００２】
【従来の技術】最近の表示装置は、ＣＲＴに代わり、液
晶素子、プラズマ発光素子、エレクトロクローミー素
子、電子放出素子等の表示素子を備えた表示装置が注目
されている。
晶素子、プラズマ発光素子、エレクトロクローミー素
子、電子放出素子等の表示素子を備えた表示装置が注目
されている。
【０００３】ここで、これらの表示素子は多数の画素を
有すると共に、各画素の光学状態を定める電気信号を印
加するための電極を有している。さらに、これら表示素
子の電極に電気信号を印加するため、バス基板又はドラ
イバ基板と呼ばれるガラスエポキシ等のリジッドな配線
基板とＴＡＢフィルム等のフレキシブル配線基板とを採
用している。こうした構造は、米国特許第５，０１９，
２０１号や米国特許第５，３６０，９４３号等の明細書
に記載されている。
有すると共に、各画素の光学状態を定める電気信号を印
加するための電極を有している。さらに、これら表示素
子の電極に電気信号を印加するため、バス基板又はドラ
イバ基板と呼ばれるガラスエポキシ等のリジッドな配線
基板とＴＡＢフィルム等のフレキシブル配線基板とを採
用している。こうした構造は、米国特許第５，０１９，
２０１号や米国特許第５，３６０，９４３号等の明細書
に記載されている。
【０００４】以下、表示素子として表示パネルを、フレ
キシブル配線基板として駆動ＩＣチップを有するフィル
ムキャリアを用いた場合について述べる。
キシブル配線基板として駆動ＩＣチップを有するフィル
ムキャリアを用いた場合について述べる。
【０００５】従来、駆動回路を搭載したフィルムキャリ
アを表示パネル及びバス基板に接続する場合、衝撃，振
動，熱ストレス等による外部からの応力によって入力側
及び出力側のアウターリードのうち両端に位置するアウ
ターリードが損傷しやすいという欠点があった。
アを表示パネル及びバス基板に接続する場合、衝撃，振
動，熱ストレス等による外部からの応力によって入力側
及び出力側のアウターリードのうち両端に位置するアウ
ターリードが損傷しやすいという欠点があった。
【０００６】そこで、この点を解決するため、図９に示
すように、フィルムキャリアのリードのうち入力側と出
力側のアウターリード６，５の両外側に表示パネル１の
ための駆動とは電気的に無関係なダミーリード８，９を
配置することによって、外部応力による両端のアウター
リード６，５の損傷防止を図っている。なお、図９中の
符号１は表示パネル、２はＩＣチップ等の駆動回路、３
はバス基板、４はフィルムキャリア、７はダミーリード
用の半田ランドである。
すように、フィルムキャリアのリードのうち入力側と出
力側のアウターリード６，５の両外側に表示パネル１の
ための駆動とは電気的に無関係なダミーリード８，９を
配置することによって、外部応力による両端のアウター
リード６，５の損傷防止を図っている。なお、図９中の
符号１は表示パネル、２はＩＣチップ等の駆動回路、３
はバス基板、４はフィルムキャリア、７はダミーリード
用の半田ランドである。
【０００７】ところで、画像を表示する表示領域の外側
を、常に白状態（明状態）又は黒状態（暗状態）のいず
れかに保持することで、表示領域内に表示される画像の
見映えを良くすることがある。これは枠駆動と呼ばれ
る。
を、常に白状態（明状態）又は黒状態（暗状態）のいず
れかに保持することで、表示領域内に表示される画像の
見映えを良くすることがある。これは枠駆動と呼ばれ
る。
【０００８】図１０は、このような枠駆動が採用された
表示装置の一例を示しており、表示パネル１には４つの
枠駆動用の電極９９が設けられ、２つのバス基板３の両
端に配設されたフィルムキャリア４，４′の枠駆動用リ
ード（図示せず）と接続されている。なお、同図におい
て２０１，２０１′は駆動回路である。
表示装置の一例を示しており、表示パネル１には４つの
枠駆動用の電極９９が設けられ、２つのバス基板３の両
端に配設されたフィルムキャリア４，４′の枠駆動用リ
ード（図示せず）と接続されている。なお、同図におい
て２０１，２０１′は駆動回路である。
【０００９】ここで、枠駆動のための１つの方法は、全
てのフィルムキャリア４，４′と全ての駆動回路２０
１，２０１′とに全く同じ構成のフィルムキャリア４，
４′と駆動回路２０１，２０１′を用い、枠駆動用電極
９９に常に電極９９上の画素（枠画素）を白又は黒とす
る信号を供給するように駆動する方法である。
てのフィルムキャリア４，４′と全ての駆動回路２０
１，２０１′とに全く同じ構成のフィルムキャリア４，
４′と駆動回路２０１，２０１′を用い、枠駆動用電極
９９に常に電極９９上の画素（枠画素）を白又は黒とす
る信号を供給するように駆動する方法である。
【００１０】もう１つは、本発明者らが発明した方法で
あり、バス基板３の両端のフィルムキャリア４′の構造
を他のフィルムキャリア４の構造と異ならしめる方法で
ある。図１１はこのようなもう１つの方法に用いられる
フィルムキャリア４′の構造を示している。
あり、バス基板３の両端のフィルムキャリア４′の構造
を他のフィルムキャリア４の構造と異ならしめる方法で
ある。図１１はこのようなもう１つの方法に用いられる
フィルムキャリア４′の構造を示している。
【００１１】なお、このフィルムキャリア４′は、表示
パネル１の表示エリアの外側の枠駆動用電極９９に、例
えば常に白色の表示をするための信号を供給するためダ
ミーリード８′，９′の入力側と出力側を電気的に短絡
させて接続されるが、入力側をバス基板３に、出力側を
表示装置の枠駆動電極９９の端子に接続することによっ
てバス基板３からの信号を駆動回路２０１′を介さずに
直接表示装置に与えて枠エリアの駆動を表示するように
することもできる。
パネル１の表示エリアの外側の枠駆動用電極９９に、例
えば常に白色の表示をするための信号を供給するためダ
ミーリード８′，９′の入力側と出力側を電気的に短絡
させて接続されるが、入力側をバス基板３に、出力側を
表示装置の枠駆動電極９９の端子に接続することによっ
てバス基板３からの信号を駆動回路２０１′を介さずに
直接表示装置に与えて枠エリアの駆動を表示するように
することもできる。
【００１２】この構造の場合は、駆動回路２０１′とし
ては他の駆動回路２０１と同じＩＣチップを用いること
が出来る。又、ＩＣチップに枠駆動のための特別な構成
を付与したり、特別な駆動制御を付与する必要もない。
ては他の駆動回路２０１と同じＩＣチップを用いること
が出来る。又、ＩＣチップに枠駆動のための特別な構成
を付与したり、特別な駆動制御を付与する必要もない。
【００１３】
【発明が解決しようとする課題】ところが、このような
構成の表示装置及びその駆動回路の実装構造において、
図９に示す構造の場合、ダミーリード８，９が電気的に
フローティング状態になってしまうのでアンテナの役割
を果たしてしまい、輻射ノイズが発生する。
構成の表示装置及びその駆動回路の実装構造において、
図９に示す構造の場合、ダミーリード８，９が電気的に
フローティング状態になってしまうのでアンテナの役割
を果たしてしまい、輻射ノイズが発生する。
【００１４】また、これを避けるために、ダミーリード
８、９を隣接するアウターリード５，６に短絡すると、
ダミーリード８，９は表示パネル１の枠駆動に使用する
ことができなくなる。
８、９を隣接するアウターリード５，６に短絡すると、
ダミーリード８，９は表示パネル１の枠駆動に使用する
ことができなくなる。
【００１５】ここで、電気的なフローティング状態を避
けるためにダミーリード８，９を例えば、グランドラン
ドに保持してグランド電位に固定した場合、ダミーリー
ド８，９と、これに隣接するアウターリード５，６との
間に定常的なＤＣ電位差が生じる。このとき、特に表示
パネル１と出力側アウターリード５との接続部分におい
ては電蝕による断線等の故障を引き起こし易くなる。
けるためにダミーリード８，９を例えば、グランドラン
ドに保持してグランド電位に固定した場合、ダミーリー
ド８，９と、これに隣接するアウターリード５，６との
間に定常的なＤＣ電位差が生じる。このとき、特に表示
パネル１と出力側アウターリード５との接続部分におい
ては電蝕による断線等の故障を引き起こし易くなる。
【００１６】本発明は、このような問題点を解決するた
めになされたものであり、ノイズによる誤動作のない表
示装置を提供することを第１の目的とする。また、枠駆
動の必要な表示パネルにも適用できる駆動回路の実装構
造を有する表示装置を提供することを第２の目的とす
る。さらに、電触による断線が生じ難い表示装置を提供
することを第３の目的とする。また、汎用性の高い低コ
ストな駆動回路の実装構造を有する表示装置を提供する
ことを第４の目的とする。
めになされたものであり、ノイズによる誤動作のない表
示装置を提供することを第１の目的とする。また、枠駆
動の必要な表示パネルにも適用できる駆動回路の実装構
造を有する表示装置を提供することを第２の目的とす
る。さらに、電触による断線が生じ難い表示装置を提供
することを第３の目的とする。また、汎用性の高い低コ
ストな駆動回路の実装構造を有する表示装置を提供する
ことを第４の目的とする。
【００１７】
【課題を解決するための手段】本発明は、表示素子と、
該表示素子を駆動するための走査選択信号及び走査非選
択信号を発生する走査側ドライバーＩＣ及び中心電位に
対して両極性の電圧を有した情報信号を発生する情報側
ドライバーＩＣ、該走査側及び情報側ライバーＩＣに夫
々接続させて配置した入力側アウターリード及び出力側
アウターリードを有する走査側及び情報側フィルムキャ
リアと、該入力側アウターリードに信号を供給するバス
基板と、を備えた表示装置であって、前記走査側及び情
報側フィルムキャリアは、夫々前記入力側アウターリー
ド及び出力側アウターリードのそれぞれの最も外側の入
力側アウターリード及び出力側アウターリードと該フィ
ルムキャリア端部との間に配置した走査側及び情報側ダ
ミーリードを有し、該走査側ダミーリードは、前記走査
側ドライバーＩＣに接続されず、且つ該走査側ドライバ
ーＩＣを駆動している所定期間中において前記走査非選
択信号と同じ電位の電圧が印加され、該電圧を印加する
ことによって前記走査側ドライバーＩＣを駆動している
所定期間中において、前記走査選択信号及び上記走査非
選択信号が出力されている出力側アウターリードと該走
査側ダミーリードとの間の電位差を、平均値で前記所定
期間中ほぼ零又は零とし、該情報側ダミーリードは、前
記情報側ドライバーＩＣに接続されず、且つ該情報側ド
ライバーＩＣを駆動している所定期間中において、前記
情報信号の中心電位と同じ電位の電圧が印加され、該電
圧を印加することによって前記情報側ドライバーＩＣを
駆動している所定期間中において、前記中心電位に対し
て両極性の電圧が出力されている出力側アウターリード
と該情報側ダミーリードとの間の電位差を、平均値で前
記所定期間中ほぼ零又は零とした、ことを特徴とするも
のである。
該表示素子を駆動するための走査選択信号及び走査非選
択信号を発生する走査側ドライバーＩＣ及び中心電位に
対して両極性の電圧を有した情報信号を発生する情報側
ドライバーＩＣ、該走査側及び情報側ライバーＩＣに夫
々接続させて配置した入力側アウターリード及び出力側
アウターリードを有する走査側及び情報側フィルムキャ
リアと、該入力側アウターリードに信号を供給するバス
基板と、を備えた表示装置であって、前記走査側及び情
報側フィルムキャリアは、夫々前記入力側アウターリー
ド及び出力側アウターリードのそれぞれの最も外側の入
力側アウターリード及び出力側アウターリードと該フィ
ルムキャリア端部との間に配置した走査側及び情報側ダ
ミーリードを有し、該走査側ダミーリードは、前記走査
側ドライバーＩＣに接続されず、且つ該走査側ドライバ
ーＩＣを駆動している所定期間中において前記走査非選
択信号と同じ電位の電圧が印加され、該電圧を印加する
ことによって前記走査側ドライバーＩＣを駆動している
所定期間中において、前記走査選択信号及び上記走査非
選択信号が出力されている出力側アウターリードと該走
査側ダミーリードとの間の電位差を、平均値で前記所定
期間中ほぼ零又は零とし、該情報側ダミーリードは、前
記情報側ドライバーＩＣに接続されず、且つ該情報側ド
ライバーＩＣを駆動している所定期間中において、前記
情報信号の中心電位と同じ電位の電圧が印加され、該電
圧を印加することによって前記情報側ドライバーＩＣを
駆動している所定期間中において、前記中心電位に対し
て両極性の電圧が出力されている出力側アウターリード
と該情報側ダミーリードとの間の電位差を、平均値で前
記所定期間中ほぼ零又は零とした、ことを特徴とするも
のである。
【００１８】また本発明は、前記フィルムキャリアは、
前記バス基板の１つに対して複数設けられていることを
特徴とするものである。
前記バス基板の１つに対して複数設けられていることを
特徴とするものである。
【００１９】また本発明は、前記表示素子は、液晶素
子、プラズマ素子、エレクトロクローミー素子及び電子
放出素子からなる群のうちのいずれか１つであることを
特徴とするものである。
子、プラズマ素子、エレクトロクローミー素子及び電子
放出素子からなる群のうちのいずれか１つであることを
特徴とするものである。
【００２０】また本発明は、前記所定期間は、１水平走
査期間より長い期間であることを特徴とするものであ
る。
査期間より長い期間であることを特徴とするものであ
る。
【００２１】また本発明は、前記所定期間は、１フレー
ム期間であることを特徴とするものである。
ム期間であることを特徴とするものである。
【００２２】また、本発明によれば、表示素子を駆動す
るための走査選択信号及び走査非選択信号を発生する走
査側ドライバーＩＣと、情報信号を発生する情報側ドラ
イバーＩＣと、該走査側及び情報側ドライバーＩＣに夫
々接続させて配置した入力側アウターリード及び出力側
アウターリードとを有する走査側及び情報側フィルムキ
ャリアの入力側アウターリードに、バス基板により信号
をそれぞれ供給する。そして、この走査側及び情報側フ
ィルムキャリアの、夫々入力側アウターリード及び出力
側アウターリードのそれぞれの最も外側の入力側アウタ
ーリード及び出力側アウターリードとフィルムキャリア
端部との間に、走査側及び情報側ダミーリードを走査側
及び情報側ドライバーＩＣにそれぞれ接続させることな
く配置する。さらに、走査側ダミーリードに走査非選択
信号と同じ電位の電圧を印加することにより、出力側ア
ウターリードと走査側ダミーリードとの間の電位差が所
定期間中、平均値で、ほぼ零又は零となる様にする。ま
た、情報側ダミーリードに中心電位に対して両極性の電
圧を有した情報信号の中心電位と同じ電位の電圧を印加
することにより、出力側アウターリードと情報側ダミー
リードとの間の電位差が所定期間中、平均値で、ほぼ零
又は零となる様にする。
るための走査選択信号及び走査非選択信号を発生する走
査側ドライバーＩＣと、情報信号を発生する情報側ドラ
イバーＩＣと、該走査側及び情報側ドライバーＩＣに夫
々接続させて配置した入力側アウターリード及び出力側
アウターリードとを有する走査側及び情報側フィルムキ
ャリアの入力側アウターリードに、バス基板により信号
をそれぞれ供給する。そして、この走査側及び情報側フ
ィルムキャリアの、夫々入力側アウターリード及び出力
側アウターリードのそれぞれの最も外側の入力側アウタ
ーリード及び出力側アウターリードとフィルムキャリア
端部との間に、走査側及び情報側ダミーリードを走査側
及び情報側ドライバーＩＣにそれぞれ接続させることな
く配置する。さらに、走査側ダミーリードに走査非選択
信号と同じ電位の電圧を印加することにより、出力側ア
ウターリードと走査側ダミーリードとの間の電位差が所
定期間中、平均値で、ほぼ零又は零となる様にする。ま
た、情報側ダミーリードに中心電位に対して両極性の電
圧を有した情報信号の中心電位と同じ電位の電圧を印加
することにより、出力側アウターリードと情報側ダミー
リードとの間の電位差が所定期間中、平均値で、ほぼ零
又は零となる様にする。
【００２３】また、電気的なフローティング状態となっ
ていないため、ダミーリードからの輻射ノイズの心配も
無い。
ていないため、ダミーリードからの輻射ノイズの心配も
無い。
【００２４】一方、入力側と出力側のダミーリードが共
通となっているため、入力側ダミーリード用ランドへの
印加電圧を任意に設定することでフィルムキャリアを通
して表示装置に直接電圧を印加することも可能である。
通となっているため、入力側ダミーリード用ランドへの
印加電圧を任意に設定することでフィルムキャリアを通
して表示装置に直接電圧を印加することも可能である。
【００２５】
【発明の実施の形態】図１は本発明の好適な実施の形態
による駆動回路の実装構造を示す平面図、図図２は図１
のＡＡ′断面を、図３は図１のＢＢ′断面を示す。図１
の構造は、図の全てのフィルムキャリア２０１，２０
１′に代えて用いることができる。
による駆動回路の実装構造を示す平面図、図図２は図１
のＡＡ′断面を、図３は図１のＢＢ′断面を示す。図１
の構造は、図の全てのフィルムキャリア２０１，２０
１′に代えて用いることができる。
【００２６】図１〜図３において、１は表示素子として
の表示パネルであり、多数の画素を有している。２は駆
動回路としてのドライバＩＣ、３はバス基板、４はフィ
ルムキャリア、５は出力側アウターリード、６は入力側
アウターリード、８は入力側ダミーリード、９は出力側
ダミーリード、１６はバス基板３側の接続端子である半
田ランド、１８はダミーリード用の半田ランド、１５は
表示パネルの電極であり、走査電極又は情報電極として
画素に接続されている。
の表示パネルであり、多数の画素を有している。２は駆
動回路としてのドライバＩＣ、３はバス基板、４はフィ
ルムキャリア、５は出力側アウターリード、６は入力側
アウターリード、８は入力側ダミーリード、９は出力側
ダミーリード、１６はバス基板３側の接続端子である半
田ランド、１８はダミーリード用の半田ランド、１５は
表示パネルの電極であり、走査電極又は情報電極として
画素に接続されている。
【００２７】１９は表示パネル１のダミー電極であり、
枠駆動を行う場合には枠駆動用電極となり表示パネル１
内に延長されるが、その他の場合には図１のように延長
されない。ＡＤはハンダ、異方性導電性接着剤等の接続
部材である。
枠駆動を行う場合には枠駆動用電極となり表示パネル１
内に延長されるが、その他の場合には図１のように延長
されない。ＡＤはハンダ、異方性導電性接着剤等の接続
部材である。
【００２８】駆動回路２は、表示パネル１を駆動するた
めに必要な電圧を出力側アウターリード５を介して表示
パネル１に印加する。これは、バス基板３に電気的に接
続された入力側アウターリード群６から供給された電源
および信号に従って行われる。
めに必要な電圧を出力側アウターリード５を介して表示
パネル１に印加する。これは、バス基板３に電気的に接
続された入力側アウターリード群６から供給された電源
および信号に従って行われる。
【００２９】このとき出力側アウターリード５を介して
表示パネル１に印加される電圧を図４に示す。
表示パネル１に印加される電圧を図４に示す。
【００３０】駆動回路２が走査電極駆動用として用いら
れる場合には、即ち表示パネル１を駆動するための走査
選択信号及び走査非選択信号を発生する走査側ドライバ
ーＩＣとして用いられる場合には図４の電圧波形Ａが駆
動電極１５に時系列に出力され、駆動回路２が情報電極
駆動用として用いられる場合には、即ち表示パネル１を
駆動するための情報信号を発生する情報側ドライバーＩ
Ｃとして用いられる場合には表示すべき画像に応じた図
４の電圧波形Ｂが駆動電極１５に出力される。表示パネ
ル１のダミー電極１９には基準電位ＶＣがバス基板３の
ダミーリード用の半田ランド１８から駆動回路２を介さ
ずに与えられる。
れる場合には、即ち表示パネル１を駆動するための走査
選択信号及び走査非選択信号を発生する走査側ドライバ
ーＩＣとして用いられる場合には図４の電圧波形Ａが駆
動電極１５に時系列に出力され、駆動回路２が情報電極
駆動用として用いられる場合には、即ち表示パネル１を
駆動するための情報信号を発生する情報側ドライバーＩ
Ｃとして用いられる場合には表示すべき画像に応じた図
４の電圧波形Ｂが駆動電極１５に出力される。表示パネ
ル１のダミー電極１９には基準電位ＶＣがバス基板３の
ダミーリード用の半田ランド１８から駆動回路２を介さ
ずに与えられる。
【００３１】出力側アウターリード５の電圧波形例Ａと
して示す走査選択信号及び走査非選択信号を有する走査
側波形は図４に示している期間内だけを見ると平均電圧
はプラスであるが走査側波形のデューティーは小さく、
４００分の１あるいはそれ以下であるので、例えば１フ
レーム期間中の電圧としてみればＶＣに対してＤＣ的に
は略零と見なすことが出来る。
して示す走査選択信号及び走査非選択信号を有する走査
側波形は図４に示している期間内だけを見ると平均電圧
はプラスであるが走査側波形のデューティーは小さく、
４００分の１あるいはそれ以下であるので、例えば１フ
レーム期間中の電圧としてみればＶＣに対してＤＣ的に
は略零と見なすことが出来る。
【００３２】また、出力側アウターリード５の電圧波形
例Ｂとして示す中心電位ＶＣに対して両極性の電圧を有
した情報側波形例では１水平走査期間内での電圧平均値
がＶＣに対して零となっている。
例Ｂとして示す中心電位ＶＣに対して両極性の電圧を有
した情報側波形例では１水平走査期間内での電圧平均値
がＶＣに対して零となっている。
【００３３】一方、出力側ダミーリード９は入力側ダミ
ーリード８と電気的に接続されており、入力側ダミーリ
ード８はバス基板３上のダミーリード用ランド１８（図
１参照）に半田付けによって接続されているので、出力
側ダミーリード９の電位は任意に設定可能である。
ーリード８と電気的に接続されており、入力側ダミーリ
ード８はバス基板３上のダミーリード用ランド１８（図
１参照）に半田付けによって接続されているので、出力
側ダミーリード９の電位は任意に設定可能である。
【００３４】このとき例えば、出力側ダミーリード９の
電位を図４に示す如くＶＣとしたとき、出力側ダミーリ
ード９とこれに隣接する最も外側の出力側アウターリー
ド（情報側を例にとる）との電位差は少なくとも一水平
走査期間中ＤＣ的には零となり、また瞬間的な電位差も
最大で｜Ｖ＋−ＶＣ｜となり、イオンの移動を低レベル
に抑えることが出来、膜厚が数百Å〜数千Åと薄い金属
（例えばアルミニウム）で出来ている表示パネル１の取
り出し電極を電蝕による損傷から守ることが出来る。
電位を図４に示す如くＶＣとしたとき、出力側ダミーリ
ード９とこれに隣接する最も外側の出力側アウターリー
ド（情報側を例にとる）との電位差は少なくとも一水平
走査期間中ＤＣ的には零となり、また瞬間的な電位差も
最大で｜Ｖ＋−ＶＣ｜となり、イオンの移動を低レベル
に抑えることが出来、膜厚が数百Å〜数千Åと薄い金属
（例えばアルミニウム）で出来ている表示パネル１の取
り出し電極を電蝕による損傷から守ることが出来る。
【００３５】次に、例えば出力側ダミーリード９に図５
に示す電圧波形を印加した場合について説明する。
に示す電圧波形を印加した場合について説明する。
【００３６】これは即ち、例えば図１０に示すＴＡＢフ
ィルムに搭載したドライバＩＣ２０１群のうちの最も外
側のドライバＩＣ２０１′のパネル外側に配されたダミ
ーリード９を介して、図６に示すように、表示パネル１
の表示エリアの外側に配されたいわゆる枠駆動エリアの
電極９９に印加し、枠駆動部分を常に白表示あるいは黒
表示に固定するために用いられるものである。
ィルムに搭載したドライバＩＣ２０１群のうちの最も外
側のドライバＩＣ２０１′のパネル外側に配されたダミ
ーリード９を介して、図６に示すように、表示パネル１
の表示エリアの外側に配されたいわゆる枠駆動エリアの
電極９９に印加し、枠駆動部分を常に白表示あるいは黒
表示に固定するために用いられるものである。
【００３７】このとき出力側ダミーリード９とこれに隣
接する最も外側の出力側アウターリード（情報側電極に
対応したもの）との間には枠駆動用電圧を印加する一水
平走査期間のみ、ＤＣ成分が零である交番電位差が生
じ、１フレーム中のそれ以外の期間には、ダミーリード
・アウターリード間には交番電位差すら生じておらずＤ
Ｃ成分は零であるＤＣ的には零となる。
接する最も外側の出力側アウターリード（情報側電極に
対応したもの）との間には枠駆動用電圧を印加する一水
平走査期間のみ、ＤＣ成分が零である交番電位差が生
じ、１フレーム中のそれ以外の期間には、ダミーリード
・アウターリード間には交番電位差すら生じておらずＤ
Ｃ成分は零であるＤＣ的には零となる。
【００３８】また、瞬間的な電位差については最大で２
｜Ｖ＋−ＶＣ｜となり、出力側ダミーリードの電位をＶ
Ｃに固定した場合と比較すると電位差が大きいが、これ
は出力側アウターリード相互の電位差と同等のレベルで
あり、出力側ダミーリード部分が特に電蝕に対して弱く
なるということはない。
｜Ｖ＋−ＶＣ｜となり、出力側ダミーリードの電位をＶ
Ｃに固定した場合と比較すると電位差が大きいが、これ
は出力側アウターリード相互の電位差と同等のレベルで
あり、出力側ダミーリード部分が特に電蝕に対して弱く
なるということはない。
【００３９】図示した各実施の形態では表示パネル１の
ダミー電極１９又は枠駆動用電極にダミーリードを介し
て印加する電圧は、ドライバＩＣ２を通らずに直接バス
基板３からフィルムキャリアを通して表示パネル１に伝
えられていたが、ドライバＩＣ２を通じて印加する形態
でもよい。但し、ドライバＩＣ２を通じて印加する形態
では、ドライバＩＣ２の端子数が増えるので、低コスト
化を優先する装置では図示した形態の方がより好まし
い。
ダミー電極１９又は枠駆動用電極にダミーリードを介し
て印加する電圧は、ドライバＩＣ２を通らずに直接バス
基板３からフィルムキャリアを通して表示パネル１に伝
えられていたが、ドライバＩＣ２を通じて印加する形態
でもよい。但し、ドライバＩＣ２を通じて印加する形態
では、ドライバＩＣ２の端子数が増えるので、低コスト
化を優先する装置では図示した形態の方がより好まし
い。
【００４０】又、ドライバＩＣ２はフィルムキャリアパ
ッケージＩＣである必要はなく、表示パネル上にＣＯＧ
（チップオングラス）で設けられたものであってもよ
い。
ッケージＩＣである必要はなく、表示パネル上にＣＯＧ
（チップオングラス）で設けられたものであってもよ
い。
【００４１】ダミーリードとそれに隣接するリードとの
間の電位差に一水平走査期間より長い期間にわたってＤ
Ｃ成分が生じなければよい。なお、より好ましくは一水
平走査期間内において全くＤＣ成分のないほうが好まし
い。よって、こうなるようにダミーリードに印加する電
圧を定めればよい。
間の電位差に一水平走査期間より長い期間にわたってＤ
Ｃ成分が生じなければよい。なお、より好ましくは一水
平走査期間内において全くＤＣ成分のないほうが好まし
い。よって、こうなるようにダミーリードに印加する電
圧を定めればよい。
【００４２】ダミーリードの数は１つのフィルムキャリ
アあたりアウターリード群の左右に少なくとも１本ずつ
あればよく、より好ましくは２本〜４本ずつ配すること
が望ましい。
アあたりアウターリード群の左右に少なくとも１本ずつ
あればよく、より好ましくは２本〜４本ずつ配すること
が望ましい。
【００４３】本発明に用いられる表示パネル１として
は、液晶素子、プラズマ発光素子、エレクトロクローミ
ー素子、電子放出素子等が挙げられる。本発明は特にカ
イラルスメクチック液晶やカイラルネマチック液晶を用
いたノンアクティブマトリクス型素子や、ＴＮ液晶を用
いたアクティブマトリクス型素子に有効である。
は、液晶素子、プラズマ発光素子、エレクトロクローミ
ー素子、電子放出素子等が挙げられる。本発明は特にカ
イラルスメクチック液晶やカイラルネマチック液晶を用
いたノンアクティブマトリクス型素子や、ＴＮ液晶を用
いたアクティブマトリクス型素子に有効である。
【００４４】次に、以上説明した各実施の形態の液晶素
子が用いられた画像表示装置について説明する。
子が用いられた画像表示装置について説明する。
【００４５】図７はその画像表示装置の制御系のブロッ
ク図である。２００は表示パネルであり前述した液晶素
子に偏光板が組み合わせたものであり、必要に応じて背
面光源を有するものである。２０１はデコーダ及びスイ
ッチを含む走査線駆動回路、２０２はラッチ回路、シフ
トレジスタ、スイッチなどを含む情報線駆動回路、２０
３は両駆動回路２０１，２０２に供給する多数の基準電
圧を発生する電圧発生回路、２０４はＣＰＵや画像情報
保持のためのＲＡＭを含み、アウターリードやダミーリ
ードに供給する信号を出力する制御回路、２１０は画像
入力用のイメージセンサやアプリケーションプログラム
が実行されているコンピュータなどの画像信号源であ
る。
ク図である。２００は表示パネルであり前述した液晶素
子に偏光板が組み合わせたものであり、必要に応じて背
面光源を有するものである。２０１はデコーダ及びスイ
ッチを含む走査線駆動回路、２０２はラッチ回路、シフ
トレジスタ、スイッチなどを含む情報線駆動回路、２０
３は両駆動回路２０１，２０２に供給する多数の基準電
圧を発生する電圧発生回路、２０４はＣＰＵや画像情報
保持のためのＲＡＭを含み、アウターリードやダミーリ
ードに供給する信号を出力する制御回路、２１０は画像
入力用のイメージセンサやアプリケーションプログラム
が実行されているコンピュータなどの画像信号源であ
る。
【００４６】本発明は、この表示パネル２００と、走査
線駆動回路２０１及び情報線駆動回路２０２のうち少な
くともいずれか一方との実装構造に適用される。
線駆動回路２０１及び情報線駆動回路２０２のうち少な
くともいずれか一方との実装構造に適用される。
【００４７】なお、本発明の実施例として図１の構成を
採用した強誘電性液晶表示装置を複数作製した。
採用した強誘電性液晶表示装置を複数作製した。
【００４８】そして、本発明の装置が、出力側ダミーリ
ード９を図８に示す如くＧＮＤレベルに固定した場合と
比較して、数倍電蝕に対して強くなっていることを次に
示す信頼性試験によって確認した。
ード９を図８に示す如くＧＮＤレベルに固定した場合と
比較して、数倍電蝕に対して強くなっていることを次に
示す信頼性試験によって確認した。
【００４９】図１の構成を出力側アウターリードピッチ
（＝表示パネル取り出し電極ピッチ）を１００μｍ取り
出し電極構成としてソーダガラス上にＩＴＯ（１０００
Å）とアルミニウム（３０００Å）を積層した電極で作
製し、ＶＣとして２０Ｖ、Ｖ＋として２６Ｖ、Ｖ−とし
て１４Ｖに設定し、４５℃／９５％ＲＨの環境下で出力
側ダミーリードを図８に示す従来例のようにＧＮＤ電位
に固定駆動した場合、１６８時間経過後に出力側ダミー
リード（電極）９へ接続された取り出し電極と、これに
隣接する取り出し電極部分において電蝕による断線が発
生した。
（＝表示パネル取り出し電極ピッチ）を１００μｍ取り
出し電極構成としてソーダガラス上にＩＴＯ（１０００
Å）とアルミニウム（３０００Å）を積層した電極で作
製し、ＶＣとして２０Ｖ、Ｖ＋として２６Ｖ、Ｖ−とし
て１４Ｖに設定し、４５℃／９５％ＲＨの環境下で出力
側ダミーリードを図８に示す従来例のようにＧＮＤ電位
に固定駆動した場合、１６８時間経過後に出力側ダミー
リード（電極）９へ接続された取り出し電極と、これに
隣接する取り出し電極部分において電蝕による断線が発
生した。
【００５０】一方、図４に示す如く出力側ダミーリード
をＶＣ電位に固定して駆動した場合１，０００時間を経
過しても電蝕による故障が発生しないことを確認した。
をＶＣ電位に固定して駆動した場合１，０００時間を経
過しても電蝕による故障が発生しないことを確認した。
【００５１】
【発明の効果】以上説明したように、本発明によると、
駆動回路を搭載したフィルムキャリアの入力側ダミーリ
ードと出力側ダミーリードを共通とし、出力側アウター
リードと走査側及び情報側ダミーリードとの間の電位差
が所定期間中、平均値で、ほぼ零又は零となるようにす
ることでアウターリードと表示装置の接続部分のイオン
の移動を抑制することが出来、電蝕による断線等の故障
を防ぐことが出来る。
駆動回路を搭載したフィルムキャリアの入力側ダミーリ
ードと出力側ダミーリードを共通とし、出力側アウター
リードと走査側及び情報側ダミーリードとの間の電位差
が所定期間中、平均値で、ほぼ零又は零となるようにす
ることでアウターリードと表示装置の接続部分のイオン
の移動を抑制することが出来、電蝕による断線等の故障
を防ぐことが出来る。
【００５２】また、電気的なフローティング状態となっ
ていないため、ダミーリードからの輻射ノイズの心配も
無い。
ていないため、ダミーリードからの輻射ノイズの心配も
無い。
【００５３】一方、入力側と出力側のダミーリードが共
通となっているため、入力側ダミーリード用ランドへの
印加電圧を任意に設定することでフィルムキャリアをス
ルーして表示パネルに直接電圧を印加することも可能で
ある。
通となっているため、入力側ダミーリード用ランドへの
印加電圧を任意に設定することでフィルムキャリアをス
ルーして表示パネルに直接電圧を印加することも可能で
ある。
【図１】本発明の好適な第１の実施の形態による駆動回
路の実装構造を示す平面図。
路の実装構造を示す平面図。
【図２】図１のＡＡ′断面図。
【図３】図１のＢＢ′断面図。
【図４】本実施の形態の第１の実施例に係わる電圧波形
を示した図。
を示した図。
【図５】本実施の形態の第２の実施例に係わる電圧波形
を示した図。
を示した図。
【図６】本発明の第２の実施の形態の実装構造を示す
図。
図。
【図７】本発明の表示装置の制御系を示した図。
【図８】表示装置の電圧波形の比較例を示す図。
【図９】従来の実装構造を示す図。
【図１０】従来の表示装置を示す図。
【図１１】従来の実装構成の一例を示す図。
１ 表示パネル
２ ドライバＩＣ
３ バス基板
４ フィルムキャリア
５ 出力側アウターリード
６ 入力側アウターリード
８ 入力側ダミーリード
９ 出力側ダミーリード
１５ 表示パネルの電極
１６ バス基板側の半田ランド
１８ ダミーリード用の半田ランド
１９ 表示パネルのダミーリード
９９ 枠駆動電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 3/20 ６１１ Ｇ０９Ｇ 3/20 ６１１Ｃ
６２１ ６２１Ｍ
3/22 3/22 Ｅ
3/28 3/36
3/36 3/38
3/38 3/28 Ｚ
(72)発明者 横溝 広幸
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(72)発明者 大澤 誠司
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(56)参考文献 特開 平１−237523（ＪＰ，Ａ)
特開 平６−342143（ＪＰ，Ａ)
特開 昭64−28621（ＪＰ，Ａ)
特開 昭63−236009（ＪＰ，Ａ)
実開 昭59−112219（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09F 9/00
G02F 1/133
G02F 1/1345
Claims (8)
- 【請求項１】 表示素子と、該表示素子を駆動するため
の走査選択信号及び走査非選択信号を発生する走査側ド
ライバーＩＣ及び中心電位に対して両極性の電圧を有し
た情報信号を発生する情報側ドライバーＩＣ、該走査側
及び情報側ライバーＩＣに夫々接続させて配置した入力
側アウターリード及び出力側アウターリードを有する走
査側及び情報側フィルムキャリアと、該入力側アウター
リードに信号を供給するバス基板と、を備えた表示装置
であって、 前記走査側及び情報側フィルムキャリアは、夫々前記入
力側アウターリード及び出力側アウターリードのそれぞ
れの最も外側の入力側アウターリード及び出力側アウタ
ーリードと該フィルムキャリア端部との間に配置した走
査側及び情報側ダミーリードを有し、 該走査側ダミーリードは、前記走査側ドライバーＩＣに
接続されず、且つ該走査側ドライバーＩＣを駆動してい
る所定期間中において前記走査非選択信号と同じ電位の
電圧が印加され、該電圧を印加することによって前記走
査側ドライバーＩＣを駆動している所定期間中におい
て、前記走査選択信号及び上記走査非選択信号が出力さ
れている出力側アウターリードと該走査側ダミーリード
との間の電位差を、平均値で前記所定期間中ほぼ零又は
零とし、 該情報側ダミーリードは、前記情報側ドライバーＩＣに
接続されず、且つ該情報側ドライバーＩＣを駆動してい
る所定期間中において、前記情報信号の中心電位と同じ
電位の電圧が印加され、該電圧を印加することによって
前記情報側ドライバーＩＣを駆動している所定期間中に
おいて、前記中心電位に対して両極性の電圧が出力され
ている出力側アウターリードと該情報側ダミーリードと
の間の電位差を、平均値で前記所定期間中ほぼ零又は零
とした、ことを特徴とする表示装置。 - 【請求項２】 表示素子と、該表示素子を駆動するため
の走査選択信号及び走査非選択信号を発生する走査側ド
ライバーＩＣ及び中心電位に対して両極性の電圧を有し
た情報信号を発生する情報側ドライバーＩＣ、該走査側
及び情報側ライバーＩＣに夫々接続させて配置した入力
側アウターリード及び出力側アウターリードを有する走
査側及び情報側フィルムキャリアと、該入力側アウター
リード に信号を供給するバス基板と、を備えた表示装置
であって、 前記走査側フィルムキャリアは、前記入力側アウターリ
ード及び出力側アウターリードのそれぞれの最も外側の
入力側アウターリード及び出力側アウターリードと該フ
ィルムキャリア端部との間に配置した走査側ダミーリー
ドを有し、 上記走査側ダミーリードは、前記走査側ドライバーＩＣ
に接続されず、且つ該走査側ドライバーＩＣを駆動して
いる所定期間中において前記走査非選択信号と同じ電位
の電圧が印加され、該電圧を印加することによって前記
走査側ドライバーＩＣを駆動している所定期間中におい
て、前記走査選択信号及び上記走査非選択信号が出力さ
れている出力側アウターリードと該走査側ダミーリード
との間の電位差を、平均値で前記所定期間中ほぼ零又は
零とした、ことを特徴とする表示装置。 - 【請求項３】 表示素子と、該表示素子を駆動するため
の走査選択信号及び走査非選択信号を発生する走査側ド
ライバーＩＣ及び中心電位に対して両極性の電圧を有し
た情報信号を発生する情報側ドライバーＩＣ、該走査側
及び情報側ライバーＩＣに夫々接続させて配置した入力
側アウターリード及び出力側アウターリードを有する走
査側及び情報側フィルムキャリアと、該入力側アウター
リードに信号を供給するバス基板と、を備えた表示装置
であって、 前記情報側フィルムキャリアは、前記入力側アウターリ
ード及び出力側アウターリードのそれぞれの最も外側の
入力側アウターリード及び出力側アウターリードと該フ
ィルムキャリア端部との間に配置した情報側ダミーリー
ドを有し、 上記情報側ダミーリードは、前記情報側ドライバーＩＣ
に接続されず、且つ該情報側ドライバーＩＣを駆動して
いる所定期間中において、前記情報信号の中心電位と同
じ電位の電圧が印加され、該電圧を印加することによっ
て前記情報側ドライバーＩＣを駆動している所定期間中
において、前記中心電位に対して両極性の電圧が出力さ
れている出力側アウターリードと該情報側ダミーリード
との間の電位差を、平均値で前記所定期間中ほぼ零又は
零とした、ことを特徴とする表示装置。 - 【請求項４】 前記ほぼ零又は零の電位差は、出力側ア
ウターリードと表示素子との接続部分の電蝕による断線
事故を防止することができる電位差であるこ とを特徴と
する請求項１乃至３のいずれか１項に記載の表示装置。 - 【請求項５】 前記フィルムキャリアは、前記バス基板
の１つに対して複数設けられていることを特徴とする請
求項１乃至３のいずれか１項に記載の表示装置。 - 【請求項６】 前記表示素子は、液晶素子、プラズマ素
子、エレクトロクローミー素子及び電子放出素子からな
る群のうちのいずれか１つであることを特徴とする請求
項１乃至３のいずれか１項に記載の表示装置。 - 【請求項７】 前記所定期間は、１水平走査期間より長
い期間であることを特徴とする請求項１乃至３のいずれ
か１項に記載の表示装置。 - 【請求項８】 前記所定期間は、１フレーム期間である
ことを特徴とする請求項１乃至３のいずれか１項に記載
の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397666A JP3450843B2 (ja) | 1995-04-20 | 2001-12-27 | 表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9550595 | 1995-04-20 | ||
| JP7-95505 | 1995-04-20 | ||
| JP2001397666A JP3450843B2 (ja) | 1995-04-20 | 2001-12-27 | 表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9566496A Division JP3286525B2 (ja) | 1995-04-20 | 1996-04-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002236457A JP2002236457A (ja) | 2002-08-23 |
| JP3450843B2 true JP3450843B2 (ja) | 2003-09-29 |
Family
ID=26436723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397666A Expired - Fee Related JP3450843B2 (ja) | 1995-04-20 | 2001-12-27 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450843B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924494B1 (ko) | 2003-06-26 | 2009-11-03 | 엘지디스플레이 주식회사 | 피씨비 상에서의 출력테스트가 가능한 티씨피 구조 |
| JP2005241852A (ja) * | 2004-02-25 | 2005-09-08 | Hitachi Displays Ltd | 表示装置 |
| JP4935248B2 (ja) * | 2006-08-30 | 2012-05-23 | 株式会社デンソー | 混成集積回路装置、および混成集積回路装置の製造方法 |
| KR102055152B1 (ko) * | 2012-10-12 | 2019-12-12 | 엘지디스플레이 주식회사 | 표시장치 |
| JP5992319B2 (ja) * | 2012-12-25 | 2016-09-14 | エルジー ディスプレイ カンパニー リミテッド | フレキシブルディスプレイ、テープキャリアパッケージおよび駆動ｉｃ |
-
2001
- 2001-12-27 JP JP2001397666A patent/JP3450843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002236457A (ja) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771244B2 (en) | Display apparatus and assembly of its driving circuit | |
| US6169530B1 (en) | Display apparatus and assembly of its driving circuit | |
| US20190130848A1 (en) | Oled display panel and oled display device | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| JP3272558B2 (ja) | マトリクス型表示装置 | |
| US7636146B2 (en) | Electro-optical panel, system with terminals having different corresponding characteristics | |
| KR20100134290A (ko) | 액정표시장치 | |
| US7414694B2 (en) | Liquid crystal display device | |
| CN109308884B (zh) | 无驱动芯片的显示装置 | |
| JP3450843B2 (ja) | 表示装置 | |
| CN113130557A (zh) | 显示装置 | |
| KR20020078365A (ko) | 액정표시장치용 구동 아이씨 연결부 | |
| JP4190998B2 (ja) | 表示装置 | |
| KR101146459B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| JP3286525B2 (ja) | 表示装置 | |
| JP2001134238A (ja) | 表示装置 | |
| JP3331922B2 (ja) | エージング方法及び装置 | |
| US7286201B2 (en) | Liquid crystal display | |
| KR20070063242A (ko) | 표시 장치 | |
| JP2007227579A (ja) | 表示装置 | |
| JP3286513B2 (ja) | 表示装置 | |
| JP2002215060A (ja) | 表示装置 | |
| KR20070032531A (ko) | 표시 장치 | |
| KR100889541B1 (ko) | 액정표시장치의 구동회로 | |
| KR20050012520A (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |