JP3449095B2 - シーケンス回路の照合方法 - Google Patents
シーケンス回路の照合方法Info
- Publication number
- JP3449095B2 JP3449095B2 JP01681796A JP1681796A JP3449095B2 JP 3449095 B2 JP3449095 B2 JP 3449095B2 JP 01681796 A JP01681796 A JP 01681796A JP 1681796 A JP1681796 A JP 1681796A JP 3449095 B2 JP3449095 B2 JP 3449095B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- input
- sequence
- contradiction
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば、既存の
モジュール化されたプログラム（ラダーシーケンス回
路）を組み合わせて新たなプログラムを作成した後、ま
たは、既存のプログラムを改変した後に、これらのプロ
グラムに含まれる重複論理の存在を効率的に認識するこ
とができるシーケンス回路の照合方法に関する。
モジュール化されたプログラム（ラダーシーケンス回
路）を組み合わせて新たなプログラムを作成した後、ま
たは、既存のプログラムを改変した後に、これらのプロ
グラムに含まれる重複論理の存在を効率的に認識するこ
とができるシーケンス回路の照合方法に関する。
【０００２】
【従来の技術】小規模の生産機械から大規模の生産機械
まで、その制御にはシーケンサが用いられている。この
シーケンサには、各種のセンサやスイッチ類などの入力
要素と、モータやソレノイドなどの出力要素が接続され
る。大規模な生産機械では、この入力要素と出力要素の
数は膨大となる。
まで、その制御にはシーケンサが用いられている。この
シーケンサには、各種のセンサやスイッチ類などの入力
要素と、モータやソレノイドなどの出力要素が接続され
る。大規模な生産機械では、この入力要素と出力要素の
数は膨大となる。
【０００３】一般的にシーケンサには、入力要素と出力
要素とを関係付けるラダーシーケンス回路が組まれてい
る。このラダーシーケンス回路は、一般的に設計者が入
力装置を操作しながら１要素づつ入力するか、あるいは
既存の設備にモジュール化されて記憶されているラダー
シーケンス回路を組み合わせて作成する。
要素とを関係付けるラダーシーケンス回路が組まれてい
る。このラダーシーケンス回路は、一般的に設計者が入
力装置を操作しながら１要素づつ入力するか、あるいは
既存の設備にモジュール化されて記憶されているラダー
シーケンス回路を組み合わせて作成する。
【０００４】新たなシーケンス回路を作成する場合、比
較的小規模の生産機械については、予め作成されたラダ
ー図を見ながら１要素づつ入力することによってラダー
シーケンス回路を組むこともできるが、大規模の生産機
械になると、前述のように入出力要素の数が膨大である
ことから、そのラダーシーケンス回路も複雑となり、し
たがって、１要素づつ入力する手法では非効率的である
ことから、このような場合には、図６に示すように、モ
ジュール化されたラダーシーケンス回路を組み合わせて
新たなラダーシーケンス回路を作成する。つまり、２種
類の設備にそれぞれ記憶されている標準ラダーシーケン
ス１および標準ラダーシーケンス２からモジュールを取
り出し、取り出したモジュールを合成するという手法に
よってラダーシーケンス回路を作成している。
較的小規模の生産機械については、予め作成されたラダ
ー図を見ながら１要素づつ入力することによってラダー
シーケンス回路を組むこともできるが、大規模の生産機
械になると、前述のように入出力要素の数が膨大である
ことから、そのラダーシーケンス回路も複雑となり、し
たがって、１要素づつ入力する手法では非効率的である
ことから、このような場合には、図６に示すように、モ
ジュール化されたラダーシーケンス回路を組み合わせて
新たなラダーシーケンス回路を作成する。つまり、２種
類の設備にそれぞれ記憶されている標準ラダーシーケン
ス１および標準ラダーシーケンス２からモジュールを取
り出し、取り出したモジュールを合成するという手法に
よってラダーシーケンス回路を作成している。
【０００５】このような手法によれば、確かに効率的に
ラダーシーケンス回路を作成することは可能であるが、
単に合成という操作によってラダーシーケンス回路を組
むことになるから、合成後のラダーシーケンス回路に論
理の矛盾を含んでいたり、論理の重複が生じ、これが原
因で機械が意図しない動きをしたり、暴走したり、逆に
動かなくなってしまったり、動作速度が低下するという
ような不具合が生じる。なお、このような不具合は、大
規模の生産機械の改造を行う場合にも問題となることが
ある。
ラダーシーケンス回路を作成することは可能であるが、
単に合成という操作によってラダーシーケンス回路を組
むことになるから、合成後のラダーシーケンス回路に論
理の矛盾を含んでいたり、論理の重複が生じ、これが原
因で機械が意図しない動きをしたり、暴走したり、逆に
動かなくなってしまったり、動作速度が低下するという
ような不具合が生じる。なお、このような不具合は、大
規模の生産機械の改造を行う場合にも問題となることが
ある。
【０００６】このような不具合を事前に回避するため
に、組み上がったラダーシーケンス回路を完全なものと
する必要があり、机上でデバックをしたり、実際に生産
機械を動かしてみて所望の動きとなるように調整をして
いる。
に、組み上がったラダーシーケンス回路を完全なものと
する必要があり、机上でデバックをしたり、実際に生産
機械を動かしてみて所望の動きとなるように調整をして
いる。
【０００７】
【発明が解決しようとする課題】机上でのデバッグ作業
では、効率的な作業を行うために、同一論理の存在を照
合する機能をもった照合装置で作業を行うが、この装置
は、論理の構成やアドレスが全く同一でないと同一の回
路であると判断することができない。
では、効率的な作業を行うために、同一論理の存在を照
合する機能をもった照合装置で作業を行うが、この装置
は、論理の構成やアドレスが全く同一でないと同一の回
路であると判断することができない。
【０００８】たとえば、図７に示す両ラダーシーケンス
回路は、論理としては全く同一であるが、アドレス００
１のＡ接点とアドレス００２のＢ接点とが入れ代わり、
アドレス００３，００４の両Ｂ接点が入れ代わっている
ので、同一の回路ではないと判断してしまう。このた
め、ある程度のデバッグ作業の効率化は図れるが、まだ
改善の余地は残されていると言える。
回路は、論理としては全く同一であるが、アドレス００
１のＡ接点とアドレス００２のＢ接点とが入れ代わり、
アドレス００３，００４の両Ｂ接点が入れ代わっている
ので、同一の回路ではないと判断してしまう。このた
め、ある程度のデバッグ作業の効率化は図れるが、まだ
改善の余地は残されていると言える。
【０００９】本発明は、このような従来の不都合を解消
するために成されたものであり、論理が入れ代わってい
るものであっても、実質的に同一の論理であれば同一と
判断することが可能なシーケンス回路の照合方法の提供
を目的とする。
するために成されたものであり、論理が入れ代わってい
るものであっても、実質的に同一の論理であれば同一と
判断することが可能なシーケンス回路の照合方法の提供
を目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明は、次のような手段によって構成される。
の本発明は、次のような手段によって構成される。
【００１１】請求項１に記載の発明は、組み上がったシ
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路を
単位ブロック毎に取り出し、取り出した単位ブロック毎
の入力論理要素および出力論理要素をそれぞれの論理要
素のアドレス順に並べ変え、並べ変え後に単位ブロック
同志を照合することによって重複論理の存在を認識する
ことを特徴とするシーケンス回路の照合方法である。
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路を
単位ブロック毎に取り出し、取り出した単位ブロック毎
の入力論理要素および出力論理要素をそれぞれの論理要
素のアドレス順に並べ変え、並べ変え後に単位ブロック
同志を照合することによって重複論理の存在を認識する
ことを特徴とするシーケンス回路の照合方法である。
【００１２】このように単位ブロック毎の入力論理要素
および出力論理要素をそれぞれの論理要素のアドレス順
に並べ変えると、実質的に同一の論理を構成しているシ
ーケンス回路を確実に認識することができるようにな
り、デバッグ作業の効率化を図ることができるようにな
る。
および出力論理要素をそれぞれの論理要素のアドレス順
に並べ変えると、実質的に同一の論理を構成しているシ
ーケンス回路を確実に認識することができるようにな
り、デバッグ作業の効率化を図ることができるようにな
る。
【００１３】請求項２に記載の発明は、組み上がったシ
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路を
単位ブロック毎に取り出し、取り出した単位ブロック毎
の入力論理要素および出力論理要素をそれぞれの論理要
素のアドレス順に並べ変え、並べ変え後に単位ブロック
毎にシーケンス回路の矛盾論理の存在をチェックし、当
該矛盾論理が存在する場合には当該矛盾論理に代えて新
たな配線を行い、その後、単位ブロック同志を照合する
ことによって重複論理の存在を認識することを特徴とす
るシーケンス回路の照合方法である。
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路を
単位ブロック毎に取り出し、取り出した単位ブロック毎
の入力論理要素および出力論理要素をそれぞれの論理要
素のアドレス順に並べ変え、並べ変え後に単位ブロック
毎にシーケンス回路の矛盾論理の存在をチェックし、当
該矛盾論理が存在する場合には当該矛盾論理に代えて新
たな配線を行い、その後、単位ブロック同志を照合する
ことによって重複論理の存在を認識することを特徴とす
るシーケンス回路の照合方法である。
【００１４】このように矛盾論理の存在をチェックする
ようにすれば、矛盾論理の存在の認識が容易となり、ま
た、この矛盾論理を含めて実質的に同一の論理を構成し
ているシーケンス回路を確実に認識することができるよ
うになり、デバッグ作業の効率化をさらに図ることがで
きるようになる。
ようにすれば、矛盾論理の存在の認識が容易となり、ま
た、この矛盾論理を含めて実質的に同一の論理を構成し
ているシーケンス回路を確実に認識することができるよ
うになり、デバッグ作業の効率化をさらに図ることがで
きるようになる。
【００１５】請求項３に記載の発明は、組み上がったシ
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路の
中から単位ブロック毎にシーケンス回路を抽出し、当該
抽出したシーケンス回路から入力論理要素および出力論
理要素を抽出し、当該抽出した入力論理要素の内ＡＮＤ
論理を構成する入力論理要素を集めてＡＮＤグループを
作成する一方、ＯＲ論理を構成する入力論理要素を集め
てＯＲグループを作成し、当該ＡＮＤグループ内におい
て論理要素のアドレス順に並べ変える一方、当該ＯＲグ
ループ内においても論理要素のアドレス順に並べ変え、
その後、単位ブロック同志を照合することによって重複
論理の存在を認識することを特徴とするシーケンス回路
の照合方法である。
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路の
中から単位ブロック毎にシーケンス回路を抽出し、当該
抽出したシーケンス回路から入力論理要素および出力論
理要素を抽出し、当該抽出した入力論理要素の内ＡＮＤ
論理を構成する入力論理要素を集めてＡＮＤグループを
作成する一方、ＯＲ論理を構成する入力論理要素を集め
てＯＲグループを作成し、当該ＡＮＤグループ内におい
て論理要素のアドレス順に並べ変える一方、当該ＯＲグ
ループ内においても論理要素のアドレス順に並べ変え、
その後、単位ブロック同志を照合することによって重複
論理の存在を認識することを特徴とするシーケンス回路
の照合方法である。
【００１６】このようにＡＮＤグループとＯＲグループ
とに分けて照合を行うようにすると、整然とした照合を
行うことができ、照合速度を向上させ、その照合結果も
細かくすることができるようになる。
とに分けて照合を行うようにすると、整然とした照合を
行うことができ、照合速度を向上させ、その照合結果も
細かくすることができるようになる。
【００１７】請求項４に記載の発明は、組み上がったシ
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路の
中から単位ブロック毎にシーケンス回路を抽出し、当該
抽出したシーケンス回路から入力論理要素および出力論
理要素を抽出し、当該抽出した入力論理要素の内ＡＮＤ
論理を構成する入力論理要素を集めてＡＮＤグループを
作成する一方、ＯＲ論理を構成する入力論理要素を集め
てＯＲグループを作成し、当該ＡＮＤグループ内におい
て論理要素のアドレス順に並べ変える一方、当該ＯＲグ
ループ内においても論理要素のアドレス順に並べ変え、
並べ変え後に単位ブロック毎にシーケンス回路の矛盾論
理の存在をチェックし、当該矛盾論理が存在する場合に
は当該矛盾論理に代えて新たな配線を行い、その後、単
位ブロック同志を照合することによって重複論理の存在
を認識することを特徴とするシーケンス回路の照合方法
である。
ーケンス回路の重複論理の存在を認識するための照合方
法であって、比較の対象となる２つのシーケンス回路の
中から単位ブロック毎にシーケンス回路を抽出し、当該
抽出したシーケンス回路から入力論理要素および出力論
理要素を抽出し、当該抽出した入力論理要素の内ＡＮＤ
論理を構成する入力論理要素を集めてＡＮＤグループを
作成する一方、ＯＲ論理を構成する入力論理要素を集め
てＯＲグループを作成し、当該ＡＮＤグループ内におい
て論理要素のアドレス順に並べ変える一方、当該ＯＲグ
ループ内においても論理要素のアドレス順に並べ変え、
並べ変え後に単位ブロック毎にシーケンス回路の矛盾論
理の存在をチェックし、当該矛盾論理が存在する場合に
は当該矛盾論理に代えて新たな配線を行い、その後、単
位ブロック同志を照合することによって重複論理の存在
を認識することを特徴とするシーケンス回路の照合方法
である。
【００１８】このように矛盾論理の存在をチェックする
ようにすれば、矛盾論理の存在の認識が容易となり、ま
た、この矛盾論理を含めて実質的に同一の論理を構成し
ているシーケンス回路を確実に認識することができるよ
うになり、デバッグ作業の効率化をさらに図ることがで
きるようになる。また、ＡＮＤグループとＯＲグループ
とに分けて照合を行うようにすると、整然とした照合を
行うことができ、照合速度を向上させ、その照合結果も
細かくすることができるようになる。
ようにすれば、矛盾論理の存在の認識が容易となり、ま
た、この矛盾論理を含めて実質的に同一の論理を構成し
ているシーケンス回路を確実に認識することができるよ
うになり、デバッグ作業の効率化をさらに図ることがで
きるようになる。また、ＡＮＤグループとＯＲグループ
とに分けて照合を行うようにすると、整然とした照合を
行うことができ、照合速度を向上させ、その照合結果も
細かくすることができるようになる。
【００１９】請求項５に記載の発明では、請求項２また
は請求項４に記載の新たな配線は、論理矛盾が常時ＯＮ
状態の論理であるときには論理矛盾を生じる入力論理要
素間を接続し、論理矛盾が常時ＯＦＦ状態であるときに
は論理矛盾を生じる入力論理要素が接続されていないも
のとみなして当該入力論理要素を削除して当該入力論理
要素間を開放することを特徴とするものである。
は請求項４に記載の新たな配線は、論理矛盾が常時ＯＮ
状態の論理であるときには論理矛盾を生じる入力論理要
素間を接続し、論理矛盾が常時ＯＦＦ状態であるときに
は論理矛盾を生じる入力論理要素が接続されていないも
のとみなして当該入力論理要素を削除して当該入力論理
要素間を開放することを特徴とするものである。
【００２０】このような配線を仮想的にすることによっ
て、矛盾論理を含めて実質的に同一の論理を構成してい
るシーケンス回路を確実に認識することができるように
なる。
て、矛盾論理を含めて実質的に同一の論理を構成してい
るシーケンス回路を確実に認識することができるように
なる。
【００２１】請求項６に記載の発明では、請求項３また
は請求項４に記載のシーケンス回路からの入力論理要素
および出力論理要素の抽出は、シーケンス回路の分岐毎
に行うことを特徴とするものである。
は請求項４に記載のシーケンス回路からの入力論理要素
および出力論理要素の抽出は、シーケンス回路の分岐毎
に行うことを特徴とするものである。
【００２２】このようにすれば、分岐ごとの比較が可能
となるので、整然とした照合を行うことができ、照合速
度を向上させ、その照合結果も細かくすることができる
ようになる。
となるので、整然とした照合を行うことができ、照合速
度を向上させ、その照合結果も細かくすることができる
ようになる。
【００２３】
【発明の効果】以上のように構成された本発明のラダー
シーケンス回路のチェック方法によれば、次のような効
果を奏することになる。
シーケンス回路のチェック方法によれば、次のような効
果を奏することになる。
【００２４】請求項１に記載の発明にあっては、単位ブ
ロック毎の入力論理要素および出力論理要素をそれぞれ
の論理要素のアドレス順に並べ変えているので、実質的
に同一の論理を構成しているシーケンス回路を確実に認
識することができるようになり、デバッグ作業の効率化
を図ることができるようになる。
ロック毎の入力論理要素および出力論理要素をそれぞれ
の論理要素のアドレス順に並べ変えているので、実質的
に同一の論理を構成しているシーケンス回路を確実に認
識することができるようになり、デバッグ作業の効率化
を図ることができるようになる。
【００２５】請求項２に記載の発明にあっては、矛盾論
理の存在をチェックするようにしたので、矛盾論理の存
在の認識が容易となり、また、この矛盾論理を含めて実
質的に同一の論理を構成しているシーケンス回路を確実
に認識することができるようになり、デバッグ作業の効
率化をさらに図ることができるようになる。
理の存在をチェックするようにしたので、矛盾論理の存
在の認識が容易となり、また、この矛盾論理を含めて実
質的に同一の論理を構成しているシーケンス回路を確実
に認識することができるようになり、デバッグ作業の効
率化をさらに図ることができるようになる。
【００２６】請求項３に記載の発明にあっては、ＡＮＤ
グループとＯＲグループとに分けて照合を行うようした
ので、整然とした照合を行うことができ、照合速度を向
上させ、その照合結果も細かくすることができるように
なる。
グループとＯＲグループとに分けて照合を行うようした
ので、整然とした照合を行うことができ、照合速度を向
上させ、その照合結果も細かくすることができるように
なる。
【００２７】請求項４に記載の発明にあっては、矛盾論
理の存在をチェックし、さらにＡＮＤグループとＯＲグ
ループとに分けて照合を行うようにしたので、矛盾論理
の存在の認識が容易となり、また、この矛盾論理を含め
て実質的に同一の論理を構成しているシーケンス回路を
確実に認識することができるようになり、デバッグ作業
の効率化をさらに図ることができるようになる。また、
整然とした照合を行うことができ、照合速度を向上さ
せ、その照合結果も細かくすることができるようにな
る。
理の存在をチェックし、さらにＡＮＤグループとＯＲグ
ループとに分けて照合を行うようにしたので、矛盾論理
の存在の認識が容易となり、また、この矛盾論理を含め
て実質的に同一の論理を構成しているシーケンス回路を
確実に認識することができるようになり、デバッグ作業
の効率化をさらに図ることができるようになる。また、
整然とした照合を行うことができ、照合速度を向上さ
せ、その照合結果も細かくすることができるようにな
る。
【００２８】内部論理に対応する出力要素が存在しない
ことを知ることができる。
ことを知ることができる。
【００２９】請求項５に記載の発明にあっては、配線を
仮想的に行ったので、矛盾論理を含めて実質的に同一の
論理を構成しているシーケンス回路を確実に認識するこ
とができるようになる。
仮想的に行ったので、矛盾論理を含めて実質的に同一の
論理を構成しているシーケンス回路を確実に認識するこ
とができるようになる。
【００３０】請求項６に記載の発明にあっては、分岐ご
との比較が可能となるので、整然とした照合を行うこと
ができ、照合速度を向上させ、その照合結果も細かくす
ることができるようになる。
との比較が可能となるので、整然とした照合を行うこと
ができ、照合速度を向上させ、その照合結果も細かくす
ることができるようになる。
【００３１】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しつつ詳細に説明する。図１は、本発明方法を
実行する装置の概略構成を示す図である。
面を参照しつつ詳細に説明する。図１は、本発明方法を
実行する装置の概略構成を示す図である。
【００３２】図に示すシーケンサ１０は、図示されてい
ない生産機械の動作の制御をするものであり、その動作
の制御のためのラダーシーケンス回路が記憶されている
ものである。また、本実施の形態においては、本発明方
法はこのシーケンサ１０自体が行う。
ない生産機械の動作の制御をするものであり、その動作
の制御のためのラダーシーケンス回路が記憶されている
ものである。また、本実施の形態においては、本発明方
法はこのシーケンサ１０自体が行う。
【００３３】Ｉ／Ｏ１２は、シーケンサ１０と入出力要
素（各種のセンサやスイッチ等の入力要素、モータやソ
レノイド等の出力要素）との間で信号授受の仲立ちをす
るものである。比較結果表示器１４は、シーケンサ１０
によって行われた照合結果を入力し、その照合結果を一
覧表示するものである。
素（各種のセンサやスイッチ等の入力要素、モータやソ
レノイド等の出力要素）との間で信号授受の仲立ちをす
るものである。比較結果表示器１４は、シーケンサ１０
によって行われた照合結果を入力し、その照合結果を一
覧表示するものである。
【００３４】本発明におけるラダーシーケンス回路のチ
ェックはシーケンサ１０自体が行うが、その概略の処理
は、図２に示すような手順で行われる。まず、ラダーシ
ーケンス回路から比較の対象となるシーケンスＡおよび
シーケンスＢを取り出し、これらのシーケンス回路をブ
ロック毎にニーモニック展開する。次に、この展開した
シーケンス回路を論理化すると共にアドレスのソートを
行う。このようにして、ブロック毎に接点の種類がその
接点のアドレス順に並べ変えられたシーケンス回路は、
論理化シーケンスＡ′，Ｂ′とされ、ブロック毎に比較
され、差異があればそれが抽出される。
ェックはシーケンサ１０自体が行うが、その概略の処理
は、図２に示すような手順で行われる。まず、ラダーシ
ーケンス回路から比較の対象となるシーケンスＡおよび
シーケンスＢを取り出し、これらのシーケンス回路をブ
ロック毎にニーモニック展開する。次に、この展開した
シーケンス回路を論理化すると共にアドレスのソートを
行う。このようにして、ブロック毎に接点の種類がその
接点のアドレス順に並べ変えられたシーケンス回路は、
論理化シーケンスＡ′，Ｂ′とされ、ブロック毎に比較
され、差異があればそれが抽出される。
【００３５】本発明方法では、接点のアドレス順に接点
の種類を比較するため、たとえば接点が単に入れ違って
いるラダーシーケンス回路でも、実質同一の回路と判断
できるようになる。以下、本発明方法を図３および図４
のフローチャートにより図５のラダーシーケンス回路を
参照しつつさらに詳細に説明する。
の種類を比較するため、たとえば接点が単に入れ違って
いるラダーシーケンス回路でも、実質同一の回路と判断
できるようになる。以下、本発明方法を図３および図４
のフローチャートにより図５のラダーシーケンス回路を
参照しつつさらに詳細に説明する。
【００３６】シーケンサ１０は、図示していない記憶装
置からシーケンス回路を１ブロック抽出し（Ｓ１０）、
これをニーモニック変換して、ニーモニックのテーブル
に格納する（Ｓ１１）。図５のラダーシーケンス回路を
例にとれば、出力コイル５０１（ＯＵＴ）に関連するす
べての接点を１ブロックとして抽出することになる。つ
まり、［Ｂ接点００１，Ａ接点００１，Ａ接点００２，
００３，Ａ接点００４，Ｂ接点００５］から構成される
Ａブロックと、［Ｂ接点００５，Ａ接点００４，Ａ接点
００２，００３］から構成されるＢロックが抽出され、
これがニーモニックに変換され、Ａブロックは、（００
１×反転００１）＋（００２×００３）＋（００４×反
転００５）＝５０１として、また、Ｂブロックは、（反
転００５×００４）＋（００３×００２）＝５０１とし
て、ニーモニックのテーブルに格納されることになる。
置からシーケンス回路を１ブロック抽出し（Ｓ１０）、
これをニーモニック変換して、ニーモニックのテーブル
に格納する（Ｓ１１）。図５のラダーシーケンス回路を
例にとれば、出力コイル５０１（ＯＵＴ）に関連するす
べての接点を１ブロックとして抽出することになる。つ
まり、［Ｂ接点００１，Ａ接点００１，Ａ接点００２，
００３，Ａ接点００４，Ｂ接点００５］から構成される
Ａブロックと、［Ｂ接点００５，Ａ接点００４，Ａ接点
００２，００３］から構成されるＢロックが抽出され、
これがニーモニックに変換され、Ａブロックは、（００
１×反転００１）＋（００２×００３）＋（００４×反
転００５）＝５０１として、また、Ｂブロックは、（反
転００５×００４）＋（００３×００２）＝５０１とし
て、ニーモニックのテーブルに格納されることになる。
【００３７】つぎに、ＡＮＤグループとＯＲグループが
分岐毎に作成される。この作成は、出力コイル（ＯＵ
Ｔ）以外の演算子数が０になるまで行われる（Ｓ１２〜
Ｓ１５）。図５の回路で分岐毎にＡＮＤグループが作成
されると、 （反転００１×００１） （００２×００３） （００４×反転００５）のＡＮＤグループと、 （反転００５×００４） （００３×００２）のＡＮＤグループが作成される。
分岐毎に作成される。この作成は、出力コイル（ＯＵ
Ｔ）以外の演算子数が０になるまで行われる（Ｓ１２〜
Ｓ１５）。図５の回路で分岐毎にＡＮＤグループが作成
されると、 （反転００１×００１） （００２×００３） （００４×反転００５）のＡＮＤグループと、 （反転００５×００４） （００３×００２）のＡＮＤグループが作成される。
【００３８】また、図５の回路では、分岐毎のＯＲグル
ープは存在しない。
ープは存在しない。
【００３９】このようにして作成されたグループ数が３
以上であれば、ＡＮＤグループを前に、ＯＲグループを
後ろにソートし、ＡＮＤ×ＡＮＤまたはＯＲ×ＯＲにな
ったら、各々１つのグループに統合する（Ｓ１６〜Ｓ１
８）。ＡＮＤ×ＡＮＤまたはＯＲ×ＯＲの場合には、統
合することができるからである。
以上であれば、ＡＮＤグループを前に、ＯＲグループを
後ろにソートし、ＡＮＤ×ＡＮＤまたはＯＲ×ＯＲにな
ったら、各々１つのグループに統合する（Ｓ１６〜Ｓ１
８）。ＡＮＤ×ＡＮＤまたはＯＲ×ＯＲの場合には、統
合することができるからである。
【００４０】次に、最初に作成したグループから順に要
素をソートする（Ｓ１９）。図５の回路の要素をソート
すると、 （反転００１×００１） （００２×００３） （００４×反転００５）のＡＮＤグループと、 （００２×００３） （００４×反転００５）のＡＮＤグループとなる。要す
るに、当初の （反転００５×００４） （００３×００２）のＡＮＤグループの要素の並びが、 （００２×００３） （００４×反転００５）のＡＮＤグループとなるのであ
る。
素をソートする（Ｓ１９）。図５の回路の要素をソート
すると、 （反転００１×００１） （００２×００３） （００４×反転００５）のＡＮＤグループと、 （００２×００３） （００４×反転００５）のＡＮＤグループとなる。要す
るに、当初の （反転００５×００４） （００３×００２）のＡＮＤグループの要素の並びが、 （００２×００３） （００４×反転００５）のＡＮＤグループとなるのであ
る。
【００４１】このようにしてソートが行われた後、矛盾
論理の存在をチェックする。つまり、常時ＯＮ論理の存
在、常時ＯＦＦ論理の存在を認識し、常時ＯＮ論理の場
合には論理１に設定する。これは、その矛盾論理間を短
絡する配線を行ったのと等価である。また、常時ＯＦＦ
論理の場合には論理０に設定する。これは、その矛盾論
理間の配線を裁つのと等価である（Ｓ２０）。
論理の存在をチェックする。つまり、常時ＯＮ論理の存
在、常時ＯＦＦ論理の存在を認識し、常時ＯＮ論理の場
合には論理１に設定する。これは、その矛盾論理間を短
絡する配線を行ったのと等価である。また、常時ＯＦＦ
論理の場合には論理０に設定する。これは、その矛盾論
理間の配線を裁つのと等価である（Ｓ２０）。
【００４２】そして、論理の最小グループにおいてＡＮ
Ｄグループに０が存在する場合には、それを０グループ
に設定し、また、ＯＲグループに１が存在する場合に
は、それを１グループに設定し（Ｓ２１）、０とＡＮＤ
グループとのＡＮＤ論理は当然に０グループに統合し、
そのグループはＯＲがなくなったら削除される（Ｓ２
２）。一方、１とＯＲグループとのＯＲ論理は当然に１
グループに統合し、そのグループはＡＮＤがなくなった
ら削除される（Ｓ２３）。以上の処理を行うことによっ
て論理の最適化が為されることになる。
Ｄグループに０が存在する場合には、それを０グループ
に設定し、また、ＯＲグループに１が存在する場合に
は、それを１グループに設定し（Ｓ２１）、０とＡＮＤ
グループとのＡＮＤ論理は当然に０グループに統合し、
そのグループはＯＲがなくなったら削除される（Ｓ２
２）。一方、１とＯＲグループとのＯＲ論理は当然に１
グループに統合し、そのグループはＡＮＤがなくなった
ら削除される（Ｓ２３）。以上の処理を行うことによっ
て論理の最適化が為されることになる。
【００４３】図５の回路では、Ａブロックに存在する
（反転００１×００１）のＡＮＤ論理が常時ＯＦＦ論理
となり、このＡＮＤ論理には、ＯＲ論理が含まれていな
いので、削除される。つまり、Ａブロックは、（００２
×００３）、（００４×反転００５）のＡＮＤグループ
からなるものとされる。
（反転００１×００１）のＡＮＤ論理が常時ＯＦＦ論理
となり、このＡＮＤ論理には、ＯＲ論理が含まれていな
いので、削除される。つまり、Ａブロックは、（００２
×００３）、（００４×反転００５）のＡＮＤグループ
からなるものとされる。
【００４４】つぎに、以上の処理によって最適化された
ＡブロックとＢブロックとの比較を行う。すなわち、
（００２×００３）＋（００４×反転００５）＝５０１
という論理式のＡブロックと、（００２×００３）＋
（００４×反転００５）＝５０１という論理式のＢブロ
ックとが比較される。この場合には、全く同一の論理式
であるので、ＡブロックとＢブロックのラダーシーケン
ス回路は実質的に同一であると判断される。
ＡブロックとＢブロックとの比較を行う。すなわち、
（００２×００３）＋（００４×反転００５）＝５０１
という論理式のＡブロックと、（００２×００３）＋
（００４×反転００５）＝５０１という論理式のＢブロ
ックとが比較される。この場合には、全く同一の論理式
であるので、ＡブロックとＢブロックのラダーシーケン
ス回路は実質的に同一であると判断される。
【００４５】なお、この比較において異なる回路である
と判断された場合には、比較結果表示器１４にその旨の
表示がされることになる。以上の処理は、ラダーシーケ
ンス回路の全体についての処理が終了するまで継続して
行われる。オペレータは、この表示を見てシーケンサ１
０に記憶させた新たなラダーシーケンスプログラムのデ
バッグ作業をする。
と判断された場合には、比較結果表示器１４にその旨の
表示がされることになる。以上の処理は、ラダーシーケ
ンス回路の全体についての処理が終了するまで継続して
行われる。オペレータは、この表示を見てシーケンサ１
０に記憶させた新たなラダーシーケンスプログラムのデ
バッグ作業をする。
【００４６】以上のようにして表示される照合の結果を
利用してデバッグ作業を行えば、その作業が非常に効率
的になる。
利用してデバッグ作業を行えば、その作業が非常に効率
的になる。
【図１】 本発明方法を実行する装置の概略構成図であ
る。
る。
【図２】 本発明方法の手順を示す図である。
【図３】 本発明方法を示すフローチャートである。
【図４】 本発明方法を示すフローチャートである。
【図５】 本発明方法の照合方法を説明するための図で
ある。
ある。
【図６】 従来のラダーシーケンス回路の作成方法を説
明するための図である。
明するための図である。
【図７】 従来のラダーシーケンス回路の照合方法を説
明するための図である。
明するための図である。
１０…シーケンサ、
１２…Ｉ／Ｏ、
１４…比較結果表示器。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05B 19/048
G05B 19/02
Claims (6)
- 【請求項１】 組み上がったシーケンス回路の重複論理
の存在を認識するための照合方法であって、比較の対象
となる２つのシーケンス回路を単位ブロック毎に取り出
し、取り出した単位ブロック毎の入力論理要素および出
力論理要素をそれぞれの論理要素のアドレス順に並べ変
え、並べ変え後に単位ブロック同志を照合することによ
って重複論理の存在を認識することを特徴とするシーケ
ンス回路の照合方法。 - 【請求項２】 組み上がったシーケンス回路の重複論理
の存在を認識するための照合方法であって、比較の対象
となる２つのシーケンス回路を単位ブロック毎に取り出
し、取り出した単位ブロック毎の入力論理要素および出
力論理要素をそれぞれの論理要素のアドレス順に並べ変
え、並べ変え後に単位ブロック毎にシーケンス回路の矛
盾論理の存在をチェックし、当該矛盾論理が存在する場
合には当該矛盾論理に代えて新たな配線を行い、その
後、単位ブロック同志を照合することによって重複論理
の存在を認識することを特徴とするシーケンス回路の照
合方法。 - 【請求項３】 組み上がったシーケンス回路の重複論理
の存在を認識するための照合方法であって、比較の対象
となる２つのシーケンス回路の中から単位ブロック毎に
シーケンス回路を抽出し、当該抽出したシーケンス回路
から入力論理要素および出力論理要素を抽出し、当該抽
出した入力論理要素の内ＡＮＤ論理を構成する入力論理
要素を集めてＡＮＤグループを作成する一方、ＯＲ論理
を構成する入力論理要素を集めてＯＲグループを作成
し、当該ＡＮＤグループ内において論理要素のアドレス
順に並べ変える一方、当該ＯＲグループ内においても論
理要素のアドレス順に並べ変え、その後、単位ブロック
同志を照合することによって重複論理の存在を認識する
ことを特徴とするシーケンス回路の照合方法。 - 【請求項４】 組み上がったシーケンス回路の重複論理
の存在を認識するための照合方法であって、比較の対象
となる２つのシーケンス回路の中から単位ブロック毎に
シーケンス回路を抽出し、当該抽出したシーケンス回路
から入力論理要素および出力論理要素を抽出し、当該抽
出した入力論理要素の内ＡＮＤ論理を構成する入力論理
要素を集めてＡＮＤグループを作成する一方、ＯＲ論理
を構成する入力論理要素を集めてＯＲグループを作成
し、当該ＡＮＤグループ内において論理要素のアドレス
順に並べ変える一方、当該ＯＲグループ内においても論
理要素のアドレス順に並べ変え、並べ変え後に単位ブロ
ック毎にシーケンス回路の矛盾論理の存在をチェック
し、当該矛盾論理が存在する場合には当該矛盾論理に代
えて新たな配線を行い、その後、単位ブロック同志を照
合することによって重複論理の存在を認識することを特
徴とするシーケンス回路の照合方法。 - 【請求項５】 前記新たな配線は、論理矛盾が常時ＯＮ
状態の論理であるときには論理矛盾を生じる入力論理要
素間を接続し、論理矛盾が常時ＯＦＦ状態であるときに
は論理矛盾を生じる入力論理要素が接続されていないも
のとみなして当該入力論理要素を削除して当該入力論理
要素間を開放することを特徴とする請求項２または請求
項４記載のシーケンス回路の照合方法。 - 【請求項６】 前記シーケンス回路からの入力論理要素
および出力論理要素の抽出は、シーケンス回路の分岐毎
に行うことを特徴とする請求項３または請求項４記載の
シーケンス回路の照合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01681796A JP3449095B2 (ja) | 1996-02-01 | 1996-02-01 | シーケンス回路の照合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01681796A JP3449095B2 (ja) | 1996-02-01 | 1996-02-01 | シーケンス回路の照合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09212212A JPH09212212A (ja) | 1997-08-15 |
| JP3449095B2 true JP3449095B2 (ja) | 2003-09-22 |
Family
ID=11926732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01681796A Expired - Fee Related JP3449095B2 (ja) | 1996-02-01 | 1996-02-01 | シーケンス回路の照合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449095B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4494361B2 (ja) * | 2006-03-31 | 2010-06-30 | 三菱電機株式会社 | ラダープログラム最適化装置および最適化プログラム |
| KR20150134419A (ko) * | 2013-03-29 | 2015-12-01 | 미쓰비시덴키 가부시키가이샤 | 시퀀스 프로그램 부품 작성 프로그램 및 시퀀스 프로그램 부품 작성 장치 |
| JP6340886B2 (ja) | 2014-04-10 | 2018-06-13 | 株式会社ジェイテクト | プログラマブルロジックコントローラ用プログラムの作成支援装置及びプログラマブルロジックコントローラ用プログラムの作成支援方法 |
| JP7070223B2 (ja) * | 2018-08-08 | 2022-05-18 | オムロン株式会社 | サポート装置およびサポートプログラム |
-
1996
- 1996-02-01 JP JP01681796A patent/JP3449095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09212212A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Galey et al. | Techniques for the diagnosis of switching circuit failures | |
| JPH03130874A (ja) | リレーショナル・データベースの検索処理方式 | |
| JP3449095B2 (ja) | シーケンス回路の照合方法 | |
| JPH04123269A (ja) | Ｐｌａのシミュレーション方式 | |
| JP3100817B2 (ja) | 制御プログラム設計支援装置 | |
| JP3458578B2 (ja) | ラダーシーケンス回路のチェック方法 | |
| JPH09198110A (ja) | ラダーシーケンス回路の最適化方法 | |
| JP2933093B2 (ja) | シーケンスプログラムの照合方法 | |
| JP2000293208A (ja) | シーケンス制御システム | |
| JP2727209B2 (ja) | 電力系統運用システム | |
| Ekhall et al. | US Navy Cryptanalytic Bombe-A Theory of Operation and Computer Simulation. | |
| CN106363632B (zh) | 一种基于近场通信检测的机械臂控制台及方法 | |
| JP2676812B2 (ja) | アートワークデータの論理検証システム | |
| JPH01309145A (ja) | バッチ確認環境自動生成装置 | |
| JPH06119156A (ja) | プログラム自動生成方法 | |
| JP2672899B2 (ja) | 画面プログラムの作成処理方式 | |
| JPH01274905A (ja) | 数値制御式穴あけ装置 | |
| JPH03235177A (ja) | ネット表示型論理図面入力システム | |
| JPH0561401A (ja) | 訓練用シミユレータ | |
| JP2003303004A (ja) | 制御用ソフトウエア、その作成方法及び装置 | |
| CN109857049A (zh) | 高炉阀门plc逻辑指令控制故障原因判断方法 | |
| JPH02211549A (ja) | 計算機システムの組合せ機能試験方式 | |
| JPH09114769A (ja) | システム構成定義情報動的一括切り替えシステム | |
| JPH03206531A (ja) | テストプログラム自動生成装置 | |
| JPH02239345A (ja) | パステーブルサーチ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |