JP3458578B2 - ラダーシーケンス回路のチェック方法 - Google Patents
ラダーシーケンス回路のチェック方法Info
- Publication number
- JP3458578B2 JP3458578B2 JP01107196A JP1107196A JP3458578B2 JP 3458578 B2 JP3458578 B2 JP 3458578B2 JP 01107196 A JP01107196 A JP 01107196A JP 1107196 A JP1107196 A JP 1107196A JP 3458578 B2 JP3458578 B2 JP 3458578B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- sequence circuit
- ladder sequence
- checking
- existence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
モジュール化されたプログラム(ラダーシーケンス回
路)を組み合わせて新たなプログラムを作成した後、ま
たは、既存のプログラムを改変した後に、これらのプロ
グラムが正しいか否かをチェックするラダーシーケンス
回路のチェック方法に関する。
まで、その制御にはシーケンサが用いられている。この
シーケンサには、各種のセンサやスイッチ類などの入力
要素と、モータやソレノイドなどの出力要素が接続され
る。大規模な生産機械では、この入力要素と出力要素の
数は膨大となる。
要素とを関係付けるラダーシーケンス回路が組まれてい
る。このラダーシーケンス回路は、一般的に設計者が入
力装置を操作しながら1要素づつ入力するか、あるいは
既存の設備にモジュール化されて記憶されているラダー
シーケンス回路を組み合わせて作成する。
を作成する場合、比較的小規模の生産機械については、
予め作成されたラダー図を見ながら1要素づつ入力する
ことによってラダーシーケンス回路を組むこともできる
が、大規模の生産機械になると、前述のように入出力要
素の数が膨大であることから、そのラダーシーケンス回
路も複雑となり、したがって、1要素づつ入力する手法
では非効率的であることから、このような場合には、図
15に示すように、モジュール化されたラダーシーケン
ス回路を組み合わせて新たなラダーシーケンス回路を作
成する。つまり、2種類の設備にそれぞれ記憶されてい
る標準ラダーシーケンス1および標準ラダーシーケンス
2からモジュールを取り出し、取り出したモジュールを
合成するという手法によってラダーシーケンス回路を作
成している。
ラダーシーケンス回路を作成することは可能であるが、
単に合成という操作によってラダーシーケンス回路を組
むことになるから、合成後のラダーシーケンス回路に論
理の矛盾を含んでいたり、論理の重複が生じ、これが原
因で機械が意図しない動きをしたり、暴走したり、逆に
動かなくなってしまったり、動作速度が低下するという
ような不具合が生じる。なお、このような不具合は、大
規模の生産機械の改造を行う場合にも問題となることが
ある。
に、組み上がったラダーシーケンス回路を完全なものと
する必要があり、机上でデバックをしたり、実際に生産
機械を動かしてみて所望の動きとなるように調整を行う
が、いずれも人間が行うので、完全なデバッグを行うこ
とが難しい。また、完全なデバッグを行おうとすると、
長時間を要することになり、ラダーシーケンス回路が簡
単に組み上がるモジュール合成のメリットが半減してし
まうことにもなる。なお、このような不具合は、既存の
ラダーシーケンス回路に大規模な変更を加えるような場
合にも起こる。
するために成されたものであり、作成後のラダーシーケ
ンス回路が正しい論理を構成しているかどうかをチェッ
クするラダーシーケンス回路のチェック方法の提供を目
的とする。
の本発明は、次のような手段によって構成される。
ラダーシーケンス回路の論理の不適性を、接点のオン,
オフ状態が変化しても常時オン状態となっている入力論
理要素の存在、接点のオン,オフ状態が変化しても常時
オフ状態となっている入力論理要素の存在、内部論理に
よってオン,オフされる出力要素の不存在、出力要素を
オン,オフする内部論理の不存在をそれぞれチェックす
ることによって認識するラダーシーケンス回路のチェッ
ク方法であって、前記内部論理によってオン,オフされ
る出力要素の不存在は、組み上がったラダーシーケンス
回路の中から単位ブロックのラダーシーケンス回路を抽
出し、当該抽出したラダーシーケンス回路に含まれる内
部論理を抽出し、当該抽出した内部論理によってオン,
オフされる出力要素の存在をチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
論理に対応する出力要素が存在しないことを知ることが
できる。
たラダーシーケンス回路の論理の不適性を、接点のオ
ン,オフ状態が変化しても常時オン状態となっている入
力論理要素の存在、接点のオン,オフ状態が変化しても
常時オフ状態となっている入力論理要素の存在、内部論
理によってオン,オフされる出力要素の不存在、出力要
素をオン,オフする内部論理の不存在をそれぞれチェッ
クすることによって認識するラダーシーケンス回路のチ
ェック方法であって、前記出力要素をオン,オフする内
部論理の不存在は、組み上がったラダーシーケンス回路
の中から単位ブロックのラダーシーケンス回路を抽出
し、当該抽出したラダーシーケンス回路に含まれる出力
要素を抽出し、当該抽出した出力要素をオン,オフする
内部論理の存在をチェックすることによって認識するこ
とを特徴とするラダーシーケンス回路のチェック方法で
ある。
応する内部論理が存在しないことを知ることができる。
ーシーケンス回路の論理の不適性を、接点のオン,オフ
状態が変化しても常時オン状態となっている入力論理要
素の存在、接点のオン,オフ状態が変化しても常時オフ
状態となっている入力論理要素の存在、内部論理によっ
てオン,オフされる出力要素の不存在、出力要素をオ
ン,オフする内部論理の不存在をそれぞれチェックする
ことによって認識するラダーシーケンス回路のチェック
方法であって、組み上がったラダーシーケンス回路の論
理の不適性は、組み上がったラダーシーケンス回路の中
から単位ブロックのラダーシーケンス回路を抽出し、当
該抽出したラダーシーケンス回路に含まれる内部論理と
出力要素とを抽出し、当該抽出した内部論理によってオ
ン,オフされる出力要素の存在をチェックする一方、抽
出した出力要素をオン,オフする内部論理の存在をチェ
ックすることによって認識することを特徴とするラダー
シーケンス回路のチェック方法である。
合があることを知ることができる。
いずれかに記載のラダーシーケンス回路のチェック方法
において、前記接点のオン,オフ状態が変化しても常時
オン状態となっている入力論理要素の存在は、組み上が
ったラダーシーケンス回路の中から単位ブロックのラダ
ーシーケンス回路を抽出し、当該抽出したラダーシーケ
ンス回路から並列論理を抽出し、当該抽出した並列論理
に逆論理が存在するか否かをチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
並列論理の存在をも知ることができる。
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、前記接点のオン,オフ状態が変化しても常時オ
フ状態となっている入力論理要素の存在は、組み上がっ
たラダーシーケンス回路の中から単位ブロックのラダー
シーケンス回路を抽出し、当該抽出したラダーシーケン
ス回路から直列論理を抽出し、当該抽出した直列論理に
逆論理が存在するか否かをチェックすることによって認
識することを特徴とするラダーシーケンス回路のチェッ
ク方法である。
論理の存在をも知ることができる。
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、さらに、前記出力要素が存在しない場合、また
は前記内部論理が存在しない場合には不適正な論理が存
在する旨を、前記出力要素が存在せず、かつ前記内部論
理も存在しない場合には内部論理のみに不適法な論理が
存在する旨を、逆論理が存在する場合には常時オン状態
または常時オフ状態の論理矛盾が存在する旨を表示する
ことを特徴とするラダーシーケンス回路のチェック方法
である。
不要な内部論理の存在などを確実に知ることができるよ
うになる。
シーケンス回路のチェック方法によれば、次のような効
果を奏することになる。
発明において共通する効果 それぞれの請求項に記載されているような方法でラダー
シーケンス回路のチェックをすることによって、論理の
矛盾や不要な内部論理の存在を発見することが容易とな
り、デバッグ作業が効率的に行えるようになる。
それぞれの発明に特有の効果 請求項1に記載の発明にあっては、内部論理に対応する
出力要素が存在しないことを知ることができる。
素に対応する内部論理が存在しないことを知ることがで
きる。
理に論理の不具合があることを知ることができる。
る並列論理の存在を知ることができる。
る直列論理の存在を知ることができる。
シーケンス回路の全体の中から矛盾した論理、不適正な
論理を捜し出すことが比較的容易にできるようになり、
デバッグ作業の効率化を図ることができる。
面を参照しつつ詳細に説明する。
ク、常時OFFチェック、出力論理なしチェック、入力
論理なしチェック、内部論理のみチェックなどのチェッ
クを行うことによって、ラダーシーケンス回路の論理の
矛盾または不要な内部論理の存在を知ることができるよ
うにするものである。
構成を示す図である。
ない生産機械の動作の制御をするものであり、その動作
の制御のためのラダーシーケンス回路が記憶されている
ものである。また、本実施の形態においては、本発明方
法はこのシーケンサ10自体が行う。
素(各種のセンサやスイッチ等の入力要素、モータやソ
レノイド等の出力要素)との間で信号授受の仲立ちをす
るものである。
は、シーケンサ10によって行われたチェック結果を入
力し、そのチェック結果を一覧表示するものである。
ェックはシーケンサ10自体が行うが、このチェック
は、図2のフローチャートで示すように、常時ONチェ
ック(S1)、常時OFFチェック(S2)、出力論理
なしチェック(S3)、入力論理なしチェック(S
4)、内部論理のみチェック(S5)、チェックNGブ
ロックの一覧表示(S6)の順に行われ、ラダーシーケ
ンス回路の論理の矛盾や不要な内部論理の存在を容易に
知ることができるようにしている。
を詳細に説明する。
ック処理は、請求項2に対応する実施の形態である。
ス回路を参照しながら説明する。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
1ブロック取り出す。図10の回路では、出力コイル
[Y000]を含んでいるブロックを取り出すことにな
る(S11)。ブロックを取り出したら、ブロック内の
並列論理を探し(S12)、並列論理が存在するかどう
かが判断され(S13)、並列論理が存在する場合に
は、この並列論理中に逆論理が存在するかどうかが判断
される(S14)。
0],[X001],[X002]で構成される並列論
理と、[R000],[R000]で構成される並列論
理とが存在するので、これらの並列論理に逆論理が存在
するかが判断される。並列論理[R000],[R00
0]については、一方がA接点で他方がB接点であるの
で逆論理が存在することになり、この並列論理は常時O
N状態であり、その存在の意義のない論理である。
する場合には、その旨の表示をする(S15)。以上の
処理はブロックエンドになるまで行われる(S16)。
ロックNOをインクリメントして(17)、次のブロッ
クに対してこの処理を行う。以上の処理は、ラダーシー
ケンス回路の全体についての処理が終了するまで継続し
て行われる(S18)。
ダーシーケンス回路に常時ON状態となっている並列論
理の存在を確認することができる。
ェックは、請求項3に対応する実施の形態である。
ス回路を参照しながら説明する。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
1ブロック取り出す。図11の回路では、出力コイル
[Y000]を含んでいるブロックを取り出すことにな
る(S21)。ブロックを取り出したら、ブロック内の
直列論理を探し(S22)、直列論理が存在するかどう
かが判断され(S23)、直列論理が存在する場合に
は、この直列論理中に同一接点が存在するかどうかが判
断され、また、その接点が正負逆接点(A接点とB接
点)であるかどうかの判断もされる(S24,S2
5)。
接点である場合には、この直列論理は常時OFF状態で
あるので、常時OFFの論理である旨の表示をする(S
26)。図11の回路では、入力論理要素[R00
0],[R000],[R001]で構成される直列論
理が存在し、[R000],[R000]の同一接点が
存在し、この同一接点が正負逆接点であるので、永久に
[Y000]の出力コイルはONしない。これでは論理
が成り立たない。
在する場合には、その旨の表示をする。以上の処理はブ
ロックエンドになるまで行われる(S27)。
ロックNOをインクリメントして(S28)、次のブロ
ックに対してこの処理を行う。以上の処理は、ラダーシ
ーケンス回路の全体についての処理が終了するまで継続
して行われる(S29)。
ダーシーケンス回路に常時OFF状態となっている直列
論理の存在を確認することができる。
チェックは、請求項4に対応する実施の形態である。
ス回路を参照しながら説明する。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
1ブロック取り出す。図12の回路では、まず、出力コ
イル[R000]を含んでいるブロックを取り出すこと
になる(S31)。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され(S3
2)、内部演算コイルである場合には、後述する再帰関
数処理(内部演算コイルによって構成される論理に不適
性があるかないかを判断する処理)が行われる(S3
3)。内部演算コイルでなければ処理を行う必要がない
から、ブロックNOをインクリメントして(S36)、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる(S37)。
Gであるときには、チェックNGの記録をする(S3
4,S35)。
コイルであると判断された場合には、図6の再帰関数処
理が行われ、その検索コイルの番号が記憶される(S4
1)。図12の回路では、まずR000が記憶されるこ
とになる。次に、シーケンス回路の先頭から他のブロッ
クを取り出し(S42)、記憶した検索コイルの番号と
同一の番号の記憶接点がそのブロックに存在するかどう
かを判断する(S43)。記憶接点が使用されていなけ
れば、ブロックNOをインクリメントして(S47)、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる(S48)。
力コイルがYコイル(内部演算コイル以外のコイル)で
あるかどうかが判断される(S44)。図12の回路で
は、R000の記憶接点は、内部演算コイルR100の
ブロックに存在するので、このR100が再び検索コイ
ル番号として記憶され、以上の処理が行われる。
に接続されている出力コイルがYコイルであるブロック
がみつかった場合には、内部演算コイルによってON,
OFFされる出力コイルが存在しているのであるから論
理は適性であり、チェックの結果はOKであったことが
記憶され、処理を終了する(S45,S46)。
拘らず、内部演算コイルに対応する記憶接点がみつから
なかった場合には、内部論理が不適性であるので、チェ
ックをNGとする(S49)。
イルに対応する記憶接点が存在していないので、チェッ
クはNGとなる。
チェックは、請求項5に対応する実施の形態である。
ス回路を参照しながら説明する。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
1ブロック取り出す。図13の回路では、まず、出力コ
イル[R001]を含んでいるブロックを取り出すこと
になる(S51)。ブロックを取り出したら、その出力
コイルがYコイル(内部演算コイル以外の出力コイル)
であるかが判断され(S52)、出力コイルである場合
には、後述する再帰関数処理(内部演算コイルによって
構成される論理に不適性があるかないかを判断する処
理)が行われる(S53)。Yコイルでなければ処理を
行う必要がないから、ブロックNOをインクリメントし
て(S56)、次のブロックに対してこの処理を行う。
以上の処理は、ラダーシーケンス回路の全体についての
処理が終了するまで継続して行われる(S57)。
Gであるときには、チェックNGの記録をする(S5
4,S55)。
であると判断された場合には、図8の再帰関数処理が行
われ、その検索接点の番号が記憶される(S61)。図
13の回路では、まずR000が記憶されることにな
る。次に、シーケンス回路の先頭から内部コイルを取り
出し(S62)、記憶した検索コイルの番号と同一の番
号の記憶接点が存在するブロックにX接点(Yコイルや
リミットスイッチ等の接点)があるかどうかを判断する
(S63)。
は、次の内部コイルの検索をし(S64,S66)、次
のコイルが存在しない場合にはチェックをNGとする
(S67,S68)。一方、X接点があれば、記憶接点
チェックがOKであることを記憶する(S65)。
ものの、それに対応する内部演算コイルが存在していな
いという内部論理の不適性の存在が発見できる。つま
り、図13の回路においては、記憶接点R000に対応
する内部演算コイルR000が存在していないことが発
見できる。内部演算コイルR000が存在しない場合に
は、記憶接点が永久に開放状態となったままであるか
ら、このラダーシーケンス回路では動作しない。
チャートは、請求項6に対応する実施の形態である。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
1ブロック取り出す。図14の回路では、まず、出力コ
イル[R100]を含んでいるブロックを取り出すこと
になる(S71)。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され(S7
2)、内部演算コイルである場合には、さらに前述の出
力論理チェックの結果がNGであったかどうかが判断さ
れる(S73)。出力論理チェックがNGであった場合
には、前述の入力論理チェックの結果がNGであったか
どうかが判断される(S74)。これのNGであった場
合には、内部論理チェックがNGであったことを記録す
る(S75)。つまり、内部論理のみに論理の不具合が
存在することになるので、この不具合を記録するのであ
る。
体についての処理が終了するまで継続して行われる(S
76,S77)。
その結果をチェックNGブロックの一覧表示器14に表
示する。
10に記憶させた新たなラダーシーケンスプログラムの
デバッグ作業をする。表示器14にはどのブロックにど
のような論理の不適性が存在するのかが表示されている
ので、そのデバッグ作業は非常に効率的に行うことがで
きる。
Fチェック、出力論理なしチェック、入力論理なしチェ
ックおよび内部論理のみチェックは、それぞれ単独で行
っても効果を得ることができるが、望ましくは、全ての
処理をすることが好ましい。
る。
である。
トである。
ートである。
フローチャートである。
ートである。
フローチャートである。
ートである。
ある。
である。
図である。
図である。
図である。
説明するための図である。
Claims (6)
- 【請求項1】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン,オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン,オフ状態が変化しても常時オフ状態となっている入
力論理要素の存在、内部論理によってオン,オフされる
出力要素の不存在、出力要素をオン,オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 前記内部論理によってオン,オフされる出力要素の不存
在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる内部論理
を抽出し、 当該抽出した内部論理によってオン,オフされる出力要
素の存在をチェックすることによって認識する ことを特
徴とするラダーシーケンス回路のチェック方法。 - 【請求項2】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン,オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン,オフ状態が変化しても常時オフ状態となっている入
力論理要素の存在、内部論理によってオン,オフされる
出力要素の不存在、出力要素をオン,オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 前記出力要素をオン,オフする内部論理の不存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる出力要素
を抽出し、 当該抽出した出力要素をオン,オフする内部論理の存在
をチェックすることによって認識する ことを特徴とする
ラダーシーケンス回路のチェック方法。 - 【請求項3】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン,オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン,オフ状態が変化しても常時オフ状態となっている入
力論理要素の存 在、内部論理によってオン,オフされる
出力要素の不存在、出力要素をオン,オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 組み上がったラダーシーケンス回路の論理の不適性は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる内部論理
と出力要素とを抽出し、 当該抽出した内部論理によってオン,オフされる出力要
素の存在をチェックする一方、抽出した出力要素をオ
ン,オフする内部論理の存在をチェックすることによっ
て認識する ことを特徴とするラダーシーケンス回路のチ
ェック方法。 - 【請求項4】 前記接点のオン,オフ状態が変化しても
常時オン状態となっている入力論理要素の存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路から並列論理を抽出
し、 当該抽出した並列論理に逆論理が存在するか否かをチェ
ックすることによって認識することを特徴とする請求項
1〜3のいずれかに記載の ラダーシーケンス回路のチェ
ック方法。 - 【請求項5】 前記接点のオン,オフ状態が変化しても
常時オフ状態となっている入力論理要素の存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路から直列論理を抽出
し、 当該抽出した直列論理に逆論理が存在するか否かをチェ
ックすることによって認識することを特徴とする請求項
1〜3のいずれかに記載の ラダーシーケンス回路のチェ
ック方法。 - 【請求項6】 さらに、前記出力要素が存在しない場
合、または前記内部論理が存在しない場合には不適正な
論理が存在する旨を、前記出力要素が存在せず 、かつ前
記内部論理も存在しない場合には内部論理のみに不適法
な論理が存在する旨を、逆論理が存在する場合には常時
オン状態または常時オフ状態の論理矛盾が存在する旨を
表示することを特徴とする請求項1〜5のいずれかに記
載のラダーシーケンス回路のチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01107196A JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01107196A JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09204204A JPH09204204A (ja) | 1997-08-05 |
JP3458578B2 true JP3458578B2 (ja) | 2003-10-20 |
Family
ID=11767756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01107196A Expired - Fee Related JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3458578B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000043883A1 (fr) | 1999-01-25 | 2000-07-27 | Mitsubishi Denki Kabushiki Kaisha | Unite peripherique de controleur programmable |
JP2009193276A (ja) * | 2008-02-14 | 2009-08-27 | Koyo Electronics Ind Co Ltd | ラダープログラム作成装置およびこれを用いたラダープログラム作成実行システム |
JP5086296B2 (ja) * | 2009-03-19 | 2012-11-28 | 株式会社日立産機システム | プログラマブルコントローラ制御プログラム作成方法、および、プログラマブルコントローラ制御プログラム作成システム |
-
1996
- 1996-01-25 JP JP01107196A patent/JP3458578B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09204204A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100424600C (zh) | 开发支持装置 | |
CN111352826B (zh) | 一种界面测试用例自动生成方法及工具 | |
JP4242361B2 (ja) | 開発支援装置 | |
CN103366037A (zh) | 逻辑图处理装置及其处理方法 | |
JP3458578B2 (ja) | ラダーシーケンス回路のチェック方法 | |
JP2006146955A (ja) | 開発支援装置 | |
JP4517302B2 (ja) | 開発支援装置の制御方法及びプログラム並びに記録媒体 | |
JP3449095B2 (ja) | シーケンス回路の照合方法 | |
KR100432407B1 (ko) | 사다리형회로 편집장치 | |
US5587918A (en) | Circuit pattern comparison apparatus | |
JPH09198110A (ja) | ラダーシーケンス回路の最適化方法 | |
JP2000293208A (ja) | シーケンス制御システム | |
JP3019922B2 (ja) | トレースデータ削減方式 | |
Özveren et al. | Aggregation and multi-level control in discrete event dynamic systems | |
JPH05189509A (ja) | 配電系統図面作成装置 | |
JP3293640B2 (ja) | 回路データ接続追跡システム | |
JPH04188356A (ja) | メニュー制御方式 | |
JP2856146B2 (ja) | 回路検証結果の表示方法および装置 | |
JPS59189471A (ja) | 配線経路探索システム | |
JP3601061B2 (ja) | 生産設備の情報処理装置 | |
CN116541547A (zh) | 工业图纸元素全链路推演方法及系统 | |
JPH10260709A (ja) | プログラマブルコントローラのプログラミング装置 | |
JP2724241B2 (ja) | ブロック図部品処理機能付きプログラム自動生成装置 | |
JPH06243168A (ja) | パターン探索装置 | |
JPH06149776A (ja) | ペトリネットに基づくシミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |