JP3458578B2 - ラダーシーケンス回路のチェック方法 - Google Patents
ラダーシーケンス回路のチェック方法Info
- Publication number
- JP3458578B2 JP3458578B2 JP01107196A JP1107196A JP3458578B2 JP 3458578 B2 JP3458578 B2 JP 3458578B2 JP 01107196 A JP01107196 A JP 01107196A JP 1107196 A JP1107196 A JP 1107196A JP 3458578 B2 JP3458578 B2 JP 3458578B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- sequence circuit
- ladder sequence
- checking
- existence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば、既存の
モジュール化されたプログラム（ラダーシーケンス回
路）を組み合わせて新たなプログラムを作成した後、ま
たは、既存のプログラムを改変した後に、これらのプロ
グラムが正しいか否かをチェックするラダーシーケンス
回路のチェック方法に関する。
モジュール化されたプログラム（ラダーシーケンス回
路）を組み合わせて新たなプログラムを作成した後、ま
たは、既存のプログラムを改変した後に、これらのプロ
グラムが正しいか否かをチェックするラダーシーケンス
回路のチェック方法に関する。
【０００２】
【従来の技術】小規模の生産機械から大規模の生産機械
まで、その制御にはシーケンサが用いられている。この
シーケンサには、各種のセンサやスイッチ類などの入力
要素と、モータやソレノイドなどの出力要素が接続され
る。大規模な生産機械では、この入力要素と出力要素の
数は膨大となる。
まで、その制御にはシーケンサが用いられている。この
シーケンサには、各種のセンサやスイッチ類などの入力
要素と、モータやソレノイドなどの出力要素が接続され
る。大規模な生産機械では、この入力要素と出力要素の
数は膨大となる。
【０００３】一般的にシーケンサには、入力要素と出力
要素とを関係付けるラダーシーケンス回路が組まれてい
る。このラダーシーケンス回路は、一般的に設計者が入
力装置を操作しながら１要素づつ入力するか、あるいは
既存の設備にモジュール化されて記憶されているラダー
シーケンス回路を組み合わせて作成する。
要素とを関係付けるラダーシーケンス回路が組まれてい
る。このラダーシーケンス回路は、一般的に設計者が入
力装置を操作しながら１要素づつ入力するか、あるいは
既存の設備にモジュール化されて記憶されているラダー
シーケンス回路を組み合わせて作成する。
【０００４】
【発明が解決しようとする課題】新たなシーケンス回路
を作成する場合、比較的小規模の生産機械については、
予め作成されたラダー図を見ながら１要素づつ入力する
ことによってラダーシーケンス回路を組むこともできる
が、大規模の生産機械になると、前述のように入出力要
素の数が膨大であることから、そのラダーシーケンス回
路も複雑となり、したがって、１要素づつ入力する手法
では非効率的であることから、このような場合には、図
１５に示すように、モジュール化されたラダーシーケン
ス回路を組み合わせて新たなラダーシーケンス回路を作
成する。つまり、２種類の設備にそれぞれ記憶されてい
る標準ラダーシーケンス１および標準ラダーシーケンス
２からモジュールを取り出し、取り出したモジュールを
合成するという手法によってラダーシーケンス回路を作
成している。
を作成する場合、比較的小規模の生産機械については、
予め作成されたラダー図を見ながら１要素づつ入力する
ことによってラダーシーケンス回路を組むこともできる
が、大規模の生産機械になると、前述のように入出力要
素の数が膨大であることから、そのラダーシーケンス回
路も複雑となり、したがって、１要素づつ入力する手法
では非効率的であることから、このような場合には、図
１５に示すように、モジュール化されたラダーシーケン
ス回路を組み合わせて新たなラダーシーケンス回路を作
成する。つまり、２種類の設備にそれぞれ記憶されてい
る標準ラダーシーケンス１および標準ラダーシーケンス
２からモジュールを取り出し、取り出したモジュールを
合成するという手法によってラダーシーケンス回路を作
成している。
【０００５】このような手法によれば、確かに効率的に
ラダーシーケンス回路を作成することは可能であるが、
単に合成という操作によってラダーシーケンス回路を組
むことになるから、合成後のラダーシーケンス回路に論
理の矛盾を含んでいたり、論理の重複が生じ、これが原
因で機械が意図しない動きをしたり、暴走したり、逆に
動かなくなってしまったり、動作速度が低下するという
ような不具合が生じる。なお、このような不具合は、大
規模の生産機械の改造を行う場合にも問題となることが
ある。
ラダーシーケンス回路を作成することは可能であるが、
単に合成という操作によってラダーシーケンス回路を組
むことになるから、合成後のラダーシーケンス回路に論
理の矛盾を含んでいたり、論理の重複が生じ、これが原
因で機械が意図しない動きをしたり、暴走したり、逆に
動かなくなってしまったり、動作速度が低下するという
ような不具合が生じる。なお、このような不具合は、大
規模の生産機械の改造を行う場合にも問題となることが
ある。
【０００６】このような不具合を事前に回避するため
に、組み上がったラダーシーケンス回路を完全なものと
する必要があり、机上でデバックをしたり、実際に生産
機械を動かしてみて所望の動きとなるように調整を行う
が、いずれも人間が行うので、完全なデバッグを行うこ
とが難しい。また、完全なデバッグを行おうとすると、
長時間を要することになり、ラダーシーケンス回路が簡
単に組み上がるモジュール合成のメリットが半減してし
まうことにもなる。なお、このような不具合は、既存の
ラダーシーケンス回路に大規模な変更を加えるような場
合にも起こる。
に、組み上がったラダーシーケンス回路を完全なものと
する必要があり、机上でデバックをしたり、実際に生産
機械を動かしてみて所望の動きとなるように調整を行う
が、いずれも人間が行うので、完全なデバッグを行うこ
とが難しい。また、完全なデバッグを行おうとすると、
長時間を要することになり、ラダーシーケンス回路が簡
単に組み上がるモジュール合成のメリットが半減してし
まうことにもなる。なお、このような不具合は、既存の
ラダーシーケンス回路に大規模な変更を加えるような場
合にも起こる。
【０００７】本発明は、このような従来の不具合を解消
するために成されたものであり、作成後のラダーシーケ
ンス回路が正しい論理を構成しているかどうかをチェッ
クするラダーシーケンス回路のチェック方法の提供を目
的とする。
するために成されたものであり、作成後のラダーシーケ
ンス回路が正しい論理を構成しているかどうかをチェッ
クするラダーシーケンス回路のチェック方法の提供を目
的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明は、次のような手段によって構成される。
の本発明は、次のような手段によって構成される。
【０００９】まず請求項１に係る発明は、組み上がった
ラダーシーケンス回路の論理の不適性を、接点のオン，
オフ状態が変化しても常時オン状態となっている入力論
理要素の存在、接点のオン，オフ状態が変化しても常時
オフ状態となっている入力論理要素の存在、内部論理に
よってオン，オフされる出力要素の不存在、出力要素を
オン，オフする内部論理の不存在をそれぞれチェックす
ることによって認識するラダーシーケンス回路のチェッ
ク方法であって、前記内部論理によってオン，オフされ
る出力要素の不存在は、組み上がったラダーシーケンス
回路の中から単位ブロックのラダーシーケンス回路を抽
出し、当該抽出したラダーシーケンス回路に含まれる内
部論理を抽出し、当該抽出した内部論理によってオン，
オフされる出力要素の存在をチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
ラダーシーケンス回路の論理の不適性を、接点のオン，
オフ状態が変化しても常時オン状態となっている入力論
理要素の存在、接点のオン，オフ状態が変化しても常時
オフ状態となっている入力論理要素の存在、内部論理に
よってオン，オフされる出力要素の不存在、出力要素を
オン，オフする内部論理の不存在をそれぞれチェックす
ることによって認識するラダーシーケンス回路のチェッ
ク方法であって、前記内部論理によってオン，オフされ
る出力要素の不存在は、組み上がったラダーシーケンス
回路の中から単位ブロックのラダーシーケンス回路を抽
出し、当該抽出したラダーシーケンス回路に含まれる内
部論理を抽出し、当該抽出した内部論理によってオン，
オフされる出力要素の存在をチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
【００１０】以上のようなチェックをすることで、内部
論理に対応する出力要素が存在しないことを知ることが
できる。
論理に対応する出力要素が存在しないことを知ることが
できる。
【００１１】また、請求項２に係る発明は、組み上がっ
たラダーシーケンス回路の論理の不適性を、接点のオ
ン，オフ状態が変化しても常時オン状態となっている入
力論理要素の存在、接点のオン，オフ状態が変化しても
常時オフ状態となっている入力論理要素の存在、内部論
理によってオン，オフされる出力要素の不存在、出力要
素をオン，オフする内部論理の不存在をそれぞれチェッ
クすることによって認識するラダーシーケンス回路のチ
ェック方法であって、前記出力要素をオン，オフする内
部論理の不存在は、組み上がったラダーシーケンス回路
の中から単位ブロックのラダーシーケンス回路を抽出
し、当該抽出したラダーシーケンス回路に含まれる出力
要素を抽出し、当該抽出した出力要素をオン，オフする
内部論理の存在をチェックすることによって認識するこ
とを特徴とするラダーシーケンス回路のチェック方法で
ある。
たラダーシーケンス回路の論理の不適性を、接点のオ
ン，オフ状態が変化しても常時オン状態となっている入
力論理要素の存在、接点のオン，オフ状態が変化しても
常時オフ状態となっている入力論理要素の存在、内部論
理によってオン，オフされる出力要素の不存在、出力要
素をオン，オフする内部論理の不存在をそれぞれチェッ
クすることによって認識するラダーシーケンス回路のチ
ェック方法であって、前記出力要素をオン，オフする内
部論理の不存在は、組み上がったラダーシーケンス回路
の中から単位ブロックのラダーシーケンス回路を抽出
し、当該抽出したラダーシーケンス回路に含まれる出力
要素を抽出し、当該抽出した出力要素をオン，オフする
内部論理の存在をチェックすることによって認識するこ
とを特徴とするラダーシーケンス回路のチェック方法で
ある。
【００１２】このチェックをすることで、出力要素に対
応する内部論理が存在しないことを知ることができる。
応する内部論理が存在しないことを知ることができる。
【００１３】請求項３に係る発明は、組み上がったラダ
ーシーケンス回路の論理の不適性を、接点のオン，オフ
状態が変化しても常時オン状態となっている入力論理要
素の存在、接点のオン，オフ状態が変化しても常時オフ
状態となっている入力論理要素の存在、内部論理によっ
てオン，オフされる出力要素の不存在、出力要素をオ
ン，オフする内部論理の不存在をそれぞれチェックする
ことによって認識するラダーシーケンス回路のチェック
方法であって、組み上がったラダーシーケンス回路の論
理の不適性は、組み上がったラダーシーケンス回路の中
から単位ブロックのラダーシーケンス回路を抽出し、当
該抽出したラダーシーケンス回路に含まれる内部論理と
出力要素とを抽出し、当該抽出した内部論理によってオ
ン，オフされる出力要素の存在をチェックする一方、抽
出した出力要素をオン，オフする内部論理の存在をチェ
ックすることによって認識することを特徴とするラダー
シーケンス回路のチェック方法である。
ーシーケンス回路の論理の不適性を、接点のオン，オフ
状態が変化しても常時オン状態となっている入力論理要
素の存在、接点のオン，オフ状態が変化しても常時オフ
状態となっている入力論理要素の存在、内部論理によっ
てオン，オフされる出力要素の不存在、出力要素をオ
ン，オフする内部論理の不存在をそれぞれチェックする
ことによって認識するラダーシーケンス回路のチェック
方法であって、組み上がったラダーシーケンス回路の論
理の不適性は、組み上がったラダーシーケンス回路の中
から単位ブロックのラダーシーケンス回路を抽出し、当
該抽出したラダーシーケンス回路に含まれる内部論理と
出力要素とを抽出し、当該抽出した内部論理によってオ
ン，オフされる出力要素の存在をチェックする一方、抽
出した出力要素をオン，オフする内部論理の存在をチェ
ックすることによって認識することを特徴とするラダー
シーケンス回路のチェック方法である。
【００１４】このチェックでは、内部論理に論理の不具
合があることを知ることができる。
合があることを知ることができる。
【００１５】請求項４にかかる発明は、請求項１〜３の
いずれかに記載のラダーシーケンス回路のチェック方法
において、前記接点のオン，オフ状態が変化しても常時
オン状態となっている入力論理要素の存在は、組み上が
ったラダーシーケンス回路の中から単位ブロックのラダ
ーシーケンス回路を抽出し、当該抽出したラダーシーケ
ンス回路から並列論理を抽出し、当該抽出した並列論理
に逆論理が存在するか否かをチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
いずれかに記載のラダーシーケンス回路のチェック方法
において、前記接点のオン，オフ状態が変化しても常時
オン状態となっている入力論理要素の存在は、組み上が
ったラダーシーケンス回路の中から単位ブロックのラダ
ーシーケンス回路を抽出し、当該抽出したラダーシーケ
ンス回路から並列論理を抽出し、当該抽出した並列論理
に逆論理が存在するか否かをチェックすることによって
認識することを特徴とするラダーシーケンス回路のチェ
ック方法である。
【００１６】このチェックを行うことによって矛盾する
並列論理の存在をも知ることができる。
並列論理の存在をも知ることができる。
【００１７】請求項５に係る発明は、請求項１〜３のい
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、前記接点のオン，オフ状態が変化しても常時オ
フ状態となっている入力論理要素の存在は、組み上がっ
たラダーシーケンス回路の中から単位ブロックのラダー
シーケンス回路を抽出し、当該抽出したラダーシーケン
ス回路から直列論理を抽出し、当該抽出した直列論理に
逆論理が存在するか否かをチェックすることによって認
識することを特徴とするラダーシーケンス回路のチェッ
ク方法である。
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、前記接点のオン，オフ状態が変化しても常時オ
フ状態となっている入力論理要素の存在は、組み上がっ
たラダーシーケンス回路の中から単位ブロックのラダー
シーケンス回路を抽出し、当該抽出したラダーシーケン
ス回路から直列論理を抽出し、当該抽出した直列論理に
逆論理が存在するか否かをチェックすることによって認
識することを特徴とするラダーシーケンス回路のチェッ
ク方法である。
【００１８】このチェックをすることで、矛盾する直列
論理の存在をも知ることができる。
論理の存在をも知ることができる。
【００１９】請求項６に係る発明は、請求項１〜５のい
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、さらに、前記出力要素が存在しない場合、また
は前記内部論理が存在しない場合には不適正な論理が存
在する旨を、前記出力要素が存在せず、かつ前記内部論
理も存在しない場合には内部論理のみに不適法な論理が
存在する旨を、逆論理が存在する場合には常時オン状態
または常時オフ状態の論理矛盾が存在する旨を表示する
ことを特徴とするラダーシーケンス回路のチェック方法
である。
ずれかに記載のラダーシーケンス回路のチェック方法に
おいて、さらに、前記出力要素が存在しない場合、また
は前記内部論理が存在しない場合には不適正な論理が存
在する旨を、前記出力要素が存在せず、かつ前記内部論
理も存在しない場合には内部論理のみに不適法な論理が
存在する旨を、逆論理が存在する場合には常時オン状態
または常時オフ状態の論理矛盾が存在する旨を表示する
ことを特徴とするラダーシーケンス回路のチェック方法
である。
【００２０】この表示によって、論理の矛盾の存在や、
不要な内部論理の存在などを確実に知ることができるよ
うになる。
不要な内部論理の存在などを確実に知ることができるよ
うになる。
【００２１】
【発明の効果】以上のように構成された本発明のラダー
シーケンス回路のチェック方法によれば、次のような効
果を奏することになる。
シーケンス回路のチェック方法によれば、次のような効
果を奏することになる。
【００２２】（１）請求項１から請求項６に記載された
発明において共通する効果 それぞれの請求項に記載されているような方法でラダー
シーケンス回路のチェックをすることによって、論理の
矛盾や不要な内部論理の存在を発見することが容易とな
り、デバッグ作業が効率的に行えるようになる。
発明において共通する効果 それぞれの請求項に記載されているような方法でラダー
シーケンス回路のチェックをすることによって、論理の
矛盾や不要な内部論理の存在を発見することが容易とな
り、デバッグ作業が効率的に行えるようになる。
【００２３】（２）請求項１から請求項６に記載された
それぞれの発明に特有の効果 請求項１に記載の発明にあっては、内部論理に対応する
出力要素が存在しないことを知ることができる。
それぞれの発明に特有の効果 請求項１に記載の発明にあっては、内部論理に対応する
出力要素が存在しないことを知ることができる。
【００２４】請求項２に記載の発明にあっては、出力要
素に対応する内部論理が存在しないことを知ることがで
きる。
素に対応する内部論理が存在しないことを知ることがで
きる。
【００２５】請求項３に記載の発明にあっては、内部論
理に論理の不具合があることを知ることができる。
理に論理の不具合があることを知ることができる。
【００２６】請求項４に記載の発明にあっては、矛盾す
る並列論理の存在を知ることができる。
る並列論理の存在を知ることができる。
【００２７】請求項５に記載の発明にあっては、矛盾す
る直列論理の存在を知ることができる。
る直列論理の存在を知ることができる。
【００２８】請求項６に記載の発明にあっては、ラダー
シーケンス回路の全体の中から矛盾した論理、不適正な
論理を捜し出すことが比較的容易にできるようになり、
デバッグ作業の効率化を図ることができる。
シーケンス回路の全体の中から矛盾した論理、不適正な
論理を捜し出すことが比較的容易にできるようになり、
デバッグ作業の効率化を図ることができる。
【００２９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しつつ詳細に説明する。
面を参照しつつ詳細に説明する。
【００３０】本発明方法は、以下に示す常時ＯＮチェッ
ク、常時ＯＦＦチェック、出力論理なしチェック、入力
論理なしチェック、内部論理のみチェックなどのチェッ
クを行うことによって、ラダーシーケンス回路の論理の
矛盾または不要な内部論理の存在を知ることができるよ
うにするものである。
ク、常時ＯＦＦチェック、出力論理なしチェック、入力
論理なしチェック、内部論理のみチェックなどのチェッ
クを行うことによって、ラダーシーケンス回路の論理の
矛盾または不要な内部論理の存在を知ることができるよ
うにするものである。
【００３１】図１は、本発明方法を実行する装置の概略
構成を示す図である。
構成を示す図である。
【００３２】図に示すシーケンサ１０は、図示されてい
ない生産機械の動作の制御をするものであり、その動作
の制御のためのラダーシーケンス回路が記憶されている
ものである。また、本実施の形態においては、本発明方
法はこのシーケンサ１０自体が行う。
ない生産機械の動作の制御をするものであり、その動作
の制御のためのラダーシーケンス回路が記憶されている
ものである。また、本実施の形態においては、本発明方
法はこのシーケンサ１０自体が行う。
【００３３】Ｉ／Ｏ１２は、シーケンサ１０と入出力要
素（各種のセンサやスイッチ等の入力要素、モータやソ
レノイド等の出力要素）との間で信号授受の仲立ちをす
るものである。
素（各種のセンサやスイッチ等の入力要素、モータやソ
レノイド等の出力要素）との間で信号授受の仲立ちをす
るものである。
【００３４】チェックＮＧブロックの一覧表示器１４
は、シーケンサ１０によって行われたチェック結果を入
力し、そのチェック結果を一覧表示するものである。
は、シーケンサ１０によって行われたチェック結果を入
力し、そのチェック結果を一覧表示するものである。
【００３５】本発明におけるラダーシーケンス回路のチ
ェックはシーケンサ１０自体が行うが、このチェック
は、図２のフローチャートで示すように、常時ＯＮチェ
ック（Ｓ１）、常時ＯＦＦチェック（Ｓ２）、出力論理
なしチェック（Ｓ３）、入力論理なしチェック（Ｓ
４）、内部論理のみチェック（Ｓ５）、チェックＮＧブ
ロックの一覧表示（Ｓ６）の順に行われ、ラダーシーケ
ンス回路の論理の矛盾や不要な内部論理の存在を容易に
知ることができるようにしている。
ェックはシーケンサ１０自体が行うが、このチェック
は、図２のフローチャートで示すように、常時ＯＮチェ
ック（Ｓ１）、常時ＯＦＦチェック（Ｓ２）、出力論理
なしチェック（Ｓ３）、入力論理なしチェック（Ｓ
４）、内部論理のみチェック（Ｓ５）、チェックＮＧブ
ロックの一覧表示（Ｓ６）の順に行われ、ラダーシーケ
ンス回路の論理の矛盾や不要な内部論理の存在を容易に
知ることができるようにしている。
【００３６】以下、上記の６つの処理について処理手順
を詳細に説明する。
を詳細に説明する。
【００３７】図３のフローチャートで示す常時ＯＮチェ
ック処理は、請求項２に対応する実施の形態である。
ック処理は、請求項２に対応する実施の形態である。
【００３８】この処理の一例を図１０のラダーシーケン
ス回路を参照しながら説明する。
ス回路を参照しながら説明する。
【００３９】シーケンサ１０は、新たに記憶されたチェ
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１０の回路では、出力コイル
［Ｙ０００］を含んでいるブロックを取り出すことにな
る（Ｓ１１）。ブロックを取り出したら、ブロック内の
並列論理を探し（Ｓ１２）、並列論理が存在するかどう
かが判断され（Ｓ１３）、並列論理が存在する場合に
は、この並列論理中に逆論理が存在するかどうかが判断
される（Ｓ１４）。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１０の回路では、出力コイル
［Ｙ０００］を含んでいるブロックを取り出すことにな
る（Ｓ１１）。ブロックを取り出したら、ブロック内の
並列論理を探し（Ｓ１２）、並列論理が存在するかどう
かが判断され（Ｓ１３）、並列論理が存在する場合に
は、この並列論理中に逆論理が存在するかどうかが判断
される（Ｓ１４）。
【００４０】図１０の回路では、入力論理要素［Ｘ００
０］，［Ｘ００１］，［Ｘ００２］で構成される並列論
理と、［Ｒ０００］，［Ｒ０００］で構成される並列論
理とが存在するので、これらの並列論理に逆論理が存在
するかが判断される。並列論理［Ｒ０００］，［Ｒ００
０］については、一方がＡ接点で他方がＢ接点であるの
で逆論理が存在することになり、この並列論理は常時Ｏ
Ｎ状態であり、その存在の意義のない論理である。
０］，［Ｘ００１］，［Ｘ００２］で構成される並列論
理と、［Ｒ０００］，［Ｒ０００］で構成される並列論
理とが存在するので、これらの並列論理に逆論理が存在
するかが判断される。並列論理［Ｒ０００］，［Ｒ００
０］については、一方がＡ接点で他方がＢ接点であるの
で逆論理が存在することになり、この並列論理は常時Ｏ
Ｎ状態であり、その存在の意義のない論理である。
【００４１】このような常時ＯＮ状態の並列論理が存在
する場合には、その旨の表示をする（Ｓ１５）。以上の
処理はブロックエンドになるまで行われる（Ｓ１６）。
する場合には、その旨の表示をする（Ｓ１５）。以上の
処理はブロックエンドになるまで行われる（Ｓ１６）。
【００４２】１ブロックについての処理が終わると、ブ
ロックＮＯをインクリメントして（１７）、次のブロッ
クに対してこの処理を行う。以上の処理は、ラダーシー
ケンス回路の全体についての処理が終了するまで継続し
て行われる（Ｓ１８）。
ロックＮＯをインクリメントして（１７）、次のブロッ
クに対してこの処理を行う。以上の処理は、ラダーシー
ケンス回路の全体についての処理が終了するまで継続し
て行われる（Ｓ１８）。
【００４３】以上の処理によって、シーケンサ１０のラ
ダーシーケンス回路に常時ＯＮ状態となっている並列論
理の存在を確認することができる。
ダーシーケンス回路に常時ＯＮ状態となっている並列論
理の存在を確認することができる。
【００４４】図４のフローチャートで示す常時ＯＦＦチ
ェックは、請求項３に対応する実施の形態である。
ェックは、請求項３に対応する実施の形態である。
【００４５】この処理の一例を図１１のラダーシーケン
ス回路を参照しながら説明する。
ス回路を参照しながら説明する。
【００４６】シーケンサ１０は、新たに記憶されたチェ
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１１の回路では、出力コイル
［Ｙ０００］を含んでいるブロックを取り出すことにな
る（Ｓ２１）。ブロックを取り出したら、ブロック内の
直列論理を探し（Ｓ２２）、直列論理が存在するかどう
かが判断され（Ｓ２３）、直列論理が存在する場合に
は、この直列論理中に同一接点が存在するかどうかが判
断され、また、その接点が正負逆接点（Ａ接点とＢ接
点）であるかどうかの判断もされる（Ｓ２４，Ｓ２
５）。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１１の回路では、出力コイル
［Ｙ０００］を含んでいるブロックを取り出すことにな
る（Ｓ２１）。ブロックを取り出したら、ブロック内の
直列論理を探し（Ｓ２２）、直列論理が存在するかどう
かが判断され（Ｓ２３）、直列論理が存在する場合に
は、この直列論理中に同一接点が存在するかどうかが判
断され、また、その接点が正負逆接点（Ａ接点とＢ接
点）であるかどうかの判断もされる（Ｓ２４，Ｓ２
５）。
【００４７】存在する直列接点の内、同一接点が正負逆
接点である場合には、この直列論理は常時ＯＦＦ状態で
あるので、常時ＯＦＦの論理である旨の表示をする（Ｓ
２６）。図１１の回路では、入力論理要素［Ｒ００
０］，［Ｒ０００］，［Ｒ００１］で構成される直列論
理が存在し、［Ｒ０００］，［Ｒ０００］の同一接点が
存在し、この同一接点が正負逆接点であるので、永久に
［Ｙ０００］の出力コイルはＯＮしない。これでは論理
が成り立たない。
接点である場合には、この直列論理は常時ＯＦＦ状態で
あるので、常時ＯＦＦの論理である旨の表示をする（Ｓ
２６）。図１１の回路では、入力論理要素［Ｒ００
０］，［Ｒ０００］，［Ｒ００１］で構成される直列論
理が存在し、［Ｒ０００］，［Ｒ０００］の同一接点が
存在し、この同一接点が正負逆接点であるので、永久に
［Ｙ０００］の出力コイルはＯＮしない。これでは論理
が成り立たない。
【００４８】このような常時ＯＦＦ状態の直列論理が存
在する場合には、その旨の表示をする。以上の処理はブ
ロックエンドになるまで行われる（Ｓ２７）。
在する場合には、その旨の表示をする。以上の処理はブ
ロックエンドになるまで行われる（Ｓ２７）。
【００４９】１ブロックについての処理が終わると、ブ
ロックＮＯをインクリメントして（Ｓ２８）、次のブロ
ックに対してこの処理を行う。以上の処理は、ラダーシ
ーケンス回路の全体についての処理が終了するまで継続
して行われる（Ｓ２９）。
ロックＮＯをインクリメントして（Ｓ２８）、次のブロ
ックに対してこの処理を行う。以上の処理は、ラダーシ
ーケンス回路の全体についての処理が終了するまで継続
して行われる（Ｓ２９）。
【００５０】以上の処理によって、シーケンサ１０のラ
ダーシーケンス回路に常時ＯＦＦ状態となっている直列
論理の存在を確認することができる。
ダーシーケンス回路に常時ＯＦＦ状態となっている直列
論理の存在を確認することができる。
【００５１】図５のフローチャートで示す出力論理なし
チェックは、請求項４に対応する実施の形態である。
チェックは、請求項４に対応する実施の形態である。
【００５２】この処理の一例を図１２のラダーシーケン
ス回路を参照しながら説明する。
ス回路を参照しながら説明する。
【００５３】シーケンサ１０は、新たに記憶されたチェ
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１２の回路では、まず、出力コ
イル［Ｒ０００］を含んでいるブロックを取り出すこと
になる（Ｓ３１）。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され（Ｓ３
２）、内部演算コイルである場合には、後述する再帰関
数処理（内部演算コイルによって構成される論理に不適
性があるかないかを判断する処理）が行われる（Ｓ３
３）。内部演算コイルでなければ処理を行う必要がない
から、ブロックＮＯをインクリメントして（Ｓ３６）、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる（Ｓ３７）。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１２の回路では、まず、出力コ
イル［Ｒ０００］を含んでいるブロックを取り出すこと
になる（Ｓ３１）。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され（Ｓ３
２）、内部演算コイルである場合には、後述する再帰関
数処理（内部演算コイルによって構成される論理に不適
性があるかないかを判断する処理）が行われる（Ｓ３
３）。内部演算コイルでなければ処理を行う必要がない
から、ブロックＮＯをインクリメントして（Ｓ３６）、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる（Ｓ３７）。
【００５４】なお、再帰関数処理の結果、チェックがＮ
Ｇであるときには、チェックＮＧの記録をする（Ｓ３
４，Ｓ３５）。
Ｇであるときには、チェックＮＧの記録をする（Ｓ３
４，Ｓ３５）。
【００５５】Ｓ３２のステップにおいて出力が内部演算
コイルであると判断された場合には、図６の再帰関数処
理が行われ、その検索コイルの番号が記憶される（Ｓ４
１）。図１２の回路では、まずＲ０００が記憶されるこ
とになる。次に、シーケンス回路の先頭から他のブロッ
クを取り出し（Ｓ４２）、記憶した検索コイルの番号と
同一の番号の記憶接点がそのブロックに存在するかどう
かを判断する（Ｓ４３）。記憶接点が使用されていなけ
れば、ブロックＮＯをインクリメントして（Ｓ４７）、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる（Ｓ４８）。
コイルであると判断された場合には、図６の再帰関数処
理が行われ、その検索コイルの番号が記憶される（Ｓ４
１）。図１２の回路では、まずＲ０００が記憶されるこ
とになる。次に、シーケンス回路の先頭から他のブロッ
クを取り出し（Ｓ４２）、記憶した検索コイルの番号と
同一の番号の記憶接点がそのブロックに存在するかどう
かを判断する（Ｓ４３）。記憶接点が使用されていなけ
れば、ブロックＮＯをインクリメントして（Ｓ４７）、
次のブロックに対してこの処理を行う。以上の処理は、
ラダーシーケンス回路の全体についての処理が終了する
まで継続して行われる（Ｓ４８）。
【００５６】記憶接点が使用されていれば、次にその出
力コイルがＹコイル（内部演算コイル以外のコイル）で
あるかどうかが判断される（Ｓ４４）。図１２の回路で
は、Ｒ０００の記憶接点は、内部演算コイルＲ１００の
ブロックに存在するので、このＲ１００が再び検索コイ
ル番号として記憶され、以上の処理が行われる。
力コイルがＹコイル（内部演算コイル以外のコイル）で
あるかどうかが判断される（Ｓ４４）。図１２の回路で
は、Ｒ０００の記憶接点は、内部演算コイルＲ１００の
ブロックに存在するので、このＲ１００が再び検索コイ
ル番号として記憶され、以上の処理が行われる。
【００５７】以上の処理が繰り返し行われて、記憶接点
に接続されている出力コイルがＹコイルであるブロック
がみつかった場合には、内部演算コイルによってＯＮ，
ＯＦＦされる出力コイルが存在しているのであるから論
理は適性であり、チェックの結果はＯＫであったことが
記憶され、処理を終了する（Ｓ４５，Ｓ４６）。
に接続されている出力コイルがＹコイルであるブロック
がみつかった場合には、内部演算コイルによってＯＮ，
ＯＦＦされる出力コイルが存在しているのであるから論
理は適性であり、チェックの結果はＯＫであったことが
記憶され、処理を終了する（Ｓ４５，Ｓ４６）。
【００５８】また、シーケンスエンドまで検索したにも
拘らず、内部演算コイルに対応する記憶接点がみつから
なかった場合には、内部論理が不適性であるので、チェ
ックをＮＧとする（Ｓ４９）。
拘らず、内部演算コイルに対応する記憶接点がみつから
なかった場合には、内部論理が不適性であるので、チェ
ックをＮＧとする（Ｓ４９）。
【００５９】図１２の回路では、Ｒ２００の内部演算コ
イルに対応する記憶接点が存在していないので、チェッ
クはＮＧとなる。
イルに対応する記憶接点が存在していないので、チェッ
クはＮＧとなる。
【００６０】図７のフローチャートで示す入力論理なし
チェックは、請求項５に対応する実施の形態である。
チェックは、請求項５に対応する実施の形態である。
【００６１】この処理の一例を図１３のラダーシーケン
ス回路を参照しながら説明する。
ス回路を参照しながら説明する。
【００６２】シーケンサ１０は、新たに記憶されたチェ
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１３の回路では、まず、出力コ
イル［Ｒ００１］を含んでいるブロックを取り出すこと
になる（Ｓ５１）。ブロックを取り出したら、その出力
コイルがＹコイル（内部演算コイル以外の出力コイル）
であるかが判断され（Ｓ５２）、出力コイルである場合
には、後述する再帰関数処理（内部演算コイルによって
構成される論理に不適性があるかないかを判断する処
理）が行われる（Ｓ５３）。Ｙコイルでなければ処理を
行う必要がないから、ブロックＮＯをインクリメントし
て（Ｓ５６）、次のブロックに対してこの処理を行う。
以上の処理は、ラダーシーケンス回路の全体についての
処理が終了するまで継続して行われる（Ｓ５７）。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１３の回路では、まず、出力コ
イル［Ｒ００１］を含んでいるブロックを取り出すこと
になる（Ｓ５１）。ブロックを取り出したら、その出力
コイルがＹコイル（内部演算コイル以外の出力コイル）
であるかが判断され（Ｓ５２）、出力コイルである場合
には、後述する再帰関数処理（内部演算コイルによって
構成される論理に不適性があるかないかを判断する処
理）が行われる（Ｓ５３）。Ｙコイルでなければ処理を
行う必要がないから、ブロックＮＯをインクリメントし
て（Ｓ５６）、次のブロックに対してこの処理を行う。
以上の処理は、ラダーシーケンス回路の全体についての
処理が終了するまで継続して行われる（Ｓ５７）。
【００６３】なお、再帰関数処理の結果、チェックがＮ
Ｇであるときには、チェックＮＧの記録をする（Ｓ５
４，Ｓ５５）。
Ｇであるときには、チェックＮＧの記録をする（Ｓ５
４，Ｓ５５）。
【００６４】Ｓ５２のステップにおいて出力がＹコイル
であると判断された場合には、図８の再帰関数処理が行
われ、その検索接点の番号が記憶される（Ｓ６１）。図
１３の回路では、まずＲ０００が記憶されることにな
る。次に、シーケンス回路の先頭から内部コイルを取り
出し（Ｓ６２）、記憶した検索コイルの番号と同一の番
号の記憶接点が存在するブロックにＸ接点（Ｙコイルや
リミットスイッチ等の接点）があるかどうかを判断する
（Ｓ６３）。
であると判断された場合には、図８の再帰関数処理が行
われ、その検索接点の番号が記憶される（Ｓ６１）。図
１３の回路では、まずＲ０００が記憶されることにな
る。次に、シーケンス回路の先頭から内部コイルを取り
出し（Ｓ６２）、記憶した検索コイルの番号と同一の番
号の記憶接点が存在するブロックにＸ接点（Ｙコイルや
リミットスイッチ等の接点）があるかどうかを判断する
（Ｓ６３）。
【００６５】そのブロックにＸ接点が存在する場合に
は、次の内部コイルの検索をし（Ｓ６４，Ｓ６６）、次
のコイルが存在しない場合にはチェックをＮＧとする
（Ｓ６７，Ｓ６８）。一方、Ｘ接点があれば、記憶接点
チェックがＯＫであることを記憶する（Ｓ６５）。
は、次の内部コイルの検索をし（Ｓ６４，Ｓ６６）、次
のコイルが存在しない場合にはチェックをＮＧとする
（Ｓ６７，Ｓ６８）。一方、Ｘ接点があれば、記憶接点
チェックがＯＫであることを記憶する（Ｓ６５）。
【００６６】以上の処理によって、記憶接点が存在する
ものの、それに対応する内部演算コイルが存在していな
いという内部論理の不適性の存在が発見できる。つま
り、図１３の回路においては、記憶接点Ｒ０００に対応
する内部演算コイルＲ０００が存在していないことが発
見できる。内部演算コイルＲ０００が存在しない場合に
は、記憶接点が永久に開放状態となったままであるか
ら、このラダーシーケンス回路では動作しない。
ものの、それに対応する内部演算コイルが存在していな
いという内部論理の不適性の存在が発見できる。つま
り、図１３の回路においては、記憶接点Ｒ０００に対応
する内部演算コイルＲ０００が存在していないことが発
見できる。内部演算コイルＲ０００が存在しない場合に
は、記憶接点が永久に開放状態となったままであるか
ら、このラダーシーケンス回路では動作しない。
【００６７】図９に示す内部論理のみチェックのフロー
チャートは、請求項６に対応する実施の形態である。
チャートは、請求項６に対応する実施の形態である。
【００６８】シーケンサ１０は、新たに記憶されたチェ
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１４の回路では、まず、出力コ
イル［Ｒ１００］を含んでいるブロックを取り出すこと
になる（Ｓ７１）。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され（Ｓ７
２）、内部演算コイルである場合には、さらに前述の出
力論理チェックの結果がＮＧであったかどうかが判断さ
れる（Ｓ７３）。出力論理チェックがＮＧであった場合
には、前述の入力論理チェックの結果がＮＧであったか
どうかが判断される（Ｓ７４）。これのＮＧであった場
合には、内部論理チェックがＮＧであったことを記録す
る（Ｓ７５）。つまり、内部論理のみに論理の不具合が
存在することになるので、この不具合を記録するのであ
る。
ックの対象となるラダーシーケンス回路のファイルを開
き、出力要素である出力コイルを含んだ命令ブロックを
１ブロック取り出す。図１４の回路では、まず、出力コ
イル［Ｒ１００］を含んでいるブロックを取り出すこと
になる（Ｓ７１）。ブロックを取り出したら、その出力
コイルが内部演算コイルであるかが判断され（Ｓ７
２）、内部演算コイルである場合には、さらに前述の出
力論理チェックの結果がＮＧであったかどうかが判断さ
れる（Ｓ７３）。出力論理チェックがＮＧであった場合
には、前述の入力論理チェックの結果がＮＧであったか
どうかが判断される（Ｓ７４）。これのＮＧであった場
合には、内部論理チェックがＮＧであったことを記録す
る（Ｓ７５）。つまり、内部論理のみに論理の不具合が
存在することになるので、この不具合を記録するのであ
る。
【００６９】以上の処理は、ラダーシーケンス回路の全
体についての処理が終了するまで継続して行われる（Ｓ
７６，Ｓ７７）。
体についての処理が終了するまで継続して行われる（Ｓ
７６，Ｓ７７）。
【００７０】以上の処理を完了したシーケンサ１０は、
その結果をチェックＮＧブロックの一覧表示器１４に表
示する。
その結果をチェックＮＧブロックの一覧表示器１４に表
示する。
【００７１】オペレータは、この表示を見てシーケンサ
１０に記憶させた新たなラダーシーケンスプログラムの
デバッグ作業をする。表示器１４にはどのブロックにど
のような論理の不適性が存在するのかが表示されている
ので、そのデバッグ作業は非常に効率的に行うことがで
きる。
１０に記憶させた新たなラダーシーケンスプログラムの
デバッグ作業をする。表示器１４にはどのブロックにど
のような論理の不適性が存在するのかが表示されている
ので、そのデバッグ作業は非常に効率的に行うことがで
きる。
【００７２】なお、以上の常時ＯＮチェック、常時ＯＦ
Ｆチェック、出力論理なしチェック、入力論理なしチェ
ックおよび内部論理のみチェックは、それぞれ単独で行
っても効果を得ることができるが、望ましくは、全ての
処理をすることが好ましい。
Ｆチェック、出力論理なしチェック、入力論理なしチェ
ックおよび内部論理のみチェックは、それぞれ単独で行
っても効果を得ることができるが、望ましくは、全ての
処理をすることが好ましい。
【図１】 本発明方法を実行する装置の概略構成図であ
る。
る。
【図２】 本発明方法のメインフローチャートである。
【図３】 常時ＯＮチェック処理を示すフローチャート
である。
である。
【図４】 常時ＯＦＦチェック処理を示すフローチャー
トである。
トである。
【図５】 出力論理なしチェック処理を示すフローチャ
ートである。
ートである。
【図６】 出力論理なしチェックの再帰関数処理を示す
フローチャートである。
フローチャートである。
【図７】 入力論理なしチェック処理を示すフローチャ
ートである。
ートである。
【図８】 入力論理なしチェックの再帰関数処理を示す
フローチャートである。
フローチャートである。
【図９】 内部論理のみチェック処理を示すフローチャ
ートである。
ートである。
【図１０】 常時ＯＮチェック処理の説明に供する図で
ある。
ある。
【図１１】 常時ＯＦＦチェック処理の説明に供する図
である。
である。
【図１２】 出力論理なしチェック処理の説明に供する
図である。
図である。
【図１３】 入力論理なしチェック処理の説明に供する
図である。
図である。
【図１４】 内部論理のみチェック処理の説明に供する
図である。
図である。
【図１５】 従来のラダーシーケンス回路の作成方法を
説明するための図である。
説明するための図である。
１０…シーケンサ、
１２…Ｉ／Ｏ、
１４…チェックＮＧブロックの一覧表示器。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05B 19/048
G05B 19/05
Claims (6)
- 【請求項１】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン，オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン，オフ状態が変化しても常時オフ状態となっている入
力論理要素の存在、内部論理によってオン，オフされる
出力要素の不存在、出力要素をオン，オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 前記内部論理によってオン，オフされる出力要素の不存
在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる内部論理
を抽出し、 当該抽出した内部論理によってオン，オフされる出力要
素の存在をチェックすることによって認識する ことを特
徴とするラダーシーケンス回路のチェック方法。 - 【請求項２】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン，オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン，オフ状態が変化しても常時オフ状態となっている入
力論理要素の存在、内部論理によってオン，オフされる
出力要素の不存在、出力要素をオン，オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 前記出力要素をオン，オフする内部論理の不存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる出力要素
を抽出し、 当該抽出した出力要素をオン，オフする内部論理の存在
をチェックすることによって認識する ことを特徴とする
ラダーシーケンス回路のチェック方法。 - 【請求項３】 組み上がったラダーシーケンス回路の論
理の不適性を、接点のオン，オフ状態が変化しても常時
オン状態となっている入力論理要素の存在、接点のオ
ン，オフ状態が変化しても常時オフ状態となっている入
力論理要素の存 在、内部論理によってオン，オフされる
出力要素の不存在、出力要素をオン，オフする内部論理
の不存在をそれぞれチェックすることによって認識する
ラダーシーケンス回路のチェック方法であって、 組み上がったラダーシーケンス回路の論理の不適性は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路に含まれる内部論理
と出力要素とを抽出し、 当該抽出した内部論理によってオン，オフされる出力要
素の存在をチェックする一方、抽出した出力要素をオ
ン，オフする内部論理の存在をチェックすることによっ
て認識する ことを特徴とするラダーシーケンス回路のチ
ェック方法。 - 【請求項４】 前記接点のオン，オフ状態が変化しても
常時オン状態となっている入力論理要素の存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路から並列論理を抽出
し、 当該抽出した並列論理に逆論理が存在するか否かをチェ
ックすることによって認識することを特徴とする請求項
１〜３のいずれかに記載の ラダーシーケンス回路のチェ
ック方法。 - 【請求項５】 前記接点のオン，オフ状態が変化しても
常時オフ状態となっている入力論理要素の存在は、 組み上がったラダーシーケンス回路の中から単位ブロッ
クのラダーシーケンス回路を抽出し、 当該抽出したラダーシーケンス回路から直列論理を抽出
し、 当該抽出した直列論理に逆論理が存在するか否かをチェ
ックすることによって認識することを特徴とする請求項
１〜３のいずれかに記載の ラダーシーケンス回路のチェ
ック方法。 - 【請求項６】 さらに、前記出力要素が存在しない場
合、または前記内部論理が存在しない場合には不適正な
論理が存在する旨を、前記出力要素が存在せず 、かつ前
記内部論理も存在しない場合には内部論理のみに不適法
な論理が存在する旨を、逆論理が存在する場合には常時
オン状態または常時オフ状態の論理矛盾が存在する旨を
表示することを特徴とする請求項１〜５のいずれかに記
載のラダーシーケンス回路のチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01107196A JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01107196A JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204204A JPH09204204A (ja) | 1997-08-05 |
| JP3458578B2 true JP3458578B2 (ja) | 2003-10-20 |
Family
ID=11767756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01107196A Expired - Fee Related JP3458578B2 (ja) | 1996-01-25 | 1996-01-25 | ラダーシーケンス回路のチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3458578B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000043883A1 (fr) | 1999-01-25 | 2000-07-27 | Mitsubishi Denki Kabushiki Kaisha | Unite peripherique de controleur programmable |
| JP2009193276A (ja) * | 2008-02-14 | 2009-08-27 | Koyo Electronics Ind Co Ltd | ラダープログラム作成装置およびこれを用いたラダープログラム作成実行システム |
| JP5086296B2 (ja) * | 2009-03-19 | 2012-11-28 | 株式会社日立産機システム | プログラマブルコントローラ制御プログラム作成方法、および、プログラマブルコントローラ制御プログラム作成システム |
-
1996
- 1996-01-25 JP JP01107196A patent/JP3458578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09204204A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424600C (zh) | 开发支持装置 | |
| CN111352826B (zh) | 一种界面测试用例自动生成方法及工具 | |
| JP4242361B2 (ja) | 開発支援装置 | |
| CN103366037A (zh) | 逻辑图处理装置及其处理方法 | |
| JP3458578B2 (ja) | ラダーシーケンス回路のチェック方法 | |
| JP2006146955A (ja) | 開発支援装置 | |
| JP4517302B2 (ja) | 開発支援装置の制御方法及びプログラム並びに記録媒体 | |
| JP3449095B2 (ja) | シーケンス回路の照合方法 | |
| KR100432407B1 (ko) | 사다리형회로 편집장치 | |
| US5587918A (en) | Circuit pattern comparison apparatus | |
| JPH09198110A (ja) | ラダーシーケンス回路の最適化方法 | |
| JP2000293208A (ja) | シーケンス制御システム | |
| JP3019922B2 (ja) | トレースデータ削減方式 | |
| Özveren et al. | Aggregation and multi-level control in discrete event dynamic systems | |
| JPH05189509A (ja) | 配電系統図面作成装置 | |
| JP3293640B2 (ja) | 回路データ接続追跡システム | |
| JPH04188356A (ja) | メニュー制御方式 | |
| JP2856146B2 (ja) | 回路検証結果の表示方法および装置 | |
| JPS59189471A (ja) | 配線経路探索システム | |
| JP3601061B2 (ja) | 生産設備の情報処理装置 | |
| CN116541547A (zh) | 工业图纸元素全链路推演方法及系统 | |
| JPH10260709A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JP2724241B2 (ja) | ブロック図部品処理機能付きプログラム自動生成装置 | |
| JPH06243168A (ja) | パターン探索装置 | |
| JPH06149776A (ja) | ペトリネットに基づくシミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |