JP7070223B2 - サポート装置およびサポートプログラム - Google Patents
サポート装置およびサポートプログラム Download PDFInfo
- Publication number
- JP7070223B2 JP7070223B2 JP2018149067A JP2018149067A JP7070223B2 JP 7070223 B2 JP7070223 B2 JP 7070223B2 JP 2018149067 A JP2018149067 A JP 2018149067A JP 2018149067 A JP2018149067 A JP 2018149067A JP 7070223 B2 JP7070223 B2 JP 7070223B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- type
- logic circuit
- program
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
まず、図1を参照して、本発明が適用される場面の一例について説明する。図1は、本実施の形態に係るサポート装置200の適用場面を模式的に示す図である。サポート装置200は、たとえば、制御対象を制御するPLC(プログラマブルコントローラ)などの制御装置で実行される制御プログラムを開発する環境を提供する。
以下、本発明の具体例として、本実施の形態に係るサポート装置200のより詳細な構成および処理について説明する。
図2は、サポート装置200を適用可能な制御システム1の構成例を示す模式図である。図2を参照して、制御システム1は、複数のPLC100-1,100-2,100-3,100-4,…(以下、「PLC100」とも総称する。)を含んでいる。PLC100の各々は、リレー,センサ等のフィールド機器である制御対象を制御する制御装置の一例である。サポート装置200は、PLC100に接続可能であり、PLC100の制御プログラムの開発を支援する環境を提供する。制御システム1は、1台のPLC100を含む構成であってもよい。以下では、説明を簡単にするために、1台のPLC100を対象にした開発環境を説明する。
図3は、サポート装置200のハードウェア構成例を示す模式図である。サポート装置200は、典型的には、汎用のコンピュータで構成される。なお、PLC100が配置される製造現場における保守性の観点からは、可搬性に優れたノート型のパーソナルコンピュータが好ましい。
サポート装置200は、ディスプレイ214を介して、PLCで実行されるユーザプログラムをユーザに提示可能である。ユーザプログラムは、PLC100で実行される制御プログラムの一種であり、制御対象に応じて作成されるプログラムである。ユーザプログラムは、国際規格IEC61131-3等で規定されるラダーダイアグラム(LD:Ladder Diagram)、ファンクションブロックダイアグラム(FBD:Function Block Diagram)、シーケンシャルファンクションチャート(SFC:Sequential Function Chart)、インストラクションリスト(IL:Instruction List)、ストラクチャードテキスト(ST:Structured Text)の5種類のプログラム言語のうちのいずれかの言語により記述される。
図6および図7は、ラダープログラムの実行結果が反映されたラダー図である。実行結果は、PLC100がラダープログラムを実行した結果と、サポート装置200内で実行されたシミュレーション結果とを含む。図6および図7において、実行結果の出力を太線で表す、いわゆるパワーフロー表示で示されている。また、図6および図7に示すラダー図510には、共通の実行結果が反映されている。図7においては、図6に示す回路Xを展開したものとする。また、図6においては、便宜上、一部回路を省略しており、「…」は回路を省略していることを示している。また、接点の上部に記載された信号のうち、「I」から始まる信号は外部からの信号を示し、「Q」から始まる信号はラダープログラム内の論理演算の結果を示すものとする。
サポート装置200は、回路を展開したときに、実接点542を組み合わせた論理回路から冗長な接点の組み合わせや、矛盾した接点の組み合わせを削除することができる。図8は、回路の最適化について説明するための図である。
図5,図7,および図8に示すように、回路を展開した場合、横に長い表示となってしまい、ディスプレイ214の表示領域に収まらない虞がある。サポート装置200は、展開した回路について、その回路の一部を省略して表示することができる。図9は、省略表示の一例である。
図10は、表示処理のフローチャートである。CPU202は、光学記録媒体8に格納されて提供されるサポートプログラムに含まれる命令コードを読み出して表示処理を実行し、ディスプレイ214にラダー図510を表示する。なお、図10に示す表示処理においては、PLC100において実行されているラダープログラムの実行結果を表示するものとして説明する。
図11は、実接点探索処理のフローチャートである。実接点探索処理は、選択された中間接点またはコイルが示す回路を、中間接点544を含まない回路に展開するための処理である。
図12は、回路変更処理のフローチャートである。回路変更処理は、接点(N)に対応するコイルを含む回路の論理演算を、接点(N)に換えて回路に組み込むための処理である。
図14を参照して、サポート装置200が備えるソフトウェア構成について説明する。図14は、サポート装置200のソフトウェア構成を示す模式図である。図14に示すソフトウェアに含まれる命令コードは、適切なタイミングで読出され、サポート装置200のCPU202へ提供されて実行される。また、図14に示すソフトウェアは、光学記録媒体8に格納されて提供されるサポートプログラムに含まれる。
上述したような本実施の形態および変形例は、以下のような技術思想を含む。
制御対象を制御する制御装置において実行されるラダープログラムの作成を支援するサポート装置(200)であって、
前記ラダープログラムを、複数種類の要素を組み合わせた論理回路(521,522,523,524,525,X)により表示するプログラム表示手段(260,260a)と、
前記ラダープログラム内の演算結果を示す第1の種類の接点(544)を含む論理回路(520a)について、当該第1の種類の接点を含む論理回路に含まれる全ての当該第1の種類の接点を、当該第1の種類の接点が示す演算結果を得るための論理演算を外部から入力された信号を示す第2の種類の接点(542)を組み合わせた論理回路(520b)に展開する展開手段(262,262a)とを備える、サポート装置。
前記ラダープログラムの実行結果を受けて、当該ラダープログラムを示す論理回路の導通状態を出力する出力部(264)をさらに備える、構成1に記載のサポート装置。
前記プログラム表示手段は、前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路について、導通状態の接点と、当該導通状態の接点に接続された非導通状態の接点(接点(I17),接点(I13))とを表示し、当該導通状態の接点に接続された非導通状態の接点から出力結果を示すコイルまでの間に位置する要素を表示しない、構成2に記載のサポート装置。
前記展開手段は、前記第1の種類の接点が偽の演算結果を受けて導通状態となるb接点である場合に、当該第1の種類の接点を、当該第1の種類の接点が受ける演算の論理表現を反転した演算を示す論理回路(回路(E))に換えることで、当該第1の種類の接点が示す演算結果を得るための論理演算を前記第2の種類の接点を組み合わせた論理回路に展開する、構成1~構成3のうちいずれか1に記載のサポート装置。
前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路から矛盾する接点の組み合わせ(X1)を抽出し、当該矛盾する接点の組み合わせからなる回路を削除する最適化手段(266)をさらに備える、構成1~構成4のうちいずれか1に記載のサポート装置。
前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路から冗長な接点の組み合わせ(X2,X3)を抽出し、当該冗長な接点の組み合わせに含まれる接点を削除する最適化手段(266)をさらに備える、構成1~構成4のうちいずれか1に記載のサポート装置。
前記展開手段によって得られた前記第1の種類の接点を組み合わせた論理回路を保存する処理を行う保存処理手段(262)をさらに備える、構成1~構成6のうちいずれか1に記載のサポート装置。
制御対象を制御する制御装置で実行されるラダープログラムの開発を支援するサポートプログラム(250)であって、
前記サポートプログラムはコンピュータに、
前記ラダープログラムを、前記ラダープログラム内の演算結果を示す第1の種類の接点を含む複数種類の要素を組み合わせた論理回路により表示するステップ(S3)と、
前記第1の種類の接点を含む論理回路について、当該第1の種類の接点を含む論理回路に含まれる全ての当該第1の種類の接点を、当該第1の種類の接点が示す演算結果を得るための論理演算を外部から入力された信号を示す第2の種類の接点を組み合わせた論理回路に展開するステップ(S6)とを実行させる、サポートプログラム。
Claims (6)
- 制御対象を制御する制御装置において実行されるラダープログラムの作成を支援するサポート装置であって、
前記ラダープログラムを、複数種類の要素を組み合わせた論理回路により表示するプログラム表示手段と、
前記ラダープログラム内の演算結果を示す第1の種類の接点を含む論理回路について、当該第1の種類の接点を含む論理回路に含まれる全ての当該第1の種類の接点を、該第1の種類の接点が示す演算結果を得るための論理演算を外部から入力された信号を示す第2の種類の接点を組み合わせた論理回路に展開する展開手段と、
前記ラダープログラムの実行結果を受けて、当該ラダープログラムを示す論理回路の導通状態を出力する出力部とを備え、
前記プログラム表示手段は、前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路について、導通状態の接点と、当該導通状態の接点に接続された非導通状態の接点とを表示し、当該導通状態の接点に接続された非導通状態の接点から出力結果を示すコイルまでの間に位置する要素を表示しない、サポート装置。 - 前記展開手段は、前記第1の種類の接点が偽の演算結果を受けて導通状態となるb接点である場合に、当該第1の種類の接点を、当該第1の種類の接点が受ける演算の論理表現を反転した演算を示す論理回路に換えることで、当該第1の種類の接点が示す演算結果を得るための論理演算を前記第2の種類の接点を組み合わせた論理回路に展開する、請求項1に記載のサポート装置。
- 前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路から矛盾する接点の組み合わせを抽出し、当該矛盾する接点の組み合わせからなる回路を削除する最適化手段をさらに備える、請求項1または請求項2に記載のサポート装置。
- 前記展開手段によって得られた前記第2の種類の接点を組み合わせた論理回路から冗長な接点の組み合わせを抽出し、当該冗長な接点の組み合わせに含まれる接点を削除する最適化手段をさらに備える、請求項1または請求項2に記載のサポート装置。
- 前記展開手段によって得られた前記第1の種類の接点を組み合わせた論理回路を保存する処理を行う保存処理手段をさらに備える、請求項1~請求項4のうちいずれか1項に記載のサポート装置。
- 制御対象を制御する制御装置で実行されるラダープログラムの開発を支援するサポートプログラムであって、
前記サポートプログラムはコンピュータに、
前記ラダープログラムを、前記ラダープログラム内の演算結果を示す第1の種類の接点を含む複数種類の要素を組み合わせた論理回路により表示するステップと、
前記第1の種類の接点を含む論理回路について、当該第1の種類の接点を含む論理回路に含まれる全ての当該第1の種類の接点を、当該第1の種類の接点が示す演算結果を得るための論理演算を外部から入力された信号を示す第2の種類の接点を組み合わせた論理回路に展開するステップと、
前記ラダープログラムの実行結果を受けて、当該ラダープログラムを示す論理回路の導通状態を出力するステップと、
前記表示するステップにおいて、前記展開するステップによって得られた前記第2の種類の接点を組み合わせた論理回路について、導通状態の接点と、当該導通状態の接点に接続された非導通状態の接点とを表示し、当該導通状態の接点に接続された非導通状態の接点から出力結果を示すコイルまでの間に位置する要素を表示させないステップとを実行させる、サポートプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018149067A JP7070223B2 (ja) | 2018-08-08 | 2018-08-08 | サポート装置およびサポートプログラム |
PCT/JP2019/030537 WO2020031903A1 (ja) | 2018-08-08 | 2019-08-02 | サポート装置およびサポートプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018149067A JP7070223B2 (ja) | 2018-08-08 | 2018-08-08 | サポート装置およびサポートプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020024594A JP2020024594A (ja) | 2020-02-13 |
JP7070223B2 true JP7070223B2 (ja) | 2022-05-18 |
Family
ID=69414976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018149067A Active JP7070223B2 (ja) | 2018-08-08 | 2018-08-08 | サポート装置およびサポートプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7070223B2 (ja) |
WO (1) | WO2020031903A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122936A (ja) | 2007-11-14 | 2009-06-04 | Fanuc Ltd | 異常調査用表示機能を備えたシーケンスプログラムモニタ装置およびプログラマブルコントローラ |
JP2015014934A (ja) | 2013-07-05 | 2015-01-22 | 三菱電機株式会社 | メモリ制御装置及びメモリ制御方法 |
JP2016001377A (ja) | 2014-06-11 | 2016-01-07 | 富士電機株式会社 | ラダー図合理性検査装置 |
JP2016004414A (ja) | 2014-06-17 | 2016-01-12 | 三菱電機株式会社 | プログラム編集装置、方法、およびプログラム |
JP2017188115A (ja) | 2016-04-04 | 2017-10-12 | オムロン株式会社 | プログラム作成支援装置、プログラム作成支援装置の制御方法、およびプログラム作成支援装置の制御プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2572386B2 (ja) * | 1987-03-12 | 1997-01-16 | 株式会社日立製作所 | 故障診断装置 |
JPH09198110A (ja) * | 1996-01-18 | 1997-07-31 | Nissan Motor Co Ltd | ラダーシーケンス回路の最適化方法 |
JP3449095B2 (ja) * | 1996-02-01 | 2003-09-22 | 日産自動車株式会社 | シーケンス回路の照合方法 |
-
2018
- 2018-08-08 JP JP2018149067A patent/JP7070223B2/ja active Active
-
2019
- 2019-08-02 WO PCT/JP2019/030537 patent/WO2020031903A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122936A (ja) | 2007-11-14 | 2009-06-04 | Fanuc Ltd | 異常調査用表示機能を備えたシーケンスプログラムモニタ装置およびプログラマブルコントローラ |
JP2015014934A (ja) | 2013-07-05 | 2015-01-22 | 三菱電機株式会社 | メモリ制御装置及びメモリ制御方法 |
JP2016001377A (ja) | 2014-06-11 | 2016-01-07 | 富士電機株式会社 | ラダー図合理性検査装置 |
JP2016004414A (ja) | 2014-06-17 | 2016-01-12 | 三菱電機株式会社 | プログラム編集装置、方法、およびプログラム |
JP2017188115A (ja) | 2016-04-04 | 2017-10-12 | オムロン株式会社 | プログラム作成支援装置、プログラム作成支援装置の制御方法、およびプログラム作成支援装置の制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2020024594A (ja) | 2020-02-13 |
WO2020031903A1 (ja) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006024006A (ja) | テストケース生成装置、テストケース生成プログラム、モデルベース開発プログラム、ソースコード生成妥当性診断装置、ソースコード生成妥当性診断プログラム、およびモデルベース開発方法。 | |
JP6051546B2 (ja) | 情報処理装置、シミュレーション方法、およびプログラム | |
CN109844659B (zh) | 仿真装置 | |
WO2020246097A1 (ja) | サポート装置およびサポートプログラム | |
JP2006330867A (ja) | プログラム変更履歴管理システム及びこれに適用されるプログラム編集装置並びにプログラム | |
JP2010122824A (ja) | プログラマブルコントローラのダイアグラムのデバッグシステム、そのプログラミング装置及びそのプログラム | |
JP7070223B2 (ja) | サポート装置およびサポートプログラム | |
JP6337810B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP7119714B2 (ja) | 情報処理装置、表示プログラム、および方法 | |
JP2006330866A (ja) | プログラマブル・ロジック・コントローラ | |
US11768482B2 (en) | Information processing apparatus, ladder-program generation apparatus, information processing method, ladder-program generation method, method of manufacturing product, and recording medium | |
JP2008165324A (ja) | プログラム作成支援装置 | |
EP3982214A1 (en) | Support device and support program | |
JP2005063425A (ja) | シミュレーション支援ツールおよびラダープログラムの検証システムならびにプログラム製品およびテスト入力ラダープログラム生成方法ならびにラダープログラムの検証方法 | |
JP2010128908A (ja) | 情報処理装置及びその制御方法、並びに、プログラム | |
US20220291903A1 (en) | Information processing device, recording medium, and support system | |
JP6692510B1 (ja) | 解析装置、方法、及びプログラム | |
JP7208441B1 (ja) | Fa制御テスト支援プログラム、fa制御テスト支援装置、fa制御テスト支援方法及びfa制御テスト支援システム | |
JP7447574B2 (ja) | サポート装置、サポートプログラムおよびサポート方法 | |
JP7241982B1 (ja) | 画像生成プログラム、画像生成装置、プログラマブルコントローラシステム及び画像生成方法 | |
JP7423895B2 (ja) | ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム | |
KR100423742B1 (ko) | 순차기능챠트에 의한 전용 제어 시스템 | |
JPH0546377A (ja) | 制御プログラム作成方法及びその作成装置 | |
JP5181947B2 (ja) | 組込みソフトウェア開発支援システム、支援方法およびプログラム | |
JP2011186650A (ja) | 情報処理装置、情報処理方法、コンピュータプログラム、及びコンピュータプログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7070223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |