JP5181947B2 - 組込みソフトウェア開発支援システム、支援方法およびプログラム - Google Patents

組込みソフトウェア開発支援システム、支援方法およびプログラム Download PDF

Info

Publication number
JP5181947B2
JP5181947B2 JP2008230482A JP2008230482A JP5181947B2 JP 5181947 B2 JP5181947 B2 JP 5181947B2 JP 2008230482 A JP2008230482 A JP 2008230482A JP 2008230482 A JP2008230482 A JP 2008230482A JP 5181947 B2 JP5181947 B2 JP 5181947B2
Authority
JP
Japan
Prior art keywords
block
order
calculation order
calculation
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008230482A
Other languages
English (en)
Other versions
JP2010066847A (ja
Inventor
達斎 外山
富士也 海野
有 船津
泰宏 金刺
和也 多田
進 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2008230482A priority Critical patent/JP5181947B2/ja
Publication of JP2010066847A publication Critical patent/JP2010066847A/ja
Application granted granted Critical
Publication of JP5181947B2 publication Critical patent/JP5181947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Description

本発明は、ソフトウェア開発支援システムおよび支援方法に係り、特に組込みソフトウェアにおける制御演算機能を複数のブロックの分岐接続、ループ接続等を含む構成で実現する場合の各ブロックの演算順序の自動設定に関する。
監視制御や計測制御などのコンピュータ処理システムに組み込むアプリケーション・ソフトウェアの開発ではUMLで設計図の記述を行うことが多い。このUMLの設計図のうち、クラス図などからソースコードを出力し、残りのロジックに関する部分の実装を手作業で行うようにしている(例えば、非特許文献1参照)。
一方、組込みソフトウェア開発では、演算に関する設計図としてブロック図を作成する。たとえば、開発対象の組込み機器が加算と乗算を行う場合、入力から出力まで、加算や乗算を表すブロックを配置し、ブロック間を線で結んで演算順序を表現する。この設計図を元にして実装を行うにあたっては、作成したブロック図を元にプログラムを作成し、このプログラムを専用のコンパイラを使用してコンパイルし、実機に組み込んで動作を試験する。
上記のブロック図を元にプログラムを作成するには、人が手作業で行う方法のほか、ブロック図からプログラムを自動作成する方法がある。例えば、MATLAB/Simulinkに代表されるようなブロック図作成のためのアプリケーションでは、ブロック図を元にソースコードを自動的に作成することができる(例えば、非特許文献2参照)。
ブロック図から作成したプログラムの動作確認には、ブロックやブロック図に入力を設定して出力を取り出し、この入出力関係からブロックやブロック図の動作を確認することができる。
図4はブロック図からプログラムを自動生成し、動作を確認する例を示す。図4の左上はブロック図の例を示し、入力にIN1,IN2,IN3があり、VARはIN1とIN2の和が入り、OUTはVARとIN3の積が入る演算ブロックとする。このブロック図から図4の右上のようにプログラムを手動または自動で作成する。そして、図4の右下のように、入力設定値として、入力IN1に数値「2」,IN2に数値「3」,IN3に数値「4」を設定すると、VARは値「5」になり、OUTは値「20」となり、動作を確認することができる。
明電時報、2006年9・10月、通巻310号、No.5「ソフトウェア開発総合支援システムにおける仕様作成支援機能」 MATLAB/Simulink(http://www.cybernet.co.jp/matlab/products/product_listing/simulink/)
従来では、図5のように、入力側のブロックから出力側のブロックまでが単線で接続される単線接続ブロック図において、出力側から入力側に向かってブロックを探索して、入力から出力に一方向に演算順序を自動設定することにより、プログラムの自動生成と動作確認において問題がおきることはない。
図5では、探索順序は出力dから入力aに向かって順にブロックを探索するブロックC→ブロックB→ブロックAの順となり、演算順序は探索順序とは逆のブロックA→ブロックB→ブロックCの順となる。プログラムはブロックAのプログラムP1、ブロックBのプログラムP2、ブロックCのプログラムP3の順に生成され、入力に値aを入力すると、ブロックAの演算により出力bが得られ、ブロックBの演算により出力cが得られ、ブロックCの演算により最終出力dが得られる。
しかし、入力対象のブロックが複数になったり、分岐やフィードバックのようにデータがループするような場合、演算順序の自動生成はできても開発者の所望する順序にならない場合がある。
図6は分岐やループのあるブロック図の一例で、開発者が設計したい演算順序は、ブロックDが他の一般のブロックよりも先に演算する優先ブロックであるために、ブロックA→ブロックB→ブロックD→ブロックCであるとする。簡単のため、たとえば分岐している箇所の演算順序がブロック作成順に依存する場合、ブロックB→ブロックDの順に作成すると、ブロック探索順序は、ブロックC→ブロックB→ブロックD→ブロックAとなり、自動生成される演算順序は探索順序の逆でブロックA→ブロックD→ブロックB→ブロックCとなる。この演算順序は、開発者が設定したい演算順序とは異なってしまう(図6の下の左)。この場合、各ブロックの演算順序の違いでソースコード出力の順序が異なり、演算シミュレーション結果も異なってしまう。
一方、ブロックD→ブロックBの順に作成すると、ブロック探索順序はブロックC→ブロックD→ブロックB→ブロックAとなり、自動生成される演算順序は探索順序の逆でブロックA→ブロックB→ブロックD→ブロックCとなり、開発者が設計したい演算順序と一致する(図6の下の右)。
本発明の目的は、入力端子に結線されているブロックが複数になったり、プログラムの分岐やループを構成するブロック結合になる場合にも全てのブロックを含めて演算順序を確実に設定でき、しかも所期の演算順序に簡単に設定できる組込みソフトウェア開発支援システム、支援方法およびプログラムを提供することにある。
本発明は、前記の課題を解決するため、ブロック図の入力側に結線されているブロックから順に演算順序を設定し、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序を設定するようにしたもので、以下のシステム、方法およびプログラムを特徴とする。
(1)ブロック間を線で結んで演算順序を表現したブロック図を作成し、このブロック図を元にプログラムを作成し、このプログラムをコンパイルし、実機に組み込むソフトウェアとする組込みソフトウェア開発支援システムであって、
前記ブロック図の入力側に結線されているブロックから順に演算順序を自動設定する演算順序自動設定装置を備え、
前記演算順序自動設定装置は、入力側に結線されているブロックから順に演算順序設定リストに追加する入力ブロック取得手段と、演算順序設定リストの先頭から一つのブロックを取り出す演算順序設定ブロック取得手段と、前記取り出したブロックを演算順序リストに追加する演算順序追加手段と、前記取り出したブロックの出力側のブロックを演算順序設定リストに追加する出力ブロック追加手段と、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序設定リストに追加する優先ブロック追加手段を備えたことを特徴とする。
(2)前記演算順序自動設定装置で自動設定した演算順序を、手動で変更するための演算順序手動設定装置を備え、
前記演算順序手動設定装置は、自動設定した演算順序を外部出力装置に表示する演算順序表示手段と、前記表示した演算順序から変更したい演算順序を指定する演算順序選択手段と、前記選択した演算順序を指定の順序に変更する演算順序変更手段と、前記設定した演算順序をファイルなどの外部記憶媒体に保存する演算順序保存手段と、前記保存した演算順序をファイルなどの外部記憶媒体から読み込んで各ブロックの演算順序を再設定する演算順序読込手段を備えたことを特徴とする。
(3)ブロック間を線で結んで演算順序を表現したブロック図を作成し、このブロック図を元にプログラムを作成し、このプログラムをコンパイルし、実機に組み込むソフトウェアとする組込みソフトウェア開発支援システムにおける組込みソフトウェア開発支援方法であって、
前記組込みソフトウェア開発支援システムは、前記ブロック図の入力側に結線されているブロックから順に演算順序を自動設定する演算順序自動設定装置を備え、
前記演算順序自動設定装置は、入力に結線されているブロックから順に入力側のブロックを演算順序設定リストに追加する入力ブロック取得ステップと、演算順序設定リストの先頭から一つのブロックを取り出す演算順序設定ブロック取得ステップと、前記取り出したブロックを演算順序リストに追加する演算順序追加ステップと、前記取り出したブロックの出力側のブロックを演算順序設定リストに追加する出力ブロック追加ステップと、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序設定リストに追加する優先ブロック追加ステップを実行して演算順序を自動設定することを特徴とする。
(4)前記組込みソフトウェア開発支援システムは、前記演算順序自動設定装置で自動設定した演算順序を、手動で変更するための演算順序手動設定装置を備え、
前記演算順序手動設定装置は、自動設定した演算順序を外部出力装置に表示する演算順序表示ステップと、前記表示した演算順序から変更したい演算順序を指定する演算順序選択ステップと、前記選択した演算順序を指定の順序に変更する演算順序変更ステップと、前記設定した演算順序をファイルなどの外部記憶媒体に保存する演算順序保存ステップと、前記保存した演算順序をファイルなどの外部記憶媒体から読み込んで各ブロックの演算順序を再設定する演算順序読込ステップを実行して演算順序を手動設定することを特徴とする。
(5)前記の(3)または(4)の組込みソフトウェア開発支援方法における各処理ステップをコンピュータで実行可能に構成したことを特徴とする。
以上のとおり、本発明によれば、ブロック図の入力側に結線されているブロックから順に演算順序を設定し、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序を設定するようにしたため、入力端子に結線されるブロックが複数になったり、プログラムの分岐やループを構成するブロック結合になる場合にも全てのブロックを含めて演算順序を確実に設定できる。
また、演算順序手動設定装置を用意することで、自動設定では不都合な演算順序になる場合にも所期の演算順序に簡単に設定できる。
また、設定された演算順序による正確なソースコード作成および動作確認のシミュレーションに対応できる。
図1は、本発明の実施形態を示す演算順序設定装置の機能構成図であり、組込みソフトウェア開発支援システムにおいて、複数のブロックで構成されるブロック図での各ブロックの演算順序を設定する装置として、演算順序自動設定装置10と演算順序手動設定装置20を用意し、これら装置で設定した演算順序に従ってプログラム生成装置30ではソースコード作成とコンパイルによりプログラムを生成し、演算シミュレーション装置40では動作試験を行う。なお、これら演算順序自動設定装置10と演算順序手動設定装置20とプログラム生成装置30および演算シミュレーション装置40は、個別のコンピュータで構成することができるが、1つのコンピュータ資源を利用して、それぞれの装置がもつ機能をソフトウェアとして搭載した一体構成とすることができる。
以下、演算順序自動設定装置10と演算順序手動設定装置20による演算順序設定の詳細を説明する。
(1)演算順序自動設定
演算順序自動設定装置10は、コンピュータ資源とこれを演算処理に利用するソフトウェアで構成され、演算の流れに従ってブロック図の入力から出力に向かって演算順序の自動設定を行うため、入力ブロック取得機能11、演算順序設定ブロック取得機能12、演算順序追加機能13、出力ブロック追加機能14および優先ブロック追加機能15で構成される。
演算順序自動設定装置10による演算順序自動設定を説明する。まず、入力ブロック取得機能11は、入力端子に結線されているブロックから順に、入力側のブロックを演算順序設定リストに追加する。次に、演算順序設定ブロック取得機能12は、演算順序設定リストの先頭から一つブロックを取リ出し、このブロックを演算順序追加機能13により演算順序リストに追加する。
出力ブロック追加機能14は、出力側のブロックを演算順序設定リストに追加する。なお、出力端子に結線されているブロックは、出力側のブロックが存在しないため、何もしない。また、出力側のブロックが既に演算順序リストに追加されている場合は、演算順序が設定済みのため、何もしない。同様に、出力側のブロックが既に演算順序設定リストに追加されている場合も何もしない。
また、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合、これらブロックを単線接続ブロックから外れた優先ブロックとし、優先ブロック追加機能15は、優先ブロックがあればその優先ブロックを次段の単線接続ブロックよりも先に演算順序設定リストに追加する。出力側の演算順序設定リストが空になるまで上記の処理を繰り返す。
図2は演算順序自動設定処理の例を示し、ブロックA→B→Cの単線接続に、ブロックBの出力をブロックDの入力とし、ブロックDの出力をブロックBへのフィードバック入力とするループ接続をもつブロック図の場合で説明する。
まず、入力端子に結線されているブロックAを演算順序設定リストに追加する(図2のS1)。次に、演算順序設定リストの先頭から一つのブロックAを取り出して、出力側のブロックBを演算順序設定リストに追加する。このとき取り出したブロックAを演算順序リストに追加する(図2のS2)。
次に、演算順序設定リストの先頭から一つのブロックBを取り出し、その出力側のブロックCとブロックDを演算順序設定リストに追加する(図2のS3)。ここで、ブロックDは優先ブロックであるため、ブロックDを先に演算順序設定リストに追加し、ブロックCを後に演算順序設定リストに追加する。このとき取り出したブロックBを演算順序リストに追加する。
次に、演算順序設定リストの先頭から一つのブロックDを取り出取り出し、ブロックDを演算順序リストに追加する(図2のS4)。このとき、出力側のブロックBは既に演算順序リストに追加されているため、演算順序設定リストには追加せずに何もしない。
次に、演算順序設定リストの先頭から一つのブロックCを取り出し、取り出したブロックCを演算順序リストに追加する(図2のS5)。ブロックCは出力端子に結線されているため、何もしない。演算順序設定リストが空になると演算順序自動設定処理を終了する。
したがって、ブロック図に、演算を優先するブロックを作成した場合にも、適切な順序でブロックの演算順序を確実に設定できる。
(2)演算順序手動設定
上記の演算順序自動設定装置10により自動設定した演算順序が、たとえば図3の上のようなブロック図となる場合、すなわち入力端子に結線されているブロックがA,Bと複数存在する場合、設計者の所望する演算順序とは異なってしまうことがあり、この演算順序の変更を必要とする場合が生じる。この場合、設計者は演算順序手動設定装置20を使用して演算順序の変更を可能にする。
図1において、演算順序手動設定装置20は、コンピュータ資源とこれを演算処理に利用するソフトウェアで構成され、演算順序自動設定装置10で自動設定された演算順序について、所期の演算順序に変更を必要とする場合に手動で局所的に変更可能とするもので、演算順序表示機能21、演算順序選択機能22、演算順序変更機能23、演算順序保存機能24および演算順序読込機能25で構成される。
図3に示す構成のブロック図における演算順序手動設定処理の例を説明する。まず、S11〜S14は演算順序自動設定装置10により自動設定した演算順序を示し、S11では入力端子に結線されている複数のブロックA,Bが存在する場合、演算順序設定リストにブロックA、Bが設定される。S12〜S14は図2と同様に自動設定され、このS14で設定された演算順序を演算順序表示機能21によりディスプレイなどの外部出力装置に表示し、演算順序選択機能22により表示されている演算順序から変更したい演算順序を指定し、選択した演算順序を演算順序変更機能23により所期の順序に変更する。S15ではブロックAとBの順序が逆に変更されている。
また、演算順序保存機能24により、設定した演算順序をファイルなどの外部記憶媒体に保存し、演算順序読込機能25により、ファイルなどの外部記憶媒体に保存した演算順序を読み込んで各ブロックに設定する。
図3に示す演算順序の手動設定の詳細を説明する。まず、演算順序自動設定装置10は、入力端子に結線されているいるブロックが複数(ブロックAとブロックB)存在する場合、ブロックAとブロックBを演算順序設定リストに追加する(S11)。次に、演算順序設定リストの先頭から一つのブロックAを取り出して、演算順序リストに追加し、出力側のブロックCを演算順序設定リストに追加する(S12)。次に、演算順序設定リストの先頭から一つのブロックBを取り出し、このブロックBを演算順序リストに追加する(S13)。このとき、出力側のブロックCは既に演算順序設定リストに追加されているため、何もしない。次に、演算順序設定リストの先頭から一つのブロックCを取り出し、このブロックCを演算順序リストに追加する(S14)。このとき、ブロックCは出力に結線されているため、何もしない。演算順序設定リストが空になると演算順序自動設定処理を終了する。
ここで、自動設定された演算順序はブロックA→ブロックB→ブロックCであるが、開発者はブロックAよりもブロックBを先に演算するように設定したいとする。この場合、演算順序手動設定装置20の演算順序表示機能21により自動設定した演算順序(A→B→C)をディスプレイに表示し、演算順序選択機能22により演算順序を変更したい演算順序Bを選択し、演算順序変更機能23により上記選択した演算順序Bを演算順序Aの上に移動させる。
この後、演算順序保存機能24により変更した演算順序をファイルなどの外部記憶媒体に保存し、演算順序読込機能25によりファイルなどの外部記憶媒体から演算順序を読み込み、各ブロックの演算順序(B→A→C)を再設定する。
したがって、演算順序手動設定は、自動設定したブロックの一部または全部の演算順序について設計者または開発者の所望する演算順序でないとき、ブロックの演算順序を再設定することができる。
さらに、設定した演算順序をファイルなどの外部記憶媒体に保存し、その外部記憶媒体に保存した演算順序を読み込んでブロックに設定することにより、一度設定した演算順序を簡単に再設定することができる。
これら演算順序自動設定および演算順序手動設定により設定したブロックの演算順序に従って、プログラム生成装置30には自動生成したプログラムを得ることができる。また、このプログラムを使って演算シミュレーション装置40によりブロック図の動作確認を行うことができる。
なお、本発明は、図2等に示した演算順序の設定方法の一部又は全部の処理機能をプログラムとして構成してコンピュータに実行させることができる。
本発明の実施形態を示す演算順序設定装置の機能構成図。 演算順序自動設定処理の例。 演算順序手動設定処理の例。 ブロック図からプログラム自動生成および動作確認の例。 単線ブロック図の例。 分岐やループのあるブロック図の演算順序の例。
符号の説明
10 演算順序自動設定装置
20 演算順序手動設定装置
30 プログラム生成装置
40 演算シミュレーション装置
11 入力ブロック取得機能
12 演算順序設定ブロック取得機能
13 演算順序追加機能
14 出力ブロック追加機能
15 優先ブロック追加機能
21 演算順序表示機能
22 演算順序選択機能
23 演算順序変更機能
24 演算順序保存機能
25 演算順序読込機能

Claims (5)

  1. ブロック間を線で結んで演算順序を表現したブロック図を作成し、このブロック図を元にプログラムを作成し、このプログラムをコンパイルし、実機に組み込むソフトウェアとする組込みソフトウェア開発支援システムであって、
    前記ブロック図の入力側に結線されているブロックから順に演算順序を自動設定する演算順序自動設定装置を備え、
    前記演算順序自動設定装置は、入力に結線されているブロックから順に入力側のブロックを演算順序設定リストに追加する入力ブロック取得手段と、演算順序設定リストの先頭から一つのブロックを取り出す演算順序設定ブロック取得手段と、前記取り出したブロックを演算順序リストに追加する演算順序追加手段と、前記取り出したブロックの出力側のブロックを演算順序設定リストに追加する出力ブロック追加手段と、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序設定リストに追加する優先ブロック追加手段を備えたことを特徴とする組込みソフトウェア開発支援システム。
  2. 前記演算順序自動設定装置で自動設定した演算順序を、手動で変更するための演算順序手動設定装置を備え、
    前記演算順序手動設定装置は、自動設定した演算順序を外部出力装置に表示する演算順序表示手段と、前記表示した演算順序から変更したい演算順序を指定する演算順序選択手段と、前記選択した演算順序を指定の順序に変更する演算順序変更手段と、前記設定した演算順序をファイルなどの外部記憶媒体に保存する演算順序保存手段と、前記保存した演算順序をファイルなどの外部記憶媒体から読み込んで各ブロックの演算順序を再設定する演算順序読込手段を備えたことを特徴とする請求項1に記載の組込みソフトウェア開発支援システム。
  3. ブロック間を線で結んで演算順序を表現したブロック図を作成し、このブロック図を元にプログラムを作成し、このプログラムをコンパイルし、実機に組み込むソフトウェアとする組込みソフトウェア開発支援システムにおける組込みソフトウェア開発支援方法であって、
    前記組込みソフトウェア開発支援システムは、前記ブロック図の入力側に結線されているブロックから順に演算順序を自動設定する演算順序自動設定装置を備え、
    前記演算順序自動設定装置は、入力に結線されているブロックから順に入力側のブロックを演算順序設定リストに追加する入力ブロック取得ステップと、演算順序設定リストの先頭から一つのブロックを取り出す演算順序設定ブロック取得ステップと、前記取り出したブロックを演算順序リストに追加する演算順序追加ステップと、前記取り出したブロックの出力側のブロックを演算順序設定リストに追加する出力ブロック追加ステップと、入力端子に結線されているブロックが複数存在する場合、またはブロックの出力側に接続されるブロックが複数存在する場合にこれらブロックを単線接続ブロックから外れた優先ブロックとして次段の単線接続ブロックよりも先に演算順序設定リストに追加する優先ブロック追加ステップを実行して演算順序を自動設定することを特徴とする組込みソフトウェア開発支援方法。
  4. 前記組込みソフトウェア開発支援システムは、前記演算順序自動設定装置で自動設定した演算順序を、手動で変更するための演算順序手動設定装置を備え、
    前記演算順序手動設定装置は、自動設定した演算順序を外部出力装置に表示する演算順序表示ステップと、前記表示した演算順序から変更したい演算順序を指定する演算順序選択ステップと、前記選択した演算順序を指定の順序に変更する演算順序変更ステップと、前記設定した演算順序をファイルなどの外部記憶媒体に保存する演算順序保存ステップと、前記保存した演算順序をファイルなどの外部記憶媒体から読み込んで各ブロックの演算順序を再設定する演算順序読込ステップを実行して演算順序を手動設定することを特徴とする請求項3に記載の組込みソフトウェア開発支援方法。
  5. 請求項3または4のいずれか1項に記載の組込みソフトウェア開発支援方法における各処理ステップをコンピュータで実行可能に構成したことを特徴とするプログラム。
JP2008230482A 2008-09-09 2008-09-09 組込みソフトウェア開発支援システム、支援方法およびプログラム Expired - Fee Related JP5181947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008230482A JP5181947B2 (ja) 2008-09-09 2008-09-09 組込みソフトウェア開発支援システム、支援方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008230482A JP5181947B2 (ja) 2008-09-09 2008-09-09 組込みソフトウェア開発支援システム、支援方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2010066847A JP2010066847A (ja) 2010-03-25
JP5181947B2 true JP5181947B2 (ja) 2013-04-10

Family

ID=42192407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230482A Expired - Fee Related JP5181947B2 (ja) 2008-09-09 2008-09-09 組込みソフトウェア開発支援システム、支援方法およびプログラム

Country Status (1)

Country Link
JP (1) JP5181947B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259495A (ja) * 1993-03-02 1994-09-16 Hitachi Ltd 論理シミュレーション方式
JP3810704B2 (ja) * 1996-06-28 2006-08-16 富士通株式会社 オブジェクト指向プログラミング装置およびオブジェクト結合プログラム記憶媒体
JPH11306001A (ja) * 1998-04-20 1999-11-05 Yamatake Corp 制御ブロック実行順序決定装置及び方法並びにプログラム記録媒体
JP2007128345A (ja) * 2005-11-04 2007-05-24 Toshiba Corp プログラム自動生成装置、プログラム自動生成方法、およびプログラム自動生成プログラム

Also Published As

Publication number Publication date
JP2010066847A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
US9513880B2 (en) Graphical function specialization
US20190196672A1 (en) Visual effects system for "big data" analysis workflow editors, distribution platforms, execution engines, and management systems comprising same
US9311730B2 (en) Aggregating graph structures
CN112270149B (zh) 验证平台自动化集成方法、系统及电子设备和存储介质
US9690682B2 (en) Program information generating system, method, and computer program product
KR101350798B1 (ko) 오프로스 플랫폼에 기반하여 제어되는 로봇 시스템 및 그 로봇 제어방법
JP6310527B1 (ja) オブジェクト分析装置、オブジェクト分析方法、及びプログラム
US10229096B1 (en) Automatic generation of a presentation from code based on analysis of an intermediate version of the code
JP2011008358A (ja) 情報処理装置、情報処理方法
JP2008276735A (ja) プログラムコード変換装置及びプログラムコード変換方法
JP5181947B2 (ja) 組込みソフトウェア開発支援システム、支援方法およびプログラム
US20220222405A1 (en) Design support system and computer readable medium
TW201327211A (zh) 代碼智慧生成系統及方法
CN112825033A (zh) 界面代码的生成方法、装置、设备及存储介质
JP2007080049A (ja) 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部
US10114621B2 (en) Methods and apparatus to generate a wizard application
US20120227029A1 (en) Method for code transformation supporting temporal abstraction of parameters
US11061988B2 (en) Reducing web page load times
JP2010102362A (ja) ソフトウェアの開発支援システム、開発支援方法およびプログラム
JP2009080736A (ja) Plc構築方法
JP2012014633A (ja) アプリケーション構築装置、アプリケーション構築方法、アプリケーション実行装置及びアプリケーション実行方法
JP5326292B2 (ja) ソフトウェアの開発支援システム、支援方法およびプログラム
Hornos et al. Installation process and main functionalities of the Spin model checker
JP2011165051A (ja) 開発支援装置及び方法並びにプログラム
JP3648710B2 (ja) プログラム解析システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5181947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees