JP3445649B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3445649B2 JP3445649B2 JP34742393A JP34742393A JP3445649B2 JP 3445649 B2 JP3445649 B2 JP 3445649B2 JP 34742393 A JP34742393 A JP 34742393A JP 34742393 A JP34742393 A JP 34742393A JP 3445649 B2 JP3445649 B2 JP 3445649B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- input type
- inverter
- mos input
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲート駆動回路にイン
バータ出力電流信号情報を与え、該ゲート駆動回路の出
力インピーダンスがインバータ出力電流信号に基づいて
決定されるように構成して、ＭＯＳ入力型半導体スイッ
チ素子のスイッチング時間を制御するようにしたインバ
ータ装置に関する。
バータ出力電流信号情報を与え、該ゲート駆動回路の出
力インピーダンスがインバータ出力電流信号に基づいて
決定されるように構成して、ＭＯＳ入力型半導体スイッ
チ素子のスイッチング時間を制御するようにしたインバ
ータ装置に関する。
【０００２】
【従来の技術】図１は従来のインバータ装置によるモー
タ駆動のシステム図である。直流電源１は、それぞれＭ
ＯＳ入力型半導体スイッチ素子（以下単にスイッチ素子
という）２ａ〜２ｃ及び３ａ〜３ｃに接続されている。
スイッチ素子２ａ〜２ｃ及び３ａ〜３ｃの通電状態をそ
れぞれ切換え制御することにより、直流電源１から３相
モータ４への電流路が切換えられている。また、スイッ
チ素子２ａ〜２ｃ及び３ａ〜３ｃの電流の入力端子と出
力端子には、それぞれ並列にダイオード５ａ〜５ｃ及び
６ａ〜６ｃが逆方向接続されている。
タ駆動のシステム図である。直流電源１は、それぞれＭ
ＯＳ入力型半導体スイッチ素子（以下単にスイッチ素子
という）２ａ〜２ｃ及び３ａ〜３ｃに接続されている。
スイッチ素子２ａ〜２ｃ及び３ａ〜３ｃの通電状態をそ
れぞれ切換え制御することにより、直流電源１から３相
モータ４への電流路が切換えられている。また、スイッ
チ素子２ａ〜２ｃ及び３ａ〜３ｃの電流の入力端子と出
力端子には、それぞれ並列にダイオード５ａ〜５ｃ及び
６ａ〜６ｃが逆方向接続されている。
【０００３】電流センサ７ａ，７ｂは、それぞれＵ相、
Ｗ相のインバータ出力電流を検出して、電流信号増幅回
路８に送信している。そして、電流信号増幅回路８はコ
ントローラ９に電流信号を送信している。コントローラ
９は、電流センサ７ａ，７ｂのインバータ出力電流信号
及びアクセルセンサ１０のアクセル信号に基づいて、３
相モータ４が所定のトルクを出力するように、ゲート駆
動回路１１ａ〜１１ｆを駆動する。そして、ゲート駆動
回路１１ａ〜１１ｆは、コントローラ９からの駆動信号
をトリガーにして、それぞれのスイッチ素子２ａ〜２ｃ
及び３ａ〜３ｃを駆動する。
Ｗ相のインバータ出力電流を検出して、電流信号増幅回
路８に送信している。そして、電流信号増幅回路８はコ
ントローラ９に電流信号を送信している。コントローラ
９は、電流センサ７ａ，７ｂのインバータ出力電流信号
及びアクセルセンサ１０のアクセル信号に基づいて、３
相モータ４が所定のトルクを出力するように、ゲート駆
動回路１１ａ〜１１ｆを駆動する。そして、ゲート駆動
回路１１ａ〜１１ｆは、コントローラ９からの駆動信号
をトリガーにして、それぞれのスイッチ素子２ａ〜２ｃ
及び３ａ〜３ｃを駆動する。
【０００４】図２は上記ゲート駆動回路１１ａ〜１１ｆ
の詳細を示したものである。バッファ１２はコントロー
ラ９からの駆動信号でフォトカプラ１３を駆動し、フォ
トカプラ１３はバッファ１４を駆動する。そして、バッ
ファ１４はゲート抵抗１５を通じて、それぞれのスイッ
チ素子２ａ〜２ｃ及び３ａ〜３ｃのゲート容量に対し充
放電する。
の詳細を示したものである。バッファ１２はコントロー
ラ９からの駆動信号でフォトカプラ１３を駆動し、フォ
トカプラ１３はバッファ１４を駆動する。そして、バッ
ファ１４はゲート抵抗１５を通じて、それぞれのスイッ
チ素子２ａ〜２ｃ及び３ａ〜３ｃのゲート容量に対し充
放電する。
【０００５】上記構成の従来のインバータ装置では、ス
イッチ素子を駆動する場合にゲート駆動回路のゲート抵
抗の抵抗値を大きくしてスイッチング時間を長くし、こ
れによりスイッチングサージ電圧（以下サージ電圧とい
う）を抑制していた。これはサージ電圧が大きすぎ許容
範囲を超えると、スイッチ素子が過電圧破壊するためで
ある。スイッチング時間は、図３（ａ）に示すスイッチ
素子のターンオン時間及びターンオフ時間であり、特に
このターンオフ時間がサージ電圧に関与する（図３
（ｂ）参照）。サージ電圧△Ｖは、式△Ｖ＝−Ｌ・ｄＩ
／ｄｔ（Ｌ・・・配線インダクタンス、Ｉ・・・スイッ
チ素子の電流）で示されるように、原理的にスイッチン
グ時間（ターンオフ時間）が短いとサージ電圧が大きく
なることが分かる。一方、スイッチ素子のスイッチング
時間は、入力容量の充放電時間により決定されるため、
上記したようにゲート駆動回路のゲート抵抗の抵抗値を
大きくし、スイッチング時間を長くして過電圧破壊を防
止している。
イッチ素子を駆動する場合にゲート駆動回路のゲート抵
抗の抵抗値を大きくしてスイッチング時間を長くし、こ
れによりスイッチングサージ電圧（以下サージ電圧とい
う）を抑制していた。これはサージ電圧が大きすぎ許容
範囲を超えると、スイッチ素子が過電圧破壊するためで
ある。スイッチング時間は、図３（ａ）に示すスイッチ
素子のターンオン時間及びターンオフ時間であり、特に
このターンオフ時間がサージ電圧に関与する（図３
（ｂ）参照）。サージ電圧△Ｖは、式△Ｖ＝−Ｌ・ｄＩ
／ｄｔ（Ｌ・・・配線インダクタンス、Ｉ・・・スイッ
チ素子の電流）で示されるように、原理的にスイッチン
グ時間（ターンオフ時間）が短いとサージ電圧が大きく
なることが分かる。一方、スイッチ素子のスイッチング
時間は、入力容量の充放電時間により決定されるため、
上記したようにゲート駆動回路のゲート抵抗の抵抗値を
大きくし、スイッチング時間を長くして過電圧破壊を防
止している。
【０００６】しかし、上記のようにスイッチング時間を
長くすると、スイッチング損失が増加する。スイッチン
グ損失とは、スイッチ素子がオンからオフ、若しくはオ
フからオンに遷移する過渡領域での損失であり、インバ
ータの損失の大半を占める。スイッチング損失Ｐは以下
の式により算出される。
長くすると、スイッチング損失が増加する。スイッチン
グ損失とは、スイッチ素子がオンからオフ、若しくはオ
フからオンに遷移する過渡領域での損失であり、インバ
ータの損失の大半を占める。スイッチング損失Ｐは以下
の式により算出される。
【０００７】
【数１】
ここで積分区間Ｔ１〜Ｔ２は、前記図３（ｂ）に示すス
イッチング時間（ターンオフ時間）である。
イッチング時間（ターンオフ時間）である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のインバータ装置では、スイッチ素子の入力容量
を充電する回路の出力インピーダンスが固定されている
ため、スイッチ素子に流れる電流が最大値となる場合を
考慮してスイッチング時間を設定しなければならない。
このため、最大値以下の電流が流れるときスイッチング
時間を短くして、スイッチング損失を低減することがで
きないという問題点がある。本発明は、サージ電圧がイ
ンバータ出力電流と比例関係にあることに着目してなさ
れたもので、スイッチ素子に流れる電流に応じて、入力
容量を充電する回路の出力インピーダンスを制御するこ
とにより、スイッチング時間を最小としスイッチング損
失を低減することができるインバータ装置を提供するこ
とを目的とするものである。
た従来のインバータ装置では、スイッチ素子の入力容量
を充電する回路の出力インピーダンスが固定されている
ため、スイッチ素子に流れる電流が最大値となる場合を
考慮してスイッチング時間を設定しなければならない。
このため、最大値以下の電流が流れるときスイッチング
時間を短くして、スイッチング損失を低減することがで
きないという問題点がある。本発明は、サージ電圧がイ
ンバータ出力電流と比例関係にあることに着目してなさ
れたもので、スイッチ素子に流れる電流に応じて、入力
容量を充電する回路の出力インピーダンスを制御するこ
とにより、スイッチング時間を最小としスイッチング損
失を低減することができるインバータ装置を提供するこ
とを目的とするものである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの請求項１記載の本発明のインバータ装置は、直流電
源と、該直流電源に直列接続されたＭＯＳ入力型半導体
スイッチ素子で構成された電力変換器と、前記ＭＯＳ入
力型半導体スイッチ素子の直列接続点をそれぞれ出力端
子としたインバータ装置において、インバータ出力電流
若しくは前記ＭＯＳ入力型半導体スイッチ素子に流れる
電流に応じて、入力容量を充電する回路の出力インピー
ダンスを制御することにより、直接前記スイッチ素子の
スイッチング時間を直接制御可能にしたことを特徴とす
る。
めの請求項１記載の本発明のインバータ装置は、直流電
源と、該直流電源に直列接続されたＭＯＳ入力型半導体
スイッチ素子で構成された電力変換器と、前記ＭＯＳ入
力型半導体スイッチ素子の直列接続点をそれぞれ出力端
子としたインバータ装置において、インバータ出力電流
若しくは前記ＭＯＳ入力型半導体スイッチ素子に流れる
電流に応じて、入力容量を充電する回路の出力インピー
ダンスを制御することにより、直接前記スイッチ素子の
スイッチング時間を直接制御可能にしたことを特徴とす
る。
【００１０】上記目的を達成するための請求項２記載の
本発明は、請求項１において、スイッチ素子のスイッチ
ング時間を連続的に制御可能にしたことを特徴とする。
本発明は、請求項１において、スイッチ素子のスイッチ
ング時間を連続的に制御可能にしたことを特徴とする。
【００１１】また、上記の目的を達成するための請求項
３記載の本発明のインバータ装置は、直流電源と、該直
流電源に直列接続されたスイッチ素子で構成された電力
変換器と、前記スイッチ素子の直列接続点をそれぞれ出
力端子としたインバータ装置において、インバータ出力
電流若しくは前記ＭＯＳ入力型半導体スイッチ素子に流
れる電流に応じて行う該ＭＯＳ入力型半導体スイッチ素
子のスイッチング時間の制御を、ゲート抵抗を並列に接
続したゲート駆動回路でゲート容量の充放電経路を切換
えることにより行うことを特徴とする。
３記載の本発明のインバータ装置は、直流電源と、該直
流電源に直列接続されたスイッチ素子で構成された電力
変換器と、前記スイッチ素子の直列接続点をそれぞれ出
力端子としたインバータ装置において、インバータ出力
電流若しくは前記ＭＯＳ入力型半導体スイッチ素子に流
れる電流に応じて行う該ＭＯＳ入力型半導体スイッチ素
子のスイッチング時間の制御を、ゲート抵抗を並列に接
続したゲート駆動回路でゲート容量の充放電経路を切換
えることにより行うことを特徴とする。
【００１２】さらに、上記の目的を達成するための請求
項４記載の本発明のインバータ装置は、直流電源と、該
直流電源に直列接続されたスイッチ素子で構成された電
力変換器と、前記スイッチ素子の直列接続点をそれぞれ
出力端子としたインバータ装置において、インバータ出
力電流若しくは前記スイッチ素子に流れる電流の振幅情
報をゲート駆動回路に送信し、該ゲート駆動回路の出力
インピーダンスが前記に応じゲート駆動回路に送信され
た電流信号情報に基づいて決定されるように構成して、
前記スイッチ素子のスイッチング時間を制御可能にした
ことを特徴とする。さらに、上記の目的を達成するため
の請求項５記載の本発明のインバータ装置は、 直流電源
と、該直流電源に直列接続されたＭＯＳ入力型半導体ス
イッチ素子で構成された電力変換器と、前記ＭＯＳ入力
型半導体スイッチ素子の直列接続点をそれぞれ出力端子
としたインバータ装置において、インバータ出力電流若
しくは前記ＭＯＳ入力型半導体スイッチ素子に流れる電
流に応じて、前記ＭＯＳ入力型半導体スイッチ素子のゲ
ート容量の充放電時間を制御することにより、前記ＭＯ
Ｓ入力型半導体スイッチ素子のスイッチング時間を直接
制御可能にしたことを特徴とする。さらに、上記の目的
を達成するための請求項６記載の本発明のインバータ装
置は、 請求項５において、スイッチ素子のスイッチング
時間を連続的に制御可能にしたことを特徴とする。
項４記載の本発明のインバータ装置は、直流電源と、該
直流電源に直列接続されたスイッチ素子で構成された電
力変換器と、前記スイッチ素子の直列接続点をそれぞれ
出力端子としたインバータ装置において、インバータ出
力電流若しくは前記スイッチ素子に流れる電流の振幅情
報をゲート駆動回路に送信し、該ゲート駆動回路の出力
インピーダンスが前記に応じゲート駆動回路に送信され
た電流信号情報に基づいて決定されるように構成して、
前記スイッチ素子のスイッチング時間を制御可能にした
ことを特徴とする。さらに、上記の目的を達成するため
の請求項５記載の本発明のインバータ装置は、 直流電源
と、該直流電源に直列接続されたＭＯＳ入力型半導体ス
イッチ素子で構成された電力変換器と、前記ＭＯＳ入力
型半導体スイッチ素子の直列接続点をそれぞれ出力端子
としたインバータ装置において、インバータ出力電流若
しくは前記ＭＯＳ入力型半導体スイッチ素子に流れる電
流に応じて、前記ＭＯＳ入力型半導体スイッチ素子のゲ
ート容量の充放電時間を制御することにより、前記ＭＯ
Ｓ入力型半導体スイッチ素子のスイッチング時間を直接
制御可能にしたことを特徴とする。さらに、上記の目的
を達成するための請求項６記載の本発明のインバータ装
置は、 請求項５において、スイッチ素子のスイッチング
時間を連続的に制御可能にしたことを特徴とする。
【００１３】
【作用及び発明の効果】上記構成の本発明のインバータ
装置は、インバータ出力電流若しくは前記スイッチ素子
に流れる電流に応じて、入力容量を充電する回路の出力
インピーダンスを制御することにより、前記スイッチ素
子のスイッチング時間を制御することができる。また、
請求項３若しくは請求項４の発明は、ゲート駆動回路の
出力インピーダンスを、インバータ出力電流若しくは前
記スイッチング素子に流れる電流に基づいて制御する。
従って、スイッチ素子がサージ電圧によって過電圧破壊
を生じない範囲で、スイッチ素子のスイッチング時間を
短縮でき、スイッチ素子のスイッチング損失を低減でき
る。特に電気自動車用インバータ装置において、スイッ
チング損失の低減は走行距離の延長、インバータ冷却装
置の負荷を低減してコストダウンが可能になるととも
に、信頼性の向上を図ることができる等の優れた効果を
もたらすことができる。また、請求項５の発明は、前記
ＭＯＳ入力型半導体スイッチ素子のゲート容量の充放電
時間を制御することにより、前記ＭＯＳ入力型半導体ス
イッチ素子のスイッチング時間を制御することができ
る。
装置は、インバータ出力電流若しくは前記スイッチ素子
に流れる電流に応じて、入力容量を充電する回路の出力
インピーダンスを制御することにより、前記スイッチ素
子のスイッチング時間を制御することができる。また、
請求項３若しくは請求項４の発明は、ゲート駆動回路の
出力インピーダンスを、インバータ出力電流若しくは前
記スイッチング素子に流れる電流に基づいて制御する。
従って、スイッチ素子がサージ電圧によって過電圧破壊
を生じない範囲で、スイッチ素子のスイッチング時間を
短縮でき、スイッチ素子のスイッチング損失を低減でき
る。特に電気自動車用インバータ装置において、スイッ
チング損失の低減は走行距離の延長、インバータ冷却装
置の負荷を低減してコストダウンが可能になるととも
に、信頼性の向上を図ることができる等の優れた効果を
もたらすことができる。また、請求項５の発明は、前記
ＭＯＳ入力型半導体スイッチ素子のゲート容量の充放電
時間を制御することにより、前記ＭＯＳ入力型半導体ス
イッチ素子のスイッチング時間を制御することができ
る。
【００１４】
（第１実施例）本発明の第１実施例を添付図面に基づい
て説明する。図４は本発明のインバータ装置によるモー
タ駆動のシステム図である。前記図１に示す従来のもの
とは、電流信号増幅回路８から電流信号をコントローラ
９のみならず、直接ゲート駆動回路２１ａ〜２１ｆにも
送信するようにした点で相違する。本発明のインバータ
装置のゲート駆動回路２１ａ〜２１ｆはそれぞれ同一の
構成であるため、スイッチ素子２ａを駆動するゲート駆
動回路２１ａの詳細を図５に示す。
て説明する。図４は本発明のインバータ装置によるモー
タ駆動のシステム図である。前記図１に示す従来のもの
とは、電流信号増幅回路８から電流信号をコントローラ
９のみならず、直接ゲート駆動回路２１ａ〜２１ｆにも
送信するようにした点で相違する。本発明のインバータ
装置のゲート駆動回路２１ａ〜２１ｆはそれぞれ同一の
構成であるため、スイッチ素子２ａを駆動するゲート駆
動回路２１ａの詳細を図５に示す。
【００１５】ゲート駆動回路２１ａは従来のものと同
様、電流信号増幅回路８→コントローラ９→バッファ１
２→フォトカプラ１３→バッファ１４→ゲート抵抗１５
→スイッチ素子２ａの順で駆動信号を送信して、ゲート
容量を充放電する充放電経路２２と、電流信号増幅回路
８とスイッチ素子２ａとの間を、それぞれコンパレータ
１６ａ〜１６ｎ→バッファ１２ａ〜１２ｎ→フォトカプ
ラ１３ａ〜１３ｎ→ＡＮＤ回路１７ａ〜１７ｎ→バッフ
ァ１４ａ〜１４ｎ→ゲート抵抗１５ａ〜１５ｎの順で接
続するとともに、各経路を並列に接続してなり、前記接
続の順に駆動信号を送信してゲート容量を充放電する充
放電経路２２ａ〜２２ｎとから構成されている。そし
て、各コンパレータ１６ａ〜１６ｎには、充放電経路２
２ａ〜２２ｎの添字ａ〜ｎの順で電圧を低くした比較基
準電圧ｖa〜ｖnが設定されている。また、充放電経路２
２のフォトカプラ１３の出力は、各充放電経路２２ａ〜
２２ｎのＡＮＤ回路１７ａ〜１７ｎに入力されている。
様、電流信号増幅回路８→コントローラ９→バッファ１
２→フォトカプラ１３→バッファ１４→ゲート抵抗１５
→スイッチ素子２ａの順で駆動信号を送信して、ゲート
容量を充放電する充放電経路２２と、電流信号増幅回路
８とスイッチ素子２ａとの間を、それぞれコンパレータ
１６ａ〜１６ｎ→バッファ１２ａ〜１２ｎ→フォトカプ
ラ１３ａ〜１３ｎ→ＡＮＤ回路１７ａ〜１７ｎ→バッフ
ァ１４ａ〜１４ｎ→ゲート抵抗１５ａ〜１５ｎの順で接
続するとともに、各経路を並列に接続してなり、前記接
続の順に駆動信号を送信してゲート容量を充放電する充
放電経路２２ａ〜２２ｎとから構成されている。そし
て、各コンパレータ１６ａ〜１６ｎには、充放電経路２
２ａ〜２２ｎの添字ａ〜ｎの順で電圧を低くした比較基
準電圧ｖa〜ｖnが設定されている。また、充放電経路２
２のフォトカプラ１３の出力は、各充放電経路２２ａ〜
２２ｎのＡＮＤ回路１７ａ〜１７ｎに入力されている。
【００１６】上記構成のゲート駆動回路２１ａの作動を
以下に説明する。電流信号増幅回路８からインバータ出
力電流信号が、各充放電経路２２ａ〜２２ｎのコンパレ
ータ１６ａ〜１６ｎに直接入力される。各コンパレータ
１６ａ〜１６ｎでは、それぞれ設定された比較基準電圧
ｖa〜ｖnと比較する。インバータ出力電流信号の電圧
が、各比較基準電圧ｖa〜ｖnより大きい場合は、各フォ
トカプラ１３ａ〜１３ｎは駆動されない。このため、コ
ントローラ９から駆動信号が入力された場合は、充放電
経路２２のみが成立し、バッファ１４によりスイッチ素
子２ａが駆動される。このとき、ゲートの充放電電流は
ゲート抵抗１５を通る。
以下に説明する。電流信号増幅回路８からインバータ出
力電流信号が、各充放電経路２２ａ〜２２ｎのコンパレ
ータ１６ａ〜１６ｎに直接入力される。各コンパレータ
１６ａ〜１６ｎでは、それぞれ設定された比較基準電圧
ｖa〜ｖnと比較する。インバータ出力電流信号の電圧
が、各比較基準電圧ｖa〜ｖnより大きい場合は、各フォ
トカプラ１３ａ〜１３ｎは駆動されない。このため、コ
ントローラ９から駆動信号が入力された場合は、充放電
経路２２のみが成立し、バッファ１４によりスイッチ素
子２ａが駆動される。このとき、ゲートの充放電電流は
ゲート抵抗１５を通る。
【００１７】ところが、インバータ出力電流信号が減少
して電圧が低下し比較基準電圧ｖaより低くなると、コ
ンパレータ１６ａが作動して充放電経路２２ａも成立
し、バッファ１４と１４ａでスイッチ素子２ａを駆動す
る。このとき、ゲートの充放電電流はゲート抵抗１５と
１５ａを通る。この場合、ゲート抵抗１５と１５ａは並
列接続されたことになり、見かけ上ゲート抵抗を小さく
したことになる。ゲート抵抗が小さくなると、スイッチ
素子２ａ入力容量の充放電時間が短くなってスイッチン
グ時間が短縮される。スイッチング時間が短くなれば、
スイッチング損失を低減できる。この場合、サージ電圧
に関してはスイッチング時間が短縮されるが、スイッチ
ング時のインバータ出力電流信号も減少しているので、
サージ電圧は略同じレベルに保たれる。
して電圧が低下し比較基準電圧ｖaより低くなると、コ
ンパレータ１６ａが作動して充放電経路２２ａも成立
し、バッファ１４と１４ａでスイッチ素子２ａを駆動す
る。このとき、ゲートの充放電電流はゲート抵抗１５と
１５ａを通る。この場合、ゲート抵抗１５と１５ａは並
列接続されたことになり、見かけ上ゲート抵抗を小さく
したことになる。ゲート抵抗が小さくなると、スイッチ
素子２ａ入力容量の充放電時間が短くなってスイッチン
グ時間が短縮される。スイッチング時間が短くなれば、
スイッチング損失を低減できる。この場合、サージ電圧
に関してはスイッチング時間が短縮されるが、スイッチ
ング時のインバータ出力電流信号も減少しているので、
サージ電圧は略同じレベルに保たれる。
【００１８】さらに、インバータ出力電流信号が減少し
て電圧が低下していくと、比較基準電圧ｖb...ｖnより
低くなるコンパレータ１６ｂ・・・１６ｎが順に作動し
て充放電経路２２ｂ・・・２２ｎが成立し、見かけ上の
ゲート抵抗が小さくなるため、スイッチ素子２ａのスイ
ッチング時間が短縮され、スイッチング損失を一層低減
できる。この場合もサージ電圧は、スイッチング時のイ
ンバータ出力電流信号が減少されることにより、略同じ
レベルに保たれる。尚、ゲート駆動回路２１ｂ〜２１ｆ
の作動も上記と同様である。
て電圧が低下していくと、比較基準電圧ｖb...ｖnより
低くなるコンパレータ１６ｂ・・・１６ｎが順に作動し
て充放電経路２２ｂ・・・２２ｎが成立し、見かけ上の
ゲート抵抗が小さくなるため、スイッチ素子２ａのスイ
ッチング時間が短縮され、スイッチング損失を一層低減
できる。この場合もサージ電圧は、スイッチング時のイ
ンバータ出力電流信号が減少されることにより、略同じ
レベルに保たれる。尚、ゲート駆動回路２１ｂ〜２１ｆ
の作動も上記と同様である。
【００１９】図６は、駆動信号の充放電経路２２と充放
電経路２２ａ〜２２ｃから構成したゲート駆動回路のタ
イミングチャートである。図６（Ａ）（以下図６を省略
する）は、インバータ出力電流信号と三角波との比較に
よりＰＷＭ波形を生成して、コントローラ９から出力さ
れる駆動信号を示す。（Ｂ）はインバータ出力電流信号
と比較基準電圧ｖa〜ｖcの比較を示したものである。
（Ｃ）はコンパレータ１６ａ〜１６ｃの作動を示したも
のである。また、（Ｄ）は充放電経路２２と充放電経路
２２ａ〜２２ｃの作動状態を示したものである。
電経路２２ａ〜２２ｃから構成したゲート駆動回路のタ
イミングチャートである。図６（Ａ）（以下図６を省略
する）は、インバータ出力電流信号と三角波との比較に
よりＰＷＭ波形を生成して、コントローラ９から出力さ
れる駆動信号を示す。（Ｂ）はインバータ出力電流信号
と比較基準電圧ｖa〜ｖcの比較を示したものである。
（Ｃ）はコンパレータ１６ａ〜１６ｃの作動を示したも
のである。また、（Ｄ）は充放電経路２２と充放電経路
２２ａ〜２２ｃの作動状態を示したものである。
【００２０】図７は、スイッチ素子２ａ〜２ｃ及び３ａ
〜３ｃのオン・オフ状態における本実施例と従来例の場
合のサージ電圧レベルを比較したものである。従来例の
場合は、サージ電圧レベルは上記図６で示したインバー
タ出力電流信号の絶対値に略比例した大きさとなる。従
って、許容レベルとの間に余裕がありスイッチング時間
の短縮の余地がある。これに対して、本実施例の場合は
上記したように、インバータ出力電流信号の大きさに応
じてスイッチング時間の短縮を図り、サージ電圧レベル
が略一定となるように制御するもので、スイッチング時
間の最適化によりスイッチング損失を低減できる。
〜３ｃのオン・オフ状態における本実施例と従来例の場
合のサージ電圧レベルを比較したものである。従来例の
場合は、サージ電圧レベルは上記図６で示したインバー
タ出力電流信号の絶対値に略比例した大きさとなる。従
って、許容レベルとの間に余裕がありスイッチング時間
の短縮の余地がある。これに対して、本実施例の場合は
上記したように、インバータ出力電流信号の大きさに応
じてスイッチング時間の短縮を図り、サージ電圧レベル
が略一定となるように制御するもので、スイッチング時
間の最適化によりスイッチング損失を低減できる。
【００２１】（第２実施例）図８に第２実施例に係るゲ
ート駆動回路を示す。ゲート駆動回路３１は、各スイッ
チ素子２ａ〜２ｃ，３ａ〜３ｃに設けられ、それぞれ電
流信号増幅回路８→コントローラ９→バッファ１２→フ
ォトカプラ１３→バッファ１４→電流源３２→スイッチ
素子２ａ〜２ｃ，３ａ〜３ｃの順で接続する。そして、
コントローラ９が電流源３２にオン・オフ信号（スイッ
チ素子のオン・オフ信号）を与える。電流信号増幅回路
８から出力されるインバータ出力電流信号により、電流
源３２の出力電流値を決定される。すなわち、電流源３
２の出力インピーダンスは、インバータ出力電流信号に
より決定され、インバータ出力電流が最大のとき、スイ
ッチ素子のゲート容量をゆっくり充電するように、ま
た、インバータ出力電流が小さくなるに連れて、ゲート
容量を素早く充電するようにして、サージ電圧の許容レ
ベルを超えないようにする。従って、スイッチング時間
が短縮され、スイッチング損失を低減できる。
ート駆動回路を示す。ゲート駆動回路３１は、各スイッ
チ素子２ａ〜２ｃ，３ａ〜３ｃに設けられ、それぞれ電
流信号増幅回路８→コントローラ９→バッファ１２→フ
ォトカプラ１３→バッファ１４→電流源３２→スイッチ
素子２ａ〜２ｃ，３ａ〜３ｃの順で接続する。そして、
コントローラ９が電流源３２にオン・オフ信号（スイッ
チ素子のオン・オフ信号）を与える。電流信号増幅回路
８から出力されるインバータ出力電流信号により、電流
源３２の出力電流値を決定される。すなわち、電流源３
２の出力インピーダンスは、インバータ出力電流信号に
より決定され、インバータ出力電流が最大のとき、スイ
ッチ素子のゲート容量をゆっくり充電するように、ま
た、インバータ出力電流が小さくなるに連れて、ゲート
容量を素早く充電するようにして、サージ電圧の許容レ
ベルを超えないようにする。従って、スイッチング時間
が短縮され、スイッチング損失を低減できる。
【００２２】図９は、第２実施例の場合のインバータ出
力電流信号と出力インピーダンスとの関係を示し、併せ
て前記図５に示した第１実施例のゲート駆動回路の場合
の出力インピーダンスを示したものである。また、図１
０は同じくインバータ出力電流信号とサージ電圧レベル
との関係を示したもので、インバータ出力電流信号の周
波数は、数百Ｈｚであり、キャリア周波数（ＰＷＭ波形
を生成する三角波の周波数）は数十ｋＨｚでかなり周波
数が高いので、第１実施例の場合でもサージ電圧レベル
は、図示するように許容レベル以下となる期間が長く、
さらなるスイッチング時間の短縮化の余地がある。
力電流信号と出力インピーダンスとの関係を示し、併せ
て前記図５に示した第１実施例のゲート駆動回路の場合
の出力インピーダンスを示したものである。また、図１
０は同じくインバータ出力電流信号とサージ電圧レベル
との関係を示したもので、インバータ出力電流信号の周
波数は、数百Ｈｚであり、キャリア周波数（ＰＷＭ波形
を生成する三角波の周波数）は数十ｋＨｚでかなり周波
数が高いので、第１実施例の場合でもサージ電圧レベル
は、図示するように許容レベル以下となる期間が長く、
さらなるスイッチング時間の短縮化の余地がある。
【００２３】本実施例のゲート駆動回路３１は、電流源
３２にアナログの電流信号を送信して、スイッチング時
間を連続的に制御するもので、充放電経路を複数形成す
る必要がないから低コストとすることができる。
３２にアナログの電流信号を送信して、スイッチング時
間を連続的に制御するもので、充放電経路を複数形成す
る必要がないから低コストとすることができる。
【図１】従来のインバータ装置によるモータ駆動のシス
テム図である。
テム図である。
【図２】従来のインバータ装置のゲート駆動回路図であ
る。
る。
【図３】スイッチング時間及びサージ電圧の説明図であ
る。
る。
【図４】第１実施例のインバータ装置によるモータ駆動
のシステム図である。
のシステム図である。
【図５】第１実施例のインバータ装置のゲート駆動回路
図である。
図である。
【図６】ゲート駆動回路のタイミングチャートである。
【図７】従来例と本発明のサージ電圧を比較したタイミ
ングチャートである。
ングチャートである。
【図８】第２実施例のゲート駆動回路の回路図である。
【図９】第２実施例におけるインバータ出力電流信号と
出力インピーダンスの関係を示したタイミングチャート
である。
出力インピーダンスの関係を示したタイミングチャート
である。
【図１０】第２実施例におけるインバータ出力電流信号
とサージ電圧レベルの関係を示したタイミングチャート
である。
とサージ電圧レベルの関係を示したタイミングチャート
である。
１ 直流電源
２ａ〜２ｃ，３ａ〜３ｃ ＭＯＳ入力型半導体スイッチ
素子 ４ ３相モータ ８ 電流信号増幅回路 ９ コントローラ １２ａ〜１２ｎ，１４ａ〜１４ｎ バッファ １３ａ〜１３ｎ フォトカプラ １５，１５ａ〜１５ｎ ゲート抵抗 １６ａ〜１６ｎ コンパレータ １７ａ〜１７ｎ ＡＮＤ回路 ２２，２２ａ〜２２ｎ 充放電経路 ２１ａ〜２１ｆ ゲート駆動回路 ３２ 電流源
素子 ４ ３相モータ ８ 電流信号増幅回路 ９ コントローラ １２ａ〜１２ｎ，１４ａ〜１４ｎ バッファ １３ａ〜１３ｎ フォトカプラ １５，１５ａ〜１５ｎ ゲート抵抗 １６ａ〜１６ｎ コンパレータ １７ａ〜１７ｎ ＡＮＤ回路 ２２，２２ａ〜２２ｎ 充放電経路 ２１ａ〜２１ｆ ゲート駆動回路 ３２ 電流源
Claims (6)
- 【請求項１】 直流電源と、該直流電源に直列接続され
たＭＯＳ入力型半導体スイッチ素子で構成された電力変
換器と、前記ＭＯＳ入力型半導体スイッチ素子の直列接
続点をそれぞれ出力端子としたインバータ装置におい
て、 インバータ出力電流若しくは前記ＭＯＳ入力型半導体ス
イッチ素子に流れる電流に応じて、入力容量を充電する
回路の出力インピーダンスを制御することにより、前記
ＭＯＳ入力型半導体スイッチ素子のスイッチング時間を
直接制御可能にしたことを特徴とするインバータ装置。 - 【請求項２】 ＭＯＳ入力型半導体スイッチ素子のスイ
ッチング時間を連続的に制御可能にしたことを特徴とす
る請求項１記載のインバータ装置。 - 【請求項３】 直流電源と、該直流電源に直列接続され
たＭＯＳ入力型半導体スイッチ素子で構成された電力変
換器と、前記ＭＯＳ入力型半導体スイッチ素子の直列接
続点をそれぞれ出力端子としたインバータ装置におい
て、 インバータ出力電流若しくは前記ＭＯＳ入力型半導体ス
イッチ素子に流れる電流に応じて行う該ＭＯＳ入力型半
導体スイッチ素子のスイッチング時間の制御を、ゲート
抵抗を並列に接続したゲート駆動回路でゲート容量の充
放電経路を切換えることにより行うことを特徴とするイ
ンバータ装置。 - 【請求項４】 直流電源と、該直流電源に直列接続され
たＭＯＳ入力型半導体スイッチ素子で構成された電力変
換器と、前記ＭＯＳ入力型半導体スイッチ素子の直列接
続点をそれぞれ出力端子としたインバータ装置におい
て、 インバータ出力電流若しくは前記ＭＯＳ入力型半導体ス
イッチ素子に流れる電流の振幅情報をゲート駆動回路に
送信し、該ゲート駆動回路の出力インピーダンスが前記
ゲート駆動回路に送信された電流信号情報に基づいて決
定されるように構成して、前記ＭＯＳ入力型半導体スイ
ッチ素子のスイッチング時間を制御可能にしたことを特
徴とするインバータ装置。 - 【請求項５】 直流電源と、該直流電源に直列接続され
たＭＯＳ入力型半導体スイッチ素子で構成された電力変
換器と、前記ＭＯＳ入力型半導体スイッチ素子の直列接
続点をそれぞれ出力端子としたインバータ装置におい
て、 インバータ出力電流若しくは前記ＭＯＳ入力型半導体ス
イッチ素子に流れる電 流に応じて、前記ＭＯＳ入力型半
導体スイッチ素子のゲート容量の充放電時間を制御する
ことにより、前記ＭＯＳ入力型半導体スイッチ素子のス
イッチング時間を直接制御可能にしたことを特徴とする
インバータ装置。 - 【請求項６】 前記ＭＯＳ入力型半導体スイッチ素子の
ゲート容量の充放電時間を連続的に制御可能にしたこと
を特徴とする請求項５記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34742393A JP3445649B2 (ja) | 1993-12-24 | 1993-12-24 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34742393A JP3445649B2 (ja) | 1993-12-24 | 1993-12-24 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07184376A JPH07184376A (ja) | 1995-07-21 |
| JP3445649B2 true JP3445649B2 (ja) | 2003-09-08 |
Family
ID=18390131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34742393A Expired - Fee Related JP3445649B2 (ja) | 1993-12-24 | 1993-12-24 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445649B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002153043A (ja) * | 2000-11-14 | 2002-05-24 | Fuji Electric Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP4044861B2 (ja) * | 2003-04-03 | 2008-02-06 | 三菱電機株式会社 | 電力変換装置およびその電力変換装置を備える電力変換システム装置 |
| JP2005130668A (ja) * | 2003-10-27 | 2005-05-19 | Densei Lambda Kk | スイッチング電源装置 |
| JP6375945B2 (ja) * | 2014-12-26 | 2018-08-22 | 日産自動車株式会社 | スイッチング装置 |
| JP7180627B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
| JP7180626B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
-
1993
- 1993-12-24 JP JP34742393A patent/JP3445649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07184376A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10291110B2 (en) | Driving circuit for switching element and power conversion system | |
| US20140092653A1 (en) | Electronic circuit operating based on isolated switching power source | |
| US9601984B2 (en) | Power converter | |
| EP3252938B1 (en) | Precharge apparatus for power conversion system | |
| US7561449B2 (en) | DC-AC converter and method for protecting DC-AC converter from overcurrent | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| JP5662118B2 (ja) | インバータ駆動装置 | |
| US6437462B1 (en) | Bi-directional DC/DC converter and control method therefor | |
| US20160211767A1 (en) | Inverter controller and control method of inverter device | |
| US8749206B2 (en) | Circuit and method for de-energizing a field coil | |
| JP2009065485A (ja) | スイッチング制御装置及びモータ駆動装置 | |
| JP3052792B2 (ja) | インバータ装置 | |
| JP3351580B2 (ja) | 誘導性負荷の電流制御回路 | |
| CN111656666B (zh) | 电力转换装置 | |
| US9590554B2 (en) | Electric power converter | |
| JP3445649B2 (ja) | インバータ装置 | |
| US6222751B1 (en) | Driver circuit for a polyphase DC motor with minimized voltage spikes | |
| JP6664311B2 (ja) | 駆動システムおよび電力変換装置 | |
| JP2004523997A (ja) | 発電機の負荷除去時過渡状態の加速 | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| JP2016149878A (ja) | 電力変換装置 | |
| JP2020202600A (ja) | 電力変換装置及びその制御方法 | |
| US20220263404A1 (en) | Active discharge of an electric drive system | |
| US10011178B1 (en) | DC inverter having reduced switching loss and reduced voltage spikes | |
| CN110635705A (zh) | 用于运行电驱动系统的方法、电控制器和电驱动系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |