JP3425330B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3425330B2
JP3425330B2 JP16583997A JP16583997A JP3425330B2 JP 3425330 B2 JP3425330 B2 JP 3425330B2 JP 16583997 A JP16583997 A JP 16583997A JP 16583997 A JP16583997 A JP 16583997A JP 3425330 B2 JP3425330 B2 JP 3425330B2
Authority
JP
Japan
Prior art keywords
pad
power element
bonding wire
power
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16583997A
Other languages
English (en)
Other versions
JPH1116960A (ja
Inventor
チン・サウキユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16583997A priority Critical patent/JP3425330B2/ja
Publication of JPH1116960A publication Critical patent/JPH1116960A/ja
Application granted granted Critical
Publication of JP3425330B2 publication Critical patent/JP3425330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に半導体チップ上に形成された外部接続用のボン
ディングパッド（以下、単にパッドと称する）とチップ
搭載用のリードフレームのインナーリード部とをボンデ
ィングワイヤーにより接続した半導体装置に関するもの
で、例えば大電力半導体装置（パワー半導体装置）に使
用されるものである。
【０００２】
【従来の技術】図６は、従来のパワー半導体装置におけ
るチップ上の電流流入用パッド５１あるいは電流入出力
用パッド５２あるいは電流出力用パッド５３とリードフ
レームのインナーリード部５５、５６、５７との間をボ
ンディングワイヤー５８により接続した様子を示してい
る。
【０００３】従来は、パッド・インナーリード部間配線
の電流容量を増大させるために、１つのパッドと１つの
インナーリード部との間を複数本（本例では２本）のボ
ンディングワイヤー５８により接続している。
【０００４】上記したようなパワー半導体装置の製造過
程において、ボンディングワイヤー５８の接続後の状態
を検査する際、ボンディングワイヤー５８の両端間の抵
抗値を電圧測定器を用いて測定し、測定値が所定値以上
の場合には２本のボンディングワイヤー５８のうちの少
なくとも１本の少なくとも一端で接続状態が、開放（ワ
イヤー外れ）などの接続不良が発生しているものとみな
していた。
【０００５】しかし、前記抵抗値を測定するための電圧
測定器の測定精度の関係で、従来はワイヤー外れを正確
に検出することが困難であったので、Ｘ線によるワイヤ
ー外れの検出作業を必要としていた。
【０００６】
【発明が解決しようとする課題】上記したように従来の
半導体装置は、ボンディングワイヤーの接続後の状態を
検査する際、電圧測定器では接続不良を正確に検出する
ことが困難であった。本発明は上記の問題点を解決すべ
くなされたもので、半導体チップ上の素子形成領域のパ
ッドとリードフレームのインナーリード部との間にボン
ディングワイヤーを接続した後の状態を検査する際、電
圧測定器により接続不良を正確に検出し得る半導体装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームのベッド部に搭載され、電流出力用の第
１のパワー素子が形成された第１のパワー素子形成領域
および電流流入用の第２のパワー素子が形成された第２
のパワー素子形成領域を有するパワー半導体チップと、
前記第１のパワー素子形成領域に形成され、前記第１の
パワー素子の一端に第１の金属配線を介して接続された
電流流入用の第１のパッド、前記第１のパワー素子の一
端に接続された電流流入用の第２のパッドおよび前記第
１のパワー素子の他端に接続された電流入出力用の第３
のパッドと、前記第２のパワー素子形成領域に形成さ
れ、前記第２のパワー素子の一端に接続された電流入出
力用の第４のパッド、前記第２のパワー素子の他端に接
続された電流流出用の第５のパッドおよび前記第５のパ
ッドに第２の金属配線を介して接続された電流流出用の
第６のパッドと、前記パワー半導体チップ上において前
記第３のパッドと第４のパッドとの間に接続された第３
の金属配線と、前記第１のパッドおよび第２のパッドと
リードフレームの第１のインナーリード部との間に対応
して接続された第１のボンディングワイヤーおよび第２
のボンディングワイヤーと、前記第３のパッドおよび第
４のパッドとリードフレームの第２のインナーリード部
との間に対応して接続された第３のボンディングワイヤ
ーおよび第４のボンディングワイヤーと、前記第５のパ
ッドおよび第６のパッドとリードフレームの第３のイン
ナーリード部との間に対応して接続された第５のボンデ
ィングワイヤーおよび第６のボンディングワイヤーとを
具備することを特徴とする。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の半導体装
置の第１の実施の形態に係るパワー半導体装置の一部を
示している。なお、各符号の末尾に付した「ｉ」は任意
の自然数を示している。
【０００９】図１において、１０はパワー半導体チッ
プ、２１はリードフレームのベッド部（チップ搭載
部）、２２ｉはリードフレームのインナーリード部、３
ｉはボンディングワイヤーである。これらのチップ１
０、インナーリード部２２ｉ、ボンディングワイヤー３
ｉは、樹脂（図示せず）などで覆われてパッケージング
されている。
【００１０】前記チップ１０には、例えば４個（第１〜
第４）のパワー素子形成領域１１ｉを二行二列の配列で
有し、各領域には、パワー素子（図示せず）およびそれ
に接続されたボンディングパッド１２ｉが例えば領域周
縁部付近に形成されている。上記パワー素子として、バ
イポーラトランジスタ、ＭＯＳ ＦＥＴ（絶縁ゲート型
電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイ
ポーラトランジスタ）などがある。
【００１１】本例では、前記パワー素子としてＤＭＯＳ
ＦＥＴ（二重拡散型のＭＯＳ ＦＥＴ）が形成されて
おり、図１中、Ｓはソース電極、Ｄはチップ表面側に取
り出されたドレイン電極である。また、４個のパワー素
子が所定の出力回路を構成するように、列方向に隣り合
う領域のパッド相互間が金属配線（例えばアルミニウム
配線）１３ｉにより接続されている。
【００１２】そして、パワー素子形成領域１１ｉの各パ
ッド１２ｉは、それぞれ１本のボンディングワイヤー３
ｉを介して近傍のインナーリード部２２ｉに接続されて
いる。この場合、後述するように、金属配線１３ｉによ
り相互間が接続されている隣り合う２個のパッド１２ｉ
が共通の１個のインナーリード部２２ｉに接続されてい
る（つまり、パッド１２ｉとインナーリード部２２ｉと
は２対１の対応で接続されている。
【００１３】なお、前記チップ１０には、前記パワー素
子形成領域１１ｉのほかに制御素子形成領域を有し、こ
の領域にも複数のボンディングパッドが形成されてお
り、この複数のボンディングパッドはそれぞれ１本のボ
ンディングワイヤーを介して近傍のインナーリード部に
１対１の対応で接続されている。
【００１４】図２は、図１のパワー半導体装置の一部
（チップ上の出力用のトランジスタとボンディングパッ
ド、リードフレームのインナーリード部、ボンディング
ワイヤー）を取り出して示している。
【００１５】図２において、チップ１０上には、２組の
出力回路が形成されている。第１組の出力回路は、第１
のパワー素子形成領域１１１に形成された電流出力用の
第１のトランジスタＱ１と、前記第１のトランジスタＱ
１の一端に第１の金属配線１３１を介して接続された電
流流入用の第１のパッド１２１と、前記第１のトランジ
スタＱ１の一端に接続された電流流入用の第２のパッド
１２２と、前記第１のトランジスタＱ１の他端に接続さ
れた電流入出力用の第３のパッド１２３と、第２のパワ
ー素子形成領域１１２に形成された電流流入用の第２の
トランジスタＱ２と、前記第２のトランジスタＱ２の一
端に接続された電流入出力用の第４のパッド１２４と、
前記第２のトランジスタＱ２の他端に接続された電流流
出用の第５のパッド１２５と、前記第５のパッド１２５
に第２の金属配線１３２を介して接続された電流流出用
の第６のパッド１２６と、前記チップ１０上で前記第３
のパッド１２３と第４のパッド１２４との間に接続され
た第３の金属配線１３３とを具備する。
【００１６】前記電流流入用の第１のパッド１２１およ
び第２のパッド１２２は、対応して第１のボンディング
ワイヤー３１および第２のボンディングワイヤー３２に
よりリードフレームの第１のインナーリード部２２１に
接続されている。
【００１７】前記電流入出力用の第３のパッド１２３お
よび第４のパッド１２４は、対応して第３のボンディン
グワイヤー３３および第４のボンディングワイヤー３４
によりリードフレームの第２のインナーリード部２２２
に接続されている。
【００１８】前記電流流出用の第５のパッド１２５およ
び第６のパッド１２６は、対応して第５のボンディング
ワイヤー３５および第６のボンディングワイヤー３６に
よりリードフレームの第３のインナーリード部２２３に
接続されている。
【００１９】前記各パッド１２１〜１２６および各金属
配線１３１〜１３３は同一配線層（例えばアルミニウム
配線層）により形成されており、各パッド１２１〜１２
６の面積は、従来例の２本のボンディングワイヤーが接
続されるパッドの面積よりは小さくて済むが、パワー半
導体装置のデザインルールにより決まる。また、前記ボ
ンディングワイヤー３１〜３６の太さは、必要とする電
流容量などにより決まる。
【００２０】一方、第２組の出力回路も、前記第１組の
出力回路と同様に、第２のパワー素子形成領域１１２に
形成された電流出力用の第３のトランジスタＱ３と、前
記第３のトランジスタＱ３の一端に第４の金属配線１３
４を介して接続された電流流入用の第７のパッド１２
７、前記第３のトランジスタＱ３の一端に接続された電
流流入用の第８のパッド１２８、前記第３のトランジス
タＱ３の他端に接続された電流入出力用の第９のパッド
１２９、第４のパワー素子形成領域１１４に形成された
電流流入用の第４のトランジスタＱ４、前記第４のトラ
ンジスタＱ４の一端に接続された電流入出力用の第１０
のパッド１２１０、前記第４のトランジスタＱ４の他端
に接続された電流流出用の第１１のパッド１２１１、前
記第１１のパッド１２１１に第５の金属配線１３５を介
して接続された電流流出用の第１２のパッド１２１２、
前記チップ上で前記第９のパッド１２９と第１０のパッ
ド１２１０との間に接続された第６の金属配線１３６と
を具備する。
【００２１】前記電流流入用の第７のパッド１２７およ
び第８のパッド１２８は、対応して第７のボンディング
ワイヤー３７および第８のボンディングワイヤー３８に
よりリードフレームの第４のインナーリード部２２４に
接続されている。
【００２２】前記電流入出力用の第９のパッド１２９お
よび第１０のパッド１２１０は、対応して第９のボンデ
ィングワイヤー３９および第１０のボンディングワイヤ
ー３１０によりリードフレームの第５のインナーリード
部２２５に接続されている。
【００２３】前記電流流出用の第１１のパッド１２１１
および第１２のパッド１２１２は、対応して第１１のボ
ンディングワイヤー３１１および第１２のボンディング
ワイヤー３１２によりリードフレームの第６のインナー
リード部２２６に接続されている。
【００２４】上記したようなパワー半導体装置の製造過
程において、ボンディングワイヤーの接続後の状態を検
査する際、所望のインナーリード部相互間の抵抗値を電
圧測定器により測定し、測定値が所定値以上の場合には
複数本のボンディングワイヤーのうちの少なくとも１本
の少なくとも一端で接続不良が発生していることを正確
に検出することが可能になる。以下、その理由を詳細に
説明する。
【００２５】即ち、第１のボンディングワイヤー３１お
よび第２のボンディングワイヤー３２の接続状態が良好
（正常）な時には、第１のインナーリード部２２１・第
１のパッド２２２間の抵抗値は、第１のインナーリード
部２２１→第１のボンディングワイヤー３１→第１のパ
ッド１２１→第１の金属配線１３１→第２のパッド１２
２間の経路の抵抗分と、第１のインナーリード部２２１
→第２のボンディングワイヤー３２→第２のパッド１２
２間の経路の抵抗分との並列抵抗値（所定値）になる。
【００２６】これに対して、第１のボンディングワイヤ
ー３１のみに接続不良が発生している時には、第１のイ
ンナーリード部２２１・第２のパッド１２２間の抵抗値
は、第１のインナーリード部２２１→第１のボンディン
グワイヤ３１ー→第１のパッド１２１→第１の金属配線
１３１→第２のパッド１２２間の経路の抵抗分になるの
で、第１のインナーリード部２２１・第２のパッド１２
２間の抵抗値が前記所定値よりかなり大きくなる。従っ
て、第１のトランジスタＱ１をオンに制御した状態にお
ける第１のインナーリード部２２１・第２のインナーリ
ード部２２２間の抵抗値が正常時の抵抗値（あるいは良
品サンプルの抵抗値データ）よりもかなり大きくなる。
【００２７】また、第２のボンディングワイヤー３２の
みに接続不良が発生している時には、第１のインナーリ
ード部２２１・第２のパッド１２２間の抵抗値は、第１
のインナーリード部２２１→第２のボンディングワイヤ
ー３２→第２のパッド１２２間の経路の抵抗分になるの
で、前記所定値より大きくなる。従って、第１のトラン
ジスタＱ１をオンに制御した状態における第１のインナ
ーリード部２２１・第２のインナーリード部２２２間の
抵抗値が正常時の抵抗値よりも大きくなる。
【００２８】また、第１のボンディングワイヤー３１・
第２のボンディングワイヤー３２の両方または第３のボ
ンディングワイヤー３３に接続不良が発生している時に
は、その接続不良の状態に応じて、第１のインナーリー
ド部２２１・第２のパッド１２２間の抵抗値あるいは第
２のインナーリード部２２２・第３のパッド１２３間の
抵抗値がかなり大きく（ワイヤー外れの場合には開放状
態）なる。従って、第１のトランジスタＱ１をオンに制
御した状態における第１のインナーリード部２２１・第
２のインナーリード部２２２間の抵抗値が正常時の抵抗
値よりも大きくなる。
【００２９】上記と同様の原理により、第４のボンディ
ングワイヤー３４、第５のボンディングワイヤー３５お
よび第６のボンディングワイヤー３６に接続不良が発生
しているか否かについて、第２のトランジスタＱ２をオ
ンに制御した状態における第２のインナーリード部２２
２・第３のインナーリード部２２３間の正常時の抵抗値
（あるいは良品サンプルの抵抗値データ）を測定するこ
とにより判定することが可能になる。
【００３０】次に、電圧比較法を用いて、ボンディング
ワイヤーに接続不良が発生しているか否かを検出する方
法について説明する。即ち、各ボンディングワイヤーの
接続状態が良好（正常）な時には、第１のトランジスタ
Ｑ１をオンに制御した状態における第１のインナーリー
ド部２２１・第２のインナーリード部２２２との間の電
圧測定値（第１の電圧測定値ｖ１）と、第２のトランジ
スタＱ２をオンに制御した状態における第２のインナー
リード部２２２・第３のインナーリード部２２３との間
の電圧測定値（第２の電圧測定値ｖ２）との電圧比（以
下、定数ｋ１で表わす）が所定値になる。
【００３１】これに対して、第３のボンディングワイヤ
ー３３にのみ接続不良が発生している時には、第１の電
圧測定値ｖ１がほぼ第３の金属配線１３３の抵抗による
電圧降下分だけ正常時よりも大きくなり、ｋ１が正常時
の値（あるいは良品サンプルのデータ）よりもかなり大
きくなるので、ボンディングワイヤーの接続不良を高精
度で検出することが可能になる。
【００３２】また、第４のボンディングワイヤー３４に
のみ接続不良が発生している時には、第２の電圧測定値
ｖ２がほぼ第３の金属配線１３３の抵抗による電圧降下
分だけ正常時よりも大きくなる。従って、ｋ１が正常時
の値（あるいは良品サンプルのデータ）よりもかなり小
さくなるので、ボンディングワイヤーの接続不良を高精
度で検出することが可能になる。
【００３３】また、第１のボンディングワイヤー３１あ
るいは第２のボンディングワイヤー３２にのみ接続不良
が発生している時には、前述したように第１のインナー
リード部２２１・第２のインナーリード部２２２間の抵
抗値が正常時の抵抗値よりも大きくなるので、その分だ
け第１の電圧測定値ｖ１が正常時よりも大きくなる。従
って、ｋ１が正常時の値（あるいは良品サンプルのデー
タ）よりも大きくなるので、ボンディングワイヤーの接
続不良を高精度で検出することが可能になる。
【００３４】同様に、第５のボンディングワイヤー３５
あるいは第６のボンディングワイヤー３６にのみ接続不
良が発生している時には、第２のインナーリード部２２
２・第３のインナーリード部２２３間の抵抗値が正常時
の抵抗値よりも大きくなるので、その分だけ第２の電圧
測定値ｖ２が正常時よりも大きくなる。従って、ｋ１が
正常時の値（あるいは良品サンプルのデータ）よりも小
さくなるので、ボンディングワイヤーの接続不良を高精
度で検出することが可能になる。
【００３５】また、第１のボンディングワイヤー３１お
よび第２のボンディングワイヤー３２の両方に接続不良
が発生している時には、第１の電圧測定値ｖ１の測定が
不能になるので、ボンディングワイヤーの接続不良を検
出することが可能になる。
【００３６】同様に、第５のボンディングワイヤー３５
および第６のボンディングワイヤー３６の両方に接続不
良が発生している時には、第２の電圧測定値ｖ２の測定
が不能になるので、ボンディングワイヤーの接続不良を
検出することが可能になる。
【００３７】さらに、第３のボンディングワイヤー３３
および第４のボンディングワイヤー３４の両方に接続不
良が発生している時には、第１の電圧測定値ｖ１および
第２の電圧測定値ｖ２の測定がそれぞれ不能になるの
で、ボンディングワイヤーの接続不良を検出することが
可能になる。
【００３８】なお、図２に示した２組の出力回路の電源
電位供給ノード側相互あるいは接地電位供給ノード側相
互を短絡接続した出力回路を構成することも可能であ
る。図３は、本発明の第２の実施の形態に係るパワー半
導体装置の一部を示し、その一部を取り出して図４に示
している。このパワー半導体装置は、出力回路として例
えばモーター駆動用のブリッジ回路を構成したものであ
る。
【００３９】図３に示すパワー半導体装置は、図１に示
したパワー半導体装置と比べて、各トランジスタの一端
側にはパッド１２ｉがそれぞれ１個しか形成されていな
い点、行方向に隣り合うパワー素子形成領域のパッド相
互間が金属配線１３ｉを介して接続されている点が異な
り、その他は同じである。
【００４０】即ち、図３および図４に示すパワー半導体
装置は、リードフレームのベッド部に搭載され、電流出
力用の第１のパワートランジスタＱ１が形成された第１
のパワー素子形成領域、電流流入用の第２のパワートラ
ンジスタＱ２が形成された第２のパワー素子形成領域、
電流出力用の第３のパワートランジスタＱ３が形成され
た第３のパワー素子形成領域、電流流入用の第４のパワ
ートランジスタＱ４が形成された第４のパワー素子形成
領域を有するパワー半導体チップ１０ａと、前記第１の
パワー素子形成領域に形成され、前記第１のパワートラ
ンジスタＱ１の一端に接続された電流流入用の第１のパ
ッド１２１および前記第１のパワートランジスタＱ１の
他端に接続された電流入出力用の第２のパッド１２２
と、前記第２のパワー素子形成領域に形成され、前記第
２のパワートランジスタＱ２の一端に接続された電流入
出力用の第３のパッド１２３および前記第２のパワート
ランジスタＱ２の他端に接続された電流流出用の第４の
パッド１２４と、前記第３のパワー素子形成領域に形成
され、前記第３のパワー素子Ｑ３の一端に接続された電
流流入用の第５のパッド１２５および前記第３のパワー
トランジスタＱ３の他端に接続された電流入出力用の第
６のパッド１２６と、前記第４のパワー素子形成領域に
形成され、前記第４のパワートランジスタＱ４の一端に
接続された電流入出力用の第７のパッド１２７および前
記第４のパワートランジスタＱ４の他端に接続された電
流流出用の第８のパッド１２８と、前記パワー半導体チ
ップ上において、前記第１のパッド１２１と第５のパッ
ド１２５との間に接続された第１の金属配線１３１、前
記第２のパッド１２２と第３のパッド１２３との間に接
続された第２の金属配線１３２、前記第４のパッド１２
４と第８のパッド１２８との間に接続された第３の金属
配線１３３および前記第６のパッド１２６と第７のパッ
ド１２７との間に接続された第４の金属配線１３４と、
前記第１のパッド１２１および第５のパッド１２５とリ
ードフレームの第１のインナーリード部２２１との間に
対応して接続された第１のボンディングワイヤー３１お
よび第２のボンディングワイヤー３２と、前記第２のパ
ッド１２２および第３のパッド１２３とリードフレーム
の第２のインナーリード部２２２との間に対応して接続
された第３のボンディングワイヤー３３および第４のボ
ンディングワイヤー３４と、前記第４のパッド１２４お
よび第８のパッド１２８とリードフレームの第３のイン
ナーリード部２２３との間に対応して接続された第５の
ボンディングワイヤー３５および第６のボンディングワ
イヤー３６と、前記第６のパッド１２６および第７のパ
ッド１２７とリードフレームの第４のインナーリード部
２２４との間に対応して接続された第７のボンディング
ワイヤー３７および第８のボンディングワイヤー３８と
を具備する。
【００４１】上記した図３および図４のパワー半導体装
置においては、前記した図１および図２のパワー半導体
装置と同様の効果が得られる。しかも、第１のトランジ
スタＱ１をオンに制御した状態における第１のインナー
リード部２２１・第２のインナーリード部２２２間の電
圧測定値（第３の電圧測定値ｖ３）と、第３のトランジ
スタＱ３をオンに制御した状態における第１のインナー
リード部２２１・第４のインナーリード部２２４間の電
圧測定値（第４の電圧測定値ｖ４）との電圧比（定数ｋ
２）を正常時の値（あるいは良品サンプルの値）と比較
することにより、第１のインナーリード部２２１、第２
のインナーリード部２２２、第４のインナーリード部２
２４に接続されているボンディングワイヤー３ｉに接続
不良が発生しているか否かについて判定することが可能
になる。
【００４２】同様に、第２のトランジスタＱ２をオンに
制御した状態における第２のインナーリード部２２２・
第３のインナーリード部２２３間の電圧測定値（第５の
電圧測定値ｖ５）と、第４のトランジスタＱ４をオンに
制御した状態における第４のインナーリード部２２４・
第３のインナーリード部２２３間の電圧測定値（第６の
電圧測定値ｖ６）との電圧比（定数ｋ３）を正常時の値
（あるいは良品サンプルの値）と比較することにより、
第２のインナーリード部２２２、第３のインナーリード
部２２３、第４のインナーリード部２２４に接続されて
いるボンディングワイヤー３ｉに接続不良が発生してい
るか否かについて判定することが可能になる。
【００４３】図５は、本発明の第３の実施の形態に係る
パワー半導体装置の一部を取り出して示している。この
パワー半導体装置は、２個のトランジスタを並列駆動す
るように出力回路を構成したものである。
【００４４】即ち、図５に示すパワー半導体装置は、リ
ードフレームのベッド部に搭載され、第１のパワートラ
ンジスタＱ１が形成された第１のパワー素子形成領域、
第２のパワートランジスタＱ２が形成された第２のパワ
ー素子形成領域、第３のパワートランジスタＱ３が形成
された第３のパワー素子形成領域、第４のパワートラン
ジスタＱ４が形成された第４のパワー素子形成領域を有
するパワー半導体チップ１０ｂと、前記第１のパワー素
子形成領域に形成され、前記第１のパワートランジスタ
Ｑ１の一端に接続された第１のボンディングパッド１２
１および前記第１のパワートランジスタＱ１の他端に接
続された第２のパッド１２２と、前記第２のパワー素子
形成領域に形成され、前記第２のパワートランジスタＱ
２の一端に接続された第３のパッド１２３および前記第
２のパワートランジスタＱ２の他端に接続された第４の
パッド１２４と、前記第３のパワー素子形成領域に形成
され、前記第３のパワートランジスタＱ３の一端に接続
された第５のパッド１２５および前記第３のパワートラ
ンジスタＱ３の他端に接続された第６のパッド１２６
と、前記第４のパワー素子形成領域に形成され、前記第
４のパワートランジスタＱ４の一端に接続された第７の
パッド１２７および前記第４のパワートランジスタＱ４
の他端に接続された第８のパッド１２８と、前記パワー
半導体チップ上において、前記第１のパッド１２１と第
３のパッド１２３との間に接続された第１の金属配線１
３１、前記第２のパッド１２２と第４のパッド１２４と
の間に接続された第２の金属配線１３１、前記第５のパ
ッド１２５と第７のパッド１２７との間に接続された第
３の金属配線１３３および前記第６のパッド１２６と第
８のパッド１２８との間に接続された第４の金属配線１
３４と、前記第１のパッド１２１および第３のパッド１
２３とリードフレームの第１のインナーリード部２２１
との間に対応して接続された第１のボンディングワイヤ
ー３１および第２のボンディングワイヤー３２と、前記
第２のパッド１２２および第４のパッド１２４とリード
フレームの第２のインナーリード部２２２との間に対応
して接続された第３のボンディングワイヤー３３および
第４のボンディングワイヤー３４と、前記第５のパッド
１２５および第７のパッド１２７とリードフレームの第
３のインナーリード部２２３との間に対応して接続され
た第５のボンディングワイヤー３５および第６のボンデ
ィングワイヤー３６と、前記第６のパッド１２６および
第８のパッド１２８とリードフレームの第４のインナー
リード部２２４との間に対応して接続された第７のボン
ディングワイヤー３７および第８のボンディングワイヤ
ー３８とを具備する。上記した図５のパワー半導体装置
においても、前記した図２のパワー半導体装置の説明で
述べたような効果が得られる。
【００４５】
【発明の効果】上述したように本発明の半導体装置によ
れば、半導体チップ上の素子形成領域のパッドとリード
フレームのインナーリード部との間にボンディングワイ
ヤーを接続した後の状態を検査する際、電圧測定器によ
り接続不良を正確に検出することができ、Ｘ線によるワ
イヤー外れの検出作業を省略できるので、パワー半導体
装置に適用して好適である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパワー半導体
装置の一部を示すパターン図。
【図２】図１のパワー半導体装置の一部を取り出して示
す構成説明図。
【図３】本発明の第２の実施の形態に係るパワー半導体
装置の一部を示すパターン図。
【図４】図３のパワー半導体装置の一部を取り出して示
す構成説明図。
【図５】本発明の第３の実施の形態に係るパワー半導体
装置の一部を取り出して示す構成説明図。
【図６】従来のパワー半導体装置の出力部における電流
流入用パッドあるいは電流流出用パッドあるいは電流入
出力用パッドとリードフレームのインナーリード部との
間をボンディングワイヤーにより接続した様子を示す構
成説明図。
【符号の説明】
１０…パワー半導体チップ、 １１ｉ…パワー素子形成領域、 １２ｉ…ボンディングパッド、 １３ｉ…金属配線、 ２１…リードフレームのベッド部（チップ搭載部）、 ２２ｉ…リードフレームのインナーリード部、 ３ｉ…ボンディングワイヤー、 Ｑｉ…パワートランジスタ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/66 H01L 23/50 G01R 31/26

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームのベッド部に搭載され、
    電流出力用の第１のパワー素子が形成された第１のパワ
    ー素子形成領域および電流流入用の第２のパワー素子が
    形成された第２のパワー素子形成領域を有するパワー半
    導体チップと、 前記第１のパワー素子形成領域に形成され、前記第１の
    パワー素子の一端に第１の金属配線を介して接続された
    電流流入用の第１のパッド、前記第１のパワー素子の一
    端に接続された電流流入用の第２のパッドおよび前記第
    １のパワー素子の他端に接続された電流入出力用の第３
    のパッドと、 前記第２のパワー素子形成領域に形成され、前記第２の
    パワー素子の一端に接続された電流入出力用の第４のパ
    ッド、前記第２のパワー素子の他端に接続された電流流
    出用の第５のパッドおよび前記第５のパッドに第２の金
    属配線を介して接続された電流流出用の第６のパッド
    と、 前記パワー半導体チップ上において前記第３のパッドと
    第４のパッドとの間に接続された第３の金属配線と、 前記第１のパッドおよび第２のパッドとリードフレーム
    の第１のインナーリード部との間に対応して接続された
    第１のボンディングワイヤーおよび第２のボンディング
    ワイヤーと、 前記第３のパッドおよび第４のパッドとリードフレーム
    の第２のインナーリード部との間に対応して接続された
    第３のボンディングワイヤーおよび第４のボンディング
    ワイヤーと、 前記第５のパッドおよび第６のパッドとリードフレーム
    の第３のインナーリード部との間に対応して接続された
    第５のボンディングワイヤーおよび第６のボンディング
    ワイヤーとを具備することを特徴とする半導体装置。
  2. 【請求項２】 リードフレームのベッド部に搭載され、
    電流出力用の第１のパワー素子が形成された第１のパワ
    ー素子形成領域、電流流入用の第２のパワー素子が形成
    された第２のパワー素子形成領域、電流出力用の第３の
    パワー素子が形成された第３のパワー素子形成領域、電
    流流入用の第４のパワー素子が形成された第４のパワー
    素子形成領域を有するパワー半導体チップと、 前記第１のパワー素子形成領域に形成され、前記第１の
    パワー素子の一端に接続された電流流入用の第１のパッ
    ドおよび前記第１のパワー素子の他端に接続された電流
    入出力用の第２のパッドと、 前記第２のパワー素子形成領域に形成され、前記第２の
    パワー素子の一端に接続された電流入出力用の第３のパ
    ッドおよび前記第２のパワー素子の他端に接続された電
    流流出用の第４のパッドと、 前記第３のパワー素子形成領域に形成され、前記第３の
    パワー素子の一端に接続された電流流入用の第５のパッ
    ドおよび前記第３のパワー素子の他端に接続された電流
    入出力用の第６のパッドと、 前記第４のパワー素子形成領域に形成され、前記第４の
    パワー素子の一端に接続された電流入出力用の第７のパ
    ッドおよび前記第４のパワー素子の他端に接続された電
    流流出用の第８のパッドと、 前記パワー半導体チップ上において、前記第１のパッド
    と第５のパッドとの間に接続された第１の金属配線、前
    記第２のパッドと第３のパッドとの間に接続された第２
    の金属配線、前記第４のパッドと第８のパッドとの間に
    接続された第３の金属配線および前記第６のパッドと第
    ７のパッドとの間に接続された第４の金属配線と、 前記第１のパッドおよび第５のパッドとリードフレーム
    の第１のインナーリード部との間に対応して接続された
    第１のボンディングワイヤーおよび第２のボンディング
    ワイヤーと、 前記第２のパッドおよび第３のパッドとリードフレーム
    の第２のインナーリード部との間に対応して接続された
    第３のボンディングワイヤーおよび第４のボンディング
    ワイヤーと、 前記第４のパッドおよび第８のパッドとリードフレーム
    の第３のインナーリード部との間に対応して接続された
    第５のボンディングワイヤーおよび第６のボンディング
    ワイヤーと、 前記第６のパッドおよび第７のパッドとリードフレーム
    の第４のインナーリード部との間に対応して接続された
    第７のボンディングワイヤーおよび第８のボンディング
    ワイヤーとを具備することを特徴とする半導体装置。
  3. 【請求項３】 リードフレームのベッド部に搭載され、
    第１のパワー素子が形成された第１のパワー素子形成領
    域、第２のパワー素子が形成された第２のパワー素子形
    成領域、第３のパワー素子が形成された第３のパワー素
    子形成領域、第４のパワー素子が形成された第４のパワ
    ー素子形成領域を有するパワー半導体チップと、 前記第１のパワー素子形成領域に形成され、前記第１の
    パワー素子の一端に接続された第１のパッドおよび前記
    第１のパワー素子の他端に接続された第２のパッドと、 前記第２のパワー素子形成領域に形成され、前記第２の
    パワー素子の一端に接続された第３のパッドおよび前記
    第２のパワー素子の他端に接続された第４のパッドと、 前記第３のパワー素子形成領域に形成され、前記第３の
    パワー素子の一端に接続された第５のパッドおよび前記
    第３のパワー素子の他端に接続された第６のパッドと、 前記第４のパワー素子形成領域に形成され、前記第４の
    パワー素子の一端に接続された第７のパッドおよび前記
    第４のパワー素子の他端に接続された第８のパッドと、 前記パワー半導体チップ上において、前記第１のパッド
    と第３のパッドとの間に接続された第１の金属配線、前
    記第２のパッドと第４のパッドとの間に接続された第２
    の金属配線、前記第５のパッドと第７のパッドとの間に
    接続された第３の金属配線および前記第６のパッドと第
    ８のパッドとの間に接続された第４の金属配線と、 前記第１のパッドおよび第３のパッドとリードフレーム
    の第１のインナーリード部との間に対応して接続された
    第１のボンディングワイヤーおよび第２のボンディング
    ワイヤーと、 前記第２のパッドおよび第４のパッドとリードフレーム
    の第２のインナーリード部との間に対応して接続された
    第３のボンディングワイヤーおよび第４のボンディング
    ワイヤーと、 前記第５のパッドおよび第７のパッドとリードフレーム
    の第３のインナーリード部との間に対応して接続された
    第５のボンディングワイヤーおよび第６のボンディング
    ワイヤーと、 前記第６のパッドおよび第８のパッドとリードフレーム
    の第４のインナーリード部との間に対応して接続された
    第７のボンディングワイヤーおよび第８のボンディング
    ワイヤーとを具備することを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置において、 前記各パッドおよび前記金属配線は同一のアルミニウム
    配線層により形成されていることを特徴とする半導体装
    置。
JP16583997A 1997-06-23 1997-06-23 半導体装置 Expired - Fee Related JP3425330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16583997A JP3425330B2 (ja) 1997-06-23 1997-06-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16583997A JP3425330B2 (ja) 1997-06-23 1997-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH1116960A JPH1116960A (ja) 1999-01-22
JP3425330B2 true JP3425330B2 (ja) 2003-07-14

Family

ID=15819986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16583997A Expired - Fee Related JP3425330B2 (ja) 1997-06-23 1997-06-23 半導体装置

Country Status (1)

Country Link
JP (1) JP3425330B2 (ja)

Also Published As

Publication number Publication date
JPH1116960A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US7414320B2 (en) Semiconductor device and method of manufacturing same
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
US7934429B2 (en) Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same
JP4246835B2 (ja) 半導体集積装置
US20070120237A1 (en) Semiconductor integrated circuit
JP2822951B2 (ja) 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
JP2858390B2 (ja) 縦型半導体装置の特性測定方法
JP3277914B2 (ja) プロセスパラメータ測定回路を有する集積回路装置
JP3425330B2 (ja) 半導体装置
US6525916B2 (en) Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device
JP2004247523A (ja) 半導体装置
US20020063251A1 (en) Semiconductor device and testing method therefor
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP2589876B2 (ja) 半導体集積回路装置
JPH04188643A (ja) 半導体集積回路
JPH0153513B2 (ja)
JP2630138B2 (ja) 半導体集積回路
JPH11297782A (ja) テスト回路
JP2978883B1 (ja) 半導体装置
JPH0658937B2 (ja) 半導体集積回路
JPH0582652A (ja) 半導体集積回路装置
JP2919312B2 (ja) 半導体装置の検査方法
JP2002100731A (ja) 半導体装置と半導体装置の製造方法
JPH0245957A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees