JP3424646B2 - Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路 - Google Patents
Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路Info
- Publication number
- JP3424646B2 JP3424646B2 JP2000101465A JP2000101465A JP3424646B2 JP 3424646 B2 JP3424646 B2 JP 3424646B2 JP 2000101465 A JP2000101465 A JP 2000101465A JP 2000101465 A JP2000101465 A JP 2000101465A JP 3424646 B2 JP3424646 B2 JP 3424646B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- phase
- diode
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ回路に関
し、特にＰＬＬ回路に用いられる電圧制御発振器（ＶＣ
Ｏ）の発振余裕のチェックが可能なＰＬＬ回路に関す
る。
し、特にＰＬＬ回路に用いられる電圧制御発振器（ＶＣ
Ｏ）の発振余裕のチェックが可能なＰＬＬ回路に関す
る。
【０００２】
【従来の技術】従来この種のＰＬＬ回路は、使用初期の
段階で問題がない場合でも、温度変動や経年変化により
電圧制御発振器の変調特性がずれて、電圧制御発振器が
発振を停止しＰＬＬ回路の出力断となることがある。
段階で問題がない場合でも、温度変動や経年変化により
電圧制御発振器の変調特性がずれて、電圧制御発振器が
発振を停止しＰＬＬ回路の出力断となることがある。
【０００３】例えば、マイナス電源で動作している電圧
制御発振器が、同じマイナスの位相制御電圧で発振しプ
ラスの位相制御電圧が印加されると全く発振しない場
合、温度変動や経年変化で電圧制御発振器の変調特性が
ずれたとき、発振するはずのマイナスの位相制御電圧で
も発振できないという事態が起こり得る。
制御発振器が、同じマイナスの位相制御電圧で発振しプ
ラスの位相制御電圧が印加されると全く発振しない場
合、温度変動や経年変化で電圧制御発振器の変調特性が
ずれたとき、発振するはずのマイナスの位相制御電圧で
も発振できないという事態が起こり得る。
【０００４】この電圧制御発振器の位相制御電圧がプラ
ス電圧側に振れて発振できなくなるときのプラス電位を
電圧制御発振器の発振余裕とする。この発振余裕は電圧
制御発振器によって異なり、電源を投入し通常使用する
位相制御電圧の範囲外の電圧を印加しない限り確認でき
ない。
ス電圧側に振れて発振できなくなるときのプラス電位を
電圧制御発振器の発振余裕とする。この発振余裕は電圧
制御発振器によって異なり、電源を投入し通常使用する
位相制御電圧の範囲外の電圧を印加しない限り確認でき
ない。
【０００５】従来の回路では、この発振余裕をチェック
するために電圧制御発振器の位相制御電圧端子を接続信
号線から切り離し外部から制御電圧を印加する必要があ
った。そのため電圧制御発振器を実装基板から一時的に
外すか、あるいは電圧制御発振器の位相制御電圧入力側
で接続信号線を切断することになり、作業性が悪く生産
性が低下していた。
するために電圧制御発振器の位相制御電圧端子を接続信
号線から切り離し外部から制御電圧を印加する必要があ
った。そのため電圧制御発振器を実装基板から一時的に
外すか、あるいは電圧制御発振器の位相制御電圧入力側
で接続信号線を切断することになり、作業性が悪く生産
性が低下していた。
【０００６】また、電圧制御発振器の位相制御電圧端子
に外部から制御電圧を印加する場合に、誤って過大な電
圧を加え電圧制御発振器を破壊してしまうこともあっ
た。
に外部から制御電圧を印加する場合に、誤って過大な電
圧を加え電圧制御発振器を破壊してしまうこともあっ
た。
【０００７】
【発明が解決しようとする課題】上述した従来のＰＬＬ
回路は、電圧制御発振器の発振余裕をチェックするた
め、電圧制御発振器を実装基板から一時的に外すか電圧
制御発振器の位相制御電圧の入力側で接続信号線を切断
するなどの作業が発生して生産性が低下するという欠点
がある。
回路は、電圧制御発振器の発振余裕をチェックするた
め、電圧制御発振器を実装基板から一時的に外すか電圧
制御発振器の位相制御電圧の入力側で接続信号線を切断
するなどの作業が発生して生産性が低下するという欠点
がある。
【０００８】また、電圧制御発振器の位相制御電圧端子
に外部から制御電圧を印加する場合に、誤って過大な電
圧を加え電圧制御発振器を破壊してしまうという欠点が
ある。
に外部から制御電圧を印加する場合に、誤って過大な電
圧を加え電圧制御発振器を破壊してしまうという欠点が
ある。
【０００９】本発明の目的は、このような従来の欠点を
除去するため、電圧制御発振器の位相制御電圧入力側に
切替器とショットキーバリアダイオードを設け外部制御
信号を印加することにより、電圧制御発振器の発振余裕
のチェックが可能なＰＬＬ回路を提供することにある。
除去するため、電圧制御発振器の位相制御電圧入力側に
切替器とショットキーバリアダイオードを設け外部制御
信号を印加することにより、電圧制御発振器の発振余裕
のチェックが可能なＰＬＬ回路を提供することにある。
【００１０】
【００１１】
【課題を解決するための手段】本発明のＶＣＯ発振余裕
チェック方法は、入力信号と電圧制御発振器（ＶＣＯ）
の出力信号との周波数または位相を比較し、比較した結
果の誤差電圧を前記電圧制御発振器に入力する一巡ルー
プにおいて、前記一巡ループを開き、前記誤差電圧と極
性の異なる特定の電圧を前記電圧制御発振器に入力し前
記電圧制御発振器の発振状態を前記出力信号でチェック
することを特徴としている。
チェック方法は、入力信号と電圧制御発振器（ＶＣＯ）
の出力信号との周波数または位相を比較し、比較した結
果の誤差電圧を前記電圧制御発振器に入力する一巡ルー
プにおいて、前記一巡ループを開き、前記誤差電圧と極
性の異なる特定の電圧を前記電圧制御発振器に入力し前
記電圧制御発振器の発振状態を前記出力信号でチェック
することを特徴としている。
【００１２】また、本発明のＰＬＬ回路は、基準周波数
とする入力信号と出力信号との周波数または位相を比較
する位相比較器と、前記位相比較器出力の誤差電圧を入
力し位相制御電圧を出力するループフィルタと、前記位
相制御電圧により制御されて前記出力信号を出力する電
圧制御発振器（ＶＣＯ）とよりなる位相同期ループ（Ｐ
ＬＬ）回路において、前記ループフィルタと前記電圧制
御発振器との間に接続し前記位相同期ループを開閉する
切替器と、前記位相同期ループを開いたとき、前記切替
器を介して外部制御信号を前記電圧制御発振器に供給す
るバイアス回路とを備え、前記バイアス回路が前記外部
制御信号を入力し前記誤差電圧と極性の異なる電圧側を
制限するダイオードと、前記ダイオードの順方向電流を
制限する抵抗とより構成されることを特徴としている。
とする入力信号と出力信号との周波数または位相を比較
する位相比較器と、前記位相比較器出力の誤差電圧を入
力し位相制御電圧を出力するループフィルタと、前記位
相制御電圧により制御されて前記出力信号を出力する電
圧制御発振器（ＶＣＯ）とよりなる位相同期ループ（Ｐ
ＬＬ）回路において、前記ループフィルタと前記電圧制
御発振器との間に接続し前記位相同期ループを開閉する
切替器と、前記位相同期ループを開いたとき、前記切替
器を介して外部制御信号を前記電圧制御発振器に供給す
るバイアス回路とを備え、前記バイアス回路が前記外部
制御信号を入力し前記誤差電圧と極性の異なる電圧側を
制限するダイオードと、前記ダイオードの順方向電流を
制限する抵抗とより構成されることを特徴としている。
【００１３】
【００１４】また、前記ダイオードは、前記電圧制御発
振器の入力側に接続される変調用ダイオードより順方向
電圧が低いことを特徴としている。
振器の入力側に接続される変調用ダイオードより順方向
電圧が低いことを特徴としている。
【００１５】さらに、前記ダイオードは、ショットキー
バリアダイオードであることを特徴としている。
バリアダイオードであることを特徴としている。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１７】図１は、本発明のＰＬＬ回路の一つの実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【００１８】図１に示す本実施の形態は、基準周波数と
する入力信号と出力信号との周波数または位相を比較す
る位相比較器１と、位相比較器１出力の誤差電圧を入力
し位相制御電圧を出力するループフィルタ２と、位相制
御電圧により制御されて出力信号を出力する電圧制御発
振器（ＶＣＯ）４とよりなる位相同期ループ（ＰＬＬ）
回路において、ループフィルタ２と電圧制御発振器４と
の間に接続し位相同期ループを開閉する切替器３と、位
相同期ループを開いたとき切替器３を介して外部制御信
号を電圧制御発振器４に供給するバイアス回路５と、よ
り構成されている。
する入力信号と出力信号との周波数または位相を比較す
る位相比較器１と、位相比較器１出力の誤差電圧を入力
し位相制御電圧を出力するループフィルタ２と、位相制
御電圧により制御されて出力信号を出力する電圧制御発
振器（ＶＣＯ）４とよりなる位相同期ループ（ＰＬＬ）
回路において、ループフィルタ２と電圧制御発振器４と
の間に接続し位相同期ループを開閉する切替器３と、位
相同期ループを開いたとき切替器３を介して外部制御信
号を電圧制御発振器４に供給するバイアス回路５と、よ
り構成されている。
【００１９】また、バイアス回路５は、外部制御信号を
入力し誤差電圧と極性の異なる電圧側を制限するダイオ
ード１１と、ダイオード１１の順方向電流を制限する抵
抗１２と、より構成されている。
入力し誤差電圧と極性の異なる電圧側を制限するダイオ
ード１１と、ダイオード１１の順方向電流を制限する抵
抗１２と、より構成されている。
【００２０】次に、本実施の形態のＰＬＬ回路の動作を
図１を参照して詳細に説明する。
図１を参照して詳細に説明する。
【００２１】図１において、電圧制御発振器４は、その
電源電圧および位相制御電圧がマイナス電位で動作して
いるものとする。
電源電圧および位相制御電圧がマイナス電位で動作して
いるものとする。
【００２２】図１を参照すると、位相比較器１は、基準
周波数である入力信号と電圧制御発振器４から出力され
る出力信号とを入力し、２つの信号の周波数または位相
を比較して誤差電圧を出力する。
周波数である入力信号と電圧制御発振器４から出力され
る出力信号とを入力し、２つの信号の周波数または位相
を比較して誤差電圧を出力する。
【００２３】ループフィルタ２は、位相比較器１から出
力された誤差電圧を入力し、高周波成分を除去するとと
もに、位相制御電圧を電圧制御発振器４に供給する。
力された誤差電圧を入力し、高周波成分を除去するとと
もに、位相制御電圧を電圧制御発振器４に供給する。
【００２４】切替器３は、通常動作時にはループフィル
タ２と電圧制御発振器４とを接続し、電圧制御発振器４
の発振余裕チェック時にはバイアス回路５と電圧制御発
振器４とを接続する。
タ２と電圧制御発振器４とを接続し、電圧制御発振器４
の発振余裕チェック時にはバイアス回路５と電圧制御発
振器４とを接続する。
【００２５】電圧制御発振器４は、通常動作時にはルー
プフィルタ２から出力された位相制御電圧により、基準
周波数と同一周波数で位相制御された出力信号を出力す
る。また、発振余裕チェック時には外部制御信号によ
り、出力周波数が可変される。
プフィルタ２から出力された位相制御電圧により、基準
周波数と同一周波数で位相制御された出力信号を出力す
る。また、発振余裕チェック時には外部制御信号によ
り、出力周波数が可変される。
【００２６】バイアス回路５は、抵抗１２とダイオード
１１とが直列に接続され、外部制御信号を入力し抵抗１
２とダイオード１１との接続点から出力する。このダイ
オード１１は、電圧制御発振器４の通常動作時の位相制
御電圧に対して逆バイアスとなるように接続される。す
なわち、電圧制御発振器４の電源電圧およびその位相制
御電圧がマイナス電位の場合では、ダイオード１１のア
ノードが外部制御信号側に、ダイオード１１のカソード
がグランド電位に接続される。また、抵抗１２は外部制
御信号が印加されたとき、ダイオード１１に流れる電流
を制限してダイオード１１を保護する。
１１とが直列に接続され、外部制御信号を入力し抵抗１
２とダイオード１１との接続点から出力する。このダイ
オード１１は、電圧制御発振器４の通常動作時の位相制
御電圧に対して逆バイアスとなるように接続される。す
なわち、電圧制御発振器４の電源電圧およびその位相制
御電圧がマイナス電位の場合では、ダイオード１１のア
ノードが外部制御信号側に、ダイオード１１のカソード
がグランド電位に接続される。また、抵抗１２は外部制
御信号が印加されたとき、ダイオード１１に流れる電流
を制限してダイオード１１を保護する。
【００２７】次に、電圧制御発振器４の発振余裕をチェ
ックする場合の動作を説明する。
ックする場合の動作を説明する。
【００２８】図１において、切替器３は位相同期ループ
を開放し、外部制御信号をバイアス回路５内の抵抗１２
およびダイオード１１の一端を経て電圧制御発振器４の
位相制御電圧端子に供給するよう切り替えられる。
を開放し、外部制御信号をバイアス回路５内の抵抗１２
およびダイオード１１の一端を経て電圧制御発振器４の
位相制御電圧端子に供給するよう切り替えられる。
【００２９】電圧制御発振器４は、通常の動作時の極
性、例えばマイナスの位相制御電圧では発振動作をして
も、逆極性すなわちプラスの位相制御電圧では、一般に
使用される電圧制御発振器４の変調用バラクタダイオー
ドに順方向電流が流れて電力損が大きくなるため、発振
動作が停止してしまう。したがって、電圧制御発振器４
の発振余裕をチェックする場合、電圧制御発振器４の変
調用バラクタダイオードに順方向電流が流れることのな
い制御電圧に押さえることが必要である。
性、例えばマイナスの位相制御電圧では発振動作をして
も、逆極性すなわちプラスの位相制御電圧では、一般に
使用される電圧制御発振器４の変調用バラクタダイオー
ドに順方向電流が流れて電力損が大きくなるため、発振
動作が停止してしまう。したがって、電圧制御発振器４
の発振余裕をチェックする場合、電圧制御発振器４の変
調用バラクタダイオードに順方向電流が流れることのな
い制御電圧に押さえることが必要である。
【００３０】ダイオード５は、外部から印加される逆極
性、すなわちプラスの制御電圧を制限するために用いら
れるが、通常のダイオードでは順方向電圧が０．６〜
０．７Ｖ程度あるため、電圧制御発振器４の位相制御電
圧端子に＋０．６〜＋０．７Ｖ程度の電圧が印加される
ことになる。一方、電圧制御発振器４の変調用バラクタ
ダイオードも、順方向電圧が一般には０．６〜０．７Ｖ
程度と同様の電圧であるため、それぞれのダイオードの
ばらつきによっては変調用バラクタダイオードに順方向
電流が流れて発振動作が停止することになる。
性、すなわちプラスの制御電圧を制限するために用いら
れるが、通常のダイオードでは順方向電圧が０．６〜
０．７Ｖ程度あるため、電圧制御発振器４の位相制御電
圧端子に＋０．６〜＋０．７Ｖ程度の電圧が印加される
ことになる。一方、電圧制御発振器４の変調用バラクタ
ダイオードも、順方向電圧が一般には０．６〜０．７Ｖ
程度と同様の電圧であるため、それぞれのダイオードの
ばらつきによっては変調用バラクタダイオードに順方向
電流が流れて発振動作が停止することになる。
【００３１】ここで、このダイオード５を順方向電圧が
約０．３Ｖであるショットキーバリアダイオードに変え
れば、電圧制御発振器４の位相制御電圧端子に印加され
る電圧を約＋０．３Ｖに抑えることができるため、電圧
制御発振器４の変調用バラクタダイオードに順方向電流
が流れず、電圧制御発振器４の変調用バラクタダイオー
ドの影響をなくして電圧制御発振器４の発振余裕をチェ
ックすることが可能となる。この＋０．３Ｖが印加され
たときの電圧制御発振器４の出力信号が正規のレベルで
出力されていれば発振余裕が０．３Ｖ以上あり、何も出
力されていないか、あるいは著しくレベルの低い出力信
号が出力されている場合は発振余裕が０．３Ｖ未満とな
る。
約０．３Ｖであるショットキーバリアダイオードに変え
れば、電圧制御発振器４の位相制御電圧端子に印加され
る電圧を約＋０．３Ｖに抑えることができるため、電圧
制御発振器４の変調用バラクタダイオードに順方向電流
が流れず、電圧制御発振器４の変調用バラクタダイオー
ドの影響をなくして電圧制御発振器４の発振余裕をチェ
ックすることが可能となる。この＋０．３Ｖが印加され
たときの電圧制御発振器４の出力信号が正規のレベルで
出力されていれば発振余裕が０．３Ｖ以上あり、何も出
力されていないか、あるいは著しくレベルの低い出力信
号が出力されている場合は発振余裕が０．３Ｖ未満とな
る。
【００３２】また、＋０．３Ｖを得るために、抵抗ブリ
ーダ回路あるいはトランジスタを用いたエミッタフォロ
アなどの回路もあるが、インピーダンスが低く、回路構
成が簡単な点より、ショットキーバリアダイオードが最
も好ましい。
ーダ回路あるいはトランジスタを用いたエミッタフォロ
アなどの回路もあるが、インピーダンスが低く、回路構
成が簡単な点より、ショットキーバリアダイオードが最
も好ましい。
【００３３】以上の説明において、切替器３は、回路基
板から取り外す必要をなくすための切替器であり、機械
的あるいは電気的のどちらでも良い。
板から取り外す必要をなくすための切替器であり、機械
的あるいは電気的のどちらでも良い。
【００３４】また、ダイオード５は、電圧制御発振器４
の変調用に使用されるダイオードの順方向電圧より低い
電圧であれば、ショットキーバリアダイオードに限らず
使用することができるとともに、ＰＬＬ回路の高周波特
性に影響しないため比較的許容電力の大きいタイプを選
定することにより、電圧制御発振器の変調用ダイオード
あるいは電圧制御発振器を過大な電圧から保護すること
ができる。
の変調用に使用されるダイオードの順方向電圧より低い
電圧であれば、ショットキーバリアダイオードに限らず
使用することができるとともに、ＰＬＬ回路の高周波特
性に影響しないため比較的許容電力の大きいタイプを選
定することにより、電圧制御発振器の変調用ダイオード
あるいは電圧制御発振器を過大な電圧から保護すること
ができる。
【００３５】さらに、従来は温度試験や経年変化により
判明していた電圧制御発振器の発振余裕が、回路基板に
実装された製品検査の段階でも電圧制御発振器の発振余
裕を確認することができる。
判明していた電圧制御発振器の発振余裕が、回路基板に
実装された製品検査の段階でも電圧制御発振器の発振余
裕を確認することができる。
【００３６】
【発明の効果】以上説明したように、本発明のＰＬＬ回
路によれば、位相同期ループを開閉する切替器でループ
を開いたときに、電圧制御発振器へショットキーバリア
ダイオードで制限された逆極性の位相制御電圧を印加
し、電圧制御発振器の出力信号をチェックすることによ
り、回路基板に実装したままで電圧制御発振器の発振余
裕のチェックが可能となる効果がある。
路によれば、位相同期ループを開閉する切替器でループ
を開いたときに、電圧制御発振器へショットキーバリア
ダイオードで制限された逆極性の位相制御電圧を印加
し、電圧制御発振器の出力信号をチェックすることによ
り、回路基板に実装したままで電圧制御発振器の発振余
裕のチェックが可能となる効果がある。
【図１】本発明のＰＬＬ回路の一つの実施の形態を示す
ブロック図である。
ブロック図である。
１ 位相比較器
２ ループフィルタ
３ 切替器
４ 電圧制御発振器
５ バイアス回路
１１ ダイオード
１２ 抵抗
Claims (4)
- 【請求項１】 入力信号と電圧制御発振器（ＶＣＯ）の
出力信号との周波数または位相を比較し、比較した結果
の誤差電圧を前記電圧制御発振器に入力する一巡ループ
において、前記一巡ループを開き、前記誤差電圧と極性
の異なる特定の電圧を前記電圧制御発振器に入力し前記
電圧制御発振器の発振状態を前記出力信号でチェックす
ることを特徴とする電圧制御発振器発振余裕チェック方
法。 - 【請求項２】 基準周波数とする入力信号と出力信号と
の周波数または位相を比較する位相比較器と、前記位相
比較器出力の誤差電圧を入力し位相制御電圧を出力する
ループフィルタと、前記位相制御電圧により制御されて
前記出力信号を出力する電圧制御発振器（ＶＣＯ）とよ
りなる位相同期ループ（ＰＬＬ）回路において、前記ル
ープフィルタと前記電圧制御発振器との間に接続し前記
位相同期ループを開閉する切替器と、前記位相同期ルー
プを開いたとき、前記切替器を介して外部制御信号を前
記電圧制御発振器に供給するバイアス回路とを備え、前
記バイアス回路が前記外部制御信号を入力し前記誤差電
圧と極性の異なる電圧側を制限するダイオードと、前記
ダイオードの順方向電流を制限する抵抗とより構成され
ることを特徴とするＰＬＬ回路。 - 【請求項３】 前記ダイオードは、前記電圧制御発振器
の入力側に接続される変調用ダイオードより順方向電圧
が低いことを特徴とする請求項２記載のＰＬＬ回路。 - 【請求項４】 前記ダイオードは、ショットキーバリア
ダイオードであることを特徴とする請求項２又は３記載
のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101465A JP3424646B2 (ja) | 2000-04-03 | 2000-04-03 | Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101465A JP3424646B2 (ja) | 2000-04-03 | 2000-04-03 | Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285058A JP2001285058A (ja) | 2001-10-12 |
| JP3424646B2 true JP3424646B2 (ja) | 2003-07-07 |
Family
ID=18615510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101465A Expired - Fee Related JP3424646B2 (ja) | 2000-04-03 | 2000-04-03 | Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3424646B2 (ja) |
-
2000
- 2000-04-03 JP JP2000101465A patent/JP3424646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001285058A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420914B1 (en) | Charge pump circuit having switching circuits for reducing leakage currents | |
| US6954092B2 (en) | Charge pump circuit and PLL circuit using same | |
| US6774731B2 (en) | Method and circuit for minimizing glitches in phase-locked loops | |
| US7259633B2 (en) | Frequency synthesizer with loop filter calibration for bandwidth control | |
| US6107889A (en) | Phase locked loop charge pump circuit | |
| JP4512642B2 (ja) | Ｐｌｌ回路 | |
| US6791421B2 (en) | Input-switching voltage-controlled oscillator and PLL-controlled oscillator | |
| US20080157888A1 (en) | Voltage tune probe, an integrated circuit and a phase locked loop having a voltage tune probe, and a method of screening an integrated circuit employing a phase locked loop thereof | |
| US5185584A (en) | Phase locked loop (PLL) circuit having enhanced frequency selection range | |
| JP3424646B2 (ja) | Ｖｃｏ発振余裕チェック方法及びｐｌｌ回路 | |
| KR20000018820A (ko) | 락-인 시간을 줄이기 위한 위상 동기 루프 회로 | |
| EP1025645B1 (en) | Modified third order phase-locked loop | |
| JPS60158724A (ja) | 位相同期回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| KR20020066925A (ko) | 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법 | |
| JP2000269810A (ja) | 複数の位相同期回路を用いた周波数シンセサイザ | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| US10819350B2 (en) | Clock signal generating circuit and method for generating clock signal | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JPH10285023A (ja) | 電圧制御発振回路 | |
| EP0844739A1 (en) | Phase-locked loop circuit, particularly for a transmitter-receiver system | |
| KR100309227B1 (ko) | 듀얼 밴드 무선단말기의 위상동기루프회로 | |
| KR20000069757A (ko) | 지터가 감소되게 하는 집적 오실레이터 | |
| JPH08265146A (ja) | Ｐｌｌ方式発振回路 | |
| JPS6059780B2 (ja) | Ｐｌｌ回路の同期はずれ検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |