JPS6059780B2 - Ｐｌｌ回路の同期はずれ検出回路 - Google Patents
Ｐｌｌ回路の同期はずれ検出回路Info
- Publication number
- JPS6059780B2 JPS6059780B2 JP55025790A JP2579080A JPS6059780B2 JP S6059780 B2 JPS6059780 B2 JP S6059780B2 JP 55025790 A JP55025790 A JP 55025790A JP 2579080 A JP2579080 A JP 2579080A JP S6059780 B2 JPS6059780 B2 JP S6059780B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll circuit
- voltage
- synchronization
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 title claims description 20
- 230000010355 oscillation Effects 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
【発明の詳細な説明】
本発明はＰＬＬ回路の同期はすれを検出し、ＰＬＬ回
路の使用された無線装置から同期はすれ状態の電波が放
射されないようにするための、同期はずれ検出回路に関
する。
路の使用された無線装置から同期はすれ状態の電波が放
射されないようにするための、同期はずれ検出回路に関
する。
ＶＨＦ帯やＵＨＦ帯の無線機には、送信周波数および
受信局部発振周波数の信号源としてＰＬＬ（Ｐｈａｓｅ
−Ｌ（）ｃｋｅｄＬｏｏｐ）回路が広く用いられている
。
受信局部発振周波数の信号源としてＰＬＬ（Ｐｈａｓｅ
−Ｌ（）ｃｋｅｄＬｏｏｐ）回路が広く用いられている
。
ＰＬＬ回路ではフィードバックループにより電圧制御発
振器の発振周波数を制御する。このため回路を構成する
各回路ブロックに故障が生じたり、大幅な動作点の変化
があつたりすると、ＰＬＬ回路が同期はずれの状態とな
る。このときＰＬＬ回路を使用している無線機が送信状
態にあると、同期はすれの電波が無線装置のアンテナか
ら送出されてしまい、妨害電波となることがある。この
ため従来から同期はすれ状態を検出して妨害電波の発生
を防ぐための回路として、同期はすれ検出回路か存在す
る。 第１図は同期はすれ検出回路を備えた従来用いら
れたＰＬＬ回路の一例を示したものである。
振器の発振周波数を制御する。このため回路を構成する
各回路ブロックに故障が生じたり、大幅な動作点の変化
があつたりすると、ＰＬＬ回路が同期はずれの状態とな
る。このときＰＬＬ回路を使用している無線機が送信状
態にあると、同期はすれの電波が無線装置のアンテナか
ら送出されてしまい、妨害電波となることがある。この
ため従来から同期はすれ状態を検出して妨害電波の発生
を防ぐための回路として、同期はすれ検出回路か存在す
る。 第１図は同期はすれ検出回路を備えた従来用いら
れたＰＬＬ回路の一例を示したものである。
このＰＬＬ回路で位相比較器１１、ローパスフィルタ１
２、電圧制御発振器１３それに分周器１４は位相制御ル
ープを構成している。すなわち位相比較器１１は分周器
１４により電圧制御発振器１３の出力信号１／Ｎに分周
した結果得られた信号と、水晶発振器１５から出力され
る所定周波数の基準信号との位相差を検出する。そして
これにより得られた位相誤差電圧をループ安定化のため
に設けられたループフィルタ１２を経て電圧制御発振器
１３に印加し、その発振周波数を制御する。この結果、
位相が同期した状態ては、電圧制御発振器１３から高周
波ゲート回路１６を経て、前記基準となる信号のＮ倍の
周波数をもつ信号が出力される。 一方、移相器１７、
同期はずれ検出用の位相比較器１８、同期はすれ検出制
御回路１９それに前記した高周波ゲート回路１６は同期
はずれ検出回路を構成している。
２、電圧制御発振器１３それに分周器１４は位相制御ル
ープを構成している。すなわち位相比較器１１は分周器
１４により電圧制御発振器１３の出力信号１／Ｎに分周
した結果得られた信号と、水晶発振器１５から出力され
る所定周波数の基準信号との位相差を検出する。そして
これにより得られた位相誤差電圧をループ安定化のため
に設けられたループフィルタ１２を経て電圧制御発振器
１３に印加し、その発振周波数を制御する。この結果、
位相が同期した状態ては、電圧制御発振器１３から高周
波ゲート回路１６を経て、前記基準となる信号のＮ倍の
周波数をもつ信号が出力される。 一方、移相器１７、
同期はずれ検出用の位相比較器１８、同期はすれ検出制
御回路１９それに前記した高周波ゲート回路１６は同期
はずれ検出回路を構成している。
このうち移相器１７は水晶発振器１５から出力される基
準信号の位相を９００移相させる。この結果この信号と
分周器１４の出力する信号との位相差を検出する同期は
すれ検出用の位相比較器１８は、同期状態においてあら
かじめ定められた閾値よりも高い位相誤差電圧を発生す
る一方、同期はすれ状態においてこの閾値よりも低い位
相誤差電圧を発生させる。位相誤差電圧は同期はすれ検
出制御回路１９に供給される。同期はすれ検出制御回路
１９は供給された位相誤差電圧が前記閾値よりも高いと
き、高周波ゲート１６を開く制御信号を同ゲート１６に
供給する。また位相誤差電圧がこの閾値よりも低いとき
、高周波ゲート１６を閉じる制御信号を高周波ゲート１
６に供給する。これによりＰＬＬ回路が同期はすれ状態
にあるとき、電圧制御発振器１３の出力が後段の回路に
伝達されることはなく、アンテナから妨害電波の放出が
防止される。ところがこのような従来のＰＬＬ回路では
、電圧制御発振器を■ＨＦ帯や団正帯の非常に高い周波
数て直接発振させ、また後段の電力増幅回路の増幅段数
を減少させるために電圧制御発振器の発振出力を数１０
０ｒＴ１Ｗという大出力に設定すると、必要十分な減衰
量の得られる高周波ゲート回路を構成することが困難と
なるという問題があつた。
準信号の位相を９００移相させる。この結果この信号と
分周器１４の出力する信号との位相差を検出する同期は
すれ検出用の位相比較器１８は、同期状態においてあら
かじめ定められた閾値よりも高い位相誤差電圧を発生す
る一方、同期はすれ状態においてこの閾値よりも低い位
相誤差電圧を発生させる。位相誤差電圧は同期はすれ検
出制御回路１９に供給される。同期はすれ検出制御回路
１９は供給された位相誤差電圧が前記閾値よりも高いと
き、高周波ゲート１６を開く制御信号を同ゲート１６に
供給する。また位相誤差電圧がこの閾値よりも低いとき
、高周波ゲート１６を閉じる制御信号を高周波ゲート１
６に供給する。これによりＰＬＬ回路が同期はすれ状態
にあるとき、電圧制御発振器１３の出力が後段の回路に
伝達されることはなく、アンテナから妨害電波の放出が
防止される。ところがこのような従来のＰＬＬ回路では
、電圧制御発振器を■ＨＦ帯や団正帯の非常に高い周波
数て直接発振させ、また後段の電力増幅回路の増幅段数
を減少させるために電圧制御発振器の発振出力を数１０
０ｒＴ１Ｗという大出力に設定すると、必要十分な減衰
量の得られる高周波ゲート回路を構成することが困難と
なるという問題があつた。
すなわちこのよう場合アンテナから妨害電波が放出され
る危険性があつた。本発明はこのような事情に鑑みてな
されたもので、同期はずれ状態において、ＰＬＬ回路に
この同期はすれ状態の高周波信号が送出されることを完
全に防止することのてきる、同期はすれ検出回路を提供
することを目的とする。
る危険性があつた。本発明はこのような事情に鑑みてな
されたもので、同期はずれ状態において、ＰＬＬ回路に
この同期はすれ状態の高周波信号が送出されることを完
全に防止することのてきる、同期はすれ検出回路を提供
することを目的とする。
本発明ては同期はすれ状態が検出されている期間中、電
圧制御発振器の動作を停止させることとしてこの目的を
達成する。以下実施例につき本発明を詳細に説明する。
圧制御発振器の動作を停止させることとしてこの目的を
達成する。以下実施例につき本発明を詳細に説明する。
第１図と同一部分には同一の符号を付した第２図は、同
期はすれ検出回路を備えたＰＬＬ回路を示したものてあ
る。ＰＬＬ回路に電源が投入されると、図示しない電源
ラインを通じて電圧制御発振．一器１３以外の各回路ブ
ロックに電源が供給される。電圧制御発振器１３へは、
同期はすれ検出制御回路２１から電源が供給される。第
３図は同期はずれ検出制御回路２１の具体的な回路構成
を示したものである。
期はすれ検出回路を備えたＰＬＬ回路を示したものてあ
る。ＰＬＬ回路に電源が投入されると、図示しない電源
ラインを通じて電圧制御発振．一器１３以外の各回路ブ
ロックに電源が供給される。電圧制御発振器１３へは、
同期はすれ検出制御回路２１から電源が供給される。第
３図は同期はずれ検出制御回路２１の具体的な回路構成
を示したものである。
この同期はずれ・検出制御回路は、抵抗Ｒ１およびコン
デンサＣ１から成る第１のＣＲ回路３１、抵抗Ｒ２およ
びコンデンサＣ２から成る第２のＣＲ回路３２、ダイオ
ードＣＤｌ、２個のＰＮＰトランジスタＴＲｌ、ＴＲ２
およびバイアス抵拍只。により構成されている。電源端
子３３には、ＰＬＬ回路に電源が投入されると同時に電
源電圧■Ｃｃが印加される。また位相誤差電圧入力端子
３４には、位相比較器１８から供給される位相誤差電圧
が印加される。電圧制御発振器１３に供給される電源は
トランジスタＴＲ２のコレクタに接続された出力端子３
５から取り出される。さてＰＬＬ回路に電源が投入され
ると、第２のノＣＲ回路３２内のコンデンサＣ２が所定
の電位に上昇するまでの所定時間、トランジスタＴＲｌ
が導通する。
デンサＣ１から成る第１のＣＲ回路３１、抵抗Ｒ２およ
びコンデンサＣ２から成る第２のＣＲ回路３２、ダイオ
ードＣＤｌ、２個のＰＮＰトランジスタＴＲｌ、ＴＲ２
およびバイアス抵拍只。により構成されている。電源端
子３３には、ＰＬＬ回路に電源が投入されると同時に電
源電圧■Ｃｃが印加される。また位相誤差電圧入力端子
３４には、位相比較器１８から供給される位相誤差電圧
が印加される。電圧制御発振器１３に供給される電源は
トランジスタＴＲ２のコレクタに接続された出力端子３
５から取り出される。さてＰＬＬ回路に電源が投入され
ると、第２のノＣＲ回路３２内のコンデンサＣ２が所定
の電位に上昇するまでの所定時間、トランジスタＴＲｌ
が導通する。
抵抗Ｒ２およびコンデンサＣ２の時定数により定まるこ
の所定時間は、水晶発振回路１５の立ち上り時間に若干
の余裕をみて定められてい・る。水晶発振器１５内の水
晶振動子はそのＱ（ＱｕａｌｉｔｙｆａｃｔＯｒ）が非
常に大きいため、電源が供給されてから定常状態に達す
るまで数ＭＳｅｃを必要とする。本実施例ではこのため
前記所定時間を約５ｍＳｅｃに設定している。トランジ
スタＴＲｌが導通している間、トランジスタＴＲ２のベ
ースはそのエミッタとほぼ同電位にまで上昇している。
の所定時間は、水晶発振回路１５の立ち上り時間に若干
の余裕をみて定められてい・る。水晶発振器１５内の水
晶振動子はそのＱ（ＱｕａｌｉｔｙｆａｃｔＯｒ）が非
常に大きいため、電源が供給されてから定常状態に達す
るまで数ＭＳｅｃを必要とする。本実施例ではこのため
前記所定時間を約５ｍＳｅｃに設定している。トランジ
スタＴＲｌが導通している間、トランジスタＴＲ２のベ
ースはそのエミッタとほぼ同電位にまで上昇している。
このため前記所定時間の間トランジスタＴＲ２は遮断状
態に保たれる。この所定時間が経過すると、トランジス
タＴＲｌが遮断され、これによりトランジスタＴＲ２が
導通する。そして電圧制御発振器１３に電源が供給され
る。横軸に受信状態から送信状態に切り替えたブレスト
ークの経過時間を表わし、縦軸に出力端子３５の出力電
圧を表わした第４図のうち同図イは、正常なＰＬＬ回路
における前記出力電圧の時間的推移を表わしている。電
圧制御発振器１３に電源が供給されると、この発振器１
３が作動を開始する。
態に保たれる。この所定時間が経過すると、トランジス
タＴＲｌが遮断され、これによりトランジスタＴＲ２が
導通する。そして電圧制御発振器１３に電源が供給され
る。横軸に受信状態から送信状態に切り替えたブレスト
ークの経過時間を表わし、縦軸に出力端子３５の出力電
圧を表わした第４図のうち同図イは、正常なＰＬＬ回路
における前記出力電圧の時間的推移を表わしている。電
圧制御発振器１３に電源が供給されると、この発振器１
３が作動を開始する。
電圧制御発振器１３の発振出力は図示しない電力増幅回
路に伝達される他、分周回路１４により１／Ｎに分周さ
れて位相比較器１１に加えられる。位相比較器１１では
すてに定常状態に達した水晶発振器１５から供給される
基準信号の位相と分周回路１４から供給される信号の位
相を比較する。そしてその結果得られた位相誤差電圧は
ローパスフィルタ１２を経て電圧制御発振器１３に印加
され、電圧制御発振器１３の発振周波数が制御される。
ところてこの送信用の電圧制御発振器１３は、その周波
数決定要因となる素子のＱが比較的小さい。
路に伝達される他、分周回路１４により１／Ｎに分周さ
れて位相比較器１１に加えられる。位相比較器１１では
すてに定常状態に達した水晶発振器１５から供給される
基準信号の位相と分周回路１４から供給される信号の位
相を比較する。そしてその結果得られた位相誤差電圧は
ローパスフィルタ１２を経て電圧制御発振器１３に印加
され、電圧制御発振器１３の発振周波数が制御される。
ところてこの送信用の電圧制御発振器１３は、その周波
数決定要因となる素子のＱが比較的小さい。
従つてＰＬＬ回路はその開ループ利得とループの帯域（
自然周波数）を十分大きく設定していれば、電圧制御発
振器１３に電源が供給されてから数十μＳｅｃ以内に同
期状態となる。位相比較器１８は移相器１７により９０
れ移相された基準信号と分周器１４から出力される信号
との位相差を検出している。
自然周波数）を十分大きく設定していれば、電圧制御発
振器１３に電源が供給されてから数十μＳｅｃ以内に同
期状態となる。位相比較器１８は移相器１７により９０
れ移相された基準信号と分周器１４から出力される信号
との位相差を検出している。
従つて電圧制御発振器１３か同期状態に到達するまでの
間、位相比較器１８は位相誤差電圧入力端子３４に同期
はずれ状態を示す比較的低い位相誤差電圧を印加する。
この電圧によりトランジスタＴＲｌが再度導通してしま
うと、電圧制御発振器１３が再び非動作状態となつてし
まう。第１のＣＲ回路３１はこれを防止するため、ＰＬ
Ｌ回路が同期状態となるまでの間、トランジスタＴＲｌ
を遮断状態に保つ。ＰＬＬ回路が同期状態となると位相
比較器１８から位相誤差電圧入力端子３４に印加される
電圧はほぼ電源電圧Ｖｃｃと等しくなる。従つてこれ以
後トランジスタＴＲｌの遮断状態が保持され、ＰＬＬ回
路は電圧制御発振器１３の発振出力を、継続して後段の
電力増幅部へ供給する。なおＰＬＬ回路の同期状態にお
ける位相比較器１８の出力電圧がトランジスタＴＲｌ導
通時のベース電圧と異なる場合には、トランジスタＴＲ
ｌのベースと抵抗Ｒ１との間に介在させるダイオードの
数を増加させる等により、電圧を適正に設定することが
必要である。以上は、ＰＬＬ回路が故障していない場合
における動作説明である。
間、位相比較器１８は位相誤差電圧入力端子３４に同期
はずれ状態を示す比較的低い位相誤差電圧を印加する。
この電圧によりトランジスタＴＲｌが再度導通してしま
うと、電圧制御発振器１３が再び非動作状態となつてし
まう。第１のＣＲ回路３１はこれを防止するため、ＰＬ
Ｌ回路が同期状態となるまでの間、トランジスタＴＲｌ
を遮断状態に保つ。ＰＬＬ回路が同期状態となると位相
比較器１８から位相誤差電圧入力端子３４に印加される
電圧はほぼ電源電圧Ｖｃｃと等しくなる。従つてこれ以
後トランジスタＴＲｌの遮断状態が保持され、ＰＬＬ回
路は電圧制御発振器１３の発振出力を、継続して後段の
電力増幅部へ供給する。なおＰＬＬ回路の同期状態にお
ける位相比較器１８の出力電圧がトランジスタＴＲｌ導
通時のベース電圧と異なる場合には、トランジスタＴＲ
ｌのベースと抵抗Ｒ１との間に介在させるダイオードの
数を増加させる等により、電圧を適正に設定することが
必要である。以上は、ＰＬＬ回路が故障していない場合
における動作説明である。
次にＰ比回路を構成する回路ブロックのいずれかに故障
が生じていたり動作点の大幅な変動が生じた結果、ＰＬ
Ｌ回路が同期状態を保持することができない場合および
同期をとることができない場合について説明する。第４
図口に示すようにこの場合にも送信状態が開始してから
所定時間経過後、出力端子３５に電源電圧Ｖｃｃと同一
の出力電圧が現われる。
が生じていたり動作点の大幅な変動が生じた結果、ＰＬ
Ｌ回路が同期状態を保持することができない場合および
同期をとることができない場合について説明する。第４
図口に示すようにこの場合にも送信状態が開始してから
所定時間経過後、出力端子３５に電源電圧Ｖｃｃと同一
の出力電圧が現われる。
これにより電圧制御発振器１３は動作を開始する。この
結果位相比較器１８は比較的低い位相誤差電圧を位相誤
差電圧入力端子３４に印加し続ける。これにより第１お
よび第２のＣＲ回路３１，３２により定まる時定数によ
り決定される時間の経過後、トランジスタＴＲｌが導通
する。これと共にトランジスタＴＲ２は遮断され、電圧
制御発振器１３への電源供給が断たれる。電圧制御発振
器１３の動作が停止すると、ＰＬＬ回路は確実に同期は
ずれの状態となり、位相誤差電圧入力端子３４に印加さ
れる電圧は低い値を維持し続ける。すなわちＰＬＬ回路
の故障部分を修理するか、ＰＬＬ回路を一度リセットさ
せない限り電圧制御発振器１３に電源が供給されること
はない。従つて電圧制御発振器１３に一度電源の供給が
断たれた段階以後、同期のはずれた電波がアンテナから
送出されることは完全に防止される。このように本発明
によれば電圧制御発振器の発振を制御することとしたの
で、大出力てＶＨＦ帯・や団正帯の信号を直接発振する
電圧制御発振器の採用が容易となり、無線送信機の構成
の簡素化やコストダウンにその効果が大きい。
結果位相比較器１８は比較的低い位相誤差電圧を位相誤
差電圧入力端子３４に印加し続ける。これにより第１お
よび第２のＣＲ回路３１，３２により定まる時定数によ
り決定される時間の経過後、トランジスタＴＲｌが導通
する。これと共にトランジスタＴＲ２は遮断され、電圧
制御発振器１３への電源供給が断たれる。電圧制御発振
器１３の動作が停止すると、ＰＬＬ回路は確実に同期は
ずれの状態となり、位相誤差電圧入力端子３４に印加さ
れる電圧は低い値を維持し続ける。すなわちＰＬＬ回路
の故障部分を修理するか、ＰＬＬ回路を一度リセットさ
せない限り電圧制御発振器１３に電源が供給されること
はない。従つて電圧制御発振器１３に一度電源の供給が
断たれた段階以後、同期のはずれた電波がアンテナから
送出されることは完全に防止される。このように本発明
によれば電圧制御発振器の発振を制御することとしたの
で、大出力てＶＨＦ帯・や団正帯の信号を直接発振する
電圧制御発振器の採用が容易となり、無線送信機の構成
の簡素化やコストダウンにその効果が大きい。
なお本実施例ては電圧制御発振器の制御を電源供給のオ
ン・オフにより行つたが、これ以外の方・法で行うこと
も可能であることはいうまでもない。
ン・オフにより行つたが、これ以外の方・法で行うこと
も可能であることはいうまでもない。
第１図は従来のＰＬＬ回路のブロック図、第２図〜第４
図は本発明の一実施例を説明するためのも）のでこのう
ち第２図はＰＬＬ回路のブロック図、第３図は同期はず
れ検出制御回路の具体的な回路図、第４図は正常状態お
よび異常状態における同期はすれ検出制御回路の出力電
圧の時間的変化を示す波形図である。 ″１３・・・電圧制御発振器、１７・・・移相器、１８
・・・位相比較器、１９・・・同期はすれ検出制御回路
。
図は本発明の一実施例を説明するためのも）のでこのう
ち第２図はＰＬＬ回路のブロック図、第３図は同期はず
れ検出制御回路の具体的な回路図、第４図は正常状態お
よび異常状態における同期はすれ検出制御回路の出力電
圧の時間的変化を示す波形図である。 ″１３・・・電圧制御発振器、１７・・・移相器、１８
・・・位相比較器、１９・・・同期はすれ検出制御回路
。
Claims (1)
- 【特許請求の範囲】 １ 無線送信機の送信周波数の信号源として使用される
ＰＬＬ回路において、このＰＬＬ回路の同期はずれ状態
を検出する手段と、この手段により同期はずれ状態が検
出されている間ＰＬＬ回路を構成する電圧制御発振器の
発振動作を停止させる同期はずれ検出制御回路とを具備
することを特徴とするＰＬＬ回路の同期はずれ検出回路
。 ２ ＰＬＬ回路へ基準信号を供給する水晶発振器の出力
が電源供給以後安定するまでの間、電圧制御発振器の起
動を停止させる遅延回路を設けたことを特徴とする特許
請求の範囲第１項記載のＰＬＬ回路の同期はずれ検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55025790A JPS6059780B2 (ja) | 1980-02-29 | 1980-02-29 | Ｐｌｌ回路の同期はずれ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55025790A JPS6059780B2 (ja) | 1980-02-29 | 1980-02-29 | Ｐｌｌ回路の同期はずれ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56122241A JPS56122241A (en) | 1981-09-25 |
| JPS6059780B2 true JPS6059780B2 (ja) | 1985-12-26 |
Family
ID=12175620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55025790A Expired JPS6059780B2 (ja) | 1980-02-29 | 1980-02-29 | Ｐｌｌ回路の同期はずれ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059780B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58156240A (ja) * | 1982-03-11 | 1983-09-17 | Fujitsu Ltd | 干渉波送出防止方式 |
| JPS6118224A (ja) * | 1984-07-04 | 1986-01-27 | Nec Corp | 無線装置 |
| JPH02183642A (ja) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | ディジタル伝送端局装置 |
-
1980
- 1980-02-29 JP JP55025790A patent/JPS6059780B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56122241A (en) | 1981-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| JPS6110329A (ja) | 無線機のバッテリセ−ビング装置 | |
| US6133802A (en) | Synchronous carrier recovery circuit and injection locked oscillator | |
| US5731737A (en) | Method and apparatus for reducing clock switching noise in continuous time filters | |
| KR960000523B1 (ko) | 수신기 | |
| EP0574379B1 (en) | Coupled regenerative oscillator circuit | |
| US4932073A (en) | Transmitter having PLL circuit | |
| JPS6059780B2 (ja) | Ｐｌｌ回路の同期はずれ検出回路 | |
| US20020132595A1 (en) | FM transmitter | |
| US4206420A (en) | Phase locked loop with automatic sweep | |
| US6995604B2 (en) | Current source circuit for generating a low-noise current and method of operating the current source circuit | |
| JP2007515904A (ja) | 低減ノイズ帯域スイッチング回路用の方法及び装置 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPS627729B2 (ja) | ||
| JPS5930349B2 (ja) | 同期はずれ検出回路 | |
| JPH07101816B2 (ja) | 超高周波ダイオード発振器の位相同期回路 | |
| JPS602682Y2 (ja) | 制御電圧検出装置 | |
| JPH0732366B2 (ja) | 無線送信機 | |
| KR900004804Y1 (ko) | 전류미터 효과를 이용한 자동 주파수 제어회로 | |
| JP3004056B2 (ja) | 送受信機 | |
| JPH11177418A (ja) | アナログ形位相同期回路 | |
| JPS5935534B2 (ja) | Ｐｌｌ回路 | |
| Routama et al. | A transmitter and receiver interface circuit including an equalizer and PFLL for 150 Mbit/s cable communication | |
| JPH0314825Y2 (ja) | ||
| JPS5980015A (ja) | チユ−ナの同調周波数設定動作指令発生装置 |