JPH10285023A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH10285023A JPH10285023A JP9089422A JP8942297A JPH10285023A JP H10285023 A JPH10285023 A JP H10285023A JP 9089422 A JP9089422 A JP 9089422A JP 8942297 A JP8942297 A JP 8942297A JP H10285023 A JPH10285023 A JP H10285023A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- voltage
- correction
- bias voltage
- control bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 電源電圧を高めずに、且つ、位相同期回路の
Ｃ／Ｎ比を悪化させることなく、自動的に自走発振周波
数の補正を行うことができる電圧制御発振回路を提供す
る。 【解決手段】 ＰＬＬＩＣ１が低域通過フィルタ３を介
して出力する制御バイアス電圧Ｖｃを、コンパレータ４
ａ，４ｂによって上限値ＶＨ及び下限値ＶＬと比較す
る。インダクタ９の精度誤差に応じてＶＣＯ２の自走発
振周波数ｆｓが変化すると、信号保持回路１２ａ，１２
ｂはコンパレータ４ａ，４ｂの出力信号に応じて、制御
バイアス電圧Ｖｃが上限値ＶＨ以上となった場合はイン
ダクタ９に補正用インダクタ７を並列に接続し、制御バ
イアス電圧Ｖｃが下限値ＶＬ以下となった場合はインダ
クタ９に補正用インダクタ１０を直列に接続する。
Ｃ／Ｎ比を悪化させることなく、自動的に自走発振周波
数の補正を行うことができる電圧制御発振回路を提供す
る。 【解決手段】 ＰＬＬＩＣ１が低域通過フィルタ３を介
して出力する制御バイアス電圧Ｖｃを、コンパレータ４
ａ，４ｂによって上限値ＶＨ及び下限値ＶＬと比較す
る。インダクタ９の精度誤差に応じてＶＣＯ２の自走発
振周波数ｆｓが変化すると、信号保持回路１２ａ，１２
ｂはコンパレータ４ａ，４ｂの出力信号に応じて、制御
バイアス電圧Ｖｃが上限値ＶＨ以上となった場合はイン
ダクタ９に補正用インダクタ７を並列に接続し、制御バ
イアス電圧Ｖｃが下限値ＶＬ以下となった場合はインダ
クタ９に補正用インダクタ１０を直列に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、位相同期回路に使
用される電圧制御発振回路に関する。
用される電圧制御発振回路に関する。
【０００２】
【発明が解決しようとする課題】位相同期回路（以下、
ＰＬＬと称す）に使用される電圧制御発振回路（以下、
ＶＣＯと称す）においては、ＶＣＯを構成する素子の定
数にばらつきがあるため、出力信号の自走発振周波数を
補正する必要がある。従来、その補正は、調整用の素子
を用意して定数の合わせ込みを行ったり、レーザトリミ
ングにより素子値そのものを調整するなど非常に手間を
要するものであった。
ＰＬＬと称す）に使用される電圧制御発振回路（以下、
ＶＣＯと称す）においては、ＶＣＯを構成する素子の定
数にばらつきがあるため、出力信号の自走発振周波数を
補正する必要がある。従来、その補正は、調整用の素子
を用意して定数の合わせ込みを行ったり、レーザトリミ
ングにより素子値そのものを調整するなど非常に手間を
要するものであった。
【０００３】また、そのような手間を要さず自動的に補
正を行い得る例が、特開平７−１２２９９６号公報に開
示されている。これは、ＶＣＯの制御電圧と予め定めら
れた基準電圧との誤差電圧をバリキャップに印加するこ
とによりその容量を変化させて、ＶＣＯ内のＬＣ発振回
路の自走発振周波数を自動的に補正するものである。
正を行い得る例が、特開平７−１２２９９６号公報に開
示されている。これは、ＶＣＯの制御電圧と予め定めら
れた基準電圧との誤差電圧をバリキャップに印加するこ
とによりその容量を変化させて、ＶＣＯ内のＬＣ発振回
路の自走発振周波数を自動的に補正するものである。
【０００４】上記の特開平７−１２２９９６号公報に開
示されているものでは、ＰＬＬが動作するロックレンジ
に素子の定数のばらつきを加えたものを、バリキャップ
の容量変化で吸収するようになっている。従って、これ
らを含めて自走発振周波数の十分な調整を行うには、バ
リキャップに印加する電圧の範囲を拡げる必要がある。
しかしながら、そのためには電源電圧を高める必要があ
り、低消費電力化の要請によって動作電圧を低下させる
場合が多い現状においては、採用し難い。
示されているものでは、ＰＬＬが動作するロックレンジ
に素子の定数のばらつきを加えたものを、バリキャップ
の容量変化で吸収するようになっている。従って、これ
らを含めて自走発振周波数の十分な調整を行うには、バ
リキャップに印加する電圧の範囲を拡げる必要がある。
しかしながら、そのためには電源電圧を高める必要があ
り、低消費電力化の要請によって動作電圧を低下させる
場合が多い現状においては、採用し難い。
【０００５】逆に、電源電圧を高めずに、容量変化率の
高い、即ち電圧感度が高いバリキャップを使用すること
も考えられるが、その場合、ノイズに対する感度も同様
に高くなることから、ＰＬＬのＣ／Ｎ比（信号と雑音と
のレベル比）が悪化してしまうという新たな問題が出て
くる。
高い、即ち電圧感度が高いバリキャップを使用すること
も考えられるが、その場合、ノイズに対する感度も同様
に高くなることから、ＰＬＬのＣ／Ｎ比（信号と雑音と
のレベル比）が悪化してしまうという新たな問題が出て
くる。
【０００６】本発明は上記事情に鑑みてなされたもので
あり、その目的は、電源電圧を高めずに、且つ、位相同
期回路のＣ／Ｎ比を悪化させることなく、自動的に自走
発振周波数の補正を行うことができる電圧制御発振回路
を提供することにある。
あり、その目的は、電源電圧を高めずに、且つ、位相同
期回路のＣ／Ｎ比を悪化させることなく、自動的に自走
発振周波数の補正を行うことができる電圧制御発振回路
を提供することにある。
【０００７】
【課題を解決するための手段】本発明による電圧制御発
振回路によれば、比較手段は、入力信号の周波数と位相
同期回路の出力信号の発振周波数との差に応じて位相同
期回路内で出力される制御バイアス電圧を基準電圧と比
較し、接続切替え手段は、比較手段の比較結果に応じ
て、前記出力信号の発振周波数を決定するパラメータの
インダクタに対して補正用インダクタの接続切替えを行
う（請求項１）。具体的には、比較手段は、制御バイア
ス電圧を基準電圧たる上限値及び下限値と比較して、接
続切替え手段は、制御バイアス電圧が上限値以上となっ
た場合はインダクタに補正用インダクタを並列に接続
し、制御バイアス電圧が下限値以下となった場合はイン
ダクタに補正用インダクタを直列に接続する（請求項
２）。
振回路によれば、比較手段は、入力信号の周波数と位相
同期回路の出力信号の発振周波数との差に応じて位相同
期回路内で出力される制御バイアス電圧を基準電圧と比
較し、接続切替え手段は、比較手段の比較結果に応じ
て、前記出力信号の発振周波数を決定するパラメータの
インダクタに対して補正用インダクタの接続切替えを行
う（請求項１）。具体的には、比較手段は、制御バイア
ス電圧を基準電圧たる上限値及び下限値と比較して、接
続切替え手段は、制御バイアス電圧が上限値以上となっ
た場合はインダクタに補正用インダクタを並列に接続
し、制御バイアス電圧が下限値以下となった場合はイン
ダクタに補正用インダクタを直列に接続する（請求項
２）。
【０００８】斯様に構成して、例えば、補正用インダク
タのインダクタンスを前記インダクタの精度誤差分に応
じた値に設定すれば、そのインダクタの精度誤差が最大
となる場合であっても補正用インダクタを接続して精度
誤差を補正することができ、位相同期回路の出力信号の
自走発振周波数を適正な値に補正することが可能であ
る。
タのインダクタンスを前記インダクタの精度誤差分に応
じた値に設定すれば、そのインダクタの精度誤差が最大
となる場合であっても補正用インダクタを接続して精度
誤差を補正することができ、位相同期回路の出力信号の
自走発振周波数を適正な値に補正することが可能であ
る。
【０００９】従って、インダクタ及び発振回路を構成す
るその他の回路素子に特に精度の高いものを使用せずと
も、十分な範囲で自動的に補正を行うことができる。ま
た、前記回路素子にバリキャップを用いた場合でも、そ
のバリキャップの容量変化のみで十分な補正範囲を確保
するために電源電圧を高める必要がなく、しかも、位相
同期回路のＣ／Ｎ比を悪化させることもなくなる。
るその他の回路素子に特に精度の高いものを使用せずと
も、十分な範囲で自動的に補正を行うことができる。ま
た、前記回路素子にバリキャップを用いた場合でも、そ
のバリキャップの容量変化のみで十分な補正範囲を確保
するために電源電圧を高める必要がなく、しかも、位相
同期回路のＣ／Ｎ比を悪化させることもなくなる。
【００１０】請求項３記載の電圧制御発振回路によれ
ば、インダクタ及び補正用インダクタをストリップ線路
で構成するので、発振周波数が比較的高く設定される場
合には、インダクタ及び補正用インダクタを形成するの
に大きな面積を要することがなく、回路全体を小形に構
成することができる。
ば、インダクタ及び補正用インダクタをストリップ線路
で構成するので、発振周波数が比較的高く設定される場
合には、インダクタ及び補正用インダクタを形成するの
に大きな面積を要することがなく、回路全体を小形に構
成することができる。
【００１１】
【発明の実施の形態】以下、本発明を無線機の局部発振
器に適用した場合の一実施例について図面を参照して説
明する。図１は、ＰＬＬ（位相同期回路）の電気的構成
を示す図である。この図１において、ＰＬＬＩＣ１は、
外部より与えられる入力信号（受信信号）の周波数ｆ
ｒ，及び電圧制御発振回路たるＶＣＯ２の出力信号の周
波数ｆｏを夫々適当に分周、例えば、夫々Ｍ，Ｎ（Ｍ，
Ｎは任意の自然数）分周した後に位相比較器で比較し、
その比較結果に応じたチャージポンプ出力を、低域通過
フィルタ（ＬＰＦ）３に与えるようになっている。
器に適用した場合の一実施例について図面を参照して説
明する。図１は、ＰＬＬ（位相同期回路）の電気的構成
を示す図である。この図１において、ＰＬＬＩＣ１は、
外部より与えられる入力信号（受信信号）の周波数ｆ
ｒ，及び電圧制御発振回路たるＶＣＯ２の出力信号の周
波数ｆｏを夫々適当に分周、例えば、夫々Ｍ，Ｎ（Ｍ，
Ｎは任意の自然数）分周した後に位相比較器で比較し、
その比較結果に応じたチャージポンプ出力を、低域通過
フィルタ（ＬＰＦ）３に与えるようになっている。
【００１２】低域通過フィルタ３は、前記チャージポン
プ出力の高周波成分を除去した直流レベルの電圧信号Ｖ
ｃを、制御バイアス電圧としてＶＣＯ２及びコンパレー
タ（比較手段）４ａ，４ｂの非反転入力端子に出力する
ようになっている。
プ出力の高周波成分を除去した直流レベルの電圧信号Ｖ
ｃを、制御バイアス電圧としてＶＣＯ２及びコンパレー
タ（比較手段）４ａ，４ｂの非反転入力端子に出力する
ようになっている。
【００１３】ＶＣＯ２は、母線５とアースとの間に、バ
リキャップ６，補正用インダクタ（インダクタンスＬ
１）７と常開形のスイッチ（接続切替え手段）８との直
列回路，インダクタ（インダクタンスＬ０）９と補正用
インダクタ（インダクタンスＬ２）１０との直列回路が
夫々接続された構成となっている。また、補正用インダ
クタ１０には、常閉形のスイッチ（接続切替え手段）１
１が並列に接続されている。これらのバリキャップ６と
インダクタ７，９，１０とによってＬＣ発振回路が構成
されている。
リキャップ６，補正用インダクタ（インダクタンスＬ
１）７と常開形のスイッチ（接続切替え手段）８との直
列回路，インダクタ（インダクタンスＬ０）９と補正用
インダクタ（インダクタンスＬ２）１０との直列回路が
夫々接続された構成となっている。また、補正用インダ
クタ１０には、常閉形のスイッチ（接続切替え手段）１
１が並列に接続されている。これらのバリキャップ６と
インダクタ７，９，１０とによってＬＣ発振回路が構成
されている。
【００１４】ここで、一例として、インダクタ９のイン
ダクタンスＬ０は２７ｎＨ，ＶＣＯ２の自走発振周波数
ｆｓは１３０ＭＨｚ程度を想定している。また、インダ
クタ９の精度（許容差）は標準品程度の１０％とする。
そして、補正用インダクタ７及び１０のインダクタンス
Ｌ１及びＬ２は、インダクタ９の精度１０％に応じて後
述するように設定される。
ダクタンスＬ０は２７ｎＨ，ＶＣＯ２の自走発振周波数
ｆｓは１３０ＭＨｚ程度を想定している。また、インダ
クタ９の精度（許容差）は標準品程度の１０％とする。
そして、補正用インダクタ７及び１０のインダクタンス
Ｌ１及びＬ２は、インダクタ９の精度１０％に応じて後
述するように設定される。
【００１５】コンパレータ４ａ，４ｂの反転入力端子に
は、制御バイアス電圧Ｖｃの上限値ＶＨ，下限値ＶＬが
夫々与えられるようになっている。この上限値ＶＨ，下
限値ＶＬは、ＰＬＬＩＣ１，ＶＣＯ２，低域通過フィル
タ３などにより構成される位相同期回路たるＰＬＬ１３
のフィードバックループにおいて、制御バイアス電圧Ｖ
ｃが変動する値の上限，下限に夫々設定されるものであ
り、即ち、ＰＬＬ１３が有しているロックレンジ（周波
数）の上限，下限に対応するようになっている。尚、Ｐ
ＬＬ１３は、電源電圧３Ｖで動作するものとする。
は、制御バイアス電圧Ｖｃの上限値ＶＨ，下限値ＶＬが
夫々与えられるようになっている。この上限値ＶＨ，下
限値ＶＬは、ＰＬＬＩＣ１，ＶＣＯ２，低域通過フィル
タ３などにより構成される位相同期回路たるＰＬＬ１３
のフィードバックループにおいて、制御バイアス電圧Ｖ
ｃが変動する値の上限，下限に夫々設定されるものであ
り、即ち、ＰＬＬ１３が有しているロックレンジ（周波
数）の上限，下限に対応するようになっている。尚、Ｐ
ＬＬ１３は、電源電圧３Ｖで動作するものとする。
【００１６】コンパレータ４ａ，４ｂの出力端子は、例
えばフリップフロップなどで構成される信号保持回路
（接続切替え手段）１２ａ，１２ｂを介してＶＣＯ２内
部にあるスイッチ８，１１の制御端子に夫々接続されて
いる。コンパレータ４ａ，４ｂの出力信号に応じて、ス
イッチ８，１１の開閉が制御されるようになっている。
えばフリップフロップなどで構成される信号保持回路
（接続切替え手段）１２ａ，１２ｂを介してＶＣＯ２内
部にあるスイッチ８，１１の制御端子に夫々接続されて
いる。コンパレータ４ａ，４ｂの出力信号に応じて、ス
イッチ８，１１の開閉が制御されるようになっている。
【００１７】次に、本実施例の作用について説明する。
初期状態としては、スイッチ８は開，スイッチ１１は閉
の状態にある。ＰＬＬ１３としての動作は、周知のよう
に、入力信号の周波数ｆｒがロックレンジ内にある場合
には、その周波数ｆｒとＶＣＯ２の出力信号の周波数ｆ
ｏ（初期状態では自走発振周波数ｆｓ）との周波数差に
応じた制御バイアス電圧ＶｃがＶＣＯ２に与えられ、Ｖ
ＣＯ２は、その制御バイアス電圧Ｖｃに応じて出力信号
の周波数ｆｏを変化させる。
初期状態としては、スイッチ８は開，スイッチ１１は閉
の状態にある。ＰＬＬ１３としての動作は、周知のよう
に、入力信号の周波数ｆｒがロックレンジ内にある場合
には、その周波数ｆｒとＶＣＯ２の出力信号の周波数ｆ
ｏ（初期状態では自走発振周波数ｆｓ）との周波数差に
応じた制御バイアス電圧ＶｃがＶＣＯ２に与えられ、Ｖ
ＣＯ２は、その制御バイアス電圧Ｖｃに応じて出力信号
の周波数ｆｏを変化させる。
【００１８】そして、フィードバックループの作用によ
り、ＶＣＯ２の出力信号の周波数ｆｏは、最終的にはｆ
ｏ＝（Ｎ／Ｍ）・ｆｒとなって、入力信号の周波数ｆｒ
を（Ｎ／Ｍ）分周した周波数に追従するようになる。こ
のようなＶＣＯ２の出力信号が、入力信号（受信信号）
の周波数変換などに使用される。
り、ＶＣＯ２の出力信号の周波数ｆｏは、最終的にはｆ
ｏ＝（Ｎ／Ｍ）・ｆｒとなって、入力信号の周波数ｆｒ
を（Ｎ／Ｍ）分周した周波数に追従するようになる。こ
のようなＶＣＯ２の出力信号が、入力信号（受信信号）
の周波数変換などに使用される。
【００１９】ＰＬＬ１３に電源が投入されると、ＶＣＯ
２は、バリキャップ６とインダクタ９（インダクタンス
Ｌ０）との並列共振によって自走発振周波数ｆｓで発振
する。この場合、ＶＣＯ２を構成する回路素子の定数に
誤差があると、自走発振周波数ｆｓが当初設定した値か
らずれを生じるが、主な原因はインダクタ９のインダク
タンスの誤差によるものである。
２は、バリキャップ６とインダクタ９（インダクタンス
Ｌ０）との並列共振によって自走発振周波数ｆｓで発振
する。この場合、ＶＣＯ２を構成する回路素子の定数に
誤差があると、自走発振周波数ｆｓが当初設定した値か
らずれを生じるが、主な原因はインダクタ９のインダク
タンスの誤差によるものである。
【００２０】インダクタ９のインダクタンスの誤差によ
る自走発振周波数ｆｓの変動がある程度小さければ、制
御バイアス電圧Ｖｃが変化してバリキャップ６の容量が
変化することにより、その変動を吸収することができ
る。しかし、この場合でも、ＰＬＬ１３のロックレンジ
は設計値から若干のずれを生じてしまう。
る自走発振周波数ｆｓの変動がある程度小さければ、制
御バイアス電圧Ｖｃが変化してバリキャップ６の容量が
変化することにより、その変動を吸収することができ
る。しかし、この場合でも、ＰＬＬ１３のロックレンジ
は設計値から若干のずれを生じてしまう。
【００２１】そして、インダクタ９のインダクタンスの
精度誤差分が例えばフルに１０％相当存在する場合に
は、バリキャップ６の容量変化分のみでは、変動を吸収
することができなくなる。特に、電源電圧が３Ｖ程度に
設定されている場合には、バリキャップ６の容量変化範
囲が限定されてしまうことになる。
精度誤差分が例えばフルに１０％相当存在する場合に
は、バリキャップ６の容量変化分のみでは、変動を吸収
することができなくなる。特に、電源電圧が３Ｖ程度に
設定されている場合には、バリキャップ６の容量変化範
囲が限定されてしまうことになる。
【００２２】この時、例えばインダクタ９のインダクタ
ンスが設計値より高く、自走発振周波数ｆｓが大きく低
下して制御バイアス電圧Ｖｃが上限値ＶＨ以上になった
場合は、コンパレータ４ａの出力信号がハイレベルとな
る。そして、信号保持回路１２ａは、その出力信号の例
えば立上がりエッジを検出してスイッチ８にハイレベル
の制御信号を出力する。
ンスが設計値より高く、自走発振周波数ｆｓが大きく低
下して制御バイアス電圧Ｖｃが上限値ＶＨ以上になった
場合は、コンパレータ４ａの出力信号がハイレベルとな
る。そして、信号保持回路１２ａは、その出力信号の例
えば立上がりエッジを検出してスイッチ８にハイレベル
の制御信号を出力する。
【００２３】すると、スイッチ８は閉状態となってイン
ダクタ９に補正用インダクタ７が並列に接続されること
により、ＬＣ発振回路の共振インダクタンスはＬ０から
Ｌ０・Ｌ１／（Ｌ０＋Ｌ１）に低下する。共振インダク
タンスが低下した分だけ自走発振周波数ｆｓは上昇する
ので、制御バイアス電圧Ｖｃが適正なロックレンジに対
応する値となるように補正される。
ダクタ９に補正用インダクタ７が並列に接続されること
により、ＬＣ発振回路の共振インダクタンスはＬ０から
Ｌ０・Ｌ１／（Ｌ０＋Ｌ１）に低下する。共振インダク
タンスが低下した分だけ自走発振周波数ｆｓは上昇する
ので、制御バイアス電圧Ｖｃが適正なロックレンジに対
応する値となるように補正される。
【００２４】また、インダクタ９のインダクタンスが設
計値より低く、自走発振周波数ｆｓが設定値より大きく
上昇して電圧信号Ｖｃが下限値ＶＬ以下になった場合
は、コンパレータ４ｂの出力信号がハイレベルとなる。
そして、信号保持回路１２ｂは、同様に出力信号の立上
がりエッジを検出してスイッチ１１にハイレベルの制御
信号を出力する。
計値より低く、自走発振周波数ｆｓが設定値より大きく
上昇して電圧信号Ｖｃが下限値ＶＬ以下になった場合
は、コンパレータ４ｂの出力信号がハイレベルとなる。
そして、信号保持回路１２ｂは、同様に出力信号の立上
がりエッジを検出してスイッチ１１にハイレベルの制御
信号を出力する。
【００２５】すると、スイッチ１１は開状態となってイ
ンダクタ９に補正用インダクタ１０が直列に接続される
ことにより、ＬＣ発振回路の共振インダクタンスはＬ０
から（Ｌ０＋Ｌ２）に増加する。そして、共振インダク
タンスが増加した分だけ自走発振周波数ｆｓは低下し
て、制御バイアス電圧Ｖｃが補正される。
ンダクタ９に補正用インダクタ１０が直列に接続される
ことにより、ＬＣ発振回路の共振インダクタンスはＬ０
から（Ｌ０＋Ｌ２）に増加する。そして、共振インダク
タンスが増加した分だけ自走発振周波数ｆｓは低下し
て、制御バイアス電圧Ｖｃが補正される。
【００２６】以上から、補正用インダクタ７，１０のイ
ンダクタンスＬ１，Ｌ２は以下のように設定する。Ｌ０
＝２７ｎＨ，精度１０％であれば、 （１．１×Ｌ０）×Ｌ１／（（１．１×Ｌ０）＋Ｌ１）＝Ｌ０ １．１×Ｌ１＝１．１×Ｌ０＋Ｌ１ Ｌ１＝ １１×Ｌ０＝ １１×２７＝２９７（ｎＨ） …（１） Ｌ２＝０．１×Ｌ０＝０．１×２７＝２．７（ｎＨ） …（２） この様にインダクタンスＬ１，Ｌ２を設定することによ
って、インダクタ９の精度誤差が最大となる場合であっ
ても，補正用インダクタ７，１０を接続してその精度誤
差を補正することができる。
ンダクタンスＬ１，Ｌ２は以下のように設定する。Ｌ０
＝２７ｎＨ，精度１０％であれば、 （１．１×Ｌ０）×Ｌ１／（（１．１×Ｌ０）＋Ｌ１）＝Ｌ０ １．１×Ｌ１＝１．１×Ｌ０＋Ｌ１ Ｌ１＝ １１×Ｌ０＝ １１×２７＝２９７（ｎＨ） …（１） Ｌ２＝０．１×Ｌ０＝０．１×２７＝２．７（ｎＨ） …（２） この様にインダクタンスＬ１，Ｌ２を設定することによ
って、インダクタ９の精度誤差が最大となる場合であっ
ても，補正用インダクタ７，１０を接続してその精度誤
差を補正することができる。
【００２７】以上のように本実施例によれば、コンパレ
ータ４ａ，４ｂは、制御バイアス電圧Ｖｃを上限値
ＶＨ，下限値ＶＬと比較し、信号保持回路１２ａ，１２
ｂはコンパレータ４ａ，４ｂの出力信号に応じて、制御
バイアス電圧Ｖｃが上限値ＶＨ以上となった場合はイン
ダクタ９に補正用インダクタ７を並列に接続し、制御バ
イアス電圧Ｖｃが下限値ＶＬ以下となった場合はインダ
クタ９に補正用インダクタ１０を直列に接続するように
した。
ータ４ａ，４ｂは、制御バイアス電圧Ｖｃを上限値
ＶＨ，下限値ＶＬと比較し、信号保持回路１２ａ，１２
ｂはコンパレータ４ａ，４ｂの出力信号に応じて、制御
バイアス電圧Ｖｃが上限値ＶＨ以上となった場合はイン
ダクタ９に補正用インダクタ７を並列に接続し、制御バ
イアス電圧Ｖｃが下限値ＶＬ以下となった場合はインダ
クタ９に補正用インダクタ１０を直列に接続するように
した。
【００２８】従って、インダクタ９の精度誤差に応じて
ＰＬＬ１３の出力信号の自走発振周波数ｆｓが変化して
も、補正用インダクタ７を並列または直列に接続するこ
とによって、その精度誤差分を補正して、自走発振周波
数ｆｓが適正な範囲となるように補正することができ
る。よって、インダクタ９及びＶＣＯ２を構成するその
他の回路素子に特に精度の高いものを使用せずとも、十
分な範囲で自動的に補正を行うことができる。また、従
来のバリキャップ６のみで補正を行うものとは異なり、
十分な補正範囲を確保するために電源電圧を高める必要
がなく、ＰＬＬ１３のＣ／Ｎ比を悪化させることもな
い。
ＰＬＬ１３の出力信号の自走発振周波数ｆｓが変化して
も、補正用インダクタ７を並列または直列に接続するこ
とによって、その精度誤差分を補正して、自走発振周波
数ｆｓが適正な範囲となるように補正することができ
る。よって、インダクタ９及びＶＣＯ２を構成するその
他の回路素子に特に精度の高いものを使用せずとも、十
分な範囲で自動的に補正を行うことができる。また、従
来のバリキャップ６のみで補正を行うものとは異なり、
十分な補正範囲を確保するために電源電圧を高める必要
がなく、ＰＬＬ１３のＣ／Ｎ比を悪化させることもな
い。
【００２９】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。接続切替え手段の構成は図示したも
のに限らず、例えば、インダクタに補正用インダクタと
スイッチとの並列回路を複数直列に接続して、それらの
スイッチの開閉によって共振インダクタンスを増減させ
ても良い。自走発振周波数の設定が比較的高い（例え
ば、５００ＭＨｚ以上）場合には、インダクタ及び補正
用インダクタをストリップ線路などで構成しても良い。
斯様に構成すれば、インダクタ及び補正用インダクタを
形成するのに大きな面積を要することがなく、回路全体
を小形に構成することができる。自走発振周波数ｆｓや
その他の回路定数などは一例であり、適宜変更して実施
して良い。補正用インダクタのインダクタンス値は、必
ずしもインダクタの精度誤差相当分でなくても良い。無
線機の局部発振器に限ることなく、ＰＬＬを使用する回
路であれば適用が可能である。
にのみ限定されるものではなく、次のような変形または
拡張が可能である。接続切替え手段の構成は図示したも
のに限らず、例えば、インダクタに補正用インダクタと
スイッチとの並列回路を複数直列に接続して、それらの
スイッチの開閉によって共振インダクタンスを増減させ
ても良い。自走発振周波数の設定が比較的高い（例え
ば、５００ＭＨｚ以上）場合には、インダクタ及び補正
用インダクタをストリップ線路などで構成しても良い。
斯様に構成すれば、インダクタ及び補正用インダクタを
形成するのに大きな面積を要することがなく、回路全体
を小形に構成することができる。自走発振周波数ｆｓや
その他の回路定数などは一例であり、適宜変更して実施
して良い。補正用インダクタのインダクタンス値は、必
ずしもインダクタの精度誤差相当分でなくても良い。無
線機の局部発振器に限ることなく、ＰＬＬを使用する回
路であれば適用が可能である。
【図１】本発明の一実施例を示す電気的構成図
２はＶＣＯ（電圧制御発振回路）、４ａ，４ｂはコンパ
レータ（比較手段）、７は補正用インダクタ、８はスイ
ッチ（接続切替え手段）、９はインダクタ、１０は補正
用インダクタ、１１はスイッチ（接続切替え手段）、１
２ａ，１２ｂは信号保持回路（接続切替え手段）、１３
はＰＬＬ（位相同期回路）を示す。
レータ（比較手段）、７は補正用インダクタ、８はスイ
ッチ（接続切替え手段）、９はインダクタ、１０は補正
用インダクタ、１１はスイッチ（接続切替え手段）、１
２ａ，１２ｂは信号保持回路（接続切替え手段）、１３
はＰＬＬ（位相同期回路）を示す。
Claims (3)
- 【請求項１】 位相同期回路に使用される電圧制御発振
回路において、 出力信号の発振周波数を決定するパラメータであるイン
ダクタと、 前記位相同期回路内において入力信号の周波数と前記出
力信号の発振周波数との差に応じて出力される制御バイ
アス電圧を基準電圧と比較する比較手段と、 この比較手段の比較結果に応じて、前記インダクタに対
して補正用インダクタの接続切替えを行う接続切替え手
段とを備えたことを特徴とする電圧制御発振回路。 - 【請求項２】 前記比較手段は、前記制御バイアス電圧
を、その制御バイアス電圧の上限及び下限に対応して設
定される前記基準電圧の上限値及び下限値と比較し、 前記接続切替え手段は、前記制御バイアス電圧が前記上
限値以上となった場合は、前記インダクタに補正用イン
ダクタを並列に接続し、前記制御バイアス電圧が前記下
限値以下となった場合は、前記インダクタに補正用イン
ダクタを直列に接続することを特徴とする請求項１記載
の電圧制御発振回路。 - 【請求項３】 前記インダクタ及び前記補正用インダク
タは、ストリップ線路で構成されていることを特徴とす
る請求項１または２記載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08942297A JP3250484B2 (ja) | 1997-04-08 | 1997-04-08 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08942297A JP3250484B2 (ja) | 1997-04-08 | 1997-04-08 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285023A true JPH10285023A (ja) | 1998-10-23 |
| JP3250484B2 JP3250484B2 (ja) | 2002-01-28 |
Family
ID=13970231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08942297A Expired - Fee Related JP3250484B2 (ja) | 1997-04-08 | 1997-04-08 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250484B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784754B1 (en) * | 2002-06-24 | 2004-08-31 | Skyworks,Solutions, Inc. | VCO resonance tuning |
| JP2005303483A (ja) * | 2004-04-08 | 2005-10-27 | Mitsubishi Electric Corp | 周波数自動補正ｐｌｌ回路 |
| US7173433B2 (en) | 2004-05-18 | 2007-02-06 | Mitsubishi Denki Kabushiki Kaisha | Circuit property measurement method |
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
-
1997
- 1997-04-08 JP JP08942297A patent/JP3250484B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784754B1 (en) * | 2002-06-24 | 2004-08-31 | Skyworks,Solutions, Inc. | VCO resonance tuning |
| JP2005303483A (ja) * | 2004-04-08 | 2005-10-27 | Mitsubishi Electric Corp | 周波数自動補正ｐｌｌ回路 |
| US7519140B2 (en) | 2004-04-08 | 2009-04-14 | Mitsubishi Denki Kabushiki Kaisha | Automatic frequency correction PLL circuit |
| JP4651298B2 (ja) * | 2004-04-08 | 2011-03-16 | 三菱電機株式会社 | 周波数自動補正ｐｌｌ回路 |
| US7173433B2 (en) | 2004-05-18 | 2007-02-06 | Mitsubishi Denki Kabushiki Kaisha | Circuit property measurement method |
| US9641113B2 (en) | 2014-02-28 | 2017-05-02 | General Electric Company | System and method for controlling a power generation system based on PLL errors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3250484B2 (ja) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936223B2 (en) | Low spur phase-locked loop architecture | |
| US6496075B2 (en) | Automatic tuning of VCO | |
| US8149065B1 (en) | Low KVCO phase-locked loop with large frequency drift handling capability | |
| US6133797A (en) | Self calibrating VCO correction circuit and method of operation | |
| EP1514351B1 (en) | Lc oscillator with wide tuning range and low phase noise | |
| FI113112B (fi) | Menetelmä oskillaattorin säätämiseksi | |
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| JP5112699B2 (ja) | 電圧制御デジタルアナログ発振器およびこれを用いた周波数シンセサイザ | |
| US7808288B2 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
| US8432204B1 (en) | Current-controlled oscillator (CCO) based PLL | |
| US20050105661A1 (en) | Phase-locked loop structures with enhanced signal stability | |
| US6538499B1 (en) | Low jitter transmitter architecture with post PLL filter | |
| US5854575A (en) | Dual-loop phase-locked loop | |
| US7782151B2 (en) | VCO digital range selection | |
| JP3250484B2 (ja) | 電圧制御発振回路 | |
| US8686799B2 (en) | Low noise wide range voltage-controlled oscillator with transistor feedback | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| Chen et al. | A 2 GHz VCO with process and temperature compensation | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| US7477113B1 (en) | Voltage-controlled capacitance linearization circuit | |
| US7394329B2 (en) | Analog varactor | |
| US20080284526A1 (en) | Tuning circuit and method | |
| JP4336014B2 (ja) | Ｐｌｌ発振回路 | |
| Shin et al. | A 21.4% tuning range 13 GHz quadrature voltage-controlled oscillator utilizing manipulatable inherent bimodal oscillation phenomenon in standard 90-nm CMOS process | |
| JP4507070B2 (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |