JPH08265146A - Pll方式発振回路 - Google Patents

Pll方式発振回路

Info

Publication number
JPH08265146A
JPH08265146A JP7060391A JP6039195A JPH08265146A JP H08265146 A JPH08265146 A JP H08265146A JP 7060391 A JP7060391 A JP 7060391A JP 6039195 A JP6039195 A JP 6039195A JP H08265146 A JPH08265146 A JP H08265146A
Authority
JP
Japan
Prior art keywords
voltage
output
phase comparator
ambient temperature
sensitivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7060391A
Other languages
English (en)
Other versions
JP3399687B2 (ja
Inventor
Yutaka Oda
豊 小田
Yoshiaki Kumagai
佳晶 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06039195A priority Critical patent/JP3399687B2/ja
Publication of JPH08265146A publication Critical patent/JPH08265146A/ja
Application granted granted Critical
Publication of JP3399687B2 publication Critical patent/JP3399687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 環境条件の厳しい屋外に設置されるPLL方
式発振回路に関し、周囲温度の変化に伴い、VCOの変
調感度が変動しても、固有周波数およびダンピング定数
の変動を防止して、位相雑音が増加したり、引き込み時
間が長くなったり、安定性が低下したりするという悪影
響が発生しないようにすることを目的とする。 【構成】 電圧出力手段1が、周囲温度を検出し、周囲
温度に応じた電圧値を発生して温度補償手段3へ送る。
温度補償手段3は、送られた電圧値に基づき電圧制御発
振器2の変調感度の変動を補償する。具体的には、温度
補償手段3は、位相比較器4の感度値と電圧制御発振器
2の変調感度値との積が周囲温度の値に拘らず常時一定
になるように、位相比較器4の出力に対して電圧値調整
を行う。これによって、固有周波数ωn およびダンピン
グ定数ζの変動が防止される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、PLL方式発振回路に
関し、特に、環境条件の厳しい屋外に設置され、周囲温
度が変化した場合でも引き込み時間、位相雑音特性、周
波数安定性等に悪影響が出ないようにしたPLL方式発
振回路に関する。
【0002】例えば、衛星通信用の地球局では、アンテ
ナ付近に設置される屋外装置と屋内装置とに分けること
が行われている。屋外装置は、−10°Cから40°C
の温度範囲において正常に作動することが求められてい
る。屋外装置は、高出力RF増幅器や周波数変換器によ
り構成され、周波数変換器には、PLL回路で構成され
た局部発振器が含まれている。PLL回路の電圧制御発
振器(Voltage Controlled Oscillator,以下「VCO」
と呼ぶ)は、周囲温度が変化すると、その変調感度が変
動することがあり、その結果、発振器の引き込み時間、
位相雑音特性、周波数安定性等に悪影響を与えるという
恐れがある。
【0003】
【従来の技術】従来のPLL方式発振回路を図9を参照
して説明する。図9(A)は従来のPLL方式発振回路
の構成を示すブロック図である。図中、VCO101の
発振信号を、分周比1/Nの分周器102により周波数
分周して位相比較器103に戻す。位相比較器103に
は、水晶発振器から成る基準周波数信号発生器104か
ら基準周波数信号が入力されており、位相比較器103
は、分周器102からの出力信号と基準周波数信号とを
位相比較し、その差分をループフィルタ105へ出力す
る。ループフィルタ105はその差分を直流電圧に変換
してVCO101へ送る。VCO101は、送られた直
流電圧に応じた周波数の信号の発振を行う。
【0004】図9(B)は、図9(A)の従来のPLL
方式発振回路を模式化したものである。G(s) はループ
フィルタ105およびVCO101による開ループ利得
であり、H(s) は分周器102による帰還率である。こ
のフィードバックループの閉ループ利得Gf(s)は次式
(1)のように表せる。
【0005】
【数1】
【0006】位相比較器103の感度をKp (単位V/
rad)、ループフィルタ105の伝達関数をF(S)
VCO101の変調感度をKv (単位rad/V)とす
ると、開ループ利得G(s) および帰還率H(s) は次のよ
うに表される。
【0007】
【数2】
【0008】
【数3】
【0009】ループフィルタ105として図9(C)に
示すような完全積分2次型フィルタを使用すると、伝達
関数F(S) は次のようになる。
【0010】
【数4】
【0011】従って、式(2)〜式(4)を式(1)に
代入すると、次のようになる。
【0012】
【数5】
【0013】ここで、
【0014】
【数6】
【0015】
【数7】
【0016】と置くと、式(5)は次のように表され
る。
【0017】
【数8】
【0018】ωn は固有周波数と呼ばれ、引き込み時間
に関連するファクタであり、また、ζはダンピング定数
と呼ばれ、発振周波数の安定性に関連するファクタであ
る。引き込み時間は、発振器が所定の発振周波数を出力
するまでに要する時間である。
【0019】ところで、PLL回路に発生する位相雑音
には、図10(A)に示すような周波数特性のループ帯
域内雑音と図10(B)に示すような周波数特性のVC
O雑音とがある。そして、PLL回路から出力される位
相雑音は、図10(C)に示すように、オフセット周波
数fc よりも小さい周波数帯域ではループ帯域内雑音が
出力され、オフセット周波数fc よりも大きい周波数帯
域ではVCO雑音が出力される。このオフセット周波数
c は次のように表される。
【0020】
【数9】
【0021】但し、bを次のように置く。
【0022】
【数10】
【0023】発振周波数の安定性は、ボード線図により
知ることができる。これは、ループ利得G(s) (s)
0dBのときに位相状態が−π以内であり、位相状態が
−πのときにループ利得G(s) (s) が0dB以下であ
ることが要求される。
【0024】PLL回路において、ダンピング定数ζを
0.6〜0.7にし、オフセット周波数fc をループ帯
域内雑音とVCO雑音との交点に設定することが、安定
性、引き込み時間、位相雑音特性等のバランスから見て
最も良い。
【0025】
【発明が解決しようとする課題】ところで、VCO10
1は、周囲温度が変化した場合に、その変調感度Kv
図11に示すように変動することがある。すなわち、周
囲温度が上昇するにつれて変調感度Kv が上昇するタイ
プL1と下降するタイプL2とがある。
【0026】変調感度Kv が変動した場合に、上記式
(6),(7)から分かるように、固有周波数ωn およ
びダンピング定数ζも変動してしまう。例えば、変調感
度Kvが上昇した場合には、固有周波数ωn およびダン
ピング定数ζが共に上昇するので、引き込み時間が短く
なり、また安定性が増す。しかし、オフセット周波数f
c が大きくなることから、位相雑音特性が図12(A)
に示すように、破線L3から実線L4に変わってしま
い、位相雑音が増加する。
【0027】反対に、変調感度Kv が低下した場合に
は、固有周波数ωn およびダンピング定数ζが共に低下
するため、引き込み時間が長くなり、また安定性が低下
する。それに加えて、位相雑音特性に図12(B)に示
すように、オーバシュート(実線L5)が生じて位相雑
音が増加する。さらに変調感度Kv が低下した場合に
は、PLL回路が収束せずに発振を起こしてしまう。通
常は、ダンピング定数ζを大きめに設定してこうした現
象を防止している。
【0028】以上のように、周囲温度の変化に伴い、V
CO101の変調感度Kv が変動した場合、固有周波数
ωn およびダンピング定数ζも変動し、その結果、位相
雑音が増加したり、また、引き込み時間が長くなった
り、安定性が低下したりすることが発生する。
【0029】本発明はこのような点に鑑みてなされたも
のであり、周囲温度の変化に伴い、VCOの変調感度K
v が変動しても、固有周波数ωn およびダンピング定数
ζが変動することを防止して、位相雑音が増加したり、
引き込み時間が長くなったり、安定性が低下したりする
という悪影響が発生しないようにしたPLL方式発振回
路を提供することを目的とする。
【0030】
【課題を解決するための手段】本発明では上記目的を達
成するために、図1に示すように、周囲温度に応じて変
化する電圧値を出力する電圧出力手段1と、電圧出力手
段1の出力する電圧値に基づき、周囲温度変化に起因す
る電圧制御発振器2の変調感度の変動を温度補償する温
度補償手段3と、を有することを特徴とするPLL方式
発振回路を提供する。
【0031】また、温度補償手段3は、位相比較器4の
感度値と電圧制御発振器2の変調感度値との積が周囲温
度の値に拘らず常時一定になるように、位相比較器4の
出力に対して電圧値調整を行う。
【0032】さらに、温度補償手段3は、ループフィル
タ5と電圧制御発振器2との間に接続され、ループフィ
ルタ5からの出力電圧値に対して電圧値調整を行う。
【0033】
【作用】以上のような構成において、通常のPLL発振
器は、基準周波数信号発振器6、位相比較器4、ループ
フィルタ5、電圧制御発振器2、分周器7から構成され
る。そうしたPLL発振器に対して、電圧出力手段1と
温度補償手段3とを付加する。
【0034】電圧出力手段1は、周囲温度を検出し、周
囲温度に応じた電圧値を発生して温度補償手段3へ送
る。温度補償手段3は、送られた電圧値に基づき電圧制
御発振器2の変調感度の変動を補償する。
【0035】具体的には、温度補償手段3は、位相比較
器4の感度値と電圧制御発振器2の変調感度値との積が
周囲温度の値に拘らず常時一定になるように、位相比較
器4の出力に対して電圧値調整を行う。
【0036】例えば、温度補償手段3は、ループフィル
タ5と電圧制御発振器2との間に接続され、ループフィ
ルタ5からの出力電圧値に対して電圧値調整を行う。か
くして、電圧制御発振器2の変調感度の変動に対して温
度補償が行われ、これによって、固有周波数ωn および
ダンピング定数ζの変動が防止される。したがって、位
相雑音が増加したり、引き込み時間が長くなったり、安
定性が低下したりするという悪影響の発生が防止され
る。
【0037】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。まず、本発明の原理を図1に示す構成を参照して
説明する。
【0038】位相比較器4は、基準周波数信号発振器6
からの基準周波数信号と分周器7からの信号との位相差
を検出してループフィルタ5へ出力し、ループフィルタ
5がこの位相差を直流電圧値に変換するが、その位相差
と直流電圧値との関係は、例えば図2のようになる。す
なわち、図2のグラフの横軸は位相差、縦軸は電圧値を
表し、ループフィルタ5の出力電圧のうちの最大値であ
るHレベルが5V、最小値であるLレベルが1Vである
とすると、位相比較器4の感度Kp は次のように算出さ
れる。
【0039】
【数11】 Kp =(5−1)/2×(1/2π)=0.318V/rad・・(11) この位相比較器4の感度Kp は、周囲温度が変化しても
変動することがない値である。
【0040】一方、電圧制御発振器2の変調感度K
v は、例えば、入力電圧1Vに対して10MHzの発振
周波数の出力変化をするとすると、
【0041】
【数12】 Kv =2π×10×106 =6.28×107 rad/V ・・(12) となる。この電圧制御発振器2の変調感度Kv は、前述
のように周囲温度の変化に伴って変動する値である。
【0042】ところで、電圧制御発振器2の変調感度K
v が周囲温度で変動した場合でも、固有周波数ωn およ
びダンピング定数ζが変動しなければ、位相雑音が増加
したり、引き込み時間が長くなったり、安定性が低下し
たりするという悪影響の発生が防止される筈である。そ
こで、電圧制御発振器2の変調感度Kv が周囲温度で変
動した場合でも、固有周波数ωn およびダンピング定数
ζの変動を抑える方法を考えると、上記式(6),
(7)から、電圧制御発振器2の変調感度Kv と位相比
較器4の感度Kp との積Kv p を一定値に保てばよい
ことが分かる。すなわち、位相比較器4の感度Kp を、
電圧制御発振器2の変調感度Kv の変動に合わせて、見
かけ上、変化させれば、積Kv p が一定値に保持で
き、その結果、電圧制御発振器2の変調感度Kv が周囲
温度で変動した場合でも、固有周波数ω n およびダンピ
ング定数ζは一定値に保持される。
【0043】位相比較器4の感度Kp を見かけ上、変化
させるには、図3(A)に示すように、位相比較器4の
出力のHレベルを固定してLレベルを変化させて傾き
(感度Kp に相当する)を変えるか、図3(B)に示す
ように、Lレベルを固定してHレベルを変化させて傾き
を変えるか、図3(C)に示すように、H,L両レベル
を変化させて傾きを変えるかの3つの方法がある。
【0044】つぎに、本発明のPLL方式発振回路の実
施例の詳細な説明を行う。図4は第1の実施例の構成を
示す回路図である。第1の実施例は、図3(A)に示す
ような、Hレベルを固定してLレベルを変化させて傾き
を変える方法を採用したものである。第1の実施例の構
成は、図1に示す構成と基本的には同じであるので、同
じ部分には同じ符号を付して説明を省略する。
【0045】第1の実施例では、電圧出力手段1が、直
列接続された抵抗R1 と、サーミスタ11と、抵抗R2
とから構成され、これらの直列回路に15Vの電源電圧
が印加される。温度補償手段3は主に、オペアンプから
なる電圧制御器12と振幅制限用電圧増幅器13とから
構成される。電圧制御器12は非反転増幅器であり、2
倍の利得を有するものである。振幅制限用電圧増幅器1
3は反転増幅器である。当然、ループフィルタ5により
積分された位相比較器4の出力は反転しているとする。
ここでは、位相比較器4の出力のLレベルを5V、Hレ
ベルを15Vとする。したがって、位相比較器4の感度
p は、0.955V/radとなる。また、電圧制御
発振器(以下「VCO」と呼ぶ)2の変調感度KV は、
−10°Cの時に3.14×107 rad/V(=5M
Hz/V)であり、60°Cの時に6.28×107
ad/V(=10MHz/V)であるとする。
【0046】図5は、振幅制限用電圧増幅器13だけを
図4から取り出して図示したものである。この振幅制限
用電圧増幅器13の入力電圧をVin、出力電圧を
out 、オフセット電圧をVoff とすると、出力電圧V
out は次のようになる。
【0047】
【数13】
【0048】ここでR4 =R5 とすると、
【0049】
【数14】
【0050】となる。したがって、振幅制限用電圧増幅
器13は、オフセット電圧Voff を周囲温度に応じて変
えることにより、入力電圧Vinを出力電圧Vout に変換
することができる。
【0051】ところで、振幅制限用電圧増幅器13は、
前述のように、VCO2の変調感度Kv と位相比較器4
の感度Kp との積Kv p を一定値に保持する必要があ
る。位相比較器4の感度Kp は、0.955V/rad
であり、−10°Cの時のVCO2の変調感度Kv
3.14×107 rad/Vであるので、積Kv p
3.0×107 となる。つぎに、60°Cの時のVCO
2の変調感度Kv が6.28×107 rad/Vに変化
しても、積Kv p がこの3.0×107 を維持するた
めには、位相比較器4の感度Kp が見かけ上、0.47
8V/rad(=3.0×107 /6.28×107
になる必要がある。
【0052】60°Cの時に位相比較器4の感度Kp
0.478V/radと等価になるようにするには、位
相比較器4のLレベルを上昇させればよい。その上昇さ
れたLレベルの電圧値をxL とすると、次の式が成り立
つ。
【0053】
【数15】 0.478=(15−xL )/2×(1/2π) ・・・(15) この式を解いてxL =9Vが得られる。
【0054】以上のことから、振幅制限用電圧増幅器1
3はその出力電圧Vout を、位相比較器4のLレベルの
入力に対して、−10°Cの時には5Vに、60°Cの
時には9Vになるようにすればよい。そのためには、オ
フセット電圧Voff を、上記式(14)に基づき算出し
た値に設定すればよい。すなわち、−10°Cの時に
は、入力電圧Vinを15V、出力電圧Vout を5Vとす
ると、上記式(14)からVoff =10Vが得られ、6
0°Cの時には、入力電圧Vinを15V、出力電圧V
out を9Vとすると、上記式(14)からVoff =12
Vが得られる。
【0055】したがって、振幅制限用電圧増幅器13の
反転(−)端子に、−10°Cの時には10Vを、60
°Cの時には12Vを印加できればよいことになる。電
圧制御器12は利得2倍の非反転増幅器であるので、電
圧制御器12に入力する電圧は、−10°Cの時には5
V、60°Cの時には6Vであればよい。そのために、
サーミスタ11等からなるバイアス回路において、サー
ミスタ11の特性を、−10°Cの時に10KΩであ
り、温度変化を−71.4Ω/°Cとし、抵抗R1 ,R
2 の各抵抗値を10KΩとすれば、−10°Cの時に5
Vを電圧制御器12に出力し、60°Cの時には6Vを
電圧制御器12に出力することが実現する。
【0056】かくして、周囲温度の変化に伴い、VCO
2の変調感度Kv が変動しても、この変調感度Kv と位
相比較器4の感度Kp との積Kv p が一定値に保持さ
れ、その結果、固有周波数ωn およびダンピング定数ζ
は変動せず、位相雑音が増加したり、引き込み時間が長
くなったり、安定性が低下したりするという悪影響の発
生が防止される。
【0057】なお、以上の第1の実施例では、VCO2
の変調感度Kv が周囲温度の上昇に伴い上昇するタイプ
(図11のL1に相当)を例にとり説明したが、VCO
の変調感度Kv が周囲温度の上昇に伴い低下するタイプ
(図11のL2に相当)の場合には、電圧出力手段(バ
イアス回路)1の構成を図6(A)のようにすればよ
い。すなわち、サーミスタ11と抵抗R1との間から取
り出した電圧を電圧制御器12に出力する。これによ
り、周囲温度が上昇するとサーミスタ11の抵抗値が減
少し、電圧制御器12に出力する電圧値は低下する。こ
の結果、見かけ上の位相比較器の感度Kp は上昇する。
つまり、周囲温度の上昇に伴いVCOの変調感度Kv
低下するが、見かけ上の位相比較器の感度Kp が上昇
し、VCOの変調感度Kv と位相比較器の感度Kp との
積Kv p が一定値に保持され得る。
【0058】なお、図6(B)は第1の実施例の電圧出
力手段(バイアス回路)1の構成を対比的に示したもの
である。つぎに、第2の実施例を説明する。
【0059】図7は第2の実施例の構成を示す回路図で
ある。第2の実施例は、図3(B)に示すような、Lレ
ベルを固定してHレベルを変化させて傾きを変える方法
を採用したものである。第2の実施例の構成は、図4に
示した第1の実施例の構成と基本的には同じであるの
で、同じ部分には同じ符号を付して説明を省略する。
【0060】第2の実施例では、振幅制限用電圧増幅器
21の反転(−)端子を接地し、振幅制限用電圧増幅器
21の電源電圧として電圧制御器12の出力を供給する
ようにする。また、バイアス回路では、抵抗R1 とサー
ミスタ11との接続点からの出力電圧を電圧制御器12
に供給する。
【0061】振幅制限用電圧増幅器21の最大出力電圧
は電源電圧に依存するため、振幅制限用電圧増幅器21
の電源電圧を電圧制御器12の出力電圧により変化させ
ることにより、位相比較器4のHレベルを変化させるこ
とができ、図3(B)に示すように、Lレベルを固定し
てHレベルを変化させて傾き(位相比較器4の感度
p )を見かけ上、変えることができる。すなわち、第
2の実施例では、周囲温度の上昇に伴い、VCO2の変
調感度Kv が上昇するが、その際に、振幅制限用電圧増
幅器21の電源電圧が低下し、これによって位相比較器
の感度Kp が見かけ上低下し、積Kv p が一定値に保
持され得るものである。
【0062】なお、第1の実施例と第2の実施例を組み
合わせれば、図3(C)に示すように、位相比較器4の
H,L両レベルを変化させて傾き(位相比較器4の感度
p)を見かけ上、変えることができる。
【0063】つぎに第3の実施例を説明する。図8は第
3の実施例の構成を示す回路図である。第3の実施例
は、図3(B)に示すような、Lレベルを固定してHレ
ベルを変化させて傾きを変える方法を採用したものであ
る。第3の実施例の構成は、図7に示した第2の実施例
の構成と基本的には同じであるので、同じ部分には同じ
符号を付して説明を省略する。
【0064】第3の実施例では、第2の実施例の振幅制
限用電圧増幅器21が無く、電圧制御器12の出力を位
相比較器4の電源電圧として供給する。位相比較器4
は、ロジック駆動のものであり、動作電圧範囲の広いも
のを使用する。
【0065】位相比較器4のHレベルは位相比較器4の
電源電圧に依存するので、電源電圧を周囲温度に応じて
変えることにより、図3(B)に示すような、Lレベル
を固定してHレベルを変化させて傾きを変えることが可
能となる。
【0066】なお、第1の実施例と第3の実施例を組み
合わせれば、図3(C)に示すように、位相比較器4の
H,L両レベルを変化させて傾き(位相比較器4の感度
p)を見かけ上、変えることができる。
【0067】
【発明の効果】以上説明したように本発明では、電圧出
力手段が、周囲温度を検出し、周囲温度に応じた電圧値
を発生して温度補償手段へ送り、温度補償手段が、送ら
れた電圧値に基づき電圧制御発振器の変調感度の変動を
補償する。具体的には、温度補償手段は、位相比較器の
感度値と電圧制御発振器の変調感度値との積が周囲温度
の値に拘らず常時一定になるように、位相比較器の出力
に対して電圧値調整を行う。かくして、固有周波数ωn
およびダンピング定数ζの変動が防止される。したがっ
て、位相雑音が増加したり、引き込み時間が長くなった
り、安定性が低下したりするという悪影響の発生が防止
される。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】位相比較器の出力特性図である。
【図3】位相比較器の感度の変化を示す図である。
【図4】第1の実施例の構成図である。
【図5】振幅制限用電圧増幅器の構成図である。
【図6】電圧出力手段の構成図である。
【図7】第2の実施例の構成図である。
【図8】第3の実施例の構成図である。
【図9】従来のPLL方式発振回路図である。
【図10】位相雑音の特性図である。
【図11】VCO変調感度特性図である。
【図12】VCO変調感度の変動に伴う位相雑音の特性
変動を示す図である。
【符号の説明】
1 電圧出力手段 2 電圧制御発振器 3 温度補償手段 4 位相比較器 5 ループフィルタ 6 基準周波数信号発振器 7 分周器

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基準周波数発振器と位相比較器とループ
    フィルタと電圧制御発振器と帰還用の分周器とから成る
    PLL方式発振回路において、 周囲温度に応じて変化する電圧値を出力する電圧出力手
    段と、 前記電圧出力手段の出力する電圧値に基づき、周囲温度
    変化に起因する前記電圧制御発振器の変調感度の変動を
    温度補償する温度補償手段と、 を有することを特徴とするPLL方式発振回路。
  2. 【請求項2】 前記温度補償手段は、前記位相比較器の
    感度値と前記電圧制御発振器の変調感度値との積が周囲
    温度の値に拘らず常時一定になるように、前記位相比較
    器の出力に対して電圧値調整を行うことを特徴とする請
    求項1記載のPLL方式発振回路。
  3. 【請求項3】 前記温度補償手段は、前記ループフィル
    タと前記電圧制御発振器との間に接続され、前記ループ
    フィルタからの出力電圧値に対して電圧値調整を行うこ
    とを特徴とする請求項1記載のPLL方式発振回路。
  4. 【請求項4】 前記電圧出力手段は、サーミスタを含
    み、周囲温度に応じた電圧を出力するバイアス回路から
    構成され、 前記温度補償手段は、前記バイアス回路からの電圧に基
    づきオフセット電圧を生成するオフセット電圧生成回路
    と、前記オフセット電圧生成回路からのオフセット電圧
    に応じて作動する振幅制限用電圧増幅器とから構成され
    ることを特徴とする請求項1記載のPLL方式発振回
    路。
  5. 【請求項5】 前記温度補償手段は、前記位相比較器の
    最低出力レベルを前記電圧出力手段の出力する電圧値に
    基づき変化させることを特徴とする請求項1記載のPL
    L方式発振回路。
  6. 【請求項6】 前記温度補償手段は、前記位相比較器の
    最高出力レベルを前記電圧出力手段の出力する電圧値に
    基づき変化させることを特徴とする請求項1記載のPL
    L方式発振回路。
  7. 【請求項7】 前記温度補償手段は、前記位相比較器の
    最低出力レベルおよび最高出力レベルを前記電圧出力手
    段の出力する電圧値に基づき変化させることを特徴とす
    る請求項1記載のPLL方式発振回路。
  8. 【請求項8】 前記温度補償手段は、前記位相比較器の
    電源電圧を前記電圧出力手段の出力する電圧値に基づき
    変化させることを特徴とする請求項1記載のPLL方式
    発振回路。
JP06039195A 1995-03-20 1995-03-20 Pll方式発振回路 Expired - Fee Related JP3399687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06039195A JP3399687B2 (ja) 1995-03-20 1995-03-20 Pll方式発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06039195A JP3399687B2 (ja) 1995-03-20 1995-03-20 Pll方式発振回路

Publications (2)

Publication Number Publication Date
JPH08265146A true JPH08265146A (ja) 1996-10-11
JP3399687B2 JP3399687B2 (ja) 2003-04-21

Family

ID=13140815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06039195A Expired - Fee Related JP3399687B2 (ja) 1995-03-20 1995-03-20 Pll方式発振回路

Country Status (1)

Country Link
JP (1) JP3399687B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342798B1 (en) 1999-01-06 2002-01-29 Nec Corporation PLL circuit used temperature compensated VCO
JP2010074811A (ja) * 2008-08-19 2010-04-02 Asahi Kasei Electronics Co Ltd 電圧制御発振器およびその調整方法
CN110504957A (zh) * 2019-07-25 2019-11-26 中国电子科技集团公司第二十九研究所 一种小型化锁相频率源电路的动态相位噪声补偿方法和电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342798B1 (en) 1999-01-06 2002-01-29 Nec Corporation PLL circuit used temperature compensated VCO
JP2010074811A (ja) * 2008-08-19 2010-04-02 Asahi Kasei Electronics Co Ltd 電圧制御発振器およびその調整方法
CN110504957A (zh) * 2019-07-25 2019-11-26 中国电子科技集团公司第二十九研究所 一种小型化锁相频率源电路的动态相位噪声补偿方法和电路
CN110504957B (zh) * 2019-07-25 2023-02-03 中国电子科技集团公司第二十九研究所 一种小型化锁相频率源电路的动态相位噪声补偿方法和电路

Also Published As

Publication number Publication date
JP3399687B2 (ja) 2003-04-21

Similar Documents

Publication Publication Date Title
US7312663B2 (en) Phase-locked loop having a bandwidth related to its input frequency
US5625325A (en) System and method for phase lock loop gain stabilization
US6747519B2 (en) Phase-locked loop with automatic frequency tuning
US6121844A (en) PLL frequency synthesizer and method for controlling the PLL frequency synthesizer
WO2004004126A1 (en) Phase-locked loop with automatic frequency tuning
US6137368A (en) Frequency synthesizer with constant loop characteristics
JPH1084278A (ja) Pll回路
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
US6411144B1 (en) Phase-locked loop circuit
JP2000315948A (ja) Pll周波数シンセサイザ
JP3399687B2 (ja) Pll方式発振回路
JPH04369927A (ja) Pll発振器
US5459438A (en) Negative feedback frequency stabilized pulse oscillator
JPH0993125A (ja) Pllシンセサイザ回路
US7205849B2 (en) Phase locked loop including an integrator-free loop filter
JP2006340089A (ja) Pll回路
EP3591839A1 (en) Amplitude calibrated oscillator device
JP2000036741A (ja) Pll回路
JP2006067565A (ja) Pll特性切り換え方法およびpll回路
JP2944530B2 (ja) 位相同期発振器
JPH11251902A (ja) Pll回路
JP2911269B2 (ja) Pll周波数シンセサイザ
JP2005277776A (ja) 周波数補償型の電圧制御発振器
GB2442278A (en) Phase locked loop with digital compensation of environmental effects
JP2979805B2 (ja) Pll周波数シンセサイザ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees