JP3422375B2

JP3422375B2 - 液晶ディスプレイの駆動装置

Info

Publication number: JP3422375B2
Application number: JP00964194A
Authority: JP
Inventors: 武志桑田
Original assignee: Asahi Glass Co Ltd; Kyocera Display Corp
Current assignee: Kyocera Display Corp; AGC Inc
Priority date: 1994-01-31
Filing date: 1994-01-31
Publication date: 2003-06-30
Anticipated expiration: 2018-06-30
Also published as: JPH07219483A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイを駆
動する液晶ディスプレイの駆動装置に関する。

【０００２】

【従来の技術】液晶ディスプレイ（ＬＣＤ）は、薄くて
軽くコンパクトであるため、近年、ＣＲＴに代わって広
く用いられつつある。ＬＣＤとして、ツイステッドネマ
ティック（ＴＮ）形の液晶表示素子の各画素が、それぞ
れに対応して形成された薄膜フィルムトランジスタ（Ｔ
ＦＴ）で駆動されるＴＦＴ方式のものと、ＴＮ形または
スーパーツイステッドネマティック（ＳＴＮ）形の液晶
表示素子の各画素が、ＴＦＴを用いずに駆動される単純
マトリックス方式のものとがある。

【０００３】ＴＦＴ方式ＬＣＤは比較的高速に駆動可能
であるが、素子の製造工程が複雑で製造コストが高いと
いう問題がある。一方、単純マトリックス方式ＬＣＤで
は、素子の製造工程は比較的単純である。以下、単純マ
トリックス方式ＬＣＤの駆動方式について説明する。

【０００４】大量の画素を有する単純マトリックス方式
ＬＣＤは、一般に、時分割駆動される。例えば、液晶デ
バイスハンドブック（１９８９年、日刊工業新聞社発
行）に記載されているように、Ｘ電極とＹ電極とがマト
リックス状に配置され、Ｘ電極には線順次に選択電圧が
印加される。そして、Ｙ電極には、Ｘ電極の選択電圧に
同期させてオン電圧またはオフ電圧が印加される（図６
参照）。以下、Ｘ電極を走査電極、Ｙ電極をデータ電極
という。時分割駆動では、各走査電極に線順次に選択電
圧が印加され、Ｎ番目の走査電極に選択電圧が印加され
た後、再び、１番目の走査電極に選択電圧が印加され
る。このようにして１フレームの分のデータがＬＣＤに
出力されることになるので、この１周に要する時間をフ
レーム周期と呼ぶ。その周波数をフレーム周波数と呼
ぶ。また、それぞれの走査電極の選択時間とフレーム周
期との比をデューティ比と呼ぶ。デューティ比は、通
常、走査電極数Ｎの逆数である。

【０００５】時分割駆動では、オン画素だけでなくオフ
画素にも電圧が印加されてしまう。ここでは、オフ画素
とは、液晶素子のうちデータ「０」に対応したものをい
う。表示状態を均一化するには、非選択時に印加される
電圧の実効値を一定にすることが望ましい。ここで、非
選択時とは、その画素が走査電極およびデータ電極のい
ずれにも選択されていないとき、または、いずれか一方
に選択されているときである。非選択時に印加される電
圧の実効値を一定にするために、マトリックス駆動で
は、電圧平均化法が用いられる。

【０００６】図７（ａ）〜（ｃ）に示すように、電圧平
均化法では、選択電圧として｜（ａ−１）Ｖ｜の電圧が
印加される。ここで、ａは、バイアス比で正の整数であ
る。そして、例えば１行目のオン画素には、図７（ｄ）
に示すように、データ電極から｜Ｖ｜のデータ電圧が印
加される。なお、実際に素子に印加される電圧は、［選
択電圧−データ電圧］であるとする。よって、１行目の
オン画素には、図８（ａ）に示すような電圧が印加され
る。すなわち、オン画素については、走査電極で選択さ
れていない期間において、電圧Ｖのバイアス値がかけら
れる。オフ画素に対しては、データ電圧として、図７
（ｄ）に示す波形とは逆極性の電圧がかけられる。な
お、図７，図８に示すように１フレーム毎に信号極性が
逆になっているのは、液晶素子に印加される直流成分を
除去するためである。また、図７，図８（ａ）におい
て、横軸は時間、縦軸は電圧を示す。

【０００７】このような電圧平均化法による駆動を実現
するには、例えば、図９に示すような駆動装置が用いら
れる。図に示すように、ＬＣＤ１は、走査電極駆動回路
２およびデータ電極駆動回路３によって駆動される。走
査電極駆動回路２は、制御回路７１の指令に応じて１行
目〜Ｎ行目の走査電極に線順次に選択電圧を印加するも
のである。データ電極３は、制御回路７１から入力した
１行分のデータを取り込むＭ段のシフトレジスタ３１、
シフトレジスタ３１内のデータをラッチするラッチ回路
３２およびデータ「１」について電圧｜Ｖ｜（選択電圧
が正極性期間では−Ｖ，負極性期間では＋Ｖ）を発生す
るとともにデータ「０」については電圧｜Ｖ｜（選択電
圧が正極性期間では＋Ｖ，負極性期間では−Ｖ）を発生
してデータ電極に印加する変圧回路３３を含んでいる。

【０００８】以下、このような構成による駆動装置の動
作を、図１０のタイミング図を参照して説明する。制御
回路７１は、１フレームの先頭を示すＦＬＭ（first li
ne marker)に応じて、データ電極駆動回路３にラッチパ
ルス（ＬＰ）を与える。データ電極駆動回路３におい
て、ラッチ回路３２は、シフトレジスタ３１内のデータ
をラッチする。なお、この時点において、シフトレジス
タ３１内には、１行目のデータが転送されていたとす
る。同時に、制御回路７１は、走査電極駆動回路２に対
して、１行目の走査電極に選択電圧を印加するように指
令を与える。

【０００９】変圧回路３３は、ラッチ回路３２にラッチ
されているデータ、すなわち、１行目のデータに応じた
電圧を発生しデータ電極に印加する。走査電極駆動回路
２は、１行目の走査電極に選択電圧を印加する。次に、
制御回路７１は、転送されてきた２行目のデータをデー
タ電極駆動回路３に送る。データ電極駆動回路３におい
て、データは、シフトレジスタ３１に順次格納される。
１選択期間が経過すると、制御回路７１は、データ電極
駆動回路３にＬＰを与える。すると、データ電極駆動回
路３において、ラッチ回路３２は、シフトレジスタ３１
内のデータ、すなわち、２行目のデータをラッチする。
同時に、制御回路７１は、走査電極駆動回路２に対し
て、２行目の走査電極に選択電圧を印加するように指令
を与える。

【００１０】変圧回路３３は、ラッチ回路３２にラッチ
されている２行目のデータに応じた電圧を発生しデータ
電極に印加する。走査電極駆動回路２は、２行目の走査
電極に選択電圧を印加する。制御回路７１は、転送され
てきた３行目のデータをデータ電極駆動回路３に送る。
以上の動作がＮ行にわたって繰り返され、１フレーム分
の表示が完了する。

【００１１】ところが、単純マトリックス方式ＬＣＤに
は、高速駆動が困難であるという問題がある。単純マト
リックス方式ＬＣＤの高速駆動が困難な理由は、ＴＮ形
およびＳＴＮ形の液晶表示素子において、液晶分子の配
向の印加電圧に対する追従速度が遅いことにある。ＳＴ
Ｎ形の液晶表示素子の平均応答速度は、一般には、２５
０ｍｓｅｃ程度である。ここで、平均応答速度は、例え
ば、以下のように定義される。すなわち、十分時間が経
過した時点でのオフ電圧を印加したときの光透過度をＴ
_OFF、オン電圧を印加したときの光透過度をＴ_ONとし、
オフ電圧からオン電圧に切り替えたときの時刻をｔ₁、
その後光透過度が（Ｔ_ON−Ｔ_OFF）×０．９＋Ｔ_OFFと
なる時刻をｔ₂とする。また、オフ電圧からオン電圧に
切り替えたときの時刻をｔ₃、その後光透過度が（Ｔ_ON
−Ｔ_OFF）×０．１＋Ｔ_OFFとなる時刻をｔ₄とする。
平均応答速度τは、 τ＝（（ｔ₄−ｔ₃）＋（ｔ₂−ｔ₁ ））／２で表わされる。

【００１２】一方、ビデオ信号等のフレーム周波数は、
通常、２０〜３０Ｈｚ（フレーム周期が３３〜５０ｍｓ
ｅｃ）である。液晶表示素子の平均応答速度が２５０ｍ
ｓｅｃ程度であることから、ビデオ信号等の数フレーム
〜数１０フレームを費やしてＬＣＤ１の表示切り替えが
達成されることになる。このために、ＳＴＮ形の単純マ
トリックス駆動のＬＣＤ１は、ビデオ表示等で要求され
る２０〜３０Ｈｚの表示切り替えに十分に対応できない
ことになる。つまり、端末装置におけるマウス表示やビ
デオ表示に対応しにくいという問題がある。

【００１３】高速駆動を実現するために、印加電圧に対
する応答速度が大きい液晶素子を使用することが考えら
れる。応答速度の大きい液晶素子を高速応答性液晶素子
と呼ぶ。高速応答性液晶素子は、低粘性の液晶を用いた
り、屈折率異方性の大きい液晶を使用して液晶層の厚み
を小さくしたりして得ることができる。しかし、そのよ
うな高速応答性液晶素子を用いた場合には、コントラス
ト比が低下するという問題がある。

【００１４】電圧平均化法においては、液晶分子が印加
電圧の実効値で応答することが前提になっている。その
前提のもとで所定のコントラスト比が得られるのであ
る。図８（ｂ）における破線は、図８（ａ）に示すよう
な電圧が印加されたときの実効値応答の様子を示したも
のである。この図から、数フレームを費やして透過光強
度や反射光強度が所定の値に達していることがわかる。
しかし、高速応答性液晶素子を用いた場合には、液晶分
子の分子軸方向の変化が電圧に対して追従しやすいの
で、図８（ｂ）に実線で示すように、光強度が、ピーク
値応答的な挙動を示す。つまり、選択期間に立ち上がっ
た光応答波形が非選択期間で保持されず、減衰してしま
う。その結果、光透過率の平均レベルが下がり、コント
ラスト比が低下する。以下、この現象を緩和現象と呼
ぶ。

【００１５】緩和現象は、走査線数が多くなってデュー
ティ比が小さくなっているＬＣＤ１をダイナミック駆動
する場合、平均応答速度が１５０ｍｓｅｃ程度以下にな
ると顕著になる。特に、平均応答速度が１００ｍｓｅｃ
以下で顕著である。緩和現象を抑えるために、フレーム
周波数を上げて選択パルスの間隔（図７におけるＴ _F／
Ｎの幅）を短くすることが考えられる。その場合、１本
の走査電極を選択している選択時間が短くなるので、液
晶分子が選択電圧に応答しにくくなる。よって、コント
ラスト比は向上しない。また、フレーム周波数を上げる
と、電極の抵抗値が無視できなくなり、電極の信号入力
部近傍とそれ以外の場所との間で表示むらを生ずること
があり、しきい値電圧が変動して表示むらを生ずること
もある。さらに、一般にデータの供給速度はビデオ信号
等のフレーム周期、例えば３３ｍｓｅｃで規定されるの
で、むやみに上げることはできない。

【００１６】ところで、外部からのデータの供給速度と
ＬＣＤ１のフレーム周期との差を吸収するため駆動装置
として図１１に示すものがある。この装置はデータの供
給速度を変えずに緩和現象を抑えることもできる。この
装置は、データ駆動電極３の前段に２つのフレームメモ
リ９Ａ，９Ｂを設けたものである。例えば、制御回路７
２がフレームメモリ９Ａにデータを書き込んでいるとき
に、データ駆動電極３には、フレームメモリ９Ｂからデ
ータが供給される。そして、例えば、図１２に示すよう
に、制御回路からの１画面分のデータの供給周期に対し
て２回データが供給される。よって、制御回路からの１
画面分のデータの供給周期に対して、１走査電極につい
て２回の走査が行われるので、緩和現象を低減させるこ
とができる。

【００１７】

【発明が解決しようとする課題】従来の液晶ディスプレ
イの駆動装置は以上のように構成されているので、以下
のような課題があった。単純マトリックス方式ＬＣＤに
高速応答性液晶素子を用いたとしても、緩和現象を効果
的に抑えることができない。従って、高速表示切り替え
可能なディスプレイを得ることができない。また、フレ
ームメモリ９Ａ，９Ｂを用いて緩和現象に対応しようと
した場合には、Ｍ×Ｎワードの複数のメモリが必要とさ
れ、装置を安価に構成することができない。

【００１８】本発明はそのような課題を解決するために
なされたもので、高速応答性液晶素子によるＬＣＤを使
用する場合に、簡単な構成で緩和現象を抑えることがで
き、ＬＣＤの高速表示切り替えを可能にする液晶ディス
プレイの駆動装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】請求項１記載の発明に係
る液晶ディスプレイの駆動装置は、選択された走査電極
から対応行に選択電圧を与え、選択された走査電極に対
応したデータによるデータ電圧をデータ電極から与える
液晶ディスプレイの駆動装置であって、それぞれが１行
分のデータを蓄積する３つ以上のラインメモリと、各ラ
インメモリのうちのデータ書き込み先のラインメモリを
選択する書込選択回路と、各ラインメモリのうちのデー
タ読み出し先のラインメモリを１フレーム周期内で複数
回選択するとともに、走査電極の選択期間よりも長くな
い期間内にラインメモリ内のデータを読み出す読出選択
回路と、１フレーム周期内に各走査電極について、１行
ずつ選択し、かつ複数回の選択期間を与えるとともに、
選択された走査電極に対応したデータによるデータ電圧
が、液晶ディスプレイに供給されるように、データ読み
出し先のラインメモリを選択する指示を読出選択回路に
与える制御回路とを備えたものである。

【００２０】また、請求項２記載の発明に係る液晶ディ
スプレイの駆動装置は、データ電圧を液晶ディスプレイ
のデータ電極に供給する部分の構成が、読出選択回路か
ら出力されたデータを格納するシフトレジスタと、シフ
トレジスタ内のデータをラッチするラッチ回路と、ラッ
チ回路内のデータに応じたデータ電圧を生成する変圧回
路とを備えたものである。

【００２１】そして、請求項３記載の発明に係る液晶デ
ィスプレイの駆動装置は、データ電圧を液晶ディスプレ
イのデータ電極に供給する部分の構成が、読出選択回路
から出力されたデータに応じた電圧を発生し、データ電
極に供給する変圧回路を備えたものである。そして、請
求項４記載の発明に係る液晶ディスプレイの駆動装置
は、データが外部から入力されるビデオ信号によって供
給されるものである。

【００２２】

【作用】本発明における制御回路は、１フレーム周期内
において、１つのラインメモリからデータを複数回読み
出すことにより各走査電極に対して複数回の選択期間を
与える。ある走査電極に与えられた複数期間のそれぞれ
においてデータ電極に与えられるデータ電圧のもとにな
るデータは同一のものである。よって、ある走査電極に
ついて２回目以降の選択期間に与えられるデータ電圧の
もとになるデータをラインメモリに保存しておく。そし
て、ある走査電極について、その各選択期間に同期して
対応するデータ電圧が供給されるように、データが読み
出されるべきラインメモリを選択する。また、ある走査
電極について所定回数の選択がなされた後に、対応する
ラインメモリを解放して、次に入力される行のデータの
書き込みラインメモリとする。

【００２３】

【実施例】以下、本発明の各実施例を説明する。実施例１．図１は本実施例による液晶ディスプレイの駆動装置の構
成を示すブロック図である。図に示すように、データ電
極駆動回路３の前段にｋ個のラインメモリ５１〜５ｋが
設けられる。各ラインメモリ５１〜５ｋは、１×Ｍワー
ドの容量を有する。ラインメモリ５１〜５ｋの前段に設
けられた書込選択回路４は、制御回路７の指令によって
データ書き込み対象のラインメモリを選択し、ラインメ
モリ５１〜５ｋとデータ電極駆動回路３との間に設けら
れた読出選択回路６は、データ読み出し対象のラインメ
モリを選択するものである。

【００２４】次に、図２のタイミング図を参照して動作
について説明する。ここでは、ｋ＝３、すなわち、３つ
のラインメモリ５１，５２，５３が設けられた場合を例
にとる。また、１行分のデータの書き込みに要する時間
が走査電極における従来の場合の選択期間に等しい場合
に（本実施例における１選択期間の２倍に等しい場
合）、ラインメモリ５１，５２，５３からのデータ読み
出し周波数が、データ書き込み周波数の２倍の場合を例
にとる。つまり、本実施例における１選択期間は、従来
の選択期間の１／２である。またＬＰの周波数は、従来
の場合にはＮ／Ｔ _F であったが、本実施例の場合には、
２Ｎ／Ｔ _F である。

【００２５】また、ラインメモリ５１には１行目のデー
タが既に設定され、ラインメモリ５３には前フレームの
Ｎ行目のデータが既に設定され、ラインメモリ５２には
２行目のデータが書き込まれている最中であるとする。

【００２６】制御回路７は、１フレームの先頭を示すＦ
ＬＭに応じて、データ電極駆動回路３にＬＰを与える。
このとき、データ電極駆動回路３において、ラッチ回路
３２は、シフトレジスタ３１内のデータをラッチする。
なお、この時点において、シフトレジスタ３１内には、
１行目のデータが転送されていたとする。同時に、制御
回路７１は、走査電極駆動回路２に対して、１行目の走
査電極に選択電圧を印加するように指令を与える。

【００２７】変圧回路３３は、ラッチ回路３２にラッチ
されているデータ、すなわち、１行目のデータに応じた
電圧を発生しデータ電極に印加する。走査電極駆動回路
２は、１行目の走査電極に選択電圧を印加する。次に、
制御回路７は、読出選択回路６に対してラインメモリ５
３内のデータを読み出すように指令を与える。読出選択
回路６は、その指令に応じてラインメモリ５３内にある
前フレームのＮ行目のデータを読み出して、データ電極
駆動回路３に送る。データ電極駆動回路３において、Ｎ
行目のデータは、シフトレジスタ３１に順次転送され
る。

【００２８】１選択期間が経過すると、制御回路７は、
データ電極駆動回路３にＬＰを与える。すると、データ
電極駆動回路３において、ラッチ回路３２は、シフトレ
ジスタ３１内のデータ、すなわち、Ｎ行目のデータをラ
ッチする。同時に、制御回路７１は、走査電極駆動回路
２に対して、Ｎ行目の走査電極に選択電圧を印加するよ
うに指令を与える。変圧回路３３は、ラッチ回路３２に
ラッチされているＮ行目のデータに応じた電圧を発生し
データ電極に印加する。走査電極駆動回路２は、Ｎ行目
の走査電極に選択電圧を印加する。

【００２９】次に、制御回路７は、書込選択回路４にラ
インメモリ５３を選択するように指令を与える。書込選
択回路４は、その指令に応じて、外部から供給され制御
回路７を介して送られてくるデータ（３行目のデータ）
をラインメモリ５３に書き込む。

【００３０】制御回路７は、以上のように、例えば、外
部から供給されるデータが、ラインメモリ５１→ライン
メモリ５２→ラインメモリ５３→ラインメモリ５１の順
に書き込まれるように制御する。また、例えば、あるラ
インメモリへのデータ書き込みが完了した直後とそれか
ら３ＬＰ分の期間をおいた後とに、データがそのライン
メモリから読み出されるように制御する。この結果、デ
ータ電極には、１，Ｎ，２，１，３，２，４，３，・・
・の各行に対応した順で電圧が印加される。従って、１
フレーム周期において、１行について２回の走査がなさ
れることになり、非選択期間における光応答の減衰に応
じた緩和現象が抑えられる。

【００３１】また、フレーム周波数１／Ｔ _F は従来の場
合と同じである。よって、ＮＴＳＣ方式によるビデオ信
号などのように、比較的低周波数で、かつ、フレーム周
波数が固定されているような信号が外部から入力される
場合でも、その信号に対応しつつ緩和現象を抑えること
ができる。

【００３２】実施例２．図３は本発明の実施例２による液晶ディスプレイの駆動
装置における各部の信号を示すタイミング図である。本
実施例は実施例１（図１）と同様の構成を有するが、本
実施例では、４つのラインメモリ５１，５２，５３，５
４が設けられる。ラインメモリ５１，５２，５３，５４
からのデータ読み出し周波数はデータ書き込み周波数の
２倍である。

【００３３】次に、動作について説明する。ラインメモ
リ５１に対して１行目のデータの書き込みが完了し、ラ
インメモリ５２に対して２行目のデータの書き込みが開
始され、ラインメモリ５３には前フレームのＮ−１行目
のデータが既に設定され、ラインメモリ５４には前フレ
ームのＮ行目のデータが既に設定されているとする。Ｆ
ＬＭが入力されると、制御回路７は、データ電極駆動回
路３にＬＰを与える。このとき、データ電極駆動回路３
において、ラッチ回路３２は、シフトレジスタ３１内の
データをラッチする。なお、この時点において、シフト
レジスタ３１内には、１行目のデータが転送されていた
とする。同時に、制御回路７は、走査電極駆動回路２に
対して、１行目の走査電極に選択電圧を印加するように
指令を与える。

【００３４】変圧回路３３は、ラッチ回路３２にラッチ
されている１行目のデータに応じた電圧を発生しデータ
電極に印加する。走査電極駆動回路２は、１行目の走査
電極に選択電圧を印加する。次に、制御回路７は、読出
選択回路６に対してラインメモリ５３内のデータを読み
出すように指令を与える。読出選択回路６は、その指令
に応じてラインメモリ５３内にある前フレームのＮ−１
行目のデータを読み出して、データ電極駆動回路３に送
る。データ電極駆動回路３において、Ｎ−１行目のデー
タは、シフトレジスタ３１に順次転送される。

【００３５】１選択期間が経過すると、制御回路７は、
データ電極駆動回路３にＬＰを与える。すると、データ
電極駆動回路３において、ラッチ回路３２は、シフトレ
ジスタ３１内にあるＮ−１行目のデータをラッチする。
同時に、制御回路７１は、走査電極駆動回路２に対し
て、Ｎ−１行目の走査電極に選択電圧を印加するように
指令を与える。変圧回路３３は、ラッチ回路３２にラッ
チされているＮ−１行目のデータに応じた電圧を発生し
データ電極に印加する。走査電極駆動回路２は、Ｎ−１
行目の走査電極に選択電圧を印加する。

【００３６】次に、制御回路７は、書込選択回路４にラ
インメモリ５３を選択するように指令を与える。書込選
択回路４は、その指令に応じて、外部から供給され制御
回路７を介して送られてくるデータ（３行目のデータ）
をラインメモリ５３に書き込む。

【００３７】制御回路７は、以上のように、例えば、外
部から供給されるデータが、ラインメモリ５１→ライン
メモリ５２→ラインメモリ５３→ラインメモリ５４→ラ
インメモリ５１の順に書き込まれるように制御する。ま
た、例えば、あるラインメモリへのデータの書き込みが
完了した直後とそれから５ＬＰ分の期間をおいた後と
に、データがそのラインメモリから読み出されるように
制御する。この結果、データ電極には、１，Ｎ−１，
２，Ｎ，３，１，４，２，５，３，・・・の各行に対応
した順で電圧が印加される。

【００３８】実施例３．図４は本発明の実施例３による液晶ディスプレイの駆動
装置における各部の信号を示すタイミング図である。本
実施例は実施例１（図１）と同様の構成を有するが、本
実施例では、６つのラインメモリ５１，５２，５３，５
４，５５，５６が設けられる。ラインメモリ５１，５
２，５３，５４，５５，５６からのデータ読み出し周波
数はデータ書き込み周波数の３倍である。なお、本実施
例における１選択期間は、従来の場合の１／３である。

【００３９】次に動作について説明する。ラインメモリ
５１に１行目のデータが既に設定され、ラインメモリ５
２に２行目のデータの書き込みの最中であり、ラインメ
モリ５３に前フレームのＮ−３行目のデータが既に設定
され、ラインメモリ５４に前フレームのＮ−２行目のデ
ータが既に設定され、ラインメモリ５５に前フレームの
Ｎ−１行目のデータが既に設定され、ラインメモリ５６
に前フレームのＮ行目のデータが既に設定されていると
する。

【００４０】制御回路７は、実施例１および実施例２の
場合と同様に動作して、データ電極駆動回路３に順次Ｌ
Ｐを与えるとともに、走査電極駆動回路２に走査電極選
択指令を与える。また、書込選択回路４に書き込み先の
ラインメモリ選択指令を与えるとともに、読出選択回路
６に読み出し先のラインメモリ選択指令を与える。

【００４１】制御回路７は、例えば、外部から供給され
るデータが、ラインメモリ５１→ラインメモリ５２→ラ
インメモリ５３→ラインメモリ５４→ラインメモリ５５
→ラインメモリ５６→ラインメモリ５１の順に書き込ま
れるように制御する。また、例えば、あるラインメモリ
へのデータの書き込みが完了した直後、それから５ＬＰ
分の期間をおいた後、さらにそれから５ＬＰ分の期間を
おいた後に、データがそのラインメモリから読み出され
るように制御する。この結果、データ電極には、１，Ｎ
−２，Ｎ，２，Ｎ−１，１，３，Ｎ，２，４，１，３，
・・・の各行に対応した順で電圧が印加される。

【００４２】なお、上記各実施例では、説明を簡単にす
るために、ラインメモリへの書き込み開始タイミングは
ＬＰのタイミングに同期しているとしたが、書き込み開
始タイミングはかならずしも同期している必要はない。
また、ラインメモリからのデータ読み出し期間が選択期
間と一致している場合について説明したが、読み出し期
間は、選択期間よりも短くてもよい。また、各実施例に
おいて、ラインメモリの選択順序を変えることもでき
る。

【００４３】以上、ラインメモリの数ｋが３、４または
６の場合について説明したが、その数は、３≦ｋ≦（Ｎ／２）のうちのいずれかの数をとりうる。そして、（Ｎ／２）
に近づくほど緩和現象抑止効果が大きくなる。

【００４４】実施例４．上記各実施例では、データ電極駆動回路３を設けたもの
を示した。そのように構成した場合には、データ電極駆
動回路３のシフトレジスタ３１やラッチ回路３２が書込
選択回路４、ラインメモリ５１〜５ｋおよび読出選択回
路６とＬＣＤ１との間のバッファの役目を果たし、それ
らの各回路に対するＬＣＤ１側からの雑音が遮断される
効果もある。しかし、複数のラインメモリ５１〜５ｋは
シフトレジスタやラッチ回路の機能を有するので、読出
選択回路６を介してラインメモリ５１〜５ｋから直接に
ＬＣＤ１にデータを供給するようにしてもよい。図５は
そのように構成した駆動装置を示すブロック図である。

【００４５】図に示すように、読出選択回路６１は、各
ラインメモリ５１〜５ｋから１行分のＭワードのデータ
を並列に読み出す。そして、読み出されたデータは、変
圧回路８で｜Ｖ｜の電圧に変圧される。その後、変圧さ
れたデータがデータ電極に供給される。このように構成
した場合には、データ電極駆動回路３は不要である。な
お、制御回路７による書込選択回路４および読出選択回
路６１に対する指令タイミングは、上記実施例１〜３の
場合と同じでよい。

【００４６】

【発明の効果】以上のように、請求項１記載の発明によ
れば、液晶ディスプレイの駆動装置が、１フレーム周期
内において各走査電極について、１行ずつ選択し、かつ
複数回の選択期間を与え、各選択期間においてラインメ
モリに保存されている該当データにもとづいて生成され
たデータ電圧をデータ電極に供給する構成になっている
ので、高速応答性液晶素子を用いた場合に、フレーム周
波数を上げることなく緩和現象を抑制することができ
る。その結果、コントラスト比を低下させずに高速表示
切り替え可能なディスプレイを提供できる。

【００４７】また、請求項２記載の発明によれば、液晶
ディスプレイの駆動装置が、データ電圧を液晶ディスプ
レイのデータ電極に供給する部分にバッファ機能を有す
る回路構成を備えているので、液晶ディスプレイ側から
の雑音の影響を低減した上で、上記効果を発揮する。ま
た、データ転送ライン数を低減して構成を簡略化でき
る。

【００４８】そして、請求項３記載の発明によれば、液
晶ディスプレイの駆動装置が、データ電圧を液晶ディス
プレイのデータ電極に供給する部分にラインメモリ内の
データをそのまま変圧して液晶ディスプレイのデータ電
極に供給する変圧回路を備えているので、従来のデータ
電極駆動回路を不要にしつつ、上記効果を発揮する。ま
た、最大動作周波数を低くして消費電力を低減できる。
また、データが外部から入力されるビデオ信号によって
供給されるように構成できる。

【図面の簡単な説明】

【図１】本発明の実施例１による液晶ディスプレイの駆
動装置の構成を示すブロック図である。

【図２】本発明の実施例１による液晶ディスプレイの駆
動装置における各部の信号を示すタイミング図である。

【図３】本発明の実施例２による液晶ディスプレイの駆
動装置における各部の信号を示すタイミング図である。

【図４】本発明の実施例３による液晶ディスプレイの駆
動装置における各部の信号を示すタイミング図である。

【図５】本発明の実施例４による液晶ディスプレイの駆
動装置の構成を示すブロック図である。

【図６】単純マトリックス方式液晶ディスプレイの電極
構成を説明するための説明図である。

【図７】電圧平均化法を説明するための説明図である。

【図８】液晶素子の実効値応答およびピーク値応答を説
明するための説明図である。

【図９】従来の液晶ディスプレイの駆動装置の構成を示
すブロック図である。

【図１０】図９に示す駆動装置における各部の信号を示
すタイミング図である。

【図１１】従来の他の液晶ディスプレイの駆動装置の構
成を示すブロック図である。

【図１２】図１１に示す駆動装置における各部の信号を
示すタイミング図である。

【符号の説明】

１液晶ディスプレイ２走査電極駆動回路３データ電極駆動回路４書込選択回路５１〜５ｋラインメモリ６読出選択回路７，７１制御回路８変圧回路３１シフトレジスタ３２ラッチ回路３３変圧回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−67628（ＪＰ，Ａ) 特開平４−51217（ＪＰ，Ａ) 特開平２−70184（ＪＰ，Ａ) 特開昭63−71891（ＪＰ，Ａ) 特開平５−236435（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580

Claims

(57)【特許請求の範囲】

【請求項１】選択された走査電極から対応行に選択電
圧を与え、選択された走査電極に対応したデータによる
データ電圧をデータ電極から与える液晶ディスプレイの
駆動装置において、それぞれが１行分のデータを蓄積
する３つ以上のラインメモリと、前記各ラインメモリ
のうちのデータ書き込み先のラインメモリを選択する書
込選択回路と、前記各ラインメモリのうちのデータ読
み出し先のラインメモリを１フレーム周期内で複数回選
択するとともに、前記走査電極の選択期間よりも長くな
い期間内にラインメモリ内のデータを読み出す読出選択
回路と、１フレーム周期内に各走査電極について、１行ずつ選択
し、かつ複数回の選択期間を与えるとともに、選択され
た走査電極に対応したデータによるデータ電圧が液晶デ
ィスプレイに供給されるようにデータ読み出し先のライ
ンメモリを選択する指示を前記読出選択回路に与える制
御回路と、を備えたことを特徴とする液晶ディスプレイの駆動装
置。
【請求項２】読出選択回路から出力されたデータを格
納するシフトレジスタと、前記シフトレジスタ内のデータをラッチするラッチ回路
と、前記ラッチ回路内のデータに応じたデータ電圧を生成す
る変圧回路とを備えた請求項１記載の液晶ディスプレイ
の駆動装置。
【請求項３】読出選択回路から出力されたデータに応
じた電圧を発生し、データ電極に供給する変圧回路を備
えた請求項１記載の液晶ディスプレイの駆動装置。
【請求項４】データが外部から入力されるビデオ信号
によって供給される請求項1〜３のうちのいずれか1項記
載の液晶ディスプレイの駆動装置。