JP3422086B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3422086B2 JP3422086B2 JP20368394A JP20368394A JP3422086B2 JP 3422086 B2 JP3422086 B2 JP 3422086B2 JP 20368394 A JP20368394 A JP 20368394A JP 20368394 A JP20368394 A JP 20368394A JP 3422086 B2 JP3422086 B2 JP 3422086B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- semiconductor device
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。本発明は、ＭＯＳ半導体装置、ＭＩＳキャパ
シタ、バイポーラトランジスタなど、できるだけ薄い薄
膜絶縁膜（ＭＯＳ半導体装置についてのゲート絶縁膜
等）を要する半導体装置の製造に好ましく適用できる。
に関する。本発明は、ＭＯＳ半導体装置、ＭＩＳキャパ
シタ、バイポーラトランジスタなど、できるだけ薄い薄
膜絶縁膜（ＭＯＳ半導体装置についてのゲート絶縁膜
等）を要する半導体装置の製造に好ましく適用できる。
【０００２】
【従来の技術】半導体装置の分野では、更なる微細化
と、特性の向上が要請されている。例えば、マイクロプ
ロセッサーの高速高機能化に伴い、スケール則以上のデ
バイスの高性能微細化が求められており、ＭＯＳ半導体
装置について言えば、そのゲート酸化膜においては薄膜
で高信頼のものが求められている。（なお本明細書中、
ＭＯＳの語は金属−オキサイド−半導体に限らず、一般
に導電材−絶縁材−半導体の構造を指すものとして使用
される）。更に配線はより多層になり、グローバル平坦
化が求められてきている。
と、特性の向上が要請されている。例えば、マイクロプ
ロセッサーの高速高機能化に伴い、スケール則以上のデ
バイスの高性能微細化が求められており、ＭＯＳ半導体
装置について言えば、そのゲート酸化膜においては薄膜
で高信頼のものが求められている。（なお本明細書中、
ＭＯＳの語は金属−オキサイド−半導体に限らず、一般
に導電材−絶縁材−半導体の構造を指すものとして使用
される）。更に配線はより多層になり、グローバル平坦
化が求められてきている。
【０００３】しかし、層間絶縁膜、例えば平坦化に用い
られているＳＯＧやＯ3 −ＴＥＯＳ材料には水分が多量
に含まれており、デバイス作成後にもこれらの材料から
成る層間絶縁膜から、例えばサイドウォール酸化膜を通
じて水分がゲート酸化膜まで侵入し、Ｓｉ／ＳｉＯ2 界
面で低級酸化膜を形成し、ホットキャリア耐性を著しく
劣化させることが知られている。
られているＳＯＧやＯ3 −ＴＥＯＳ材料には水分が多量
に含まれており、デバイス作成後にもこれらの材料から
成る層間絶縁膜から、例えばサイドウォール酸化膜を通
じて水分がゲート酸化膜まで侵入し、Ｓｉ／ＳｉＯ2 界
面で低級酸化膜を形成し、ホットキャリア耐性を著しく
劣化させることが知られている。
【０００４】このような層間絶縁膜に含まれる水分が薄
膜絶縁膜に悪影響を及ぼすのは、薄膜絶縁膜がゲート絶
縁膜である場合以外にも、ＭＩＳキャパシタの誘電膜
や、バイポーラトランジスタの薄膜絶縁膜のフィールド
耐圧についても問題になることである。
膜絶縁膜に悪影響を及ぼすのは、薄膜絶縁膜がゲート絶
縁膜である場合以外にも、ＭＩＳキャパシタの誘電膜
や、バイポーラトランジスタの薄膜絶縁膜のフィールド
耐圧についても問題になることである。
【０００５】本出願人は、例えば層間絶縁膜下にＳｉ3
Ｎ4 を挟んだり、層間膜にリンを含むＰＳＧを挟んだり
する対応を提案しているが、例えば、水分はナイトライ
ドでブロックされて貯っていたり、水分がＰＳＧ中にプ
ールされ、吸湿していて配線を腐食したり、更にはＡｌ
スライド等の配線構造破壊の懸念もなしとしない。そこ
で、水分が薄膜絶縁膜に及ぼす悪影響を防止する安定で
効果的な手法が求められている。
Ｎ4 を挟んだり、層間膜にリンを含むＰＳＧを挟んだり
する対応を提案しているが、例えば、水分はナイトライ
ドでブロックされて貯っていたり、水分がＰＳＧ中にプ
ールされ、吸湿していて配線を腐食したり、更にはＡｌ
スライド等の配線構造破壊の懸念もなしとしない。そこ
で、水分が薄膜絶縁膜に及ぼす悪影響を防止する安定で
効果的な手法が求められている。
【０００６】一方、高温処理した後で層間絶縁膜上にＳ
ｉ−Ｈ基を多量に含むＥＣＲ−ＣＶＤＳｉＯ2 膜をＳｉ
Ｈ4 ／Ｏ2 系を用いることによりシランリッチに形成す
ることで、Ｓｉ−Ｈ基を多量に含むＰＥ（プラズマエン
ハンスト）−ＣＶＤＳｉＯ2やＥＣＲ−ＣＶＤＳｉＯ2
膜を形成すると、ゲート酸化膜の信頼性が向上したこと
が報告された（９４年３月「電子情報通信学会春季大会
予稿集」（９頁〜）荒井（ＮＴＴ ＬＳＩ研究所）「サ
ブクォータミクロン時代のＵＬＳＩ技術開発の課
題」）。しかし、Ｓｉ−Ｈ基を多量に含むＰＥ−ＣＶＤ
ＳｉＯ2 膜やＥＣＲ−ＣＶＤＳｉＯ2 膜は、現在用いら
れているＰＥ−ＴＥＯＳ膜（ステップカバレージ７０
％、アスペクト比１）に比べ、ステップカバレージが２
０〜３０％と悪く、その後の平坦化が、オーバーハング
やサイドデポジション膜の膜質低下のために行いにくく
なる。また、ＥＣＲ−ＣＶＤ装置は均一性が悪くパーテ
ィクル対策のため恒温化が求められるが、構造的に難し
く、安定形成するための装置や管理が難しい。かつ本格
的な生産装置がまだないという問題もある。
ｉ−Ｈ基を多量に含むＥＣＲ−ＣＶＤＳｉＯ2 膜をＳｉ
Ｈ4 ／Ｏ2 系を用いることによりシランリッチに形成す
ることで、Ｓｉ−Ｈ基を多量に含むＰＥ（プラズマエン
ハンスト）−ＣＶＤＳｉＯ2やＥＣＲ−ＣＶＤＳｉＯ2
膜を形成すると、ゲート酸化膜の信頼性が向上したこと
が報告された（９４年３月「電子情報通信学会春季大会
予稿集」（９頁〜）荒井（ＮＴＴ ＬＳＩ研究所）「サ
ブクォータミクロン時代のＵＬＳＩ技術開発の課
題」）。しかし、Ｓｉ−Ｈ基を多量に含むＰＥ−ＣＶＤ
ＳｉＯ2 膜やＥＣＲ−ＣＶＤＳｉＯ2 膜は、現在用いら
れているＰＥ−ＴＥＯＳ膜（ステップカバレージ７０
％、アスペクト比１）に比べ、ステップカバレージが２
０〜３０％と悪く、その後の平坦化が、オーバーハング
やサイドデポジション膜の膜質低下のために行いにくく
なる。また、ＥＣＲ−ＣＶＤ装置は均一性が悪くパーテ
ィクル対策のため恒温化が求められるが、構造的に難し
く、安定形成するための装置や管理が難しい。かつ本格
的な生産装置がまだないという問題もある。
【０００７】対策案としては上記文献によれば、
水分量や吸湿性の高いＳＯＧやＯ3 −ＴＥＯＳ膜の使
用を中止する。 耐湿性の高い膜でトランジスタ部を包む構造にする。 ＭＯＳＦＥＴの構造を抜本的に見直す。 等の改善が考えられているが、いずれも技術的な可能性
はあるが、商業的にはきわめて困難である。
用を中止する。 耐湿性の高い膜でトランジスタ部を包む構造にする。 ＭＯＳＦＥＴの構造を抜本的に見直す。 等の改善が考えられているが、いずれも技術的な可能性
はあるが、商業的にはきわめて困難である。
【０００８】
【発明の目的】本発明は、半導体基板上に薄膜絶縁膜が
形成され、かつ層間絶縁膜を有する構造の半導体装置の
製造方法について、容易で効果的に層間絶縁膜の水分に
よる悪影響を除く技術を提供しようとするものである。
形成され、かつ層間絶縁膜を有する構造の半導体装置の
製造方法について、容易で効果的に層間絶縁膜の水分に
よる悪影響を除く技術を提供しようとするものである。
【０００９】本出願の請求項１の発明は、半導体基板上
に薄膜絶縁膜が形成され、かつ層間絶縁膜を有する構造
の半導体装置の製造方法であって、層間絶縁膜の形成中
または形成後に、水と反応して安定化し得るイオンを層
間絶縁膜にイオン注入する工程を有する半導体装置の製
造方法において、 前記薄膜絶縁膜が、ＭＯＳ半導体装置
のゲート絶縁膜であり、 該ゲート絶縁膜とする薄膜絶縁
膜と、前記層間絶縁膜とを形成した後に、該層間絶縁膜
にコンタクト孔を形成し、コンタクト部に補償イオン注
入を行い、４５０℃以上の高温熱処理をすべて終了した
後に、該コンタクト部を埋め戻し、前記イオンを層間絶
縁膜内に高濃度にイオン注入することを特徴とする半導
体装置の製造方法であって、これにより上記目的を達成
するものである。
に薄膜絶縁膜が形成され、かつ層間絶縁膜を有する構造
の半導体装置の製造方法であって、層間絶縁膜の形成中
または形成後に、水と反応して安定化し得るイオンを層
間絶縁膜にイオン注入する工程を有する半導体装置の製
造方法において、 前記薄膜絶縁膜が、ＭＯＳ半導体装置
のゲート絶縁膜であり、 該ゲート絶縁膜とする薄膜絶縁
膜と、前記層間絶縁膜とを形成した後に、該層間絶縁膜
にコンタクト孔を形成し、コンタクト部に補償イオン注
入を行い、４５０℃以上の高温熱処理をすべて終了した
後に、該コンタクト部を埋め戻し、前記イオンを層間絶
縁膜内に高濃度にイオン注入することを特徴とする半導
体装置の製造方法であって、これにより上記目的を達成
するものである。
【００１０】本出願の請求項２の発明は、前記イオン注
入するイオン種が、シリコン原子、窒素原子、リン原
子、またはホウ素原子のうちいずれかの原子が水素原子
と結合してなるものであることを特徴とする請求項１に
記載の半導体装置の製造方法であって、これにより上記
目的を達成するものである。
入するイオン種が、シリコン原子、窒素原子、リン原
子、またはホウ素原子のうちいずれかの原子が水素原子
と結合してなるものであることを特徴とする請求項１に
記載の半導体装置の製造方法であって、これにより上記
目的を達成するものである。
【００１１】
【００１２】
【００１３】
【００１４】本発明は、層間絶縁膜を有する半導体装置
において、層間絶縁膜の形成後に処理される４５０℃な
いし６００℃以上の高温処理後にコンタクト部をレジス
トやＳＯＧで埋め戻し（これによりイオン注入がコンタ
クト影響を及ぼすことが防止できる）、Ｓｉ−ＨやＰ−
Ｈ、Ｎ−Ｈ、Ｂ−Ｈ等の水と反応し安定化できるイオン
を層間膜にイオン注入し、これにより薄膜絶縁膜（ＭＯ
Ｓ半導体装置のゲート酸化膜等）の劣化を低減し、薄膜
絶縁膜（ゲート酸化膜等）の信頼性を向上する態様で好
ましく実施できる。
において、層間絶縁膜の形成後に処理される４５０℃な
いし６００℃以上の高温処理後にコンタクト部をレジス
トやＳＯＧで埋め戻し（これによりイオン注入がコンタ
クト影響を及ぼすことが防止できる）、Ｓｉ−ＨやＰ−
Ｈ、Ｎ−Ｈ、Ｂ−Ｈ等の水と反応し安定化できるイオン
を層間膜にイオン注入し、これにより薄膜絶縁膜（ＭＯ
Ｓ半導体装置のゲート酸化膜等）の劣化を低減し、薄膜
絶縁膜（ゲート酸化膜等）の信頼性を向上する態様で好
ましく実施できる。
【００１５】即ち、Ｈ基をもつイオンを、ｐ+ に対して
はＢ−Ｈイオンを、ｎ+ に対してはＰ−Ｈをイオン層間
膜内に高濃度イオン注入すれば、その後の中温熱処理で
は消耗せず、このイオンは拡散してくるＯＨ基を安定な
Ｓｉ−ＯやＳｉＯ2 に変え、つまり水分吸着層とし作用
して、その下に形成されているゲート酸化膜等薄膜絶縁
膜の信頼性を確保する。
はＢ−Ｈイオンを、ｎ+ に対してはＰ−Ｈをイオン層間
膜内に高濃度イオン注入すれば、その後の中温熱処理で
は消耗せず、このイオンは拡散してくるＯＨ基を安定な
Ｓｉ−ＯやＳｉＯ2 に変え、つまり水分吸着層とし作用
して、その下に形成されているゲート酸化膜等薄膜絶縁
膜の信頼性を確保する。
【００１６】用い得るイオン種は１価のものだけでな
く、２価でも３価のもの、例えばＳｉＨ2-やＰＨ2-やＢ
Ｈ2-等でも良い。
く、２価でも３価のもの、例えばＳｉＨ2-やＰＨ2-やＢ
Ｈ2-等でも良い。
【００１７】イオン注入は、イオン注入により導入され
るイオン種の水素原子換算で０．５〜数〜数１０ａｔｏ
ｍ％（最大３０ａｔｏｍ％位のイオン注入が可能であ
る）の高濃度イオン注入を、高電流イオン注入装置で注
入して行うことが好ましい。かつ、イオン注入される層
間絶縁膜中のすべての水分を安定化する量でイオン注入
がなされていることが好ましい。
るイオン種の水素原子換算で０．５〜数〜数１０ａｔｏ
ｍ％（最大３０ａｔｏｍ％位のイオン注入が可能であ
る）の高濃度イオン注入を、高電流イオン注入装置で注
入して行うことが好ましい。かつ、イオン注入される層
間絶縁膜中のすべての水分を安定化する量でイオン注入
がなされていることが好ましい。
【００１８】注入場所は層間絶縁膜中とし、下地半導体
基板であるＳｉ基板等の中にダメージが届かなければよ
い。好ましくは、その後の熱処理がＳｉ−Ｈ等のイオン
種が反応を完了し消滅しない程度の６００℃以下の中温
度処理までの間に適応することができる構造に用いる。
基板であるＳｉ基板等の中にダメージが届かなければよ
い。好ましくは、その後の熱処理がＳｉ−Ｈ等のイオン
種が反応を完了し消滅しない程度の６００℃以下の中温
度処理までの間に適応することができる構造に用いる。
【００１９】イオン注入分布は特にこだわらないが、ピ
ークを層間膜中に持つことが望まれる。
ークを層間膜中に持つことが望まれる。
【００２０】
【作用】本発明によれば、層間絶縁膜中の水分が、水と
反応して安定化するＳｉ−ＨやＰ−Ｈ等イオン種によっ
て安定化され、ゲート絶縁膜等の薄膜絶縁膜に悪影響を
及ぼすことが防止できる。
反応して安定化するＳｉ−ＨやＰ−Ｈ等イオン種によっ
て安定化され、ゲート絶縁膜等の薄膜絶縁膜に悪影響を
及ぼすことが防止できる。
【００２１】
【実施例】以下本発明の実施例を説明する。但し当然の
ことではあるが、本発明は以下の実施例により限定を受
けるものではない。
ことではあるが、本発明は以下の実施例により限定を受
けるものではない。
【００２２】実施例１
この実施例は、本発明を、ＭＯＳデバイスの製造に適用
したものである。図１ないし図８を参照する。
したものである。図１ないし図８を参照する。
【００２３】本実施例においては、あらかじめ一般的な
ＭＯＳデバイス工程で半導体基板１（ここではＳｉ基
板）上に層間絶縁膜２まで形成（図１ないし図５）し、
該層間絶縁膜２形成後にコンタクトホール３をフォトリ
ソグラフィー技術とドライエッチングで加工形成し、コ
ンタクト部に補償イオン注入を行い、１０５０〜８００
℃程度の高温熱処理を加えた後にコンタクト部をレジス
トやＳＯＧで埋め戻してコンタクト部への次のイオン注
入による影響を防止するようにしてから（図６。図６
中、埋め戻し材料を符号４で示す。）、Ｓｉ−Ｈのイオ
ンを層間絶縁膜２内に高濃度イオン注入し（図７。その
イオン注入部を模式的に符号５で示す）、その後は中温
熱処理を行うのみとし、よってこのイオンは消耗せず、
拡散してくるＯＨ基を安定なＳｉ−ＯやＳｉＯ2 に変え
る。即ち水分吸収層としての役割を果たす。これにより
その下に形成されているゲート酸化膜の信頼性が確保さ
れる。最終的にコンタクトホール３の導電材６（ここで
はブランケットＷ）での埋め込み、及び上層配線７（こ
こでは第１層Ａｌ配線）を形成して、図８の構造を得
る。
ＭＯＳデバイス工程で半導体基板１（ここではＳｉ基
板）上に層間絶縁膜２まで形成（図１ないし図５）し、
該層間絶縁膜２形成後にコンタクトホール３をフォトリ
ソグラフィー技術とドライエッチングで加工形成し、コ
ンタクト部に補償イオン注入を行い、１０５０〜８００
℃程度の高温熱処理を加えた後にコンタクト部をレジス
トやＳＯＧで埋め戻してコンタクト部への次のイオン注
入による影響を防止するようにしてから（図６。図６
中、埋め戻し材料を符号４で示す。）、Ｓｉ−Ｈのイオ
ンを層間絶縁膜２内に高濃度イオン注入し（図７。その
イオン注入部を模式的に符号５で示す）、その後は中温
熱処理を行うのみとし、よってこのイオンは消耗せず、
拡散してくるＯＨ基を安定なＳｉ−ＯやＳｉＯ2 に変え
る。即ち水分吸収層としての役割を果たす。これにより
その下に形成されているゲート酸化膜の信頼性が確保さ
れる。最終的にコンタクトホール３の導電材６（ここで
はブランケットＷ）での埋め込み、及び上層配線７（こ
こでは第１層Ａｌ配線）を形成して、図８の構造を得
る。
【００２４】本実施例では、更に詳しくは、図１に示す
ように素子分離１１をいわゆる改良ロコス法により形成
し、かつウエルを形成しておく。
ように素子分離１１をいわゆる改良ロコス法により形成
し、かつウエルを形成しておく。
【００２５】次に図２に示すように、薄膜絶縁膜１０と
してのゲート酸化膜及びポリシリコン膜１２′を堆積
し、その後表面をシリサイド化（例えばＷＳｉ化）して
パターニングし、ポリサイドゲート電極１２を形成する
（図３）。低濃度拡散領域１５及びソース／ドレイン領
域１４を形成する（図４）。符号１３は低濃度拡散層１
４形成のためのサイドウォールである。
してのゲート酸化膜及びポリシリコン膜１２′を堆積
し、その後表面をシリサイド化（例えばＷＳｉ化）して
パターニングし、ポリサイドゲート電極１２を形成する
（図３）。低濃度拡散領域１５及びソース／ドレイン領
域１４を形成する（図４）。符号１３は低濃度拡散層１
４形成のためのサイドウォールである。
【００２６】次いで、図５に示すように、層間絶縁膜２
（５００ｎｍ）を形成する。ここではＬＰ−Ｓｉ3 Ｎ4
により形成するか、あるいはＢＰＳＧを用いたリフロー
膜により形成した。
（５００ｎｍ）を形成する。ここではＬＰ−Ｓｉ3 Ｎ4
により形成するか、あるいはＢＰＳＧを用いたリフロー
膜により形成した。
【００２７】図６に示すようにコンタクトホール３を加
工形成し、コンタクト補償イオン注入を行う。次にコン
タクトアニールを行うが、ここではコンタクト部埋め戻
しをレジストまたはＳＯＧコートで行い（埋め戻し材料
を符号４で示す）、コンタクト部残しエッチバックを行
う（図６）。
工形成し、コンタクト補償イオン注入を行う。次にコン
タクトアニールを行うが、ここではコンタクト部埋め戻
しをレジストまたはＳＯＧコートで行い（埋め戻し材料
を符号４で示す）、コンタクト部残しエッチバックを行
う（図６）。
【００２８】次に、層間膜絶縁膜２にイオン注入を行
う。ここでは下記条件で行うことができる。即ち、下記
のように、イオン注入により導入された水素原子換算で
０．５〜数〜数１０ａｔｏｍ％の高濃度イオン注入を、
高電流イオン注入装置で注入して行った。なお図中、符
号５でイオン注入層を模式的に示す。
う。ここでは下記条件で行うことができる。即ち、下記
のように、イオン注入により導入された水素原子換算で
０．５〜数〜数１０ａｔｏｍ％の高濃度イオン注入を、
高電流イオン注入装置で注入して行った。なお図中、符
号５でイオン注入層を模式的に示す。
【００２９】イオン種にＳｉＨを用いた場合
９０〜３８０ｋｅＶ、
ドーズ量１Ｅ１６〜１Ｅ１８／ｃｍ2
ドーズ電流＝１〜３０ｍＡ
Ｒｐ＝０．１〜０．３ｎｍ（層間絶縁膜の２０〜８０％
程度の膜中） ソースガス；ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，ＳｉＨ2 Ｃｌ2
程度の膜中） ソースガス；ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，ＳｉＨ2 Ｃｌ2
【００３０】ここでは具体的には、Ｓｉ−Ｈ２４０ｋｅ
Ｖ，４ｅ１６，１０ｍＡとした。
Ｖ，４ｅ１６，１０ｍＡとした。
【００３１】その後、コンタクト部開孔アッシングまた
はライトエッチングを行い、埋め戻し材料４を除去す
る。
はライトエッチングを行い、埋め戻し材料４を除去す
る。
【００３２】その後、埋め込み導電材６としてブランケ
ットＷでコンタクトホール３の埋め込みを行い、上層配
線７として第１層Ａｌ配線形成する。具体的には、ブラ
ンケットＣＶＤ−Ｗを形成し、全面エッチバックしてＷ
をコンタクトホール３内に残し、Ａｌ−Ｃｕ膜をスパッ
タ形成し、フォトレジスト形成及びＲＩＥを行ってＡｌ
パターニングを行った。これにより図８の構造を得る。
ットＷでコンタクトホール３の埋め込みを行い、上層配
線７として第１層Ａｌ配線形成する。具体的には、ブラ
ンケットＣＶＤ−Ｗを形成し、全面エッチバックしてＷ
をコンタクトホール３内に残し、Ａｌ−Ｃｕ膜をスパッ
タ形成し、フォトレジスト形成及びＲＩＥを行ってＡｌ
パターニングを行った。これにより図８の構造を得る。
【００３３】その後、適宜平坦化層間膜形成し、以下、
多層配線とするために上記工程を繰り返す。最終的にパ
ッジペーション膜を形成し、パッド形成を行う。
多層配線とするために上記工程を繰り返す。最終的にパ
ッジペーション膜を形成し、パッド形成を行う。
【００３４】本実施例では、注入したＳｉ−Ｈ基とＯＨ
基が結合し、Ｈ2 を放出し、Ｓｉ−ＯＨとなり、Ｓｉ−
ＯＨ同士が反応し再度Ｈ2 を放出し、Ｓｉ−Ｏ−Ｓｉ−
Ｏのネットワークを形成し酸化膜になり安定化する。
（なお次の例のＰ−Ｈや、Ｂ−Ｈでも同様に、Ｐ−Ｈ
や、Ｂ−ＨがＯＨ基と結合し、Ｈ2 を放出し、Ｐ−Ｏ
Ｈ，Ｂ−ＯＨとなり、Ｐ−ＯＨ，Ｂ−ＯＨ同士が反応し
再度Ｈ2 を放出し、Ｐ−Ｏ−Ｐ−Ｏ，Ｂ−Ｏ−Ｂ−Ｏの
ネットワークを形成しＰＳＧ，ＢＳＧの酸化膜になり安
定化する。）
基が結合し、Ｈ2 を放出し、Ｓｉ−ＯＨとなり、Ｓｉ−
ＯＨ同士が反応し再度Ｈ2 を放出し、Ｓｉ−Ｏ−Ｓｉ−
Ｏのネットワークを形成し酸化膜になり安定化する。
（なお次の例のＰ−Ｈや、Ｂ−Ｈでも同様に、Ｐ−Ｈ
や、Ｂ−ＨがＯＨ基と結合し、Ｈ2 を放出し、Ｐ−Ｏ
Ｈ，Ｂ−ＯＨとなり、Ｐ−ＯＨ，Ｂ−ＯＨ同士が反応し
再度Ｈ2 を放出し、Ｐ−Ｏ−Ｐ−Ｏ，Ｂ−Ｏ−Ｂ−Ｏの
ネットワークを形成しＰＳＧ，ＢＳＧの酸化膜になり安
定化する。）
【００３５】イオン注入を施すべき構造としては、注入
場所は層間絶縁膜２中とし、半導体基板１（Ｓｉ基板）
中には入れず、その後の熱処理は６００℃以下の中温度
処理までに適応する構造に用いるものとする。また、上
記具体的記述では層間絶縁膜の形成後にこのイオン注入
を行ったが、層間絶縁膜の形成中に、同時にイオン注入
を行うようにしてもよい（他の実施例でも同じ）。
場所は層間絶縁膜２中とし、半導体基板１（Ｓｉ基板）
中には入れず、その後の熱処理は６００℃以下の中温度
処理までに適応する構造に用いるものとする。また、上
記具体的記述では層間絶縁膜の形成後にこのイオン注入
を行ったが、層間絶縁膜の形成中に、同時にイオン注入
を行うようにしてもよい（他の実施例でも同じ）。
【００３６】また、イオン注入分布は特にこだわらない
が、縦方向に均一であることが望ましい。
が、縦方向に均一であることが望ましい。
【００３７】本実施例によれば、以上のような半導体装
置の層間絶縁膜２にイオン注入を施したことにより、次
の効果が得られる。
置の層間絶縁膜２にイオン注入を施したことにより、次
の効果が得られる。
【００３８】表面改質用の高電流イオン注入装置も、
現在、ＳＩＭＯＸ基板の開発等により開発されてきて生
産に適用できるようになってきた。（現状の高電流イオ
ン注入でも３ｍＡ程度はとれ、さらに表面改質用イオン
注入は１０ｍＡ程度の高電流が取れるので、実現性には
全く問題がない。） 上記イオン注入以外は通常のプロセスがそのまま使え
る。 構造上はほとんど従来構造を変えないので、そのまま
プロセスに適用できる。 ゲート酸化膜の信頼性が向上し、ゲートのライフ設計
に伴い、濃度のみ制御することで達成でき、構造の変更
がいらない。 反応した水分は、低級酸化膜となり安定化するため、
ＰＳＧのように吸収するのではなく、またナイトライド
のようにブロックするのではないので、多量にたまった
場合の金属腐食やはがれ等の構造破壊にはつながらな
い。
現在、ＳＩＭＯＸ基板の開発等により開発されてきて生
産に適用できるようになってきた。（現状の高電流イオ
ン注入でも３ｍＡ程度はとれ、さらに表面改質用イオン
注入は１０ｍＡ程度の高電流が取れるので、実現性には
全く問題がない。） 上記イオン注入以外は通常のプロセスがそのまま使え
る。 構造上はほとんど従来構造を変えないので、そのまま
プロセスに適用できる。 ゲート酸化膜の信頼性が向上し、ゲートのライフ設計
に伴い、濃度のみ制御することで達成でき、構造の変更
がいらない。 反応した水分は、低級酸化膜となり安定化するため、
ＰＳＧのように吸収するのではなく、またナイトライド
のようにブロックするのではないので、多量にたまった
場合の金属腐食やはがれ等の構造破壊にはつながらな
い。
【００３９】実施例２
ここでは、図示しないが、実施例１と同様まずあらかじ
めＭＯＳデバイス工程で層間絶縁膜まで形成し、層間絶
縁膜形成後にコンタクトホールをフォトリソグラフィー
技術とドライエッチングで加工形成し、コンタクト部に
補償イオン注入し、１０５０〜８００℃程度の高温熱処
理を加えた後にコンタクト部をレジストやＳＯＧで埋め
戻し、Ｈ基をもつイオンを層間絶縁膜内にイオン注入す
るが、ここでは、例えばｐ+ にはＢ−Ｈ、ｎ+ にはＰ−
Ｈイオンを高濃度イオン注入する。これはその後の中温
熱処理で消耗せず、侵入してくるＯＨ基をＰ−Ｈ，Ｂ−
Ｈで反応させ、安定なＰ−ＯやＢ−ＯのドープトＳｉＯ
2 （ＰＳＧ，ＢＳＧ）に変える。即ち水分反応層の役割
を果たし、その下に形成されているゲート酸化膜の信頼
性を確保する。
めＭＯＳデバイス工程で層間絶縁膜まで形成し、層間絶
縁膜形成後にコンタクトホールをフォトリソグラフィー
技術とドライエッチングで加工形成し、コンタクト部に
補償イオン注入し、１０５０〜８００℃程度の高温熱処
理を加えた後にコンタクト部をレジストやＳＯＧで埋め
戻し、Ｈ基をもつイオンを層間絶縁膜内にイオン注入す
るが、ここでは、例えばｐ+ にはＢ−Ｈ、ｎ+ にはＰ−
Ｈイオンを高濃度イオン注入する。これはその後の中温
熱処理で消耗せず、侵入してくるＯＨ基をＰ−Ｈ，Ｂ−
Ｈで反応させ、安定なＰ−ＯやＢ−ＯのドープトＳｉＯ
2 （ＰＳＧ，ＢＳＧ）に変える。即ち水分反応層の役割
を果たし、その下に形成されているゲート酸化膜の信頼
性を確保する。
【００４０】即ち、ここでは、実施例１と同様、まず素
子分離を形成し、トランジスタ作成を行い、層間絶縁膜
（５００ｎｍ）を形成し、コンタクト加工し、コンタク
ト補償イオン注入を行い、コンタクトアニールを行う。
子分離を形成し、トランジスタ作成を行い、層間絶縁膜
（５００ｎｍ）を形成し、コンタクト加工し、コンタク
ト補償イオン注入を行い、コンタクトアニールを行う。
【００４１】次にコンタクト部埋め戻しをレジストまた
はＳＯＧコートにより行い、コンタクト部残しエッチバ
ックを行う。以上までは実施例１と同様である。
はＳＯＧコートにより行い、コンタクト部残しエッチバ
ックを行う。以上までは実施例１と同様である。
【００４２】その後、層間絶縁膜イオン注入を、Ｐ−
Ｈ，２４０ｋｅＶ，４Ｅ１６，１ｍＡ、及びＢ−Ｈ，１
００ｋｅＶ，４Ｅ１６，１ｍＡで行う。
Ｈ，２４０ｋｅＶ，４Ｅ１６，１ｍＡ、及びＢ−Ｈ，１
００ｋｅＶ，４Ｅ１６，１ｍＡで行う。
【００４３】イオン注入は、これにより導入された水素
原子換算で０．５〜数〜数１０ａｔｏｍ％の高濃度イオ
ン注入を、高電流イオン注入装置で注入して行った。
原子換算で０．５〜数〜数１０ａｔｏｍ％の高濃度イオ
ン注入を、高電流イオン注入装置で注入して行った。
【００４４】（イオン種にＰ−Ｈを用いた場合）
９０〜３８０ｋｅＶ、
ドーズ量１Ｅ１６〜１Ｅ１８／ｃｍ2
ドーズ電流＝１〜３０ｍＡ
Ｒｐ＝０．１〜０．３ｎｍ（層間絶縁膜の２０〜８０％
程度の膜中） ソースガス；ＰＨ3
程度の膜中） ソースガス；ＰＨ3
【００４５】（イオン種にＢ−Ｈを用いた場合）
３０〜１３０ｋｅＶ、
ドーズ量１Ｅ１６〜１Ｅ１８／ｃｍ2
ドーズ電流＝１〜３０ｍＡ
Ｒｐ＝０．１〜０．３ｎｍ（層間絶縁膜の２０〜８０％
程度の膜中） ソースガス；Ｂ2 Ｈ6
程度の膜中） ソースガス；Ｂ2 Ｈ6
【００４６】反応機構は成膜中に取り込まれるＳｉ−Ｈ
と同様と考えられる（前記実施例１における注入イオン
種の作用参照）。この実施例も、実施例１と同様の効果
を有する。
と同様と考えられる（前記実施例１における注入イオン
種の作用参照）。この実施例も、実施例１と同様の効果
を有する。
【００４７】なお別途、実施例１、実施例２と同様にし
て、但しイオン種としてＮ−Ｈを下記条件で用いた場合
についても実施した。これによっても、同様の効果を得
ることができた。
て、但しイオン種としてＮ−Ｈを下記条件で用いた場合
についても実施した。これによっても、同様の効果を得
ることができた。
【００４８】（イオン種にＮ−Ｈを用いた場合）
５０〜１４０ｋｅＶ
ドーズ量 １Ｅ１６〜１Ｅ１８ｃｍ2
ドーズ電流 １〜３０ｍＡ（１００ｍＡオーダーまで
可能） Ｒｐ＝０．１〜０．３μｍ（層間膜の２０〜８０％程度
の膜中） ソースガス ＮＨ3 （その他ＮＨ2 ＮＨ2 等アミノ系
化合物でイオン注入可能なものを使用できる）
可能） Ｒｐ＝０．１〜０．３μｍ（層間膜の２０〜８０％程度
の膜中） ソースガス ＮＨ3 （その他ＮＨ2 ＮＨ2 等アミノ系
化合物でイオン注入可能なものを使用できる）
【００４９】
【発明の効果】以上説明したとおり、本発明によれば、
半導体基板上に薄膜絶縁膜が形成され、かつ層間絶縁膜
を有する構造の半導体装置の製造方法について、容易で
効果的に層間絶縁膜の水分による悪影響を除く技術が提
供できた。
半導体基板上に薄膜絶縁膜が形成され、かつ層間絶縁膜
を有する構造の半導体装置の製造方法について、容易で
効果的に層間絶縁膜の水分による悪影響を除く技術が提
供できた。
【図１】実施例１の半導体装置の製造工程を順に断面図
で示すものである（１）。
で示すものである（１）。
【図２】実施例１の半導体装置の製造工程を順に断面図
で示すものである（２）。
で示すものである（２）。
【図３】実施例１の半導体装置の製造工程を順に断面図
で示すものである（３）。
で示すものである（３）。
【図４】実施例１の半導体装置の製造工程を順に断面図
で示すものである（４）。
で示すものである（４）。
【図５】実施例１の半導体装置の製造工程を順に断面図
で示すものである（５）。
で示すものである（５）。
【図６】実施例１の半導体装置の製造工程を順に断面図
で示すものである（６）。
で示すものである（６）。
【図７】実施例１の半導体装置の製造工程を順に断面図
で示すものである（７）。
で示すものである（７）。
【図８】実施例１の半導体装置の製造工程を順に断面図
で示すものである（８）。
で示すものである（８）。
１ 半導体基板（Ｓｉ基板）
２ 層間絶縁膜
４ コンタクトホール埋め戻し材料
５ イオン注入層
１０ 層間絶縁膜（ゲート絶縁膜）
Claims (2)
- 【請求項１】半導体基板上に薄膜絶縁膜が形成され、か
つ層間絶縁膜を有する構造の半導体装置の製造方法であ
って、 層間絶縁膜の形成中または形成後に、水と反応して安定
化し得るイオンを層間絶縁膜にイオン注入する工程を有
する半導体装置の製造方法において、 前記薄膜絶縁膜が、ＭＯＳ半導体装置のゲート絶縁膜で
あり、 該ゲート絶縁膜とする薄膜絶縁膜と、前記層間絶縁膜と
を形成した後に、該層間絶縁膜にコンタクト孔を形成
し、コンタクト部に補償イオン注入を行い、４５０℃以
上の高温熱処理をすべて終了した後に、該コンタクト部
を埋め戻し、前記イオンを層間絶縁膜内に高濃度にイオ
ン注入する ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記イオン注入するイオン種が、シリコン
原子、窒素原子、リン原子、またはホウ素原子のうちい
ずれかの原子が水素原子と結合してなるものであること
を特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20368394A JP3422086B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20368394A JP3422086B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0869978A JPH0869978A (ja) | 1996-03-12 |
| JP3422086B2 true JP3422086B2 (ja) | 2003-06-30 |
Family
ID=16478117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20368394A Expired - Fee Related JP3422086B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422086B2 (ja) |
-
1994
- 1994-08-29 JP JP20368394A patent/JP3422086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0869978A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091121A (en) | Semiconductor device and method for manufacturing the same | |
| JPH11204793A (ja) | 電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス | |
| JP2000332237A (ja) | 半導体装置の製造方法 | |
| US6639264B1 (en) | Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures | |
| TWI246720B (en) | Method of manufacturing semiconductor devices | |
| US5683920A (en) | Method for fabricating semiconductor devices | |
| US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
| US20090075477A1 (en) | Method of manufacturing semiconductor device | |
| JPH1032313A (ja) | 半導体装置とその製造方法 | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| US6245603B1 (en) | Manufacturing method for semiconductor device | |
| US6784098B1 (en) | Method for forming salicide process | |
| TWI505372B (zh) | 用於調整半導體裝置中閘極電極之高度的方法 | |
| JP3422086B2 (ja) | 半導体装置の製造方法 | |
| KR101017051B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US6569735B2 (en) | Manufacturing method for isolation on non-volatile memory | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| US7666755B2 (en) | Method of forming device isolation film of semiconductor device | |
| JP3141937B2 (ja) | 半導体装置の製造方法 | |
| TWI239598B (en) | Semiconductor memory device and manufacturing method thereof | |
| KR20040001894A (ko) | 실리사이드 블록킹 공정을 이용한 반도체소자의 제조 방법 | |
| KR100753121B1 (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| US6927150B2 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100425 |
|
| LAPS | Cancellation because of no payment of annual fees |