JP3421007B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を回路
基板に実装するためにパッケージングされた半導体装置
及びその製造方法に関するものである。本発明におい
て、半導体装置は、表面を複数の区画に分割し、各区画
上に薄膜回路を設けたウエハ基板を備える半導体ウエハ
装置と、この半導体ウエハ装置を区画ごとに切断して形
成される半導体チップ装置を含む。

【０００２】

【従来の技術】従来、半導体素子を回路基板上に実装す
る際には、半導体素子の保護と実装を容易にするために
ＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）等に代
表されるように半導体素子をパッケージングして用いら
れてきたが、近年、半導体素子の接続端子の増加によ
り、半導体素子のパッケージサイズが次第に大きくな
り、実装面積の小型化には従来の半導体素子のパッケー
ジング技術で対処することが次第に困難になって来た。

【０００３】そこで、従来の半導体素子のパッケージン
グ技術の上記の困難を除くために、ＢＧＡ（ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）やＣＳＰ（ｃｈｉｐ ｓｃａｌ
ｅｐａｃｋａｇｅ）等のような、半導体素子の接続端子
を格子状に再配置したパッケージが用いられるようにな
ってきている。ＢＧＡやＣＳＰは通常、半導体素子の接
続端子を格子状に再配置するための配線が形成されてい
る基板（以下、「インターポーザ基板」と呼ぶ）上に、
ワイヤーボンディングやフリップチップ等に代表される
半導体実装技術を用いて半導体素子を実装し、半導体素
子の表面を保護するために封止樹脂を充填した構造を有
した半導体パッケージである。又、接続端子が格子状に
並んでいるため、接続端子数の多い半導体素子であって
も、ＱＦＰより実装面積を小型化できるメリットを持っ
ている。

【０００４】特にＣＳＰは、インターポーザ基板の面積
をできるだけ半導体素子の大きさに近づけたＢＧＡパッ
ケージの総称であり、半導体素子を直接回路基板に実装
する方法を除いて、最も半導体素子を小面積で実装でき
る半導体装置である。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置とその製造方法において、次のような問
題がある。第１に、半導体素子の表面を保護するため
に、封止樹脂を充填する必要があり、ＣＳＰといえども
インターポーザ基板のサイズは半導体素子よりも大きく
なる。そのため、パッケージングされた半導体装置とし
て用いる場合には、そのサイズが半導体素子よりも大き
なものとなる。第２に、半導体素子をインターポーザ基
板に実装する際に、個片で実装しなければならないた
め、パッケージにするための組立工程が必要であり、低
コスト化に限界がある。

【０００６】本発明は、上記従来例の問題点を解決する
ために、半導体素子と同サイズの半導体チップ装置及び
その製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体ウエハ装置は、表面を複数の区画に
分割し、各区画上に薄膜回路を設けたウエハ基板と、ウ
エハ基板の各区画内で薄膜回路に配設した複数の第１電
極パッドに、夫々、対応する位置に形成された複数の貫
通孔を有すると共に、ウエハ基板の表面に被覆される絶
縁性基材と、絶縁性基材の貫通孔に導電性材料を充填し
て形成される複数のビアホールと、絶縁性基材のウエハ
基板と反対側の面の上で、一端を各ビアホールに接合さ
せると共に他端を所定位置まで延在させて、ウエハ基板
の各区画に対応する領域内に夫々の他端部を分散させて
配置した複数の導電層と、導電層の夫々の他端部に配設
した複数の第２電極パッドとを備える。この半導体ウエ
ハ装置を区画ごとに切断することにより、半導体素子と
同サイズの半導体チップ装置（以下、「Ｒ−ＣＳＰ（ｒ
ｅａｌ ｓｉｚｅ ＣＳＰ）」と呼ぶ）を得ることがで
きる。

【０００８】本発明の半導体ウエハ装置では、ビアホー
ルと導電層を設けた少なくとも１個の別の絶縁性基材を
ウエハ基板と絶縁性基材の間に積層することにより、多
層配線が行われる。多層配線することにより、より多数
のピンを有する半導体ウエハ装置や複雑な再配線に対応
することが可能となる。又、本発明の半導体ウエハ装置
の構造は、多層配線の形成を比較的容易にする。

【０００９】又、本発明の半導体ウエハ装置では、絶縁
性基材が、少なくとも半硬化状態の樹脂を含む複合有機
材料で形成される。絶縁性基材に有機材料を用いること
により、マザーボードとの熱膨張差を低減することが可
能となり、２次実装信頼性を向上することができる。

【００１０】更に、本発明の半導体ウエハ装置では、導
電性材料が、少なくとも金属粉体と未硬化樹脂とを混合
した導電性ペーストである。層間接続用のビアホール内
に導電性ペーストを充填することにより、プレス作業で
絶縁性基材をウエハ基板に貼り付ける工程と同時に、層
間の電気的接続を得ることができる。

【００１１】又、本発明の半導体ウエハ装置では、第２
電極パッドが、ウエハ基板の各区画に対応する領域内で
マトリックス状に配置される。第２電極パッドをマトリ
ックス状に配置することにより、第１電極パッドと同数
の第２電極パッドを、より広いピッチで、且つ、パッド
面積も大きめに配置することが可能となり、マザーボー
ドへの２次実装が容易になる。

【００１２】一方、本発明の半導体チップ装置の製造方
法は、表面を複数の区画に分割し、各区画上に薄膜回路
を設け、且つ、各区画内で薄膜回路に複数の第１電極パ
ッドを配設したウエハ基板の表面に、絶縁性基材を被覆
する工程と、第１電極パッドの表面が露出するように、
絶縁性基材において第１電極パッドに対応する位置に複
数の貫通孔を形成する工程と、貫通孔に導電性材料を充
填して複数のビアホールを形成する工程と、導電層を形
成するための金属箔を、絶縁性基材のウエハ基板と反対
側の面に接着する工程と、金属箔において、一端を各ビ
アホールを介して各第１電極パッドに接合させると共に
他端を所定位置まで延在させて、ウエハ基板の各区画に
対応する領域内に夫々の他端部を分散させて配置するよ
うに複数の導電層を形成する工程と、複数の第２電極パ
ッドを導電層の夫々の他端部に配設して、半導体ウエハ
装置を得る工程と、半導体ウエハ装置を区画ごとに切断
する工程とを備える。本発明の半導体チップ装置の製造
方法では、個片での実装に代表される組立工程が不要に
なるから、より低コストでＲ−ＣＳＰの製造が可能とな
る。

【００１３】又、本発明の半導体チップ装置製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
設け、且つ、各区画内で薄膜回路に複数の第１電極パッ
ドを配設したウエハ基板の表面に、絶縁性基材を被覆す
る工程と、第１電極パッドの表面が露出するように、絶
縁性基材において第１電極パッドに対応する位置に複数
の貫通孔を形成する工程と、貫通孔に導電性材料を充填
して複数のビアホールを形成する工程と、支持基材上
に、一端を各ビアホールの位置に対応するように形成す
ると共に他端を所定位置まで延在させて、ウエハ基板の
各区画に対応する領域内に夫々の他端部を分散させて配
置するように複数の導電層を形成する工程と、導電層を
絶縁性基材上に位置合わせを行いながら転写する工程
と、支持基材を除去する工程と、複数の第２電極パッド
を導電層の夫々の他端部に配設して、半導体ウエハ装置
を得る工程と、半導体ウエハ装置を区画ごとに切断する
工程とを備える。この製造方法を使用すると、絶縁性基
材に被圧縮性が無い場合においても層間の電気的接続を
得ることができる。

【００１４】又、本発明の半導体チップ装置製造方法で
は、絶縁性基材をウエハ基板の表面に被覆する工程にお
いて、絶縁性基材のウエハ基板と反対側の面に、保護フ
ィルムが同時に被覆される。保護フィルムを絶縁性基材
に被覆することにより、ウエハ基板に対する絶縁性基材
の被覆工程が容易になると共に、絶縁性基材の表面の汚
染が防止される。

【００１５】更に、本発明の半導体チップ装置製造方法
では、絶縁性基材において第１電極パッドに対応する位
置に複数の貫通孔を形成する工程において、ウエハ基板
上の薄膜回路の所定のマークを認識しながら、第１電極
パッドに対応する位置にレーザー加工法を用いて貫通孔
を形成する。レーザー加工法により、貫通孔を第１電極
パッド上に正確に形成することができる。

【００１６】その上、本発明の半導体チップ装置製造方
法では、レーザー加工法を用いた貫通孔の形成におい
て、第１電極パッドを被覆している自然酸化膜を貫通孔
の加工と同時に除去する。これにより、貫通孔の加工と
同時に第１電極パッドの表面の自然酸化膜が除去される
から、層間の電気的接続の信頼性を向上させる効果があ
る。

【００１７】又、本発明の半導体チップ装置製造方法で
は、絶縁性基材の貫通孔に充填された導電性材料を圧縮
して緻密化することにより、第１電極パッドを対応する
第２電極パッドと接続する工程を更に備える。これは真
空熱プレス工程の際に、導電性ペーストの金属粉体が緻
密化することを意味しており、その結果として、導電性
ペースト内部と第１及び第２電極パッドを導通させるこ
とができる。

【００１８】更に、本発明の半導体チップ装置製造方法
では、導電性材料の圧縮工程において、ウエハ基板とウ
エハ基板に被覆された絶縁性基材を真空中で加熱加圧す
ることにより、導電性材料が一括して圧縮される。これ
により、真空熱プレス作業の際に、導電性ペーストの金
属粉体の緻密化をウエハ基板上で一括して行うことがで
きる。

【００１９】その上、本発明の半導体チップ装置製造方
法では、導電性材料の圧縮工程において、導電性材料が
絶縁性基材と共に圧縮される。これにより、真空熱プレ
ス作業の際に、導電性ペーストの金属粉体が緻密化し、
絶縁性基材の積層と共に層間接続も同時に行うことがで
きる。

【００２０】又、本発明の半導体チップ装置製造方法で
は、導電性材料の圧縮工程において、第１電極パッドと
第２電極パッドの少なくとも一方によって絶縁性基材の
ビアホール近傍だけが局部的に圧縮される。これによ
り、電極パッドや内層配線のランドによって、配線厚み
分の圧縮がプレス圧に加えてビアホール近傍だけに印加
されるから、より安定した層間接続を得ることができ
る。

【００２１】更に、本発明の半導体チップ装置製造方法
では、第１電極パッドと第２電極パッドが、インナービ
アホール（ＩＶＨ）構造で接続される。本発明の製造方
法によれば、ビアホールは各層独立して形成され、且
つ、ビアホール内部に導電性材料が充填されているた
め、各層任意の位置（下層のビアホールの直上も含む）
で層間接続が可能となる。

【００２２】その上、本発明の半導体チップ装置製造方
法では、突起電極を第１電極パッド上に形成する工程を
更に備える。これにより、ビアホール内の導電性ペース
トを更に緻密化することが可能となるから、層間接続の
安定性を向上することができる。

【００２３】又、本発明の半導体チップ装置製造方法で
は、ウエハ基板の裏面を研削する工程を更に備える。ウ
エハ基板の裏面を研削することにより、より薄形の半導
体ウエハ装置を得ることができる。即ち、より低背の半
導体チップ装置を得ることができる。

【００２４】

【発明の実施の形態】以下に、本発明の半導体装置を図
面を参照して説明する。

【００２５】図１は本発明の半導体装置を示し、図１
（ｂ）は本発明の半導体ウエハ装置を示す一方、図１
（ａ）は図１（ｂ）の半導体ウエハ装置を切断して形成
される本発明の半導体チップ装置を示す。図１に示すよ
うに、半導体ウエハ装置は、表面１ａと裏面１ｂを有す
るウエハ基板１を備えると共に、表面１ａを複数の区画
に分割している。又、各区画上に薄膜回路を設け、各区
画内部に設けた薄膜回路に複数の第１電極パッド３が配
設されている。更に、絶縁性基材２がウエハ基板１の表
面１ａに積層されて、ウエハ基板１の表面１ａ上の第１
電極パッド３が、夫々の第１電極パッド３に対応して絶
縁性基材２上に配設された複数の第２電極パッド４まで
再配線されている。一方、半導体チップ装置は、この半
導体ウエハ装置を区画ごとに切断することにより得られ
る。

【００２６】ウエハ基板１は通常Ｓｉ等の半導体材料か
ら成り、その表面１ａに真空蒸着やスパッタリング等の
成膜方法やフォトリソグラフィー法等によるパターン形
成など、いわゆる半導体製造プロセスによって薄膜回路
や第１電極パッド３等を配設している。薄膜回路を結線
するための配線や第１電極パッド３にはＡｌやＣｕ等の
材料が使用されるが、現状ではＡｌが主に用いられてい
る。

【００２７】絶縁性基材２には、ウエハ基板１上に配設
されている第１電極パッド３の位置に複数の貫通孔５が
形成されており、この貫通孔５の内部には導電性材料６
が充填され複数のビアホール１０（図３（ｃ）参照）が
形成される。絶縁性基材２には通常樹脂の複合材料、例
えばテフロン（登録商標）樹脂をスポンジ状の構造体に
加工したシート材にエポキシ樹脂を含浸しＢステージ状
態に半硬化させた材料や、ポリイミド等のフィルム材料
の両面に接着剤を塗布した材料などを使用している。

【００２８】本発明で使用する絶縁性基材の厚さは２０
〜２５μｍである。貫通孔５は絶縁性基材２にレーザー
を用いて加工したものである。本発明では、波長３５１
ｎｍのＹＡＧＴＨＧレーザーを使用して、直径約５０μ
ｍの加工を実施している。又、貫通孔５に充填される導
電性材料６は、金属ペースト、めっき、真空蒸着等の方
法で形成することが可能である。本発明では、導電性材
料６は、ＣｕあるいはＣｕ−Ａｇ合金の粉体とエポキシ
樹脂を混練して作製した金属ペーストである。

【００２９】複数の導電層７が、絶縁性基材２のウエハ
基板１と反対側の面に設けられる。この時、各導電層７
の一端を、ウエハ基板１の各区画内部に設けられた薄膜
回路の複数の第１電極パッド３に対応する位置に形成さ
れた貫通孔５に充填された導電性材料６に接合させる一
方、各導電層７の他端を所定位置まで延在することによ
り、導電層７の夫々の他端部をウエハ基板１の各区画に
対応する領域内に分散させて配置する。複数の第２電極
パッド４を導電層７の夫々の他端部に配設することによ
り、第１電極パッド３が、夫々、第２電極パッド４の位
置に再配線される。ここで、導電層７と第２電極パッド
４は、通常、同一銅箔面上にフォトリソグラフィー法な
どを用いてパターン形成することによって製造される。
第２電極パッド４は、通常、ウエハ基板１の各区画に対
応する領域内に格子状に配置される。

【００３０】第１電極パッド３のパッド数が多い場合、
導電層７が一層だけでは第２電極パッド４まで再配線で
きないときがある。このような場合、図２に示すように
絶縁性基材２を二層以上積層し、各層に第１電極パッド
３と第２電極パッド４を再配線するための内層導電層８
を形成して、各層の内層導電層８を層間接続するための
ビアホール（絶縁性基材２に形成した導電性材料６を充
填した貫通孔５と同じもの）を用いて、多層配線を行
う。

【００３１】以下に、本発明の第１実施形態にかかる半
導体チップ装置製造方法を図３を参照して説明する。図
３（ａ）乃至図３（ｇ）は、図１（ａ）の半導体チップ
装置の製造工程を示す。先ず、図３（ａ）に示すよう
に、表面１ａを複数の区画に分割し、各区画上に薄膜回
路を設け、しかも各区画内部に薄膜回路の複数の第１電
極パッド３を配設したウエハ基板１に対して、絶縁性基
材２を被覆する。被覆する方法としては、通常、ラミネ
ート法を用いる。

【００３２】この時、絶縁性基材２のウエハ基板１と反
対側の面に、保護フィルム９の被覆を同時に行ってい
る。保護フィルム９は、絶縁性基材２がラミネート時に
ラミネートロールに粘着するのを防止すると共に、絶縁
性基材２のウエハ基板１と反対側の面の汚染も防止す
る。保護フィルム９は、又、後工程のレーザー加工の際
に生じる加工屑による汚染防止にも有用である。更に、
保護フィルム９を、後工程のペースト充填の際のマスク
としても使用できる。本実施形態では、保護フィルム９
として３５１ｎｍのレーザー波長を吸収し、レーザー加
工が可能な材料として厚さ９μｍのポリエチレンナフタ
レート（ＰＥＮ）フィルムを採用した。

【００３３】又、図４に示すように、絶縁性基材２をウ
エハ基板１にラミネートする前に、第１電極パッド３上
に突起電極１２を形成しておいても良い。その場合、無
電解めっき法によって第１電極パッド３上にＡｕめっき
を行い、高さ５〜１０μｍ程度の突起電極１２を形成し
た。

【００３４】次に、図３（ｂ）に示すように、絶縁性基
材２において、ウエハ基板１の第１電極パッド３に対応
する位置に、第１電極パッド３の表面が露出するように
複数の貫通孔５の加工を行う。この工程において、レー
ザー加工は３５１ｎｍのＹＡＧＴＨＧレーザーを用い、
直径約５０μｍの穴加工を行う。加工位置合わせは、ウ
エハ基板１上の薄膜回路の一部や、多層配線の場合には
下層の内層配線のパターンの一部を画像認識し、実際の
基板の寸法測定を行って設計値に対する補正係数を自動
算出し、加工データを自動補正して穴加工を行う。この
時、補正エリアは任意に設定することができ、大きく区
切れば加工速度が向上し、逆に小さく区切るほど位置合
わせ精度が向上する。又、レーザー加工することによっ
て第１電極パッド３（通常はＡｌで形成されている）の
自然酸化膜を同時に除去することができ、ビアホール１
０の接続安定性が良好となる。又、ＹＡＧレーザーを使
用することによって、デスミア工程も不要となる。

【００３５】次に、図３（ｃ）に示すように、貫通孔５
に導電性材料６を充填して、複数のビアホール１０を形
成する。本実施形態で用いる導電性材料は、Ｃｕ粉体と
エポキシ樹脂を混練したＣｕペーストを使用した。充填
工法は、スクリーン印刷と真空脱泡を組み合わせた方法
（不図示）などを用いて充填を行った。

【００３６】次に、図３（ｄ）に示すように、保護フィ
ルム９を剥離し、図３（ｅ）のごとく、絶縁性基材２上
に導電層７を形成するための金属箔１１を重ねる。本実
施形態においては、室温にて保護フィルムの剥離を行
い、金属箔１１として厚さ９μｍの銅箔を重ね合わせ
た。

【００３７】図３（ｅ）の状態で真空熱プレスを行い
（不図示）、ウエハ基板１と絶縁性基材２と金属箔１１
の接着を行うと同時に、第１電極パッド３と金属箔１１
の電気的接続をビアホール１０を介して行う。この時、
真空熱プレスによって導電性材料６がウエハ基板１全面
において一様に緻密化されるから、導電性材料６は第１
電極パッド３と金属箔１１を確実に導通する。更に、第
１電極パッド３によって、絶縁性基板２のビアホール１
０の近傍の真空熱プレスの圧縮量が絶縁性基板２の他の
部分と比較して局部的に増すから、ビアホール１０の接
続安定性が良好となる。図４に示すように、突起電極１
２を設けておくと、更に圧縮の効果を高めることができ
る。

【００３８】次に、図３（ｆ）に示すように、金属箔１
１のパターニングを行う。具体的には、ビアホール１０
の位置にランドを形成して配線の一端とし、他端を所定
位置まで延在させて第２電極パッド４を形成して、半導
体ウエハ装置を得る。この時、複数の第２電極パッド４
は、ウエハ基板１の各区画に対応する領域内にマトリッ
クス状に配置される。本実施形態では、分割投影露光方
式を用いて第２電極パッド４を含む導電層７の形成を行
った。この結果、第１電極パッド３と第２電極パッド４
が、インナービアホール（ＩＶＨ）構造で接続される。
図２の多層配線が必要な場合は、図３（ａ）乃至図３
（ｆ）の工程を所定回数繰り返すことによって必要層数
の積層が可能となる。

【００３９】上記のような製造方法であるため、ビアホ
ール１０は各層において、独立に任意の位置に形成する
ことが可能であり最短配線の形成に寄与できる。ここ
で、２次実装時に導電層７を保護するため、ソルダーレ
ジストのような保護層を形成しても良い。又、ウエハ基
板１の裏面１ｂを研削して全体の厚みを薄くすることに
より、薄い半導体ウエハ装置を得ることも可能となり、
近年の部品低背化の要望にも対応できる。更にウエハ基
板１の裏面１ｂを研磨すると、裏面１ｂを鏡面化し、ウ
エハ切断時のチッピング防止が可能となるので、なお良
い。このようにして、本発明の半導体ウエハ装置を得る
ことができる。

【００４０】最後に、図３（ｇ）に示すように、図３
（ｆ）の半導体ウエハ装置を区画ごとに切断することに
より、本発明の半導体チップ装置を得ることができる。

【００４１】以下に、本発明の第２実施形態にかかる半
導体チップ装置製造方法を図５を参照して説明する。

【００４２】先ず、図５（ａ）に示すように、支持基材
１３上にＣｕをめっきすることにより銅箔２０を形成す
る。本実施形態では、厚さ４０μｍのＡｌ箔から成る支
持基材１３上に均一に厚さ９μｍのＣｕをめっきして銅
箔２０を形成した。

【００４３】次に、図５（ｂ）に示すように、銅箔２０
に配線パターン１４を形成する。本実施形態では、フォ
トリソグラフィー法を用いて配線パターン１４を形成し
た。エッチング液は過硫酸アンモニウム等のＡｌとＣｕ
に対して選択性を有するものを使用して、銅箔２０のみ
に配線パターン１４を形成した。

【００４４】次に、図５（ｃ）に示すように、第１実施
形態の製造方法で図３（ｄ）まで製造したものと、図５
（ｂ）の支持基材１３上に配線パターン１４を形成した
ものを、ビアホール１０の位置と支持基材１３上の配線
パターン１４のランドの位置が合致するように重ね合わ
せる。この状態で真空熱プレスを行い（不図示）、ウエ
ハ基板１と絶縁性基材２と配線パターン１４を形成した
支持基材１３の接着を行うと同時に、第１電極パッド３
と配線パターン１４の電気的接続をビアホール１０を介
して行う。この時、真空熱プレスによって導電性材料６
がウエハ基板１全面において一様に緻密化されるから、
導電性材料６は第１電極パッド３と配線パターン１４を
確実に導通する。更に、配線パターン１４のランド部に
よって、絶縁性基板２のビアホール１０の近傍の真空熱
プレスの圧縮量が絶縁性基板２の他の部分と比較して局
部的に増すから、ビアホール１０の接続安定性が良好と
なる。

【００４５】図５（ｃ）の製造工程では、図３（ｄ）ま
で製造したものを用いたが、本実施形態の製造方法は、
図６に示すようにウエハ基板１に形成された薄膜回路の
第１電極パッド３がウエハ基板１の表面１ａから突出し
ていない場合にも適用し得る。

【００４６】次に、図５（ｄ）に示すように、支持基材
１３を除去することによって本発明の半導体ウエハ装置
を得ることができる。本実施形態においても、第１実施
形態と同様に、積層配線が可能であることは言うまでも
ない。

【００４７】最後に、図３（ｇ）に示すように、図５
（ｄ）の半導体ウエハ装置を区画ごとに切断することに
より、本発明の半導体チップ装置を得ることができる。

【００４８】

【発明の効果】以上説明した内容から明らかなように、
本発明の半導体ウエハ装置は、表面を複数の区画に分割
し、各区画上に薄膜回路を設けたウエハ基板と、ウエハ
基板の各区画内で薄膜回路に配設した複数の第１電極パ
ッドに、夫々、対応する位置に形成された複数の貫通孔
を有すると共に、ウエハ基板の表面に被覆される絶縁性
基材と、絶縁性基材の貫通孔に導電性材料を充填して形
成される複数のビアホールと、絶縁性基材のウエハ基板
と反対側の面の上で、一端を各ビアホールに接合させる
と共に他端を所定位置まで延在させて、ウエハ基板の各
区画に対応する領域内に夫々の他端部を分散させて配置
した複数の導電層と、導電層の夫々の他端部に配設した
複数の第２電極パッドとを備える。この半導体ウエハ装
置を区画ごとに切断することにより、半導体素子と同サ
イズの半導体チップ装置であるＲ−ＣＳＰを得ることが
できる。

【００４９】又、本発明の半導体チップ装置製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
設け、且つ、各区画内で薄膜回路に複数の第１電極パッ
ドを配設したウエハ基板の表面に、絶縁性基材を被覆す
る工程と、第１電極パッドの表面が露出するように、絶
縁性基材において第１電極パッドに対応する位置に複数
の貫通孔を形成する工程と、貫通孔に導電性材料を充填
して複数のビアホールを形成する工程と、導電層を形成
するための金属箔を、絶縁性基材のウエハ基板と反対側
の面に接着する工程と、金属箔において、一端を各ビア
ホールを介して各第１電極パッドに接合させると共に他
端を所定位置まで延在させて、ウエハ基板の各区画に対
応する領域内に夫々の他端部を分散させて配置するよう
に複数の導電層を形成する工程と、複数の第２電極パッ
ドを導電層の夫々の他端部に配設して、半導体ウエハ装
置を得る工程と、半導体ウエハ装置を区画ごとに切断す
る工程とを備える。従って、本発明の半導体チップ装置
製造方法では、個片での実装に代表される組立工程が不
要になるので、より低コストでＲ−ＣＳＰの製造が可能
となる。

【図面の簡単な説明】

【図１】 （ａ）は本発明の半導体チップ装置の透視斜
視図であり、（ｂ）は本発明の半導体ウエハ装置の斜視
図である。

【図２】 本発明の多層配線半導体チップ装置の分解斜
視図である。

【図３】 本発明の第１実施形態にかかる半導体チップ
装置製造方法の製造工程を示す図である。

【図４】 図３（ａ）の製造工程と置換し得る製造工程
を示す図である。

【図５】 本発明の第２実施形態にかかる半導体チップ
装置製造方法の製造工程を示す図である。

【図６】 図５の製造方法が適用し得るウエハ基板の別
の構成を示す図である。

【符号の説明】

１ ウエハ基板 ２ 絶縁性基材 ３ 第１電極パッド ４ 第２電極パッド ５ 貫通孔 ６ 導電性材料 ７ 導電層 ８ 内層導電層 ９ 保護フィルム １０ ビアホール １１ 金属箔 １２ 突起電極 １３ 支持基材 １４ 配線パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−79362（ＪＰ，Ａ) 特開2000−77475（ＪＰ，Ａ) 特開 平11−111896（ＪＰ，Ａ) 特開 平11−67979（ＪＰ，Ａ) 特開2000−174052（ＪＰ，Ａ) 特開 平９−82850（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12,23/28

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】 表面を複数の区画に分割し、各区画上に
   薄膜回路を設けたウエハ基板と、ウエハ基板の各区画内
   で薄膜回路に配設した複数の第１電極パッドに、夫々、
   対応する位置に形成された複数の貫通孔を有すると共
   に、ウエハ基板の表面に被覆される絶縁性基材と、絶縁
   性基材の貫通孔に導電性材料を充填して形成される複数
   のビアホールと、絶縁性基材のウエハ基板と反対側の面
   の上で、一端を各ビアホールに接合させると共に他端を
   所定位置まで延在させて、ウエハ基板の各区画に対応す
   る領域内に夫々の他端部を分散させて配置した複数の導
   電層と、導電層の夫々の他端部に配設した複数の第２電
   極パッドとを備え、前記導電性材料が前記第１電極パッ
   ド及び前記第２電極パッドにより圧縮されて緻密化され
   たものであり、前記ウエハ基板と前記絶縁性基材との間
   にビアホールと導電体層を設けた少なくとも１個の別の
   絶縁性基材が積層されて多層配線を有している半導体ウ
   エハ装置。
2. 【請求項２】 絶縁性基材が、少なくとも半硬化状態の
   樹脂を含む複合有機材料で形成される請求項１に記載の
   半導体ウエハ装置。
3. 【請求項３】 導電性材料が、少なくとも金属粉体と未
   硬化樹脂とを混合した導電性ペーストである請求項１又
   は２に記載の半導体ウエハ装置。
4. 【請求項４】 第２電極パッドを、ウエハ基板の各区画
   に対応する領域内でマトリックス状に配置した請求項１
   乃至３のいずれかに記載の半導体ウエハ装置。
5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
   体ウエハ装置を区画ごとに切断して形成された半導体チ
   ップ装置。
6. 【請求項６】 表面を複数の区画に分割し、各区画上に
   薄膜回路を設け、且つ、各区画内で薄膜回路に複数の第
   １電極パッドを配設したウエハ基板の表面に、絶縁性基
   材を被覆すると同時に前記絶縁性基材のウエハ基板と反
   対側の面に保護フィルムを被覆する工程と、第１電極パ
   ッドの表面が露出するように、絶縁性基材において第１
   電極パッドに対応する位置に複数の貫通孔を形成する工
   程と、貫通孔に導電性材料を充填して複数のビアホール
   を形成する工程と、前記保護フィルムを剥離する工程
   と、導電層を形成するための金属箔を、絶縁性基材のウ
   エハ基板と反対側の面に接着する工程と、金属箔におい
   て、一端を各ビアホールを介して各第１電極パッドに接
   合させると共に他端を所定位置まで延在させて、ウエハ
   基板の各区画に対応する領域内に夫々の他端部を分散さ
   せて配置するように複数の導電層を形成する工程と、複
   数の第２電極パッドを導電層の夫々の他端部に配設して
   半導体ウエハ装置を得る工程と、を備える半導体ウエハ
   装置の製造方法。
7. 【請求項７】 表面を複数の区画に分割し、各区画上に
   薄膜回路を設け、且つ、各区画内で薄膜回路に複数の第
   １電極パッドを配設したウエハ基板の表面に、絶縁性基
   材を被覆する工程と、第１電極パッドの表面が露出する
   ように、絶縁性基材において第１電極パッドに対応する
   位置に複数の貫通孔を形成する工程と、貫通孔に導電性
   材料を充填して複数のビアホールを形成する工程と、導
   電層を形成するための金属箔を、絶縁性基材のウエハ基
   板と反対側の面に接着する工程と、金属箔において、一
   端を各ビアホールを介して各第１電極パッドに接合させ
   ると共に他端を所定位置まで延在させて、ウエハ基板の
   各区画に対応する領域内に夫々の他端部を分散させて配
   置するように複数の導電層を形成する工程と、複数の第
   ２電極パッドを導電層の夫々の他端部に配設して半導体
   ウエハ装置を得る工程と、導電性基材の貫通孔に充填さ
   れた導電性材料を圧縮して緻密化することにより、第１
   電極パッドを対応する第２電極パッドと接続する工程
   と、を備える半導体ウエハ装置の製造方法。
8. 【請求項８】 表面を複数の区画に分割し、各区画上に
   薄膜回路を設け、且つ、各区画内で薄膜回路に複数の第
   １電極パッドを配設したウエハ基板の表面に、絶縁性基
   材を被覆すると同時に前記絶縁性基材のウエハ基板と反
   対側の面に保護フィルムを被覆する工程と、第１電極パ
   ッドの表面が露出するように、絶縁性基材において第１
   電極パッドに対応する位置に複数の貫通孔を形成する工
   程と、貫通孔に導電性材料を充填して複数のビアホール
   を形成する工程と、前記保護フィルムを剥離する工程
   と、支持基材上に、一端を各ビアホールの位置に対応す
   るように形成すると共に他端を所定位置まで延在させ
   て、ウエハ基板の各区画に対応する領域内に夫々の他端
   部を分散させて配置するように複数の導電層を形成する
   工程と、導電層を絶縁性基材上に位置合わせを行いなが
   ら転写する工程と、支持基材を除去する工程と、複数の
   第２電極パッドを導電層の夫々の他端部に配設して半導
   体ウエハ装置を得る工程とを備える半導体ウエハ装置の
   製造方法。
9. 【請求項９】 表面を複数の区画に分割し、各区画上に
   薄膜回路を設け、且つ、各区画内で薄膜回路に複数の第
   １電極パッドを配設したウエハ基板の表面に、絶縁性基
   材を被覆する工程と、第１電極パッドの表面が露出する
   ように、絶縁性基材において第１電極パッドに対応する
   位置に複数の貫通孔を形成する工程と、貫通孔に導電性
   材料を充填して複数のビアホールを形成する工程と、支
   持基材上に、一端を各ビアホールの位置に対応するよう
   に形成すると共に他端を所定位置まで延在させて、ウエ
   ハ基板の各区画に対応する領域内に夫々の他端部を分散
   させて配置するように複数の導電層を形成する工程と、
   導電層を絶縁性基材上に位置合わせを行いながら転写す
   る工程と、支持基材を除去する工程と、複数の第２電極
   パッドを導電層の夫々の他端部に配設して半導体ウエハ
   装置を得る工程と、絶縁性基材の貫通孔に充填された導
   電性材料を圧縮して緻密化することにより、第１電極パ
   ッドを対応する第２電極パッドと接続する工程とを備え
   る半導体ウエハ装置の製造方法。
10. 【請求項１０】 絶縁性基材をウエハ基板の表面に被覆
    する工程において、絶縁性基材のウエハ基板と反対側の
    面に、保護フィルムを同時に被覆する請求項７又は９に
    記載の半導体ウエハ装置の製造方法。
11. 【請求項１１】 絶縁性基材において第１電極パッドに
    対応する位置に複数の貫通孔を形成する工程において、
    ウエハ基板上の薄膜回路の所定のマークを認識しなが
    ら、第１電極パッドに対応する位置にレーザー加工法を
    用いて貫通孔を形成する請求項６〜９のいずれかに記載
    の半導体ウエハ装置の製造方法。
12. 【請求項１２】 レーザー加工法を用いた貫通孔の形成
    において、第１電極パッドを被覆している自然酸化膜を
    貫通孔の加工と同時に除去する請求項１１に記載の半導
    体ウエハ装置の製造方法。
13. 【請求項１３】 絶縁性基材の貫通孔に充填された導電
    性材料を圧縮して緻密化することにより、第１電極パッ
    ドを対応する第２電極パッドと接続する工程を更に備え
    る請求項６又は８に記載の半導体ウエハ装置の製造方
    法。
14. 【請求項１４】 導電性材料の圧縮工程において、ウエ
    ハ基板とウエハ基板に被覆された絶縁性基材を真空中で
    加熱加圧することにより、導電性材料が一括して圧縮さ
    れる請求項７、９、又は１３に記載の半導体ウエハ装置
    の製造方法。
15. 【請求項１５】 導電性材料の圧縮工程において、導電
    性材料が絶縁性基材と共に圧縮される請求項１４に記載
    の半導体ウエハ装置の製造方法。
16. 【請求項１６】 導電性材料の圧縮工程において、第１
    電極パッドと第２電極パッドの少なくとも一方によって
    絶縁性基材のビアホール近傍だけが局部的に圧縮される
    請求項７、９、又は１３に記載の半導体ウエハ装置の製
    造方法。
17. 【請求項１７】 第１電極パッドと第２電極パッドが、
    インナービアホール（ＩＶＨ）構造で接続される請求項
    ６〜９のいずれかに記載の半導体ウエハ装置の製造方
    法。
18. 【請求項１８】 ウエハ基板の裏面を研削する工程を更
    に備える請求項６〜９のいずれかに記載の半導体ウエハ
    装置の製造方法。
19. 【請求項１９】 突起電極を第１電極パッド上に形成す
    る工程を更に備える請求項６〜９のいずれかに記載の半
    導体ウエハ装置の製造方法。
20. 【請求項２０】 請求項６〜１８のいずれかに記載の半
    導体ウエハ装置の製造方法によって得られた半導体ウエ
    ハ装置を、区画ごとに切断して半導体チップ装置を得る
    ことを特徴とする半導体チップの製造方法。