JP3420136B2 - 接続制御回路 - Google Patents
接続制御回路Info
- Publication number
- JP3420136B2 JP3420136B2 JP30603999A JP30603999A JP3420136B2 JP 3420136 B2 JP3420136 B2 JP 3420136B2 JP 30603999 A JP30603999 A JP 30603999A JP 30603999 A JP30603999 A JP 30603999A JP 3420136 B2 JP3420136 B2 JP 3420136B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- connection management
- connection
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Telephone Function (AREA)
Description
ェース(例えば、IEEE Standardfor
a High Performance Serial
Bus −IEEE Std 1394−1995−
で標準化されているシリアルインタフェース、以下13
94)を使用して接続される2つの機器間の接続制御回
路に関する。
やその周辺機器、あるいは音響・映像(AV)機器をシ
リアルインタフェース(1394)を介して接続し、ネ
ットワークを構築することが考えられている。例えば4
つの機器(以下、ノードと記す)が接続されている様子
を図11に示す。同図に示すように、各ノードA,B,
C,Dはポート(1),(2),(3)を介して相互に
接続され、ネットワークを構成する。各ノードA〜Dの
物理層には、バスの初期化やバスに対して送信権の獲得
を行うアービトレーション・ステートマシン101と、
各ポートに設置されてポート間の接続管理を行う接続管
理ステートマシン(図12の5)とが実装されている。
(1)〜(3)は、図12に示すように、送信符号処理
回路1、送信回路2、受信回路3、受信符号処理回路
4、及び接続管理ステートマシン5で構成される。図1
2は、対向する2つのノードA,Dのポート間接続を示
す図であり、ここではノードAのポート(3)とノード
Dのポート(1)の接続を示している。なお、ポート間
の接続については、各ポート(1)〜(3)に実装され
た接続管理ステートマシン5によりその動作が規定され
ている。
態と遷移経路について示す図である。まず、ポートにノ
ードが接続されていない場合には、接続管理ステートマ
シン5の状態は非接続状態P0にある。ポートに新たな
接続を検出した場合には、状態を始動状態P1へ遷移さ
せ、ポート内部の送信符号処理回路1および受信符号処
理回路4の初期化処理を行う。初期化処理終了後に状態
はアクティブ状態P2へ遷移する。ポートの切断を検出
した場合には、サスペンド状態P5を経由して、非接続
状態P0へ遷移する。また、上位レイヤからポートをサ
スペンドする命令を受けた場合には、状態をアクティブ
状態P2からサスペンド状態P5へ遷移する。さらに、
上位レイヤからポートをディセーブルする命令を受けた
場合には、状態をディセーブル状態P6へ遷移する。
接続がない状態を示し、アクティブ状態P2は物理的に
も論理的にも接続されている状態を示す。また、サスペ
ンド状態P5は、物理的には接続されているが、論理的
には接続されていない状態を示し、ディセーブル状態P
6は、ポート内の回路の動作を停止し、物理的、論理的
接続の有無を検出していない状態を示す。物理的接続の
有無及び論理的接続の有無を検出する方法として、送受
信回路がDC結合系(P1394a Draft St
andard for a High Perform
ance Serial Busで規定されているシリ
アルバスインタフェース)の場合と、AC結合系(P1
394b Draft Standard for a
High Performance Serial
Busで規定されているシリアルバスインタフェース)
の場合で異なる方法がある。
することにより物理的、論理的接続の有無を検出してい
る。本発明はAC結合系に関するものであり、DC結合
系の詳細な説明は省略する。以下にAC結合系での物理
的、論理的接続の有無の検出方法について説明する。A
C結合系において、物理的接続の有無を検出するために
トーン(Tone)と呼ばれる接続管理用制御信号を利
用する。Tone信号は図14に示すように42.67
msの周期を持つ、50MHzクロックをキャリアとす
るOn−Off変調信号である。ポートの状態が非接続
状態P0の場合、およびサスペンド状態P5の場合にT
one信号が送信される。受信側で受信されたTone
信号は、その包絡線信号のみがsgd信号として受信回
路3から出力される。接続管理ステートマシン5はsg
d信号からTone信号を受信したことを検出した場合
に、物理的に接続されていることを認識する。
ートの状態がアクティブ状態P2にある(論理的に接続
されている)ときには、各ノードのアービトレーション
・ステートマシン101からの信号がポートの送信符号
処理回路1に伝えられ、送信回路2から連続信号(長時
間’0’が連続したり、’1’が連続することなく、あ
る一定区間で’0’と’1’の割合が1:1のランダム
信号)が出力されている。受信側で連続信号が受信され
ると、sgd信号は’1’固定となる。この状態を検出
して接続管理ステートマシン5は、論理的に接続されて
いることを認識する。Tone信号受信時及び連続信号
受信時の動作を説明するために、ポートの状態がサスペ
ンド状態P5にある場合を仮定する。状態がサスペンド
状態P5にあり、Tone信号を受信している場合には
状態を維持し、連続信号を受信している場合には始動状
態P1へ遷移する。Tone信号及び連続信号のいずれ
も受信しない場合には、ケーブルが接続されていないも
のとして非接続状態P0へ遷移する。
サスペンドP5の場合の接続管理ステートマシン5の動
作を示すフローチャートである。同図(a)はsgd信
号(包絡線信号)をsdd信号(第2の信号)へラッチ
する処理であり、同図(b)は連続信号を検出した場合
にはrok信号に’1’をセットする処理であり、これ
らの処理は並列に実行されている。この図15(a),
(b)に示す動作について、以下、説明する。
している場合には、sgd=’0’であるため、sdd
=’0’であり、L51のループ処理が行われ(ステッ
プS111,ステップS112)、B区間では、sgd
=’1’であるため(ステップS101)、ラッチ処理
によりsdd=’1’にセットされる(ステップS10
2:処理1)。sdd信号が’1’にセットされるた
め、L51のループ処理を抜け、L52のループ処理を
開始する(ステップS113,ステップS114)。こ
こで、Tcは、Tone信号が’1’である時間(66
6us)に相当するカウント値を表す。
にリセットする(ステップS115:処理2)。sgd
信号が’1’にセットされてから時間Tcが経過してい
るため、sgd信号は’0’にリセットされており、従
ってsdd信号はリセットされた状態を維持する(ステ
ップS115:処理2)。そのため、リターンR51の
経路で最初の処理に戻る(ステップS116)。Ton
e信号受信中には、この処理を繰り返すことになり、ポ
ートの状態はサスペンド状態P5を維持する。
場合は、sgd信号は’1’に固定される(図16のC
区間)。この場合は、図15において、sgd=’1’
にセットされると同時に、sdd信号は処理1により’
1’にセットされる(ステップS101,ステップS1
02)。sdd信号が’1’にセットされた後(ステッ
プS112,S113,S114)、時間Tcの経過を
待ってからsdd信号を’0’にリセットする(ステッ
プS115:処理2)。sdd信号を’0’にリセット
しても、連続信号受信中はsgd信号が’1’に固定さ
れているため、処理1によりsdd信号は’1’に再度
セットされる(ステップS102)。sdd信号が’
1’にセットされてから時間Tcの経過を待ってから
(ループL53)、sdd信号を’0’にリセットし、
rok信号を’1’にセットする。この動作により、ポ
ートの状態はサスペンド状態P5 から始動状態P1へ
遷移する。
来の接続制御回路(ポート)では、次のような問題点が
あった。図17に示すように、Tone信号の包絡線信
号(sgd)の立ち上がり遅延時間rdよりも立ち下が
り遅延時間fdが大きい場合には、Tone信号のパル
ス幅(Tc)よりもsgd信号のパルス幅の方が大きく
なる場合がある。ポートの状態がサスペンド状態P5の
場合には、対向で接続されているポートとの間でTon
e信号を送受信しており、sgd信号のパルス幅が時間
Tcよりも大きくなる場合は、接続管理ステートマシン
5において、Tone信号として識別されるべき信号を
誤って連続信号として認識して、rok信号が’1’に
セットされる。その結果、ポートの状態はサスペンド状
態P5から始動状態P1へ遷移し、サスペンド状態を維
持できなくなってしまう、という問題があった。
れたものであって、1394シリアルインタフェースで
接続されている機器の接続制御回路(ポート)におい
て、Tone信号受信時の受信回路からの包絡線信号の
パルス幅がTone信号のパルス幅よりも大きい場合で
あっても、ポートのサスペンド状態を維持し、期待通り
のポート接続管理動作を保証する接続制御回路を提供す
ることを目的とする。
め、請求項1に係る発明である接続制御回路では、上位
層からの信号の符号処理を行う送信符号処理回路と、前
記送信符号処理回路からの信号、または接続管理用制御
信号を伝送路へ送信する送信回路と、伝送路からの信号
を受信し、受信した信号とその包絡線信号を出力する受
信回路と、前記受信回路からの信号の符号処理を行って
前記上位層へ信号を伝える受信符号処理回路と、前記接
続管理用制御信号を前記送信回路へ出力すると共に、対
向機器からの接続管理用制御信号を受信することにより
状態を遷移させる接続管理回路とを備えた接続制御回路
において、前記受信回路からの包絡線信号に基づいて、
受信中の信号が通常動作時の連続信号であるか、あるい
は前記接続管理用制御信号であるかを識別する信号識別
手段と、前記接続管理用制御信号を受信しているとき
に、前記受信回路からの包絡線信号のパルス幅を前記接
続管理回路が受信可能なパルス幅へ変更した補正信号を
生成して、前記接続管理回路へ出力する補正手段とを有
する信号補正回路を設けたことを特徴とする。
は、請求項1に記載の接続制御回路において、前記信号
識別手段は、前記受信回路からの包絡線信号が第1の所
定レベルにセットされている時間を測定して、第1の一
定時間以上継続して前記所定レベルにセットされている
場合には前記連続信号を受信していると判別し、前記第
1の一定時間以内の場合には前記接続管理用制御信号を
受信していると判別する構成にし、前記補正手段は、前
記接続管理用制御信号を受信している場合に、前記受信
回路からの包絡線信号が前記第1の所定レベルにセット
されたとき、前記第2の一定時間に亘って前記第1の所
定レベルにセットされ且つ第3の一定時間に亘って第2
の所定レベルにリセットされる信号を前記補正信号とし
て生成して、前記接続管理回路へ出力する構成としたこ
とを特徴とする。
は、請求項1に記載の接続制御回路において、前記信号
補正回路は、積分回路および比較回路で構成し、この積
分回路および比較回路により、前記受信回路からの包絡
線信号を波形整形してパルス幅を変更した前記補正信号
を生成し、前記接続管理回路へ出力する構成としたこと
を特徴とする。
は、上位層からの信号の符号処理を行う送信符号処理回
路と、前記送信符号処理回路からの信号、または接続管
理用制御信号を伝送路へ送信する送信回路と、伝送路か
らの信号を受信し、受信した信号とその包絡線信号を出
力する受信回路と、前記受信回路からの信号の符号処理
を行って前記上位層へ信号を伝える受信符号処理回路
と、対向機器からの接続管理用制御信号を受信すること
により状態を遷移させるために、前記受信回路からの包
絡線信号が所定レベルにセットされたとき、その信号を
第2の信号としてラッチするラッチ手段と、前記ラッチ
手段によってラッチされた前記第2の信号をリセットす
るリセット手段とを有すると共に、前記接続管理用制御
信号を前記送信回路へ出力する接続管理回路とを備えた
接続制御回路において、前記接続管理回路は、前記ラッ
チ手段によって前記第2の信号がラッチされてから、前
記接続管理用制御信号を受信中の前記受信回路から出力
される包絡線信号のパルス幅よりも長い時間待った後に
前記第2の信号をリセットする構成としたことを特徴と
する。
の形態を説明する。 [第1実施形態]図1は、本発明の第1実施形態に係る
接続制御回路(ポート)の構成を示すブロック図であ
り、図12と共通の要素には同一の符号が付されてい
る。本実施形態に係るポートは、図11に示した各ノー
ドA〜Dにおける個々のポートを構成するものであり、
図12に示した従来のポートに代えて用いられるもので
ある。本実施形態のポートは、送信符号処理回路1、送
信回路2、受信回路3、受信符号処理回路4、接続管理
ステートマシン5、及び信号補正回路6で構成されてい
る。すなわち、本実施形態のポートの構成は、伝送路か
らの信号を受信する受信回路3とポートの接続動作を制
御する接続管理ステートマシン5との間に、受信信号か
ら生成される包絡線信号のパルス幅に補正を加える信号
補正回路6を有することを特徴とする。
ービトレーション・ステートマシン101からの信号を
符号変換して送信回路2へ伝える回路であり、送信回路
2は、送信符号処理回路1からの信号あるいは接続管理
ステートマシン5からのTone信号を伝送路に対して
出力する回路である。受信回路3は、伝送路からの信号
を受信し、受信した信号を受信符号処理回路4へ伝搬す
ると共に、受信した信号の包絡線信号psdを信号補正
回路6へ伝える機能を有し、受信符号処理回路4は、受
信回路3からの信号を上位のアービトレーション・ステ
ートマシン101へ伝える回路である。接続管理ステー
トマシン5は、ポート間の物理的接続を認識するための
Tone信号を送信回路2に対して出力するほか、信号
補正回路6からの補正されたsgd信号を受信する。信
号補正回路6は、受信回路3からのpsd信号を所望の
信号に補正し、接続管理ステートマシン5へ伝える機能
を有する。本実施形態の信号補正回路付きポートが2つ
のノード間で接続されている例を、図2に示す。
ス幅が送信側のTone信号パルス幅よりも大きい場合
において、本実施形態の動作を説明する。接続管理ステ
ートマシン5は、従来例で説明した図13のステートマ
シンと同一であり、ポートの状態がサスペンド状態P5
にある場合には、図15に示すフローチャートでその振
る舞いは記述されている。対向で接続されている2つの
ポートの接続管理ステートマシン5は、サスペンド状態
P5にあることを仮定する。この場合、接続管理ステー
トマシン5からはTone信号が出力され、伝送路上に
送信回路2を経由して出力されている。Tone信号を
受信した受信回路3は、図3に示すようにTone信号
の包絡線のパルス幅(Tc=666μs)よりも大きい
パルス幅(666μs+α)を持ったpsd信号を出力
する。信号補正回路6に入力されたpsd信号は、時間
Tcの間が’1’で、βの間が’0’である信号パター
ンに置き換えられる。このように本実施形態によれ
ば、’1’である期間がTcであるように補正された信
号が接続管理ステートマシン5へ入力されるため、To
ne信号受信時には図15のフローチャートに記載され
る動作において、必ずリターンパスR51を通ることが
保証される。その結果、rok信号が’1’にセットさ
れることはなく、誤って始動状態P1へ遷移することを
防ぐことができる。
を図4及び図5を用いて説明する。図4は、本実施形態
に係る信号補正回路6の連続信号判別処理の手順を示す
フローチャートである。この連続信号判別処理は、受信
回路3からのpsd信号により、受信している信号が連
続信号であるか、Tone信号であるかを識別し、連続
信号の場合には変数continueを’1’にセット
する処理を示している。まず、受信回路3からの出力p
sdが’0’の場合には(ステップS1)、ループL1
の処理により変数continueには’0’がセット
される(ステップS2)。受信回路3が連続信号を受信
し、psd信号が’1’にセットされると(ステップS
1)、ステップS3及びステップS4の処理を経て、ル
ープL2の処理により連続信号かどうかを判定する(ス
テップS5,S6,S7)。Tcontの値をしきい値
として、この値を越える前にpsd信号が’0’にリセ
ットされた場合には(ステップS5)、連続信号ではな
いと認識して最初の処理(ステップS2)に戻る(リタ
ーンR1)。Tcont値以上の間、psd信号が’
1’にセットされ続けた場合には連続信号と判定し、変
数continueを’1’にセットする(ステップS
8)。ここで、しきい値Tcontは、Tone信号を
連続信号と誤認識しないために、Tc値よりも大きい
値、例えば3×Tcに設定されている。なお、変数co
ntinueが’1’にセットされると、psd信号
が’1’である限りループL3の処理を繰り返す。
の補正信号出力処理の手順を示すフローチャートであ
る。この補正信号出力処理は、Tone信号受信時には
補正を加えたsgd信号を出力し、連続信号受信時には
受信回路3からのpsd信号を補正することなしにsg
d信号として出力する処理を示している。ポート同士が
接続されていない場合には、psd信号及び変数con
tinue共に’0’にリセットされているため、パス
PS2の処理によりsgd信号は’0’にリセットされ
ている(ステップS11,S12,S13)。Tone
信号を受信している場合には、変数continue
は’0’にリセットされ、psd信号は’1’にセット
されている(ステップS11,S12,S14)。ここ
で、ループL4の処理によりsgd信号が’1’にセッ
トされる時間をTcに保証し(ステップS15,S1
6,S17)、ループL5の処理によりsgd信号が’
0’にリセットされる時間をβに保証する(ステップS
18,S19,S20)。
路6が、ある一定の間(Tc)は’1’にセッされ且つ
他のある一定の間(β)は’0’にリセットされる補正
信号を生成し、受信回路3からの包絡線信号が’1’に
セットされたことを検出すると、生成した補正信号を出
力することにより信号の置換を行う。これにより、図3
に示すようなTc値よりも大きいパルス幅のpsd信号
が受信回路3から出力された場合にも、パルス幅がTc
値に制限されたsgd信号を接続管理ステートマシン5
へ入力することが可能となる。
路3から出力される包絡線信号を、tone信号のパル
ス幅以下の信号に置き換えることにより、接続管理ステ
ートマシン5において、ラッチした信号をtone信号
のパルス幅の時間が経過した後に’0’にリセットする
処理を行った場合に、同一のtone信号で再度信号を
ラッチすることを防ぐことができる。同一のtone信
号で2度ラッチ処理をすることを防ぐことにより、to
ne信号を連続信号と誤認識することを防ぐことが可能
となり、ポートの状態をサスペンド状態に保つことがで
きる。
は、受信した信号を固定された信号(ある一定時間Tc
において’1’にセットされ、別の一定時間βにおい
て’0’にリセットされる信号)に置き換えているが、
積分回路と比較回路を使用してパルス幅を変更し、接続
管理ステートマシン5の誤動作を防ぐこともできる。
制御回路における信号補正回路の内部構成を示す回路図
である。本実施形態の接続制御回路(ポート)の構成
は、図1に示した構成において、信号補正回路6を、抵
抗61及びコンデンサ62から成る積分回路60と、比
較回路70とを使用して構成したものである。すなわ
ち、本実施形態の信号補正回路6は、受信回路3からの
包絡線信号psdを積分回路60を通すことにより、信
号の立ち上がり及び立ち下がりを遅らせて矩形波から三
角波を生成し、比較回路70により所望のパルス幅の信
号を生成するものである。より具体的に説明する。かか
る構成の信号補正回路6を使用した場合は、図7の波形
図に示すように、時間Tc(例えば666μs)のパル
ス幅のTone信号が受信回路3で受信されると、受信
回路3からは、Tc+αのパルス幅のpsd信号が出力
される。psd信号は、積分回路60を通すことによ
り、立ち上がり及び立ち下がりが緩やかになる。この信
号をしきい値Vthの比較回路70に入力することによ
り、パルス幅がTc値以下のsgd信号を生成し、これ
を接続管理ステートマシン5へ出力する。
第2実施形態においては、受信回路3からの出力信号p
sdを信号補正回路6で補正し、その補正結果である信
号sgdを接続管理ステートマシン5で処理する信号と
することにより、接続管理ステートマシン5の誤動作を
防いでいるが、受信回路3からの出力信号psdはその
ままで、接続管理ステートマシン5の処理を変更するこ
とにより、誤動作を防ぐことも可能である。
制御回路の構成を示すブロック図である。同図に示すよ
うに、本実施形態の接続制御回路(ポート)構成は、図
1に示した構成において、信号補正回路6を除去して、
接続管理ステートマシン5の構成を変更した接続管理ス
テートマシン80を設けたものであり、受信回路3から
の出力信号sgdをそのまま接続管理ステートマシン8
0に出力される構成となっている。
接続管理ステートマシン80の処理を示すフローチャー
トであり、図15と共通の要素には同一の符号が付され
ている。本実施形態の接続管理ステートマシン80の処
理は、図15(a),(b)に示した接続管理ステート
マシン5の処理において、ステップS114の処理をス
テップS30の処理に変更したものである。すなわち、
図15(a),(b)の処理では、Tone信号受信時
の処理で条件1(ステップS114)のループL52の
持続時間がTcであるが、本実施形態では、この値を例
えば2倍に変更した処理を行う(ステップS30)。
る。パルス幅TcのTone信号が受信回路3に入力さ
れた場合に出力されるsgd信号が図10に示すよう
に、立ち下がり遅延fdの方が立ち上がり遅延rdより
も大きい場合を仮定する。sgd信号が’1’にセット
されると(ステップS101)、図9(a)の処理1
(ステップS102)によりsdd信号が’1’にセッ
トされる。sdd信号が’1’にセットされると(ステ
ップS111,S112)、ループL52の処理により
(ステップS113,S30)、2×Tcの間のsdd
信号は’1’にホールドされ、その後、処理2により’
0’にリセットされる(ステップS115)。この時、
既にsgd信号が’0’にリセットされているので、s
dd信号が同一のTone信号で2度’1’にセットさ
れることがなくなる。
続時間をTcの2倍で説明したが、sgd信号のパルス
幅よりも大きい別の値を使用することも可能である。本
実施形態の接続管理ステートマシン80は、受信回路3
からの包絡線信号が’1’にセットされた場合に、その
信号を第2の信号としてラッチする処理(図9(a))
と、ラッチした信号が’1’にセットされていることを
検出してから、受信回路3からの包絡線信号のパルス幅
よりも長い時間が経過した後にラッチした前記第2の信
号を’0’にリセットする処理(図9(b))とを有す
るようにしたので、信号補正回路6を設けて受信回路3
からの出力信号を補正しないでも、接続管理ステートマ
シンの誤動作を防ぐことが可能となる。すなわち、同一
の包絡線信号で2度ラッチ処理をすることを防ぐことが
できるため、tone信号と連続信号の誤認識すること
を防ぐことが可能となり、ポートの状態をサスペンド状
態に保つことが可能になる。
続制御回路によれば、送信側から出力される接続管理用
制御信号のパルス幅よりも、受信側でこの接続管理用制
御信号から生成される包絡線信号のパルス幅が大きくな
る場合においても、接続管理用制御信号を連続信号とし
て誤認識することがなくなり、結果として接続管理にお
いて、ポートのサスペンド状態を維持することが可能に
なる。
(ポート)の構成を示すブロック図である。
つのノード間で接続されている例を示す図である。
号判別処理の手順を示すフローチャートである。
号出力処理の手順を示すフローチャートである。
おける信号補正回路の内部構成を示す回路図である。
構成を示すブロック図である。
80の処理を示すフローチャートである。
接続されている例を示す図である。
を示す図である。
路について示す図である。
のsgd信号とsdd信号の関係を示す図である。
・ステートマシンの動作を示すフローチャートである。
スペンド状態から始動状態へ遷移する過程のsgd信号
とsdd信号の関係を示す図である。
る。
Claims (4)
- 【請求項1】 上位層からの信号の符号処理を行う送信
符号処理回路と、前記送信符号処理回路からの信号、ま
たは接続管理用制御信号を伝送路へ送信する送信回路
と、伝送路からの信号を受信し、受信した信号とその包
絡線信号を出力する受信回路と、前記受信回路からの信
号の符号処理を行って前記上位層へ信号を伝える受信符
号処理回路と、前記接続管理用制御信号を前記送信回路
へ出力すると共に、対向機器からの接続管理用制御信号
を受信することにより状態を遷移させる接続管理回路と
を備えた接続制御回路において、 前記受信回路からの包絡線信号に基づいて、受信中の信
号が通常動作時の連続信号であるか、あるいは前記接続
管理用制御信号であるかを識別する信号識別手段と、 前記接続管理用制御信号を受信しているときに、前記受
信回路からの包絡線信号のパルス幅を前記接続管理回路
が受信可能なパルス幅へ変更した補正信号を生成して、
前記接続管理回路へ出力する補正手段とを有する信号補
正回路を設けたことを特徴とする接続制御回路。 - 【請求項2】 前記信号識別手段は、前記受信回路から
の包絡線信号が第1の所定レベルにセットされている時
間を測定して、第1の一定時間以上継続して前記所定レ
ベルにセットされている場合には前記連続信号を受信し
ていると判別し、前記第1の一定時間以内の場合には前
記接続管理用制御信号を受信していると判別する構成に
し、 前記補正手段は、前記接続管理用制御信号を受信してい
る場合に、前記受信回路からの包絡線信号が前記第1の
所定レベルにセットされたとき、前記第2の一定時間に
亘って前記第1の所定レベルにセットされ且つ第3の一
定時間に亘って第2の所定レベルにリセットされる信号
を前記補正信号として生成して、前記接続管理回路へ出
力する構成としたことを特徴とする請求項1に記載の接
続制御回路。 - 【請求項3】 前記信号補正回路は、積分回路および比
較回路で構成し、この積分回路および比較回路により、
前記受信回路からの包絡線信号を波形整形してパルス幅
を変更した前記補正信号を生成し、前記接続管理回路へ
出力する構成としたことを特徴とする請求項1に記載の
接続制御回路。 - 【請求項4】 上位層からの信号の符号処理を行う送信
符号処理回路と、前記送信符号処理回路からの信号、ま
たは接続管理用制御信号を伝送路へ送信する送信回路
と、伝送路からの信号を受信し、受信した信号とその包
絡線信号を出力する受信回路と、前記受信回路からの信
号の符号処理を行って前記上位層へ信号を伝える受信符
号処理回路と、対向機器からの接続管理用制御信号を受
信することにより状態を遷移させるために、前記受信回
路からの包絡線信号が所定レベルにセットされたとき、
その信号を第2の信号としてラッチするラッチ手段と、
前記ラッチ手段によってラッチされた前記第2の信号を
リセットするリセット手段とを有すると共に、前記接続
管理用制御信号を前記送信回路へ出力する接続管理回路
とを備えた接続制御回路において、 前記接続管理回路は、 前記ラッチ手段によって前記第2の信号がラッチされて
から、前記接続管理用制御信号を受信中の前記受信回路
から出力される包絡線信号のパルス幅よりも長い時間待
った後に前記第2の信号をリセットする構成としたこと
を特徴とする接続制御回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30603999A JP3420136B2 (ja) | 1999-10-27 | 1999-10-27 | 接続制御回路 |
KR1020000062261A KR100359362B1 (ko) | 1999-10-27 | 2000-10-23 | 접속제어회로 |
US09/697,455 US6380767B1 (en) | 1999-10-27 | 2000-10-26 | Connection control circuit |
EP00123577A EP1096678B1 (en) | 1999-10-27 | 2000-10-27 | Connection control circuit |
DE60001382T DE60001382T2 (de) | 1999-10-27 | 2000-10-27 | Steuerschaltung zur Verbindungskontrolle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30603999A JP3420136B2 (ja) | 1999-10-27 | 1999-10-27 | 接続制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127771A JP2001127771A (ja) | 2001-05-11 |
JP3420136B2 true JP3420136B2 (ja) | 2003-06-23 |
Family
ID=17952334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30603999A Expired - Fee Related JP3420136B2 (ja) | 1999-10-27 | 1999-10-27 | 接続制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6380767B1 (ja) |
EP (1) | EP1096678B1 (ja) |
JP (1) | JP3420136B2 (ja) |
KR (1) | KR100359362B1 (ja) |
DE (1) | DE60001382T2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3932260B2 (ja) * | 2002-02-05 | 2007-06-20 | 株式会社日立製作所 | データ伝送システム |
KR20030095828A (ko) * | 2002-06-14 | 2003-12-24 | 삼성전자주식회사 | 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법 |
EP3552057B1 (en) | 2016-12-08 | 2022-01-05 | Magic Leap, Inc. | Diffractive devices based on cholesteric liquid crystal |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5711581A (en) | 1980-06-26 | 1982-01-21 | Toshiba Corp | Corrector for video signal |
US5384773A (en) * | 1991-03-29 | 1995-01-24 | International Business Machines Corp. | Multi-media analog/digital/optical switching apparatus |
JPH0743456A (ja) | 1993-07-30 | 1995-02-14 | Nec Corp | 衛星測距システムにおける遅延時間校正装置 |
JP3124717B2 (ja) | 1995-01-10 | 2001-01-15 | 松下電器産業株式会社 | 直交周波数分割多重信号の伝送方法およびその受信装置 |
US5864677A (en) * | 1996-07-01 | 1999-01-26 | Sun Microsystems, Inc. | System for preserving sequential ordering and supporting nonidempotent commands in a ring network with busy nodes |
JP3159145B2 (ja) | 1997-09-17 | 2001-04-23 | 日本電気株式会社 | 送受信回路 |
-
1999
- 1999-10-27 JP JP30603999A patent/JP3420136B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-23 KR KR1020000062261A patent/KR100359362B1/ko not_active IP Right Cessation
- 2000-10-26 US US09/697,455 patent/US6380767B1/en not_active Expired - Fee Related
- 2000-10-27 EP EP00123577A patent/EP1096678B1/en not_active Expired - Lifetime
- 2000-10-27 DE DE60001382T patent/DE60001382T2/de not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
1394 TRADE ASSOCIATION Power Specification Part 2:Suspend/Resume Implementation Guidelines,1394 TRADE ASSOCIATION,1999年10月 5日 |
Also Published As
Publication number | Publication date |
---|---|
EP1096678B1 (en) | 2003-02-12 |
US6380767B1 (en) | 2002-04-30 |
EP1096678A1 (en) | 2001-05-02 |
KR100359362B1 (ko) | 2002-10-31 |
DE60001382D1 (de) | 2003-03-20 |
JP2001127771A (ja) | 2001-05-11 |
KR20010051188A (ko) | 2001-06-25 |
DE60001382T2 (de) | 2003-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8296595B2 (en) | Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network | |
US9223736B2 (en) | Devices and methods for an enhanced driver mode for a shared bus | |
KR101098737B1 (ko) | 동적 wan 포트 검출 | |
CA1300276C (en) | System for data arbitration and collision detection on a data bus | |
US8228953B2 (en) | Bus guardian as well as method for monitoring communication between and among a number of nodes, node comprising such bus guardian, and distributed communication system comprising such nodes | |
JP2002135359A (ja) | 装置状態制御回路、及び装置状態制御方法 | |
US7418005B2 (en) | Bus optimizing method and communication node | |
EP0739112B1 (en) | Electronic devices and operating mode control thereof | |
US7292596B1 (en) | Method and apparatus for automatic crossover and parallel detect | |
US6768720B1 (en) | Verification of link integrity of a home local area network | |
US20100257400A1 (en) | Network loop healing apparatus and methods | |
JP3420136B2 (ja) | 接続制御回路 | |
CN110213402B (zh) | 电子数据分配控制设备和用于运行这种控制设备的方法 | |
JP2015154189A (ja) | 通信システム、ゲートウェイ装置及び通信ノード並びに通信制御方法 | |
JP3882463B2 (ja) | Ieee1394装置 | |
US7840791B2 (en) | Reset device for computer system | |
JPS61224537A (ja) | リングネツトワ−クの送信権管理方式 | |
US20020150055A1 (en) | Topology correction method and communication node | |
US7457302B1 (en) | Enhancement to loop healing for malconfigured bus prevention | |
JP2001077880A (ja) | 電子機器のモジュール | |
JP6982246B2 (ja) | 通信装置、通信システム及び通信方法 | |
JP4570753B2 (ja) | エラーコード送出装置および方法 | |
US6041348A (en) | N-port algorithm for disabling a node within a network during reset | |
US20040039850A1 (en) | Apparatus and method for automatically configuring network media connection | |
CN116383115A (zh) | 一种数据通信方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030325 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |