JP3408109B2 - 情報処理装置及びその制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファクシミリ装置
等の情報処理装置及びその制御方法に関する。

【０００２】

【従来の技術】従来、ファクシミリ装置は、低消費電力
待機モードから通常の待機モードに遷移する条件とし
て、操作者による記録紙無し等の記録可能状態から記録
不可能状態への遷移を有していなかった。

【０００３】

【発明が解決しようとする課題】上述した従来例にあっ
ては、記録不可能時、通常の待機モードではエラー情報
を報知するが、低消費電力待機モードでは報知しないの
で、操作者に対して異なるオペレーションを要求してい
るように装置が動作し、通常の待機モードと低消費電力
待機モードで操作が異なることを操作者が意識しなけれ
ばならないので、操作に混乱を引き起こすと共に、操作
が不自然であるという問題点があった。

【０００４】本発明は上述した従来技術の有するこのよ
うな問題点に鑑みてなされたものであり、その目的とす
るところは、操作に混乱を引き起こすことなく、操作も
自然な情報処理装置及びその制御方法を提供しようとす
るものである。

【０００５】

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１記載の情報処理装置は、待機時の
消費電力を抑制する低消費電力待機機能を備えた情報処
理装置において、消費電力が大なる動作状態と消費電力
が小なる停止状態とを備え且つシステムを制御する第１
の制御手段と、記録制御部を有し且つ印字出力を行う記
録手段と、記録の可否状態を検出し且つ前記記録制御部
へ検出結果を出力する記録状態検出手段と、通常状態及
び低消費電力待機状態において前記記録状態検出手段へ
電力供給を行う第１の電力供給手段と、前記記録手段へ
電力供給を行う第２の電力供給手段と、前記第１の制御
手段及び前記第２の電力供給手段に接続され且つ前記第
１の制御手段の動作状態と停止状態との間の状態遷移制
御と前記第２の電力供給手段の電力供給制御を行い且つ
通常待機状態において前記第１の制御手段を動作状態に
保持し且つ前記第２の電力供給手段による電力供給を行
わせ且つ低消費電力待機状態においては前記第１の制御
手段を停止状態に保持し且つ前記第２の電力供給手段に
よる電力供給を行わせない第２の制御手段とを具備し、
前記記録状態検出手段は、前記記録制御部の他にも前記
第２の制御手段へ検出結果を出力し、前記第２の制御手
段は、前記記録状態検出手段が記録不能状態を検出する
ことにより低消費電力待機状態から通常状態に遷移する
制御を行うことを特徴とする。

【０００７】

【０００８】

【０００９】

【００１０】

【００１１】また、上記目的を達成するために、本発明
の請求項６記載の情報処理装置の制御方法は、待機時の
消費電力を抑制する低消費電力待機機能を備えた情報処
理装置の制御方法において、消費電力が大なる動作状態
と消費電力が小なる停止状態とを備えた第１の制御手段
によりシステムを制御する第１の制御工程と、通常状態
及び低消費電力待機状態において第２の電力供給手段に
より電力供給される記録制御手段を有する記録手段によ
り印字出力を行う印字出力工程と、前記第１の電力供給
手段により電力供給される記録状態検出手段により記録
の可否状態を検出し、前記記録制御部へ検出結果を出力
する記録状態検出工程と、前記第１の制御手段と前記第
１及び第２の電力供給手段に接続された第２の制御手段
とにより前記第１の制御手段の動作状態と停止状態との
間の状態遷移制御と前記第１及び第２の電力供給手段の
電力供給制御を行い且つ通常状態において前記第１の制
御手段を動作状態に保持し且つ前記第２の電力供給手段
による電力供給を行わせ且つ低消費電力待機状態におい
ては前記第１の制御手段を停止状態に保持し且つ前記第
２の電力供給手段による電力供給を行わせない第２の制
御工程とを具備し、前記記録状態検出工程は、前記記録
制御部の他にも前記第２の制御手段へ検出結果を出力
し、前記第２の制御工程は、前記記録状態検出工程が記
録不能状態を検出することにより低消費電力待機状態か
ら通常状態に遷移する制御を行うことを特徴とする。

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】

【００４１】

【００４２】

【００４３】

【００４４】

【００４５】

【００４６】

【００４７】

【００４８】

【００４９】

【００５０】

【００５１】

【００５２】

【００５３】

【００５４】

【００５５】

【００５６】

【００５７】

【発明の実施の形態】以下、本発明の各実施の形態を図
面に基づき説明する。

【００５８】（第１の実施の形態）図１は、本発明の一
実施の形態に係る画像処理装置としてのファクシミリ装
置の斜視図、図２は、同ファクシミリ装置の圧板を開放
した状態の斜視図、図３は、同ファクシミリ装置のセン
サを透視した状態の図１と同状図である。

【００５９】各図中、１は操作パネルで、操作者とのヒ
ューマン・インターフェースを行うものである。２はシ
ート原稿台で、シート状の原稿を読み取る際に、該シー
ト状の原稿が載置セットされるものである。３は開閉可
能な圧板で、ブック状の原稿を読み取る際に、該ブック
状の原稿を押さえるものである。４は記録紙カセット
で、複数枚の記録紙を収納するものである。５はマルチ
・フィーダーで、必要に応じて記録紙をセットするもの
である。６はプリンタ・カバーで、トナー・カートリッ
ジ等の記録ユニットを内部に収納する部位の開口部を開
閉するものである。

【００６０】また、図２中、７はブック原稿台で、ブッ
ク状の原稿を読み取る際に、該ブック状の原稿が載置セ
ットされるものである。８はコンタクト・センサで、シ
ート状の原稿及びブック状の原稿から画像データを読み
取るものである。

【００６１】また、図３中、９は圧板検出センサ（ＢＣ
ＶＳ）で、圧板３の開閉状態を検出するものである。１
０は原稿検出センサ（ＤＳ）で、シート原稿台２にシー
ト状の原稿が載置セットされたか否かを検出するもので
ある。１１はカバー検出センサ（カバー・スイッチ）
で、プリンタ・カバー６の開閉状態を検出するものであ
る。１２はカセット検出センサ（カセット・スイッチ）
で、記録紙カセット４が本装置に装着されているか否か
を検出するものである。１３はマルチ・フィーダー記録
紙有無検出センサで、マルチ・フィーダー５に記録紙が
有るか否かを検出するものである。

【００６２】図４〜図７は、本実施の形態に係る画像処
理装置としてのファクシミリ装置の構成を示すブロック
図である。図４〜図７において、電源１４は、商用電源
１５に接続され、メイン電源１６とスタンバイ電源１７
とにより構成されている。そして、商用電源１５が投入
されると、メイン電源１６は、「ＰＷＣＴＬ（パワーコ
ントロール）」１８がＨｉｇｈ（ハイ）のとき、＋５
Ｖ、＋１２Ｖ及び＋２４Ｖを、それぞれプラス５ボル
ト、プラス１２ボルト及びプラス２４ボルトにバイアス
するが、Ｌｏｗ（ロウ）のときはバイアスしない。

【００６３】ここで、「Ｈｉｇｈ」とは、入力側のしき
い値を越えた状態であり、「Ｌｏｗ」とは、入力側のし
きい値未満の状態をそれぞれ示す。

【００６４】商用電源１５が投入されると、スタンバイ
電源１７は、「ＰＷＣＴＬ」１８の状態に拘らず、＋５
ＶＳ及び±１２ＶＡを、それぞれプラス５ボルト、プラ
ス１２ボルトとマイナス１２ボルトにバイアスする。メ
イン電源１６には、モータ等の動作電流が大なるデバイ
ス及びバイポーラ・デバイス等のスタティック状態でも
消費電流が大なるデバイス等が主に接続される。

【００６５】ＣＰＵ（中央演算処理装置）１９は、第１
の「Ｘ′ｔａｌ」２０の振動子の発振を停止させて動作
をアイドル状態にし、消費電力を最少にするＳＬＥＥＰ
（スリープ）モード「ＳＴＯＰ（ストップ）モード或い
は停止モードとも呼ぶ」機能を備え、「ＸＮＭＩ（エッ
クス−ノン−マスカブル−インターフェース）」２１が
ロウのときに前記「ＳＬＥＥＰ」モードを解除するタイ
プの汎用ＣＰＵにより構成され、ＲＯＭ（リード・オン
リー・メモリ）２２に格納されているプログラムに従い
制御する。ＣＰＵ１９とＲＯＭ２２の電源は＋５ＶＳに
接続される。ＣＰＵ１９のバスはシステム・バス２３に
接続され、複数のメモリやＩ／Ｏ（入出力装置）に接続
される。システム・バス２３には、データ、アドレス、
セレクト、リード・ライト信号等がある。

【００６６】「ＲＥＳＥＴ（リセット）−ＩＣ」２４
は、「ＶＯＬＴＡＧＥ−ＤＥＴＥＣＴＥＲ（ボルテージ
・デテクター）」２５と「ＷＡＴＣＨ−ＤＯＧ−ＴＩＭ
ＥＲ（ウォッチ・ドグ・タイマー）」２６とにより構成
される。「ＲＥＳＥＴ−ＩＣ」２４の電源は＋５ＶＳに
接続される。「ＶＯＬＴＡＧＥ−ＤＥＴＥＣＴＥＲ」２
５は、＋５ＶＳが所定電圧以下（４．５Ｖ）で、Ｌｏｗ
出力する電圧検出手段である。「ＷＡＴＣＨ−ＤＯＧ−
ＴＩＭＥＲ」２６は、「ＷＤＩＮＨ（Ｗａｔｃｈ−Ｄｏ
ｇ−ｔｉｍｅｒ−ＩＮＨｉｂｉｔ）」２７がＬｏｗのと
き、「ＷＤＣＬＲ（Ｗａｔｃｈ−Ｄｏｇ−ｔｉｍｅｒ−
ＣＬｅａｒ）」２８に所定間隔のパルス（例えば、１０
０ｍｓ）が入力されないとＬｏｗ出力する。「ＷＤＩＮ
Ｈ」２７がＨｉｇｈのときは、「ＷＤＣＬＲ」２８に所
定間隔のパルスが入力されなくても、「ＷＡＴＣＨ−Ｄ
ＯＧ−ＴＩＭＥＲ」２６は動作しないで、出力はＨｉｇ
ｈを保持する。

【００６７】「ＶＯＬＴＡＧＥ−ＤＥＴＥＣＴＥＲ」２
５と「ＷＡＴＣＨ−ＤＯＧ−ＴＩＭＥＲ」２６のどちら
かの出力がＬｏｗであれば、「ＸＲＳＴ（エックスリセ
ット）」２９にＬｏｗを出力し、本システムを初期化す
る。「ＸＲＳＴ（エックスリセット）」２９のＬｏｗか
らＨｉｇｈへの遷移は時定数を有して移行するが、逆の
ＨｉｇｈからＬｏｗへの遷移は時定数を有さずに即座に
移行する。

【００６８】「ＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃ
ｋ）」３０は、時刻及びカレンダー機能を有し、本実施
の形態に係る情報処理装置における通信管理に用いる。
第２の「Ｘ′ｔａｌ」３１は、一般的に使用される３
２．７６８ＫＨｚであるため、消費電流は極めて小さ
い。また、「ＲＴＣ」３０の電源は＋５ＶＳに接続さ
れ、ＴＰｏｕｔには第２の「Ｘ′ｔａｌ」３１を分周し
た１０２４Ｈｚが出力される。「ＳＲＡＭ（スタティッ
ク・ランダム・アクセス・メモリ）」３２は、操作パネ
ル１（図１参照）から入力されたワンタッチ・ダイヤル
番号等の情報を記憶する。ＳＲＡＭ３２の電源は＋５Ｖ
Ｓに接続される。

【００６９】ＤＲＡＭ（ダイナミック・ランダム・アク
セス・メモリ）３３は、ＣＰＵ１９が動作するときのス
タック、ワーキング・メモリ、画像メモリ等に使用す
る。ＤＲＡＭ３３の電源は＋５ＶＳに接続される。メモ
リ・コントローラ３４は、ＲＯＭコントローラ３５、Ｓ
ＲＡＭコントローラ３６及びＤＲＡＭコントローラ３７
により構成され、それぞれＲＯＭ２２、ＳＲＡＭ３２、
ＤＲＡＭ３３への「ＸＣＳ」、「ＸＲＡＳ」、「ＸＣＡ
Ｓ」等のアクセス信号を、ＣＰＵ１９が出力するシステ
ム・バス２３上の制御信号に基づき生成する。

【００７０】ＲＯＭ２２及びＳＲＡＭ３２は、それぞれ
の「ＸＣＳ」がインアクティブであるとき、その消費電
流が最小となる。ＤＲＡＭ３３は、「ＸＲＡＳ」をＬｏ
ｗにした後、「ＸＣＡＳ」もＬｏｗにする（セルフ・リ
フレッシュ・モード）と、その消費電流が最小となる。
ＣＰＵ１９からの制御により、これらの低消費電流モー
ドに移行する。メモリ・コントローラ３４の「ＣＬＫ」
は動作クロックである。メモリ・コントローラ３４の電
源は＋５ＶＳに接続される。

【００７１】プリンタ３８はレーザビーム・プリンタで
あり、定着ユニット３９、高圧ユニット４０、記録モー
タ４１、プリンタ・コントローラ４２、カバー検出セン
サ（カバーＳＷ）１１、カセット検出センサ（カセット
ＳＷ）１２、マルチ・フィーダー記録紙有無検出センサ
１３、第１の「３ＳＴＡＧＥバッファ」４３、第１のプ
ルアップ抵抗４４及び付随する抵抗４５，４６，４７で
構成される。プリンタ３８の電源は＋５ＶＳ、＋５Ｖ、
＋１２Ｖ及び＋２４Ｖに接続される。抵抗４５〜４７は
＋５ＶＳに、第１のプルアップ抵抗４４は＋５Ｖに、第
１の「３ＳＴＡＧＥバッファ」４３の電源は＋５ＶＳ
に、プリンタ・コントローラ４２、記録モータ４１、高
圧ユニット４０及び定着ユニット３９は、＋５Ｖ、＋１
２Ｖ及び＋２４Ｖに接続される。

【００７２】カバー検出センサ１１は、本実施の形態で
不図示のトナー・カートリッジを収納する部位の開口部
を開閉するプリンタ・カバー６（図１参照）の開閉状態
を検出するスイッチである。カバー検出センサ１１は、
プリンタ・カバー６が開いているときはオフ状態、閉じ
ているときはオン状態となり、抵抗４５を介して＋５Ｖ
Ｓに接続されているので、それぞれＨｉｇｈ、Ｌｏｗ出
力となる。

【００７３】マルチ・フィーダー記録紙有無検出センサ
１３は、マルチ・フィーダー５（図１参照）に記録紙が
セットされているか否かを検出するＰｈｏｔｏ−Ｉｎｔ
ｅｒｒｕｐｔｅｒ（フォト・インタラプタ）センサであ
り、第１の「Ｐｈｏｔｏ−ＬＥＤ（発光ダイオード）」
４８と第１の「Ｐｈｏｔｏ−ＴＲ（トランジスタ）」４
９により構成されている。「ＰＮＰ−ＴＲ」５０は第１
の「Ｐｈｏｔｏ−ＬＥＤ」４８のバイアス制御トランジ
スタである。「ＰＮＰ−ＴＲ」５０のコレクタに第１の
「Ｐｈｏｔｏ−ＬＥＤ」４８のアノードが接続される。

【００７４】抵抗４７は＋５ＶＳと第１の「Ｐｈｏｔｏ
−ＴＲ」４９のコレクタ間に接続される。「ＰＮＰ−Ｔ
Ｒ」５０のコレクタとエミッタ間がオン状態になると、
第１の「Ｐｈｏｔｏ−ＬＥＤ」４８のアノードにバイア
スが供給され、第１の「Ｐｈｏｔｏ−ＬＥＤ」４８が発
光する。第１の「Ｐｈｏｔｏ−ＬＥＤ」４８と第１の
「Ｐｈｏｔｏ−ＴＲ」４９との間には、本実施の形態で
は、不図示のアクチュエータがあり、記録紙有りで、第
１の「Ｐｈｏｔｏ−ＬＥＤ」４８と第１の「Ｐｈｏｔｏ
−ＴＲ」４９との間を前記アクチュエータが遮断する構
成とする。

【００７５】第１の「Ｐｈｏｔｏ−ＬＥＤ」４８が発光
している状態で記録紙が無いと、第１の「Ｐｈｏｔｏ−
ＬＥＤ」４８と第１の「Ｐｈｏｔｏ−ＴＲ」４９との間
の遮断物が無い状態なので、第１の「Ｐｈｏｔｏ−Ｔ
Ｒ」４９のベースにバイアスが供給され、該第１の「Ｐ
ｈｏｔｏ−ＴＲ」４９のコレクタとエミッタとの間がオ
ン状態となり、第１の「Ｐｈｏｔｏ−ＴＲ」４９のコレ
クタ出力がＬｏｗになる。

【００７６】第１の「Ｐｈｏｔｏ−ＬＥＤ」４８が発光
している状態で記録紙有りにより、第１の「Ｐｈｏｔｏ
−ＬＥＤ」４８と第１の「Ｐｈｏｔｏ−ＴＲ」４９との
間が遮断されると、第１の「Ｐｈｏｔｏ−ＴＲ」４９の
ベースにバイアスが供給されず、プルアップ抵抗４４に
より第１の「Ｐｈｏｔｏ−ＴＲ」４９のコレクタ出力が
Ｈｉｇｈになる。

【００７７】「ＰＮＰ−ＴＲ」５０のコレクタとエミッ
タ間がオフ状態では、第１の「Ｐｈｏｔｏ−ＬＥＤ」４
８のアノードに電圧が供給されず、第１の「Ｐｈｏｔｏ
−ＬＥＤ」４８が発光しないが、このときは、記録紙の
有無に拘らず第１の「Ｐｈｏｔｏ−ＴＲ」４９のベース
にバイアスが供給されないので、第１のプルアップ抵抗
４４により第１の「Ｐｈｏｔｏ−ＴＲ４９」のコレクタ
出力がＨｉｇｈになる。 第１の「３ＳＴＡＧＥバッフ
ァ」４３の電源は＋５ＶＳに接続され、イネーブルは＋
５Ｖに接続され、入力にカバー検出センサ１１、カセッ
ト検出センサ１２、マルチ・フィーダー記録紙有無検出
センサ１３を接続し、出力に＋５Ｖに接続された第１の
プルアップ抵抗４４を介してプリンタ・コントローラ４
２を接続する。第１の「３ＳＴＡＧＥバッファ４３」に
より、スタンバイ電源１７のみバイアスされ、プリンタ
・コントローラ４２の電源であるメイン電源１６がバイ
アスされていない場合において、プリンタ・コントロー
ラ４２にバイアスがかかることを防止することができ
る。

【００７８】また、プリンタ・コントローラ４２は「Ｐ
ＲＲＳＴ」５１の状態により、＋５Ｖ、＋１２Ｖ、＋２
４Ｖのパワー・オン時の初期動作を変化させる。「ＰＲ
ＲＳＴ」５１がＨｉｇｈのとき、＋５Ｖ、＋１２Ｖ、＋
２４Ｖがオンすると、プリンタ・コントローラ４２は、
プリンタ３８内の全てのユニットを初期状態にするが、
「ＰＲＲＳＴ」５１がＬｏｗで＋５Ｖ、＋１２Ｖ、＋２
４Ｖがオンしたときは、初期化を繰り返すことにより寿
命が短くなるユニットを除いて初期動作を行う。「ＰＲ
ＲＳＴ」５１の極性は、メイン電源１６がオフ状態時
に、プリンタ３８のプリンタ・コントローラ４２に対し
てバイアスが印加されないように決定した。

【００７９】Ｉ／Ｏコントローラ５２は、プリンタＩ／
Ｆ（インターフェース）５３、スキャナＩ／Ｆ（インタ
ーフェース）５４、「ＲＴＰ（Ｒｅａｌ Ｔｉｍｅ Ｐ
ｏｒｔ）」５５、「ＫＥＹＳＣＮ（Ｋｅｙ ＳＣａ
ｎ）」５６により構成されている。Ｉ／Ｏコントローラ
５２の電源は＋５ＶＳに接続される。スキャナＩ／Ｆ５
４はシート状原稿及びブック状原稿を画像データとして
読み取るコンタクト・センサ８とのインターフェースを
行う。このコンタクト・センサ８の電源は＋５Ｖに接続
される。

【００８０】第１のプルダウン抵抗５７は、メイン電源
１６がオフ状態時に、コンタクト・センサ８からの信号
が不安定なるのを防ぎ且つコンタクト・センサ８への逆
バイアス防止用に用いる。プリンタＩ／Ｆ５３は、プリ
ンタ３８とのコマンド、ステータスの送受及びプリンタ
３８への画像データの送出を行い、プリンタ３８への出
力ライン上にある第２の「３ＳＴＡＧＥバッファ」５８
のイネーブル制御を行う。第２の「３ＳＴＡＧＥバッフ
ァ」５８の電源は＋５ＶＳに、第２のプルアップ抵抗５
９は＋５Ｖにそれぞれ接続される。メイン電源１６がオ
フ状態時に、プリンタＩ／Ｆ５３からプリンタ３８に対
して電圧が供給されないように、第２の「３ＳＴＡＧＥ
バッファ」５８をディセーブル状態にする。

【００８１】プリンタ３８へのコマンド信号は、アクテ
イブＬｏｗであり、Ｈｉｇｈが入力されてもプリンタ３
８は動作しない仕様である。第２のプルアップ抵抗５９
は、メイン電源１６がオン状態にあり且つ第２の「３Ｓ
ＴＡＧＥバッファ」５８の出力がＨＩ−Ｚのとき、プリ
ンタ３８にＨｉｇｈを出力することにより、スタンバイ
電源１７、メイン電源１６の立ち上がり時等の不要なプ
リント動作を停止させるためにある。

【００８２】第２のプルダウン抵抗６０は、メイン電源
１６がオフ状態のとき、プリンタ３８からのステータス
信号が不安定になるのを防ぎ且つプリンタ３８への逆バ
イアス防止用に用いる。「ＲＴＰ」５５は、読取モータ
６１を駆動するモータ・ドライバ６２のコントロール信
号及びコントロール・ライン上にある第３の「３ＳＴＡ
ＧＥバッファ」６３のイネーブル制御を行う。この第３
の「３ＳＴＡＧＥバッファ」６３は、＋５ＶＳに、第３
のプルアップ抵抗６４は＋５Ｖにそれぞれ接続される。

【００８３】モータ・ドライバ６２にＨｉｇｈが入力さ
れると、読取モータ６１は励磁されない。メイン電源１
６がオフのとき、「ＲＴＰ」５５からモータ・ドライバ
６２に対して電圧が供給されないように、第３の「３Ｓ
ＴＡＧＥバッファ」６３をディセーブル状態にする。第
３のプルアップ抵抗６４は、メイン電源１６がオン状態
にあり且つ第３の「３ＳＴＡＧＥバッファ」６３の出力
がＨＩ−Ｚのとき、モータ・ドライバ６２にＨｉｇｈを
出力することにより、スタンバイ電源１７、メイン電源
１６の立ち上がり時等の不要な読取モータ６１の励磁を
辞めるためにある。

【００８４】「ＣＬＫ」６５は動作クロック、「ＸＥＳ
ＳＲＳＴ」６６はＩ／Ｏコントローラ５２のリセット信
号であり、Ｌｏｗアクティブである。「ＷＤＣＬＲ」２
８は、ＣＰＵ１９が非ＳＬＥＥＰ状態にあるとき、Ｉ／
Ｏコントローラ５２をアクセスするごとにパルス出力さ
れる。「ＫＥＹＳＣＮ」５６は格子状に配置されたキー
により構成されるキー・マトリクス６７をダイナミック
にスキャンすることによりキー押下状態を検出する。キ
ー・マトリクス６７は、”００、０１、…０ｎ、１０、
１１、…ｎ０、ｎ１、…ｎｎ”のキーで構成される。”
００、０１、…０ｎ”キーは、「ＫＯ０」６８に、”１
０、１１、…１ｎ”キーは、「ＫＯ１」６９に、”ｎ
０、ｎ１、…ｎｎ”キーは、「ＫＯｎ」７０にそれぞれ
接続される。「ＫＯ０」６８、「ＫＯ１」６９、…「Ｋ
Ｏｎ」７０信号は、「ＣＬＫ」６５に基づき所定間隔毎
に順次駆動されるので、「ＣＬＫ」６５が無い場合は、
キー・スキャンは行われない。

【００８５】”００、１０、…ｎ０”キーは、「ＫＩ
０」７１に、”０１、１１、…ｎ１”キーは、「ＫＩ
１」７２に、”０ｎ、１ｎ、…ｎｎ”キーは、「ＫＩ
ｎ」７３にそれぞれ接続される。「ＫＩ０」７１、「Ｋ
Ｉ１」７２、…「ＫＩｎ」７３のグループに接続された
キーの内、「ＫＯ０」６８〜「ＫＯｎ」７０信号が駆動
されているキーが押下されるとアクティブになる。これ
により、「ＫＯ０」６８〜「ＫＯｎ」７０、「ＫＩ０」
７１〜「ＫＩｎ」７３のマトリクスによりそれぞれのキ
ー押下を検出する。例えば、「ＫＯ０」６８信号が駆動
されているときに、”００”キーが押下されると、「Ｋ
Ｉ０」７１がアクティブになる。しかし、「ＫＯ０」６
８信号が駆動されていないときに「ＫＩ０」７１がアク
ティブになると、それは、”００”キーが押下によるも
のではなく、”０１、…０ｎ”キーの内の１つによるも
のである。

【００８６】発振器７４のＶＤＤ（電源）は、「Ｊ−Ｆ
ＥＴ（ＪタイプのＦＥＴ）」７５のドレインに接続さ
れ、ソースは＋５ＶＳに接続される。ゲートにＬｏｗが
入力されると、ソースとドレインとの間がオン（ＯＮ）
状態となり、発振器７４のＶＤＤにバイアスが供給さ
れ、発振動作を開始する。ＦＥＴを選んだのは、電流に
よる電圧降下を防ぐためである。第３のプルダウン抵抗
７６は、ゲートにＨｉｇｈが入力され、ソースとドレイ
ンとの間がオフ（ＯＦＦ）状態となり、発振器７４のＶ
ＤＤにバイアスが供給されていないときに、発振器７４
からのＯＵＴ出力が不定になるのを防ぎ且つ発振器７４
への逆バイアスを防止するために用いる。発振器７４の
ＯＵＴは、メモリ・コントローラ３４のＣＬＫ及びＩ／
Ｏコントローラ５２のＣＬＫへそれぞれ接続される。

【００８７】ＬＥＤ７７のバイアスは、抵抗７８を介し
て＋５ＶＳから供給され、「ＮＰＮ−ＴＲ」７９のベー
スにＨｉｇｈが入力されると発光し、Ｌｏｗが入力され
ると消灯する。ＥＳＳキー８０は操作パネル１（図１参
照）に配置され、抵抗８１を介して＋５ＶＳへプルアッ
プされ、押下されるとショート状態になってＬｏｗが出
力され、押下されないとオープン状態となってＨｉｇｈ
が出力される。ＮＣＵ８２は、オフフック検出回路８
３、Ｈリレー＆ドライバ８４、ＣＩ検出回路８５、ＦＣ
検出回路８６、ダイヤル・リレー＆ドライバ８７、ＣＭ
Ｌリレー＆ドライバ８８、ＤＩ検出回路８９により構成
される。ＣＭＬリレー８８は、アンプ９０側、またはＨ
リレー８４側のいずれか一方を公衆回線９１に接続する
リレーである。ＣＭＬリレーのドライバ８８の電源に＋
５Ｖを用い且つリレーをドライブしないとき、公衆回線
９１をＨリレー８４側に接続する構成になっている。

【００８８】Ｈリレー８４は、ＣＭＬリレー８８側、ま
たは＋５ＶＳ側のいずれか一方を電話器９２に接続する
リレーである。Ｈリレーのドライバ８４の電源に＋５Ｖ
Ｓを用い且つリレーをドライブしないとき、電話器９２
をＣＭＬリレー８８側に接続する構成になっている。ダ
イヤル・リレー８７は、パイヤル・パルスを発生させる
際に使用し、このドライバ８７の電源は＋５Ｖを用い
る。ＤＩ検出回路８９は、ダイヤル・イン・サービス利
用時の極反検出のために使用し、この電源は＋５Ｖを用
いる。Ｈリレー８４が電話器９２を＋５ＶＳに接続して
いるとき、またはＨリレー８４が電話器９２をＣＭＬリ
レー８８側に接続し且つＣＭＬリレー８８が公衆回線９
１とＨリレー８４側を接続しているとき、オフフック検
出回路８３は、電話器９２がオフフック状態であること
を検出するとＬｏｗを出力する。オフフック検出回路８
３の電源は＋５ＶＳを用いる。

【００８９】ＣＭＬリレー８８が公衆回線９１とＨリレ
ー８４側とを接続しているとき、ＣＩ検出回路８５は、
公衆回線９１からの１６Ｈｚの呼び出し信号を検出する
とＬｏｗを出力する。ＣＩ検出回路８５の電源は＋５Ｖ
Ｓを用いる。ＣＭＬリレー８８が公衆回線９１とＨリレ
ー８４側とを接続しているとき、ＦＣ検出回路８６は、
ファクシミリ通信網からの１３００Ｈｚの呼び出し信号
を検出するとＬｏｗを出力する。ＦＣ検出回路８６の電
源は＋５ＶＳを用いる。

【００９０】音声ＩＣ９３は、例えば、「この電話はフ
ァクシミリに接続されています。ピーという音のあとに
送信して下さい。電話をご利用の方は、そのまま暫くお
待ち下さい。」等の音声メッセージを送出する。システ
ム・バス２３からのスタート・コマンドにより、第３の
Ｘ′ｔａｌ（例えば、６４０ＫＨｚ）９４が発振開始、
前述の音声送出後、自動的に発振停止する。音声ＩＣ９
３の電源は＋５ＶＳを用いる。

【００９１】モデム９５は、変復調装置であり、システ
ム・バス２３からのＳＬＥＥＰコマンドにより第４の
「Ｘ′ｔａｌ」９６が発振を停止し、低消費電流モード
に移行する。ＳＬＥＥＰ状態からの復帰は、モデム９５
の「ＸＲＳＴ」にＬｏｗを入力することにより行われ
る。モデム９５の電源は＋５ＶＳを用いる。

【００９２】音声ＩＣ９３とはモデム９５からの出力
は、アンプ９０で加算、増幅し、ＮＣＵ８２に送出後、
公衆回線９１に出力される。公衆回線９１からの受信信
号は、ＮＣＵ８２を経由してアンプ９０で増幅され、モ
デム９５に入力される。アンプ９０の電源は±１２ＶＡ
に接続される。

【００９３】ＤＳ（原稿検出センサ）１０は、シート状
原稿の有無を示すＰｈｏｔｏ−Ｉｎｔｅｒｒｕｐｔｅｒ
センサで、第２の「Ｐｈｏｔｏ−ＬＥＤ」９７と第２の
「Ｐｈｏｔｏ−ＴＲ９８」により構成される。「ＰＮＰ
−ＴＲ」５０は、第２の「Ｐｈｏｔｏ−ＬＥＤ」９７の
バイアス制御トランジスタである。「ＰＮＰ−ＴＲ」５
０のエミッタには＋５ＶＳが接続され、「ＰＮＰ−Ｔ
Ｒ」５０のコレクタには第２の「Ｐｈｏｔｏ−ＬＥＤ」
９７のアノードが接続される。

【００９４】第４のプルッアプ抵抗９９は、＋５ＶＳと
第２の「Ｐｈｏｔｏ−ＴＲ」９８のコレクタ間に接続さ
れる。ＰＮＰ−ＴＲ５０のコレクタとエミッタ間がオン
状態になると、第２の「Ｐｈｏｔｏ−ＬＥＤ」９７のア
ノードにバイアスが供給され、第２の「Ｐｈｏｔｏ−Ｌ
ＥＤ」９７が発光する。第２の「Ｐｈｏｔｏ−ＬＥＤ」
９７と第２の「Ｐｈｏｔｏ−ＴＲ」９８との間には、本
実施の形態では不図示のアクチュエータがあり、シート
状原稿無しで第２の「Ｐｈｏｔｏ−ＬＥＤ」９７と第２
の「Ｐｈｏｔｏ−ＴＲ」９８との間をアクチュエータで
遮断する構成とする。第２の「Ｐｈｏｔｏ−ＬＥＤ」９
７が発光している状態でシート状原稿が有ると、第２の
「Ｐｈｏｔｏ−ＬＥＤ」９７と第２の「Ｐｈｏｔｏ−Ｔ
Ｒ」９８との間の遮断物が無い状態なので、第２の「Ｐ
ｈｏｔｏ−ＴＲ」９８のベースにバイアスが供給され、
第２の「Ｐｈｏｔｏ−ＴＲ」９８のコレクタとエミッタ
間がオン状態になり、第２の「Ｐｈｏｔｏ−ＴＲ」９８
のコレクタがＬｏｗになる。

【００９５】第２の「Ｐｈｏｔｏ−ＬＥＤ」９７が発光
している状態でシート状原稿が無いことにより、第２の
「Ｐｈｏｔｏ−ＬＥＤ」９７と第２の「Ｐｈｏｔｏ−Ｔ
Ｒ」９８との間が遮断されると、第２の「Ｐｈｏｔｏ−
ＴＲ」９８のベースにバイアスが供給されず、第４のプ
ルアップ抵抗９９により第２の「Ｐｈｏｔｏ−ＴＲ」９
８のコレクタ出力がＨｉｇｈになる。ＰＮＰ−ＴＲ５０
のコレクタとエミッタ間がオフ状態では、第２の「Ｐｈ
ｏｔｏ−ＬＥＤ」９７のアノードに電圧が供給されず、
第２の「Ｐｈｏｔｏ−ＬＥＤ」９７が発光しないが、こ
のときは、シート状原稿の有無によらず、第２の「Ｐｈ
ｏｔｏ−ＴＲ」９８のベースにバイアスが供給されない
ので、第４のプルアップ抵抗９９により第２の「Ｐｈｏ
ｔｏ−ＴＲ」９８のコレクタはＨｉｇｈになる。

【００９６】ＢＣＶＳ（圧板検出センサ）９は、圧板３
（図１参照）の開閉を示すＰｈｏｔｏ−Ｉｎｔｅｒｒｕ
ｐｔｅｒセンサで、第３の「Ｐｈｏｔｏ−ＬＥＤ」１０
０と第３の「Ｐｈｏｔｏ−ＴＲ」１０１により構成され
る。ＰＮＰ−ＴＲ５０は、第３の「Ｐｈｏｔｏ−ＬＥ
Ｄ」１００のバイアス制御トランジスタでもある。ＰＮ
Ｐ−ＴＲ５０のコレクタは、第３の「Ｐｈｏｔｏ−ＬＥ
Ｄ」１００のアノードに接続される。第５のプルアップ
抵抗１０２は、＋５ＶＳと第３の「Ｐｈｏｔｏ−ＴＲ」
１０１のコレクタ間に接続される。ＰＮＰ−ＴＲ５０の
コレクタとエミッタ間がオン状態になると、第３の「Ｐ
ｈｏｔｏ−ＬＥＤ」１００のアノードにバイアスが供給
され、第３の「Ｐｈｏｔｏ−ＬＥＤ」１００が発光す
る。

【００９７】第３の「Ｐｈｏｔｏ−ＬＥＤ」１００と第
３の「Ｐｈｏｔｏ−ＴＲ」１０１間には、本実施の形態
では不図示のアクチュエータがあり、圧板３が閉状態
で、第３の「Ｐｈｏｔｏ−ＬＥＤ」１００と第３の「Ｐ
ｈｏｔｏ−ＴＲ」１０１間をアクチュエータで遮断する
構成とする。第３の「Ｐｈｏｔｏ−ＬＥＤ」１００が発
光している状態で圧板３が閉状態にあると、第３の「Ｐ
ｈｏｔｏ−ＬＥＤ」１００と第３の「Ｐｈｏｔｏ−Ｔ
Ｒ」１０１間の遮断物が無い状態なので、第３の「Ｐｈ
ｏｔｏ−ＴＲ」１０１のベースにバイアスが供給され、
第３の「Ｐｈｏｔｏ−ＴＲ」１０１のコレクタとエミッ
タ間がオン状態になり、第３の「Ｐｈｏｔｏ−ＴＲ」１
０１のコレクタがＬｏｗになる。第３の「Ｐｈｏｔｏ−
ＬＥＤ」１００が発光している状態で圧板３が開状態に
より、第３の「Ｐｈｏｔｏ−ＬＥＤ」１００と第３の
「Ｐｈｏｔｏ−ＴＲ」１０１間が遮断されると、第３の
「Ｐｈｏｔｏ−ＴＲ」１０１のベースにバイアスが供給
されず、第５のプルアップ抵抗１０２により第３の「Ｐ
ｈｏｔｏ−ＴＲ」１０１のコレクタはＨｉｇｈになる。

【００９８】「ＰＮＰ−ＴＲ」５０のコレクタとエミッ
タ間がオフ状態では、第３の「Ｐｈｏｔｏ−ＬＥＤ」１
００のアノードに電圧が供給されず、第３の「Ｐｈｏｔ
ｏ−ＬＥＤ」１００が発光しないが、このときは、圧板
３の開閉によらず、第３の「Ｐｈｏｔｏ−ＴＲ」１０１
のベースにバイアスが供給されないので、第５のプルア
ップ抵抗１０２により第３の「Ｐｈｏｔｏ−ＴＲ」１０
１のコレクタはＨｉｇｈになる。

【００９９】バイセントロニクス・チップ１０３は、
「ＩＥＥＥ−Ｐ１２８４」の制御を行うチップである。
バイセントロニクス・チップ１０３の電源は＋５ＶＳに
接続される。双方向信号として「ＰＩＦＤ０」〜「ＰＩ
ＦＤ７」、双方向バッファ制御信号として「ＸＰＩＦＥ
Ｎ」、「ＰＩＦＤＩＲ」を有し、入力信号として「ＳＥ
ＬＩＮ」、「ＡＴＦＤ」、「ＳＴＲＢ」、「ＩＮＩＴ」
を有し、出力信号として「ＸＰＥＲＲ」、「ＡＣＫ」、
「ＸＢＵＳＹ」、「ＦＡＬＴ」、「ＸＳＥＬ」を有す
る。

【０１００】バイセントロニクス・インターフェイス・
コネクタ１０４とバイセントロニクス・チップ１０３間
には、バッファ「ＬＳ２４５」１０５、「ＬＳ１４」１
０６、「ＬＳ０６」１０７、「ＬＳ１４」１０８があ
る。更に、これらのバッファ「ＬＳ２４５」１０５〜
「ＬＳ１４」１０８とバイセントロニクス・インターフ
ェイス・コネクタ１０４間には、プルアップ抵抗１０
９，１１０，１１１，１１２がある。これらのバッファ
「ＬＳ２４５」１０５〜「ＬＳ１４」１０８とプルアッ
プ抵抗１０９〜１１２は、「ＩＮＩＴ」信号に接続され
るバッファ「ＬＳ１４」１０８関連のみ＋５ＶＳに接続
され、これ以外は＋５Ｖに接続される。

【０１０１】図４〜図７における「ＮＭＩＧ（ノン−マ
スカブル−インターフェース ジェネレータ）」１１３
は、図８に示すように構成されている。即ち、図８にお
いて、１１４はレジスタ／ステータス部、１１５は「Ｒ
ＴＣ」タイマー部、１１６は「ＮＭＩ」要因検出部、１
１７は「ＮＭＩ」出力遅延タイマー部、１１８は「ＸＥ
ＳＳＲＳＴ」出力タイマー部、１１９は「ＣＬＫＣＴＬ
・ＰＷＣＴＬ」出力タイマー部、１２０は「ＳＥＮＰ
Ｗ」出力タイマー部である。

【０１０２】レジスタ／ステータス部１１４は、図９に
示すように、デコーダ１２１、ラッチ１２２、バッファ
１２３により構成される。デコーダ１２１は、アドレス
１２４をデコードして、ライト対象となるラッチを選択
する。バッファ１２３は、ＮＭＩ要因検出部１１６から
の「ＥＳＳＳＴＳ０〜ＥＳＳＳＴＳ１０」１２５をＣＰ
Ｕ１９がリード時にシステム・バス２３上に出力する。

【０１０３】ラッチ１２２には、「Ｔ０」１２９〜「Ｔ
７」１３６、「ＥＳＳＢＩＴ」１２６、「ＥＳＳＬＥ
Ｄ」１２７、「ＷＤＩＮＨ」２７、「ＸＭＤＭＲＳＴ」
１２８、「ＰＲＲＳＴ」５１を設定するためのレジスタ
がある。このレジスタの初期値は、「ＰＲＲＳＴ」５１
を除いて"０"がセットされる。これらのうち、「ＥＳＳ
ＢＩＴ」１２６、「ＥＳＳＬＥＤ」１２７、「ＷＤＩＮ
Ｈ」２７、「ＸＭＤＭＲＳＴ」１２８、「ＰＲＲＳＴ」
５１は、出力ポートとして動作する。

【０１０４】図１０は、「ＲＴＣ」タイマー部１１５の
内部構成を示す回路図であり、このＲＴＣタイマー部１
１５は、カウンタ１１５ａとコンパレータ１１５ｂとか
ら構成される。そして、図１１に示すごとく、「ＥＳＳ
ＢＩＴ」１２６がＨｉｇｈのとき、カウンタ１１５ａが
カウント動作を行い、「Ｔ０」１２９と一致すると「Ｒ
ＴＣＯＮ」１３７にＨｉｇｈパルスを出力する。

【０１０５】図１２は、「ＮＭＩ」出力遅延タイマー部
１１７の内部構成を示す回路図であり、この「ＮＭＩ」
出力遅延タイマー部１１７は、カウンタ１１７ａとコン
パレータ１１７ｂとラッチ１１７ｃとから構成される。
そして、図１３に示すごとく、「ＮＭＩ」１３８がＬｏ
ｗのとき、「ＸＮＭＩ」２１はＨｉｇｈであり、「ＮＭ
Ｉ」１３８がＨｉｇｈのとき、カウンタ１１７ａがカウ
ント動作を行い、「Ｔ１」１３０と一致するとラッチ１
１７ｃによりラッチされ、「ＸＮＭＩ」２１はＨｉｇｈ
からＬｏｗに変化する。その後、「ＮＭＩ」１３８がＨ
ｉｇｈからＬｏｗに移行すると、「ＸＮＭＩ」２１はＨ
ｉｇｈになる。

【０１０６】図１４は、「ＸＥＳＳＲＳＴ」出力タイマ
ー部１１８の内部構成を示す回路図であり、この「ＸＥ
ＳＳＲＳＴ」出力タイマー部１１８は、セレクタ１３
９、コンパレータ１４０、カウンタ１４１、ラッチ１４
２，１４３、ＡＮＤ回路１４４，１４５，１４６、１４
７，１４８、ＯＲ回路１４９、「ＳＲ−ＦＦ」１５０，
１５１，１５２、から構成される。

【０１０７】そして、図１５に示すごとく、「ＥＳＳＢ
ＩＴ」１２６がＨｉｇｈのとき、「ＸＥＳＳＲＳＴ」６
６を「Ｔ２」１３１、「Ｔ３」１３２に基づきパルス出
力を行う。「ＥＳＳＢＩＴ」１２６がＬｏｗのとき、
「ＸＥＳＳＲＳＴ」６６はＨｉｇｈ状態である。「ＥＳ
ＳＢＩＴ」１２６がＬｏｗからＨｉｇｈに移行すると、
ＡＮＤ回路１４７出力に１パルスのＨｉｇｈが出力さ
れ、「ＳＲ−ＦＦ」１５０がセットされ、「ＳＥＬＯ
Ｎ」１５３がＨｉｇｈに移行する。これにより、セレク
タ１３９は「Ｔ２」１３１を選択し、「ＸＣＬＲ」１５
４がＬｏｗからＨｉｇｈに移行し、カウンタ１４１が動
作する。そして、カウンタ１４１の値が「Ｔ２」１３１
と一致すると、ＳＲ−ＦＦ１５２がセットされ、「ＸＥ
ＳＳＲＳＴ」６６がＨｉｇｈからＬｏｗへ移行する。ま
た、「ＳＲ−ＦＦ」１５０がリセットされ、「ＸＣＬ
Ｒ」１５４がＬｏｗになり、カウンタ１４１が停止す
る。

【０１０８】次に、「ＮＭＩ」１３８がＬｏｗからＨｉ
ｇｈに移行すると、ＡＮＤ回路１４８出力に１パルスの
Ｈｉｇｈが出力され、「ＳＲ−ＦＦ」１５１がセットさ
れ、「ＳＥＬＯＦＦ」１５５がＨｉｇｈに移行する。こ
れにより、セレクタ１３９は「Ｔ３」１３２を選択し、
ＸＣＬＲ１５４がＬｏｗからＨｉｇｈに移行し、カウン
タ１４１が動作する。そして、カウンタ１４１の値が
「Ｔ３」１３２と一致すると、ＳＲ−ＦＦ１５２がリセ
ットされ、「ＸＥＳＳＲＳＴ」６６がＬｏｗからＨｉｇ
ｈへ移行する。また、「ＳＲ−ＦＦ」１５１がリセット
され、「ＸＣＬＲ」１５４がＬｏｗになり、カウンタ１
４１が停止する。「ＸＥＳＳＲＳＴ」６６は、「ＸＲＳ
Ｔ」２９がＬｏｗのとき、Ｌｏｗになる。

【０１０９】図１６は、ＣＬＫＣＴＬ・ＰＷＣＴＬ出力
タイマー部１１９の内部構成を示す回路図であり、この
ＣＬＫＣＴＬ・ＰＷＣＴＬ出力タイマー部１１９は、セ
レクタ１５６、コンパレータ１５７、カウンタ１５８、
ラッチ１５９，１６０、ＡＮＤ回路１６１，１６２，１
６３、１６４，ＯＲ回路１６５、ＳＲ−ＦＦ１６６，１
６７，１６８から構成される。

【０１１０】そして、図１７に示すごとく、「ＥＳＳＢ
ＩＴ」１２６がＨｉｇｈのとき、ＣＬＫＣＴＬ１６９、
ＰＷＣＴＬ１８を「Ｔ４」１３３、「Ｔ５」１３４に基
づきパルス出力を行う。「ＥＳＳＢＩＴ」１２６がＬｏ
ｗのとき、ＣＬＫＣＴＬ１６９はＬｏｗ状態、ＰＷＣＴ
Ｌ１８はＨｉｇｈ状態である。「ＥＳＳＢＩＴ」１２６
がＬｏｗからＨｉｇｈに移行すると、ＡＮＤ回路１６３
出力に１パルスのＨｉｇｈが出力され、「ＳＲ−ＦＦ」
１６６がセットされ、「ＳＥＬＯＮ」１７０がＨｉｇｈ
に移行する。

【０１１１】これにより、セレクタ１５６は「Ｔ４」１
３３を選択し、「ＸＣＬＲ」１７１がＬｏｗからＨｉｇ
ｈに移行し、カウンタ１５８が動作する。そして、カウ
ンタ１５８の値が「Ｔ４」１３３と一致すると、「ＳＲ
−ＦＦ」１６８がセットされ、「ＣＬＫＣＴＬ」１６９
がＬｏｗからＨｉｇｈへ、「ＰＷＣＴＬ」１８がＨｉｇ
ｈからＬｏｗへそれぞれ移行する。また、「ＳＲ−Ｆ
Ｆ」１６６がリセットされ、「ＸＣＬＲ」１７１がＬｏ
ｗになり、カウンタ１５８が停止する。

【０１１２】次に、「ＮＭＩ」１３８がＬｏｗからＨｉ
ｇｈへ移行すると、ＡＮＤ回路１６４出力に１パルスの
Ｈｉｇｈが出力され、「ＳＲ−ＦＦ」１６７がセットさ
れ、「ＳＥＬＯＦＦ」１７２がＨｉｇｈに移行する。こ
れにより、セレクタ１５６は「Ｔ５」１３４を選択し、
「ＸＣＬＲ」１７１がＬｏｗからＨｉｇｈに移行し、カ
ウンタ１５８が動作する。そして、カウンタ１５８の値
が「Ｔ５」１３４と一致すると、「ＳＲ−ＦＦ」１６８
がセットされ、「ＣＬＫＣＴＬ」１６９がＨｉｇｈから
Ｌｏｗへ、「ＰＷＣＴＬ」１８がＬｏｗからＨｉｇｈへ
それぞれ移行する。また、「ＳＲ−ＦＦ」１６７がリセ
ットされ、「ＸＣＬＲ」１７１がＬｏｗになり、カウン
タ１５８が停止する。

【０１１３】図１８は、「ＳＥＮＰＷ」出力タイマー部
１２０の内部構成を示す回路図であり、この「ＳＥＮＰ
Ｗ」出力タイマー部１２０は、コンパレータ１７３，１
７４、カウンタ１７５，１７６、ＡＮＤ回路１７７，１
７８、「ＳＲ−ＦＦ」１７９から構成される。

【０１１４】そして、図１９に示すごとく、「ＥＳＳＢ
ＩＴ」１２６がＨｉｇｈのとき、「ＳＥＮＰＷ」１８０
を「Ｔ６」１３５、「Ｔ７」１３６に基づきトグル出力
を行う。「ＥＳＳＢＩＴ」１２６がＬｏｗの間、「ＳＥ
ＮＰＷ」１８０はＬｏｗ状態を保持している。そして、
「ＥＳＳＢＩＴ」１２６がＨｉｇｈに移行すると、ＡＮ
Ｄ回路１７７の出力がＨｉｇｈになり、カウンタ１７５
がカウント動作を開始する。同様に、ＡＮＤ回路１７８
の出力がＨｉｇｈになり、カウンタ１７６もカウント動
作を開始する。

【０１１５】「Ｔ６」１３５と「Ｔ７」１３６の設定値
は、「Ｔ６」１３５より「Ｔ７」１３６の方を小さく設
定するので、まず、「Ｔ７」１３６とカウンタ１７６の
出力が一致すると、「ＳＲ−ＦＦ」１７９のＲにパルス
が入力され、「ＳＥＮＰＷ」１８０がＬｏｗからＨｉｇ
ｈへ移行する。これに伴いＡＮＤ回路１７８の出力がＬ
ｏｗになり、カウンタ１７６がリセットされる。

【０１１６】次に、「Ｔ６」１３５とカウンタ１７５の
出力が一致すると、「ＳＲ−ＦＦ」１７９のＳにパルス
が入力され、「ＳＥＮＰＷ」１８０がＨｉｇｈからＬｏ
ｗに移行し、ＡＮＤ回路１７７の出力に１パルスのＬｏ
ｗが出力され、カウンタ１７５がリセットされ、再びカ
ウント動作を開始する。カウンタ１７６に関しても同様
であり、以降、この動作を繰り返す。そして、「ＥＳＳ
ＢＩＴ」１２６がＨｉｇｈからＬｏｗに移行すると、
「ＳＥＮＰＷ」１８０はＬｏｗ状態を保持する。

【０１１７】図２０は、ＮＭＩ要因検出部１１６の内部
構成を示すブロック図であり、このＮＭＩ要因検出部１
１６は、ＩＮＶ１８１，１８２，１８３，１８４，１８
５，１８６，１８７、ラッチ１８８，１８９，１９０，
１９１，１９２，１９３，１９４，１９５，１９６，１
９７，１９８，１９９，２００，２０１，２０２，２０
３，２０４，２０５，２０６，２０７，２０８、ＡＮＤ
回路２０９，２１０，２１１，２１２，２１３，２１
４，２１５，２１６，２１７，２１８から構成されてい
る。

【０１１８】そして、ＮＭＩ要因検出部１１６は、図２
１に示すごとく、「ＥＳＳＢＩＴ」１２６がＨｉｇｈの
とき、「ＲＴＣＯＮ」１３７にＨｉｇｈ入力があると、
ラッチされ、「ＥＳＳＳＴＳ０」２１９がＨｉｇｈにな
る。また、ＣＬＫ２２０のクロック間（チャタリング防
止）、「ＸＥＳＳＲ１」２２１〜「ＸＥＳＳＲ４」２２
４、「ＸＥＳＳＲ６」２２６〜「ＸＥＳＳＲ７」２２
７、「ＸＥＳＳＲ１０」２３０にＬｏｗ入力、「ＸＥＳ
ＳＲ５」２２５、「ＸＥＳＳＲ８」２２８、「ＸＥＳＳ
Ｒ９」２２９にＨｉｇｈ入力があるとラッチされ、「Ｅ
ＳＳＳＴＳ１」２３１〜「ＥＳＳＳＴＳ１０」２４０が
それぞれＨｉｇｈになる。「ＥＳＳＳＴＳ１」２３１〜
「ＥＳＳＳＴＳ１０」２４０の内、少なくとも１つがＨ
ｉｇｈになるとラッチされ、「ＮＭＩ」１３８がＨｉｇ
ｈになる。

【０１１９】「ＥＳＳＢＩＴ」１２６がＬｏｗに設定さ
れると、「ＥＳＳＳＴＳ０」２１９、「ＥＳＳＳＴＳ
１」２３１〜「ＥＳＳＳＴＳ１０」２４０及び「ＮＭ
Ｉ」１３８はＬｏｗになる。

【０１２０】次に、「ＮＭＩＧ」１１３の各信号の接続
先について説明する。

【０１２１】Ｄ０〜１５、Ａ１〜４、「ＸＩＯＷＲ」、
「ＸＩＯＲＤ」は、システム・バス２３に接続され、そ
れぞれデータ、アドレス、ライト、リード信号として使
用する。「ＸＲＳＴ」は「ＲＥＳＥＴ−ＩＣ」２４の
「ＸＲＳＴ」に接続され、Ｌｏｗが入力されると「ＮＭ
ＩＧ」１１３をリセットする。「ＸＥＳＳＲ０」は「Ｒ
ＴＣ」３０の「ＴＰＯＵＴ」に接続され、「ＮＭＩＧ」
１１３の動作クロックとして使用する。「ＸＥＳＳＲ
１」は「ＥＳＳ」キー８０に接続されている。「ＸＥＳ
ＳＲ２」はオフフック検出回路８３の出力に接続されて
いる。

【０１２２】「ＸＥＳＳＲ３」はＣＩ検出回路８５の出
力に接続されている。「ＸＥＳＳＲ４」はＦＣ検出回路
８６の出力に接続されている。「ＸＥＳＳＲ５」はバイ
セントロニクスチップ１０３の「ＩＮＩＴ」に接続され
ている。「ＸＥＳＳＲ６」はＤＳ１０の「Ｐｈｏｔｏ−
ＴＲ」９８のコレクタに接続されている。「ＸＥＳＳＲ
７」は「ＢＣＶＳ９」の「Ｐｈｏｔｏ−ＴＲ」１０１の
コレクタに接続されている。「ＸＥＳＳＲ８」はカバー
検出センサ１１に接続されている。「ＸＥＳＳＲ９」は
カセット検出センサ１２に接続されている。「ＸＥＳＳ
Ｒ１０」はマルチ・フィーダー記録紙有無センサ１３の
「Ｐｈｏｔｏ−ＴＲ」４９のコレクタに接続されてい
る。

【０１２３】「ＷＤＩＮＨ」は「ＲＥＳＥＴ−ＩＣ」２
４の「ＷＡＴＣＨ−ＤＯＧ−ＴＩＭＥＲ」２６の「ＷＤ
ＩＮＨ」に接続されている。「ＥＳＳＬＥＤ」は「ＮＰ
Ｎ−ＴＲ」７９のベースに接続され、ＬＥＤ７７の点灯
制御に使用する。「ＸＮＭＩ」はＣＰＵ１９の「ＸＮＭ
Ｉ」に接続され、ＣＰＵ１９のＳＬＥＥＰ状態の解除に
使用する。「ＣＬＫＣＴＬ」は「Ｊ−ＦＥＴ」７５のベ
ースに接続され、発振器７４のＶＤＤ制御を行う。「Ｘ
ＥＳＳＲＳＴ」はメモリ・コントローラ３４とＩ／Ｏコ
ントローラ５２の「ＸＥＳＳＲＳＴ」に接続されてい
る。「ＰＷＣＴＬ」は電源１４の「ＰＷＣＴＬ」に接続
され、メイン電源１６（＋５Ｖ、＋１２Ｖ、の＋２４
Ｖ）のオン／オフ制御を行う。「ＳＥＮＰＷ」は「ＰＮ
Ｐ−ＴＲ」５０のベースに接続され、ＤＳ１０、「ＢＣ
ＶＳ」９の「Ｐｈｏｔｏ−ＬＥＤ」９７，１００の点灯
制御に使用する。「ＸＭＤＭＲＳＴ」はモデム９５の
「ＸＲＳＴ」に接続されている。

【０１２４】次に、本実施の形態に係る画像処理装置の
動作を図２２に基づき説明する。

【０１２５】電源１４に商用電源１５が印加されると、
電源１４のスタンバイ電源１７の＋５ＶＳ、±１２ＶＡ
が立上がり、＋５ＶＳが所定の電圧に達し、時定数で定
められた時間になるまで、「ＲＥＳＥＴ−ＩＣ」２４の
「ＸＲＳＴ」２９はＬｏｗを出力する。「ＸＲＳＴ」２
９のＬｏｗによりＣＰＵ１９と「ＮＭＩＧ」１１３が初
期化される。これにより、ＣＰＵ１９の「Ｘ′ｔａｌ」
２０が発振動作を開始する。

【０１２６】「ＣＬＫＣＴＬ」１６９の初期値はＬｏｗ
であるので、「Ｊ−ＦＥＴ」７５のソースとゲートとの
間がオンすることにより、発振器７４の「ＶＤＤ」に＋
５ＶＳが供給されることによって、該発振器７４が発振
動作を開始し、メモリ・コントローラ３４とＩ／Ｏコン
トローラ５２のＣＬＫ６５に動作クロックが供給され
る。

【０１２７】「ＲＥＳＥＴ−ＩＣ」２４の「ＸＲＳＴ」
２９がＬｏｗの間、「ＸＥＳＳＲＳＴ」６６はＬｏｗで
あるので、メモリ・コントローラ３４とＩ／Ｏコントロ
ーラ５２の初期化を行う。「ＳＥＮＰＷ」１８０の初期
値はＬｏｗであるので、「ＰＮＰ−ＴＲ」５０のエミッ
タとコレクタとの間がオンすることにより、ＤＳ１０と
ＢＣＶＳ９とマルチ・フィーダー記録紙有無センサ１３
の「Ｐｈｏｔｏ−ＬＥＤ」９７，１００，４８のアノー
ドにバイアスが供給され、ＤＳ１０とＢＣＶＳ９とマル
チ・フィーダー記録紙有無センサ１３の「Ｐｈｏｔｏ−
ＬＥＤ」９７，１００，４８はそれぞれ点灯する。

【０１２８】「ＰＷＣＴＬ」１８の初期値はＨｉｇｈで
あるので、電源１４のメイン電源１６の＋５Ｖ、＋１２
Ｖ、＋２４Ｖが立ち上がり、プリンタ３８が立ち上が
る。このとき、「ＰＲＲＳＴ」５１の初期値はＨｉｇｈ
であるので、プリンタ・コントローラ４２は全てのユニ
ットを初期化する。「ＸＭＤＭＲＳＴ」１２８がＬｏｗ
であるので、モデム９５の初期化が行われ、モデム９５
の「Ｘ′ｔａｌ」９６が発振動作を開始する。「ＥＳＳ
ＬＥＤ」１２７の初期値はＬｏｗであるので、「ＮＰＮ
−ＴＲ」７９のベースにバイアスが供給されず、ＬＥＤ
７７は消灯状態にある。「ＷＤＩＮＨ」２７の初期値は
Ｌｏｗであるので、「ＲＥＳＥＴ−ＩＣ」２４の「ＷＡ
ＴＣＨ−ＤＯＧ−ＴＩＭＥＲ」２６は有効となる（Ｓ
１）。

【０１２９】所定時間を経過すると、「ＲＥＳＥＴ−Ｉ
Ｃ」２４の「ＸＲＳＴ」２９が、ＬｏｗからＨｉｇｈに
遷移し、ＣＰＵ１９が動作可能となる。この時間は、ス
タンバイ電源１７が立ち上がるとき、発振器７４とＣＰ
Ｕ１９の「Ｘ′ｔａｌ」２０の発振が十分安定する時間
を満足するために必要とされる（Ｓ２）。

【０１３０】ＣＰＵ１９はモデム９５のリセット状態を
解除して動作可能とするために、「ＸＭＤＭＲＳＴ」１
２８をＨｉｇｈに移行させる。同様に、この時間は、ス
タンバイ電源１７が立ち上がるとき、モデム９５の
「Ｘ′ｔａｌ」９６の発振が十分安定する時間を満足す
るために必要とされる。プリンタ３８の初期化のために
「ＰＲＲＳＴ」５１の用途が終了したので、「ＰＲＲＳ
Ｔ」５１をＨｉｇｈからＬｏｗに移行させる。「ＲＥＳ
ＥＴ−ＩＣ」２４の「ＷＡＴＣＨ−ＤＯＧ−ＴＩＭＥ
Ｒ」２６のタイムアウト時間が経過する前に、ＣＰＵ１
９はＩ／Ｏコントローラ５２へのアクセスにより、「Ｗ
ＤＣＬＲ」２８にパルスを発生させる（Ｓ３）。

【０１３１】これにより、システムはアクテイブ状態に
なり、通信、コピー等が可能となり、画像通信装置とし
て使用する。

【０１３２】通信、コピー等のシステムが動作しなくて
もよい状態が連続すると、システムは最小限必要な部分
のみを動作させ、それ以外は停止、またはパワーダウン
させる低消費電力スタンバイ状態に移行しようとする。
以降、この低消費電力スタンバイ状態を「Ｅｎｅｒｇｙ
Ｓａｖｅｄ Ｓｔａｎｄｂｙ」の頭文字をとって「Ｅ
ＳＳ」状態と記述する。また、「ＥＳＳ」状態に移行す
るための前処理を行っているときの状態を「ＥＳＳ」前
処理状態、「ＥＳＳ」状態から復帰したときの後処理を
行っているときの状態を「ＥＳＳ」後処理状態と記述す
る。

【０１３３】「ＥＳＳ」状態から「ＥＳＳ」後処理状態
に移行するためのトリガとなるところの解除要因には、 ・タイマー送信等の在る時間経過 ・ＥＳＳキー押下 ・オフフック検出 ・ＣＩ検出 ・ＦＣ検出 ・バイセントロニクスからのＩＮＩＴ ・圧板の開 ・シート状の原稿有り ・プリンタ・カバーの開 ・記録紙カセット無し ・マルチ・フィーダー記録紙無し があり、このような解除要因が検出されているときは、
「ＥＳＳ」前処理状態に移行しない。但し、記録紙カセ
ットが有っても、そのカセット内に記録紙が無い場合
は、「ＥＳＳ」前処理状態に移行しない。

【０１３４】「ＥＳＳ」前処理状態に移行すると、ＣＰ
Ｕ１９は、モデム９５に対して「ＳＬＥＥＰ」コマンド
を発行し、モデム９５の「Ｘ′ｔａｌ」９６の発振動作
を停止させ、モデム９５を低消費電力モードに移行させ
る。

【０１３５】「ＲＥＳＥＴ−ＩＣ」２４の「ＷＡＴＣＨ
−ＤＯＧ−ＴＩＭＥＲ」２６への「ＷＤＣＬＲ」２８の
パルスが無い場合でも、ウォッチ・ドグ・タイムアウト
が発生しないように、ＣＰＵ１９は「ＷＤＩＮＨ」２７
をＨｉｇｈにする。

【０１３６】「ＥＳＳ」状態を示すために、ＣＰＵ１９
は「ＥＳＳＬＥＤ」１２７をＨｉｇｈにし、「ＮＰＮ−
ＴＲ」７９のベースをバイアスさせることにより、ＬＥ
Ｄ７７を発光させる。

【０１３７】ＣＰＵ１９は「ＮＭＩＧ］１１３の「Ｔ
０」１２９〜「Ｔ７」１３６に、以下の値を設定する。
（ｄ）は十進数である。 ・Ｔ０＝３６８６４００（ｄ）→３６８６４００／１０２４Ｈｚ→１時間 ・Ｔ１＝ ４１（ｄ）→ ４１／１０２４Ｈｚ→約４０ｍｓ ・Ｔ２＝ １０（ｄ）→ １０／１０２４Ｈｚ→約１０ｍｓ ・Ｔ３＝ ３１（ｄ）→ ３１／１０２４Ｈｚ→約３０ｍｓ ・Ｔ４＝ ２０（ｄ）→ ２０／１０２４Ｈｚ→約２０ｍｓ ・Ｔ５＝ １０（ｄ）→ １０／１０２４Ｈｚ→約１０ｍｓ ・Ｔ６＝ １２８（ｄ）→ １２８／１０２４Ｈｚ→約１２５ｍｓ ・Ｔ７＝ ５（ｄ）→ ５／１０２４Ｈｚ→約 ５ｍｓ タイマー送信等の”在る時間経過後”に再びアクティブ
状態にならなければならないときの”在る時間”を「Ｔ
０」１２９に設定する。本実施の形態では１時間とし
た。

【０１３８】ＥＳＳ解除要因発生（Ｓ７）から「ＸＮＭ
Ｉ」２１をＬｏｗにして、ＣＰＵ１９を「ＳＬＥＥＰ」
モードから解除するまでの時間を「Ｔ１」１３０に設定
する。本実施の形態では約４０ｍｓとした。

【０１３９】「Ｔ１」１３０＞「Ｔ３」１３２とするこ
とにより、ＣＰＵ１９が「ＳＬＥＥＰ」モードから解除
されると、即座にメモリ・コントローラ３４とＩ／Ｏコ
ントローラ５２を使用することができる。

【０１４０】「ＥＳＳＢＩＴ」１２６をＨｉｇｈにして
（Ｓ５）から「ＸＥＳＳＲＳＴ」６６をＬｏｗにするま
での時間を「Ｔ２」１３１に設定する。本実施の形態で
は約１０ｍｓとした。この値は、「ＥＳＳＢＩＴ」１２
６をＨｉｇｈにしてからＣＰＵ１９が「ＳＬＥＥＰ」モ
ードへ移行するまでの時間より十分長い値を選択した。

【０１４１】これにより、ＣＰＵ１９が「ＳＬＥＥＰ」
モードへ移行するまでは、メモリ・コントローラ３４及
びＩ／Ｏコントローラ５２を使用することができる。

【０１４２】ＥＳＳ解除要因発生から「ＸＥＳＳＲＳ
Ｔ」６６をＨｉｇｈにして、メモリ・コントローラ３４
とＩ／Ｏコントローラ５２をリセット状態から解除する
までの時間を「Ｔ３」１３２に設定する。本実施の形態
では約３０ｍｓとした。

【０１４３】「ＥＳＳＢＩＴ」１２６をＨｉｇｈにして
から「ＣＬＫＣＴＬ」１６９をＨｉｇｈにし、「ＰＷＣ
ＴＬ」１８をＬｏｗにして、発振器７４の動作停止及び
メイン電源１６がオフするまでの時間を「Ｔ４」１３３
に設定する。本実施の形態では約２０ｍｓとした。

【０１４４】「Ｔ４」１３３＞「Ｔ２」１３１とするこ
とにより、メモリ・コントローラ３４とＩ／Ｏコントロ
ーラ５２に対し、リセット状態時にクロックを停止する
ことによって、発振器７４のＯＵＴにグリッジが入って
も誤動作を防止することができる。

【０１４５】一般的に発振器７４の電源をオフにする
と、電圧に比例して出力レベルが変化するので、発振器
７４の出力を入力信号として受け取る側からすると、し
きい値電圧近傍でグリッジが発生しているが如く観測さ
れる。

【０１４６】ＥＳＳ解除要因発生から「ＣＬＫＣＴＬ」
１６９をＬｏｗにし、「ＰＷＣＴＬ」１８をＨｉｇｈに
して、発振器７４の動作及びメイン電源１６をオンする
までの時間を「Ｔ５」１３４に設定する。本実施の形態
では約１０ｍｓとした。

【０１４７】「Ｔ３」１３２と「Ｔ５」１３４との差に
より、発振器７４の電源がオンになってから発振が所定
の周波数に安定するまでの時間を満たすために設けてい
る。「Ｔ３」１３２＞「Ｔ５」１３４とすることによ
り、メモリ・コントローラ３４とＩ／Ｏコントローラ５
２に対し、発振器７４の発振が十分に安定してからリセ
ット解除を行うので、発振器７４のＯＵＴにグリッジが
入っても誤動作を防止することができる。

【０１４８】「ＥＳＳＢＩＴ」１２６をＨｉｇｈにして
から「ＳＥＮＰＷ」１８０を連続的にＬｏｗにしている
時間を「Ｔ７」１３６に、その後、再び「ＳＥＮＰＷ」
１８０をＬｏｗにするまでの時間を「Ｔ６」１３５にそ
れぞれ設定する。

【０１４９】「Ｔ６」１３５の周期で「Ｔ７」１３６の
Ｌｏｗ期間を繰り返す。本実施の形態では、「Ｔ６」１
３５に約１２５ｍｓを、「Ｔ７」１３６に約５ｍｓをそ
れぞれ設定した。

【０１５０】「Ｔ７」１３６は、ＤＳ１０及びＢＣＶＳ
９の「Ｐｈｏｔｏ−ＬＥＤ」９７，１００が十分に発光
するために十分短く且つ「ＥＳＳＢＩＴ」１２６をＨｉ
ｇｈにしてからＣＰＵ１９が「ＳＬＥＥＰ」モードに移
行するまでの時間より十分長い値を選択した。

【０１５１】これにより、ＣＰＵ１９が「ＳＬＥＥＰ」
モードに移行するまではＤＳ１０及びＢＣＶＳ９を使用
することができる。

【０１５２】「Ｔ６」１３５には、シート状の原稿が有
り、圧板３が開いてから、「ＥＳＳ」状態からアクティ
ブ状態への移行時間に関し、操作者が違和感無く操作で
きる最大値を選択した。

【０１５３】ＣＰＵ１９は、Ｉ／Ｏコントローラ５２の
プリンタＩ／Ｆ５３とＲＴＰ５５の「３ＳＴＡＧＥバッ
ファ」５８，６３のコントロール信号により、「３ＳＴ
ＡＧＥバッファ」５８，６３の出力をＨｉ−ｚにしてメ
イン電源１６のオフに備える。

【０１５４】ＣＰＵ１９は、メモリ・コントローラ３４
のＳＲＡＭ３２及びＤＲＡＭコントローラ３７に対し
て、それぞれＸＣＳインアクティブ、セルフリフレッシ
ュの指示を行うことにより、ＳＲＡＭ３２及びＤＲＡＭ
３３を低消費電力モードに移行させる。

【０１５５】この後、ＳＲＡＭ３２及びＤＲＡＭ３３は
使用することができない。ＲＯＭ２２に関しては、ＣＰ
Ｕ１９が、まだＲＯＭ情報に基づきプログラムを実行し
ているので、ＸＣＳをインアクテイブにしない（Ｓ
４）。

【０１５６】ＣＰＵ１９は、「ＥＳＳＢＩＴ」１２６を
Ｈｉｇｈにする。これにより、「Ｔ２」１３１、「Ｔ
４」１３３、「Ｔ６」１３５、「Ｔ７」１３６のカウン
ト動作が開始する（Ｓ５）。

【０１５７】ＣＰＵ１９は、自らを低消費電力モードへ
移行するために、「ＳＴＯＰ」命令により、ＣＰＵ１９
の「Ｘ′ｔａｌ」２０の発振動作を停止させ、「ＳＬＥ
ＥＰ」モードへ移行する（Ｓ６）。

【０１５８】「ＥＳＳＢＩＴ」１２６をＨｉｇｈにセッ
トしてから「Ｔ２」１３１に設定した時間が経過する
と、「ＸＥＳＳＲＳＴ」６６がＬｏｗになり、メモリ・
コントローラ３４とＩ／Ｏコントローラ５２をリセット
する。次に「Ｔ５」１３４に設定した時間が経過する
と、「ＣＬＫＣＴＬ」１６９をＨｉｇｈにし、発振器７
４へのＶＤＤ供給を断ち且つ「ＰＷＣＴＬ」１８をＬｏ
ｗにして、メイン電源１６をオフする。

【０１５９】メイン電源１６のオフにより、＋５Ｖ、＋
１２Ｖ、＋２４Ｖがオフになり、プリンタ３８、コンタ
クトセンサ８、読取モータ・ドライバ６２、ＮＣＵ８２
の一部（ＤＩ検出回路８９、ＣＭＬリレー＆ドライバ８
８、ダイヤル・リレー＆ドライバ８７）及びバイセント
ロニクス・インターフェース・バッファの一部（「ＬＳ
２４５」１０５、「ＬＳ１４」１０６、「ＬＳ０６」１
０７）の電源がオフになる。

【０１６０】「ＳＥＮＰＷ」１８０は、「Ｔ６」１３５
及び「Ｔ７」１３６に基づきＬｏｗ、Ｈｉｇｈを繰り返
し、ＤＳ１０とＢＣＶＳ９とマルチ・フィーダー記録紙
有無センサ１３の「Ｐｈｏｔｏ−ＬＥＤ」９７，１０
０，４８の点滅を繰り返す。

【０１６１】これにより、システムは低消費電力モード
状態である「ＥＳＳ」状態になり、本システムには、
「ＥＳＳ」状態を解除するために必要なブロック及びリ
ーク電流程度しか流れないブロックのみ通電しているの
で、省費電流は最小になる。

【０１６２】ＥＳＳ解除要因が１つでも発生すると、
「Ｔ１」１３０、「Ｔ３」１３２、「Ｔ５」１３４のカ
ウント動作が開始する（Ｓ７）。

【０１６３】以下の状態が発生することにより、ＥＳＳ
解除要因と見なされる。 ・「Ｔ０」１２９で設定した時間が経過すると、「ＮＭ
ＩＧ」１１３のＮＭＩ要因検出部１１６の「ＲＴＣＯ
Ｎ」１３７にＨｉｇｈが入力。 ・ＥＳＳキー８０が押下され、「ＸＥＳＳＲ１」２２１
にＬｏｗ出力が約２ｍｓ以上連続した。 ・ＮＳＵ８２のオフフック検出回路８３によりオフフッ
クが検出され、「ＸＥＳＳＲ２」２２２にＬｏｗ出力が
約２ｍｓ以上連続した。 ・ＮＳＵ８２のＣＩ検出回路８３によりオフフックが検
出され、「ＸＥＳＳＲ３」２２３にＬｏｗ出力が約２ｍ
ｓ以上連続した。 ・ＮＳＵ８２のＦＣ検出回路８６によりＦＣが検出さ
れ、「ＸＥＳＳＲ４」２２４にＬｏｗ出力が約２ｍｓ以
上連続した。 ・バイセントロニクス・チップ１０３の「ＩＮＩＴ」が
アクティブになり、「ＸＥＳＳＲ５」２２５にＨｉｇｈ
出力が約２ｍｓ以上連続した。 ・「ＳＥＮＰＷ」１８０がＬｏｗのとき、シート状の原
稿有りになり、ＤＳ１０の「Ｐｈｏｔｏ−ＴＲ」９８の
コレクタがＬｏｗになり、「ＸＥＳＳＲ６」２２６にＬ
ｏｗ出力が約２ｍｓ以上連続した。 ・「ＳＥＮＰＷ」１８０がＬｏｗのとき、圧板３が開に
なり、ＢＣＶＳ９の「Ｐｈｏｔｏ−ＴＲ」１０１のコレ
クタがＬｏｗになり、「ＸＥＳＳＲ７」２２７にＬｏｗ
出力が約２ｍｓ以上連続した。 ・プリンタ３８のプリンタ・カバー６が開けられカバー
検出センサ１１がオフになり、「ＸＥＳＳＲ８」２２８
にＨｉｇｈ出力が約２ｍｓ以上連続した。 ・プリンタ３８の記録紙カセット４が取り出されてカセ
ット検出センサ１２がオフになり、「ＸＥＳＳＲ９」２
２９にＨｉｇｈ出力が約２ｍｓ以上連続した。 ・「ＳＥＮＰＷ」１８０がＬｏｗのとき、マルチ・フィ
ーダー５の記録紙が無くなり、マルチ・フィーダー記録
紙有無センサ１３の「Ｐｈｏｔｏ−ＴＲ」４９のコレク
タがＬｏｗになり、「ＸＥＳＳＲ１０」２３０にＬｏｗ
出力が約２ｍｓ以上連続した。

【０１６４】これらの内、始めに発生したＥＳＳの解除
要因（以降、始めに発生したＥＳＳの解除要因を第１の
解除要因と記述する）から「Ｔ２」１３１に設定した時
間が経過すると、「ＣＬＫＣＴＬ」１６９をＬｏｗに
し、発振器７４へのＶＤＤ供給を開始し且つ「ＰＷＣＴ
Ｌ」１８をＨｉｇｈにして、メイン電源１６をオンにす
る。このメイン電源１６のオンにより、＋５Ｖ、＋１２
Ｖ、＋２４Ｖがオンになり、プリンタ３８、コンタクト
・センサ８、読取モータ・ドライバ６２、ＮＣＵ８２の
一部（ＤＩ検出回路８９、ＣＭＬリレー＆ドライバ８
８、ダイヤル・リレー＆ドライバ８７）及びバイセント
ロニクス・インターフェース・バッファの一部（「ＬＳ
２４５」１０５、「ＬＳ１４」１０６、「ＬＳ０６」１
０７）の電源がオンになる。

【０１６５】第１の解除要因が発生してから「Ｔ３」１
３２に設定した時間が経過すると、「ＮＭＩＧ」１１３
は「ＸＮＭＩ」２１をＬｏｗにして、ＣＰＵ１９の「Ｓ
ＬＥＥＰ」モードを解除し、ＣＰＵ１９の「Ｘ′ｔａ
ｌ」２０の発振動作を開始させる。これにより、ＣＰＵ
１９はＲＯＭ２２に格納されている内容に従ってプログ
ラムの実行を再開する（Ｓ８）。

【０１６６】ＣＰＵ１９は、「ＸＭＤＭＲＳＴ」１２８
にＬｏｗパルスを出力させることにより、モデム９５の
「Ｘ′ｔａｌ」９６の発振動作を再開させ、モデム９５
を「ＳＬＥＥＰ」モードから解除する。「ＲＥＳＥＴ−
ＩＣ」２４のＷＡＴＣＨ−ＤＯＧ−ＴＩＭＥＲ」２６へ
の「ＷＤＣＬＲ」２８のパルス無しでウオッチ・ドグ・
タイムアウトが発生するように、ＣＰＵ１９は「ＷＤＩ
ＮＨ」２７をＬｏｗにする。ＣＰＵ１９は、以降、Ｉ／
Ｏコントローラ５２に「ＷＤＣＬＲ」２８のパルスを出
力するようにアクセスする。ＣＰＵ１９は「ＥＳＳＬＥ
Ｄ」１２７をＬｏｗにし、「ＮＰＮ−ＴＲ」７９のベー
スへのバイアスを停止することにより、ＥＳＳ状態を示
していたＬＥＤ７７を消灯させる（Ｓ９）。

【０１６７】ＣＰＵ１９は、どの要因により「ＥＳＳ」
が解除されたかを知るために、「ＮＭＩＧ」１１３のレ
ジスタ／ステータス部１１４から「ＥＳＳＳＴＳ０」２
１９、「ＥＳＳＳＴＳ１」２３１〜「ＥＳＳＳＴＳ１
０」２４０を読み出し解析する。

【０１６８】各ビットと要因の関連を以下に示す。”
１”でＮＭＩ解除要因有り、”０”でＮＭＩ解除要因無
しである。複数のビットが立つこともあり得る。

【０１６９】「ＥＳＳＳＴＳ０」２１９：タイマー送信
等の在る時間経過 「ＥＳＳＳＴＳ１」２３１：ＥＳＳキー押下 「ＥＳＳＳＴＳ２」２３２：オフフック検出 「ＥＳＳＳＴＳ３」２３３：ＣＩ検出 「ＥＳＳＳＴＳ４」２３４：ＦＣ検出 「ＥＳＳＳＴＳ５」２３５：バイセントロニクスの起動 「ＥＳＳＳＴＳ６」２３６：シート状の原稿 「ＥＳＳＳＴＳ７」２３７：圧板３の開 「ＥＳＳＳＴＳ８」２３８：プリンタ・カバー６の開 「ＥＳＳＳＴＳ９」２３９：記録紙カセット４の取り出
し 「ＥＳＳＳＴＳ１０」２４０：マルチ・フィーダー記録
紙無し ＣＰＵ１９は、ＥＳＳＢＩＴ１２６をＬｏｗにし、「Ｘ
ＮＭＩ」２１をＨｉｇｈにし、「ＳＥＮＰＷ」１８０の
トグルを停止・Ｌｏｗ固定化及び「ＥＳＳＳＴＳ０」２
１９、「ＥＳＳＳＴＳ１」２３１〜「ＥＳＳＳＴＳ１
０」２４０を”０”リセットする（Ｓ１０）。

【０１７０】これにより、システムはＥＳＳ後処理状態
が終了してアクティブ状態になり、通信、コピー等が可
能となり、画像通信装置として使用する。

【０１７１】（第２の実施の形態）上述した第１の実施
の形態では、原稿を読み取る手段として密着型センサで
あるコンタクト・センサとしたが、固体撮像素子である
ＣＣＤでもよい。また、上述した第１の実施の形態で
は、ＥＳＳからの解除要因のキー押下をＥＳＳキーによ
るものとしたが、スタンバイ時において、ダイナミック
・スキャンにより検出しているキーに対して、キー接点
を一対追加することによって、これらのキーの内から１
つでも押下されるとＥＳＳ状態から解除するようにして
もよい。このＥＳＳ状態時、ダイナミック・スキャン用
のクロックは停止していること及びこのキーが押下され
ている場合、ＥＳＳ前処理状態に移行しないことは、上
述した第１の実施の形態と同一である。

【０１７２】また、上述した第１の実施の形態では、Ｅ
ＳＳからの解除要因のキー押下をＥＳＳキーによるもの
としたが、スタンバイ時にダイナミック・スキャンによ
り検出しているキーに対して、ＥＳＳ時はキー押下の対
象となるグループを遷移させず、全てのグループを同時
に対象とすることによって、キーの内から１つでも押下
されるとＥＳＳ状態から解除するようにしてもよい。Ｅ
ＳＳ状態時、ダイナミック・スキャン用のクロックは停
止していること及びこのキーが押下されている場合、Ｅ
ＳＳ前処理状態に移行しないことは、上述した第１の実
施の形態と同一である。

【０１７３】また、上述した第１の実施の形態では、Ｄ
Ｓ１０、ＢＣＶＳ９、マルチ・フィーダー記録紙有無セ
ンサ１３を、「Ｐｈｏｔｏ−Ｉｎｔｅｒｒｕｐｔｅｒ」
センサでカバー検出センサ１２、カセット検出センサ１
２をスイッチにより構成したが、それぞれ「Ｐｈｏｔｏ
−Ｉｎｔｅｒｒｕｐｔｅｒ」センサとスイッチのどちら
でもよい。

【０１７４】また、上述した第１の実施の形態では、プ
リンタ・カバー６を開けることによりＥＳＳ状態から解
除するようにしたが、ＢＪ（バブル・ジェット）プリン
タ・カートリッジのようにプリンタ・カバー６が無く、
プリント部を直接取り外しできるような構成の場合は、
このプリント部が取り外された場合、ＥＳＳ状態から解
除するようにしてもよい。また、このプリント部が取り
外されている場合、ＥＳＳ前処理状態に移行しない。

【０１７５】（第３の実施の形態）次に本発明の記憶媒
体について図２３〜図２９を用いて説明する。

【０１７６】待機時の消費電力を抑制する低消費電力待
機機能を備え且つ操作者からの特定キーの押下を検出す
ることにより低消費電力待機状態から通常待機状態に遷
移する情報処理装置を制御するプログラムを格納する記
憶媒体には、少なくとも図２３に示すように、「第１の
制御モジュール」、「第１のキー押下検出モジュー
ル」、「第２のキー押下検出モジュール」、「クロック
信号供給モジュール」、「第２の制御モジュール」の各
プログラムモジュールを有するプログラムコードを格納
すればよい。

【０１７７】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「第１のキー押
下検出モジュール」は、複数のキーをグループ化し且つ
クロック信号を用いて所定間隔ごとにキー押下の対象と
するグループを遷移させることによってどのキーが押下
されたかを示すダイナミック・キー・スキャン方式であ
る第１のキー手段によりどのキーが押下されたかを検出
するためのプログラムモジュールである。また、「第２
のキー押下検出モジュール」は、各キーに対応する信号
によりどのキーが押下されたかを示すスタティック・キ
ー・スキャン方式であり且つ前記低消費電力待機状態か
ら通常待機状態に遷移する際に使用するキーを含む第２
のキー手段によりどのキーが押下されたかを検出するた
めのプログラムモジュールである。また、「クロック信
号供給モジュール」は、クロック信号供給手段により前
記第１のキー手段を動作させるために必要なクロック信
号を供給するためのプログラムモジュールである。ま
た、「第２の制御モジュール」は、前記第１の制御手段
及び前記クロック信号供給手段に接続された第２の制御
手段により前記第１の制御手段の動作状態と停止状態と
の間の状態遷移制御と前記クロック信号供給手段のクロ
ック信号供給制御を行うためのプログラムモジュールで
ある。

【０１７８】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し且つ前記クロック信号供給手段によるクロック信号を
供給させ、前記低消費電力待機状態においては、前記第
１の制御手段を停止状態に保持し且つ前記クロック信号
供給手段によるクロック信号供給を行わないことを特徴
とする。

【０１７９】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つ操作者からの任意のキーの押下
を検出することにより低消費電力待機状態から通常待機
状態に遷移する情報処理装置を制御するプログラムを格
納する図２３に示す記憶媒体とは異なる記憶媒体には、
少なくとも図２４に示すように、「第１の制御モジュー
ル」、「第１のキー押下検出モジュール」、「第２のキ
ー押下検出モジュール」、「クロック信号供給モジュー
ル」、「第２の制御モジュール」の各プログラムモジュ
ールを有するプログラムコードを格納すればよい。

【０１８０】ここで、「第１の制御モジュール」、「第
１のキー押下検出モジュール」、「第２のキー押下検出
モジュール」、「クロック信号供給モジュール」、「第
２の制御モジュール」は、図２３に示す「第１の制御モ
ジュール」、「第１のキー押下検出モジュール」、「第
２のキー押下検出モジュール」、「クロック信号供給モ
ジュール」、「第２の制御モジュール」とそれぞれ同一
である。

【０１８１】図２４に示す記憶媒体の場合における前記
第２の制御手段は、スタンバイ状態において、前記第１
の制御手段を動作状態に保持し、前記第１及び第２の電
力供給手段による電力を供給させ、低消費電力スタンバ
イ状態においては、前記第１の制御手段を停止状態に保
持し、前記第１の電力供給手段により電力を供給させる
と共に、前記第２の電力供給手段による電力供給を行わ
ないことを特徴とする。

【０１８２】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つ原稿が有ることを検出すること
により低消費電力待機状態から通常待機状態に遷移する
情報処理装置を制御するプログラムを格納する図２３及
び図２４に示す記憶媒体とは異なる記憶媒体には、少な
くとも図２５に示すように、「第１の制御モジュー
ル」、「原稿検出モジュール」、「第１の電力供給モジ
ュール」、「原稿読取モジュール」、「第２の電力供給
モジュール」、「第２の制御モジュール」の各プログラ
ムモジュールを有するプログラムコードを格納すればよ
い。

【０１８３】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「原稿検出モジ
ュール」は、原稿検出手段により原稿の有無状態を検出
するためのプログラムモジュールである。また、「第１
の電力供給モジュール」は、第１の電力供給手段により
前記原稿検出手段への電力供給を制御するためのプログ
ラムモジュールである。また、「原稿読取モジュール」
は、原稿読取手段により原稿を読み取るためのプログラ
ムモジュールである。また、「第２の電力供給モジュー
ル」は、第２の電力供給手段により前記原稿読取手段へ
の電力供給を制御するためのプログラムモジュールであ
る。また、「第２の制御モジュール」は、前記第１の制
御手段、前記第１及び第２の電力供給手段に接続された
第２の制御手段により前記第１の制御手段の動作状態と
停止状態との間の状態遷移制御と前記第１及び第２の電
力供給手段の電力供給制御を行うためのプログラムモジ
ュールである。

【０１８４】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し且つ前記第１及び第２の電力供給手段による電力を供
給させ、前記低消費電力待機状態においては、前記第１
の制御手段を停止状態に保持し且つ前記第１の電力供給
手段による電力供給と電力未供給とを交互に繰り返させ
ると共に、前記第２の電力供給手段による電力供給を行
わないことを特徴とする。

【０１８５】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つ原稿を抑える圧板が開放したこ
とを検出することにより低消費電力待機状態から通常待
機状態に遷移する情報処理装置を制御するプログラムを
格納する図２３〜図２５に示す記憶媒体とは異なる記憶
媒体には、少なくとも図２６に示すように、「第１の制
御モジュール」、「圧板検出モジュール」、「第１の電
力供給モジュール」、「原稿読取モジュール」、「第２
の電力供給モジュール」、「第２の制御モジュール」の
各プログラムモジュールを有するプログラムコードを格
納すればよい。

【０１８６】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「圧板検出モジ
ュール」は、圧板検出手段により前記圧板の開閉状態を
検出するためのプログラムモジュールである。また、
「第１の電力供給モジュール」は、第１の電力供給手段
により前記圧板検出手段への電力供給を制御するための
プログラムモジュールである。また、「原稿読取モジュ
ール」は、原稿読取手段により原稿を読み取るためのプ
ログラムモジュールである。また、「第２の電力供給モ
ジュール」は、第２の電力供給手段により前記原稿読取
手段への電力供給を制御するためのプログラムモジュー
ルである。また、「第２の制御モジュール」は、前記第
１の制御手段、前記第１及び第２の電力供給手段に接続
された第２の制御手段により前記第１の制御手段の動作
状態と停止状態との間の状態遷移制御と前記第１及び第
２の電力供給手段の電力供給制御を行うためのプログラ
ムモジュールである。

【０１８７】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し且つ前記第１及び第２の電力供給手段による電力を供
給させ、前記低消費電力待機状態においては、前記第１
の制御手段を停止状態に保持し且つ前記第１の電力供給
手段による電力供給と電力未供給とを交互に繰り返させ
ると共に、前記第２の電力供給手段による電力供給を行
わないことを特徴とする。

【０１８８】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つ電話回線からの起動信号及び回
線に接続される電話機のオフフックにより低消費電力待
機状態から通常待機状態に遷移する情報処理装置を制御
するプログラムを格納する図２３〜図２６とは異なる記
憶媒体には、少なくとも図２７に示すように、「第１の
制御モジュール」、「起動信号検出モジュール」、「オ
フフック検出モジュール」、「網制御モジュール」、
「第１の電力供給モジュール」、「第２の制御モジュー
ル」の各モジュールを有するプログラムコードを格納す
ればよい。

【０１８９】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「起動信号検出
モジュール」は、起動信号検出手段により前記電話回線
からの起動信号を検出するためのプログラムモジュール
である。また、「オフフック検出モジュール」は、オフ
フック検出手段により前記回線に接続される電話機のオ
フフック状態を検出するためのプログラムモジュールで
ある。また、「網制御モジュール」は、網制御手段によ
り前記起動信号検出手段と前記オフフック検出手段を含
み前記電話回線網との制御を行うためのプログラムモジ
ュールである。また、「第１の電力供給モジュール」
は、第１の電力供給手段により前記網制御手段から前記
起動信号検出手段と前記オフフック検出手段が動作する
ために必要な部位を除いた部位への電力供給を制御する
ためのプログラムモジュールである。また、「第２の制
御モジュール」は、前記第１の制御手段及び前記第１の
電力供給手段に接続された第２の制御手段により前記第
１の制御手段の動作状態と停止状態との間の状態遷移制
御と前記第１の電力供給手段の電力供給制御を行うため
のプログラムモジュールである。

【０１９０】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し且つ前記第１の電力供給手段による電力を供給させ、
前記低消費電力待機状態においては、前記第１の制御手
段を停止状態に保持し且つ前記第１の電力供給手段によ
る電力供給を行わないことを特徴とする。

【０１９１】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つコンピュータからの起動信号に
より低消費電力待機状態から通常待機状態に遷移する情
報処理装置を制御するプログラムを格納する図２３〜図
２７とは異なる記憶媒体には、少なくとも図２８に示す
ように、「第１の制御モジュール」、「起動信号検出モ
ジュール」、「信号送受モジュール」、「第１の電力供
給モジュール」、「第２の制御モジュール」の各モジュ
ールを有するプログラムコードを格納すればよい。

【０１９２】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「起動信号検出
モジュール」は、起動信号検出手段により前記コンピュ
ータからの起動信号を検出するためのプログラムモジュ
ールである。また、「信号送受モジュール」は、信号送
受手段により前記コンピュータとのインターフェース信
号のやり取りを行うためのプログラムモジュールであ
る。また、「第１の電力供給モジュール」は、第１の電
力供給手段により前記信号送受手段から前記起動信号検
出手段が動作するために必要な部位を除いた部位への電
力供給を制御するためのプログラムモジュールである。
また、「第２の制御モジュール」は、前記第１の制御手
段及び前記第１の電力供給手段に接続された第２の制御
手段により前記第１の制御手段の動作状態と停止状態と
の間の状態遷移制御と前記第１の電力供給手段の電力供
給制御を行うためのプログラムモジュールである。

【０１９３】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し且つ前記第１の電力供給手段による電力を供給させ、
前記低消費電力待機状態においては、前記第１の制御手
段を停止状態に保持し且つ前記第１の電力供給手段によ
る電力供給を行わないことを特徴とする。

【０１９４】また、待機時の消費電力を抑制する低消費
電力待機機能を備え且つ指定した時間が経過することに
より低消費電力待機状態から通常待機状態に遷移する情
報処理装置を制御するプログラムを格納する図２３〜図
２８とは異なる記憶媒体には、少なくとも図２９に示す
ように、「第１の制御モジュール」、「時間検出モジュ
ール」、「第２の制御モジュール」の各モジュールを有
するプログラムコードを格納すればよい。

【０１９５】ここで、「第１の制御モジュール」は、消
費電力が大なる動作状態と消費電力が小なる停止状態と
を備えた第１の制御手段によりシステムを制御するため
のプログラムモジュールである。また、「時間検出モジ
ュール」は、時間検出手段により前記指定した時間が経
過したか否かを検出するためのプログラムモジュールで
ある。また、「第２の制御モジュール」は、第２の制御
手段により前記第１の制御手段の状態制御と前記時間検
出手段の検出制御とを行うためのプログラムモジュール
である。

【０１９６】また、前記第２の制御手段は、前記通常待
機状態において、前記第１の制御手段を動作状態に保持
し、前記低消費電力待機状態においては、前記第１の制
御手段を停止状態に保持すると共に、前記時間検出手段
により前記指定した時間が経過したことが検出されると
前記第１の制御手段を停止状態から動作状態に遷移させ
ることを特徴とする。

【０１９７】

【発明の効果】以上詳述したように本発明の情報処理装
置及びその制御方法によれば、例えば、記録不可を検出
すると、低消費電力スタンバイ・モードからスタンバイ
・モードに移行して、エラー情報を操作者に通知するこ
とができるので、低消費電力スタンバイ・モードとスタ
ンバイ・モードとで操作が異なることを操作者が意識す
ること無く、操作に混乱を引き起こすことも無く、操作
も自然であるという効果を奏する。また、本発明の情報
処理装置及びその制御方法によれば、記録手段がもとも
と有している検出手段から検出出力を取り出すだけで、
低消費電力待機状態中における記録手段の状態を監視す
るための専用のセンサを設けずに済み、記録手段に手を
加える度合を少なくでき、本来記録手段が使用する部品
を低消費電力待機状態中における記録手段の状態監視用
に兼用するので、その分部品点数が少なくて済み、コス
トダウンを無理なく図ることができるという効果を奏す
る。

【０１９８】

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る情報処理装置
の斜視図である。

【図２】同情報処理装置の圧板を開いた状態の斜視図で
ある。

【図３】同情報処理装置のセンサ部分を透視した状態の
斜視図である。

【図４】同情報処理装置の構成を示すブロック図であ
る。

【図５】同情報処理装置の構成を示すブロック図であ
る。

【図６】同情報処理装置の構成を示すブロック図であ
る。

【図７】同情報処理装置の構成を示すブロック図であ
る。

【図８】同情報処理装置における「ＮＭＩＧ」の構成を
示すブロック図である。

【図９】同情報処理装置における「ＮＭＩＧ」のレジス
タ・ステータス部の構成を示すブロック図である。

【図１０】同情報処理装置における「ＮＭＩＧ」の「Ｒ
ＴＣ」タイマー部の構成を示すブロック図である。

【図１１】同情報処理装置における「ＮＭＩＧ」の「Ｒ
ＴＣ」タイマー部の動作フロー図である。

【図１２】同情報処理装置における「ＮＭＩＧ」の「Ｎ
ＭＩ」出力遅延タイマー部の構成を示すブロック図であ
る。

【図１３】同情報処理装置における「ＮＭＩＧ」の「Ｎ
ＭＩ」出力遅延タイマー部の動作フロー図である。

【図１４】同情報処理装置における「ＮＭＩＧ」の「Ｘ
ＥＳＳＲＳＴ」出力タイマー部の構成を示すブロック図
である。

【図１５】同情報処理装置における「ＮＭＩＧ」の「Ｘ
ＥＳＳＲＳＴ」出力タイマー部の動作フロー図である。

【図１６】同情報処理装置における「ＮＭＩＧ」の「Ｃ
ＬＫＣＴＬ」、「ＰＷＣＴＬ」出力タイマー部の構成を
示すブロック図である。

【図１７】同情報処理装置における「ＮＭＩＧ」の「Ｃ
ＬＫＣＴＬ」、「ＰＷＣＴＬ」出力タイマー部の動作フ
ロー図である。

【図１８】同情報処理装置における「ＮＭＩＧ」の「Ｓ
ＥＮＰＷ」出力タイマー部の構成を示すブロック図であ
る。

【図１９】同情報処理装置における「ＮＭＩＧ」の「Ｓ
ＥＮＰＷ」出力タイマー部の動作フロー図である。

【図２０】同情報処理装置における「ＮＭＩＧ」の「Ｎ
ＭＩ」検出要因部の構成を示すブロック図である。

【図２１】同情報処理装置における「ＮＭＩＧ」の「Ｎ
ＭＩ」検出要因部の動作フロー図である。

【図２２】同情報処理装置全体の動作フロー図である。

【図２３】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２４】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２５】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２６】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２７】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２８】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【図２９】本発明の記憶媒体に格納されるプログラムの
各プログラムモジュールを示す図である。

【符号の説明】

１ 操作パネル ２ シート原稿台 ３ 圧板 ４ 記録紙カセット ５ マルチ・フィーダー ６ プリンタ・カバー ７ ブック原稿台 ８ コンタクト・センサ ９ 圧板検出センサ（ＢＶＣＳ） １０ 原稿検出センサ（ＤＳ） １１ カバー検出センサ（カバー・スイッチ） １２ カセット検出センサ（カセット・スイッチ） １３ マルチ・フィーダー記録紙有無センサ １４ 電源 １５ 商用電源 １６ メイン電源 １７ スタンバイ電源 １８ ＰＷＣＴＬ １９ ＣＰＵ ２０ Ｘ′ｔａｌ ２１ ＸＮＭＩ ２２ ＲＯＭ ２３ システム・バス ２４ ＲＥＳＥＴ−ＩＣ ２５ ＶＯＬＴＡＧＥ−ＤＥＴＥＣＴＥＲ ２６ ＷＡＴＣＨ−ＤＯＧ−ＴＩＭＥＲ ２７ ＷＤＩＮＨ ２８ ＷＤＣＬＲ ２９ ＸＲＳＴ ３０ ＲＴＣ ３１ Ｘ′ｔａｌ ３２ ＳＲＡＭ ３３ ＤＲＡＭ ３４ メモリ・コントローラ ３５ ＲＯＭ・コントローラ ３６ ＳＲＡＭ・コントローラ ３７ ＤＲＡＭ・コントローラ ３８ プリンタ ３９ 定着ユニット ４０ 高圧ユニット ４１ 記録モータ ４２ プリンタ・コントローラ ４３ ３ＳＴＡＧＥバッファ ４４ プルアップ抵抗 ４５ 抵抗 ４６ 抵抗 ４７ 抵抗 ４８ Ｐｈｏｔｏ−ＬＥＤ ４９ Ｐｈｏｔｏ−ＴＲ ５０ ＰＮＰ−ＴＲ ５１ ＰＲＲＳＴ ５２ Ｉ／Ｏコントローラ ５３ プリンタＩ／Ｆ ５４ スキャナＩ／Ｆ ５５ ＲＴＰ ５６ ＫＥＹＳＣＮ ５７ プルダウン抵抗 ５８ ３ＳＴＡＧＥバッファ ５９ プルアップ抵抗 ６０ プルダウン抵抗 ６１ 読取モータ ６２ 読取モータ・ドライバ ６３ ３ＳＴＡＧＥバッファ ６４ プルアップ抵抗 ６５ ＣＬＫ ６６ ＸＥＳＳＲＳＴ ６７ キー・マトリクス ６８ ＫＯ０ ６９ ＫＯ１ ７０ ＫＯｎ ７１ ＫＩ０ ７２ ＫＩ１ ７３ ＫＩｎ ７４ 発振器 ７５ Ｊ−ＦＥＴ ７６ プルダウン抵抗 ７７ ＬＥＤ ７８ 抵抗 ７９ ＮＰＮ−ＴＲ ８０ ＥＳＳキー ８１ 抵抗 ８２ ＮＣＵ ８３ オフフック検出回路 ８４ Ｈリレー＆ドライバ ８５ ＣＩ検出回路 ８６ ＦＣ検出回路 ８７ ダイヤル・リレー＆ドライバ ８８ ＣＭリレー＆ドライバ ８９ ＤＩ検出回路 ９０ アンプ ９１ 公衆回線 ９２ 電話機 ９３ 音声ＩＣ ９４ Ｘ′ｔａｌ ９５ モデム ９６ Ｘ′ｔａｌ ９７ Ｐｈｏｔｏ−ＬＥＤ ９８ Ｐｈｏｔｏ−ＴＲ ９９ プルアップ抵抗 １００ Ｐｈｏｔｏ−ＬＥＤ １０１ Ｐｈｏｔｏ−ＴＲ １０２ プルアップ抵抗 １０３ バイセントロニクス・チップ １０４ バイセントロニクス・インターフエース・コネ
クタ １０５ 「ＬＳ２４５」 １０６ 「ＬＳ１４」 １０７ 「ＬＳ０６」 １０８ 「ＬＳ１４」 １０９ プルアップ抵抗 １１０ プルアップ抵抗 １１１ プルアップ抵抗 １１２ プルアップ抵抗 １１３ ＮＭＩＧ １１４ レジスタ／ステータス部 １１５ ＲＴＣタイマー部 １１６ ＮＭＩ要因検出部 １１７ ＮＭＩ出力遅延タイマー部 １１８ ＸＥＳＳＲＳＴ出力タイマー部 １１９ ＣＬＫＣＴＬ、ＰＷＣＴＬ出力タイマー部 １２０ ＳＥＮＰＷ出力タイマー部 １２１ デコーダ １２２ ラッチ １２３ バッファ １２４ アドレス １２５ ＥＳＳＳＴＳ １２６ ＥＳＳＢＩＴ １２７ ＥＳＳＬＥＤ １２８ ＸＭＤＭＲＳＴ １２９ Ｔ０ １３０ Ｔ１ １３１ Ｔ２ １３２ Ｔ３ １３３ Ｔ４ １３４ Ｔ５ １３５ Ｔ６ １３６ Ｔ７ １３７ ＲＴＣＯＮ １３８ ＮＭＩ １３９ セレクタ １４０ コンパレータ １４１ カウンタ １４２ ラッチ １４３ ラッチ １４４ ＡＮＤ回路 １４５ ＡＮＤ回路 １４６ ＡＮＤ回路 １４７ ＡＮＤ回路 １４８ ＡＮＤ回路 １４９ ＯＲ回路 １５０ ＳＲ−ＦＦ １５１ ＳＲ−ＦＦ １５２ ＳＲ−ＦＦ １５３ ＳＥＬＯＮ １５４ ＸＣＬＲ １５５ ＳＥＬＯＦＦ １５６ セレクタ １５７ コンパレータ １５８ カウンタ １５９ ラッチ １６０ ラッチ １６１ ＡＮＤ回路 １６２ ＡＮＤ回路 １６３ ＡＮＤ回路 １６４ ＡＮＤ回路 １６５ ＯＲ回路 １６６ ＳＲ−ＦＦ １６７ ＳＲ−ＦＦ １６８ ＳＲ−ＦＦ １６９ ＣＬＫＣＴＬ １７０ ＳＥＬＯＮ １７１ ＸＣＬＲ １７２ ＳＥＬＯＦＦ １７３ コンパレータ １７４ コンパレータ １７５ カウンタ １７６ カウンタ １７７ ＡＮＤ回路 １７８ ＡＮＤ回路 １７９ ＳＲ−ＦＦ １８０ ＳＥＮＰＷ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/00 B41J 29/38 B41J 29/48 G06F 1/32

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 待機時の消費電力を抑制する低消費電力
   待機機能を備えた情報処理装置において、 消費電力が大なる動作状態と消費電力が小なる停止状態
   とを備え且つシステムを制御する第１の制御手段と、記録制御部を有し且つ 印字出力を行う記録手段と、 記録の可否状態を検出し且つ前記記録制御部へ検出結果
   を出力する記録状態検出手段と、 通常状態及び低消費電力待機状態において前記記録状態
   検出手段へ電力供給を行う第１の電力供給手段と、 前記記録手段へ電力供給を行う第２の電力供給手段と、 前記第１の制御手段及び前記第２の電力供給手段に接続
   され且つ前記第１の制御手段の動作状態と停止状態との
   間の状態遷移制御と前記第２の電力供給手段の電力供給
   制御を行い且つ通常待機状態において前記第１の制御手
   段を動作状態に保持し且つ前記第２の電力供給手段によ
   る電力供給を行わせ且つ低消費電力待機状態においては
   前記第１の制御手段を停止状態に保持し且つ前記第２の
   電力供給手段による電力供給を行わせない第２の制御手
   段とを具備し、前記記録状態検出手段は、前記記録制御部の他にも前記
   第２の制御手段へ検出結果を出力し、 前記第２の制御手
   段は、前記記録状態検出手段が記録不能状態を検出する
   ことにより低消費電力待機状態から通常状態に遷移する
   制御を行うことを特徴とする情報処理装置。
2. 【請求項２】 前記記録状態検出手段は、記録紙を収納
   する記録紙カセットの有無状態を検出するカセット検出
   手段であり、 前記第２の制御手段は、前記カセット検出手段が前記記
   録紙カセット無し状態を検出した場合に記録不能とする
   ことを特徴とする請求項１記載の情報処理装置。
3. 【請求項３】 前記記録状態検出手段は、記録紙の有無
   状態を検出する記録紙検出手段であり、 前記第２の制御手段は、前記記録紙検出手段が前記記録
   紙無し状態を検出した場合に記録不能とすることを特徴
   とする請求項１記載の情報処理装置。
4. 【請求項４】 前記記録状態検出手段は、着脱可能な記
   録手段を収納するカバーの開閉状態を検出するカバー検
   出手段であり、 前記第２の制御手段は、前記カバー検出手段が前記カバ
   ーの開放状態を検出した場合に記録不能とすることを特
   徴とする請求項１記載の情報処理装置。
5. 【請求項５】 前記記録状態検出手段は、着脱可能な記
   録手段の着脱状態を検出する着脱検出手段であり、 前記第２の制御手段は、前記着脱検出手段が前記記録手
   段を取り外した状態を検出した場合に記録不能とするこ
   とを特徴とする請求項１記載の情報処理装置。
6. 【請求項６】 待機時の消費電力を抑制する低消費電力
   待機機能を備えた情報処理装置の制御方法において、消 費電力が大なる動作状態と消費電力が小なる停止状態
   とを備えた第１の制御手段によりシステムを制御する第
   １の制御工程と、 通常状態及び低消費電力待機状態において第２の電力供
   給手段により電力供給される記録制御手段を有する記録
   手段により印字出力を行う印字出力工程と、 前記第１の電力供給手段により電力供給される記録状態
   検出手段により記録の可否状態を検出し、前記記録制御
   部へ検出結果を出力する記録状態検出工程と、 前記第１の制御手段と前記第１及び第２の電力供給手段
   に接続された第２の制御手段とにより前記第１の制御手
   段の動作状態と停止状態との間の状態遷移制御と前記第
   １及び第２の電力供給手段の電力供給制御を行い且つ通
   常状態において前記第１の制御手段を動作状態に保持し
   且つ前記第２の電力供給手段による電力供給を行わせ且
   つ低消費電力待機状態においては前記第１の制御手段を
   停止状態に保持し且つ前記第２の電力供給手段による電
   力供給を行わせない第２の制御工程とを具備し、前記記録状態検出工程は、前記記録制御部の他にも前記
   第２の制御手段へ検出結果を出力し、 前記第２の制御工
   程は、前記記録状態検出工程が記録不能状態を検出する
   ことにより低消費電力待機状態から通常状態に遷移する
   制御を行うことを特徴とする情報処理装置の制御方法。
7. 【請求項７】 前記記録状態検出工程は、カセット検出
   手段により記録紙を収納する記録紙カセットの有無状態
   を検出するカセット検出工程であり、 前記第２の制御工程は、前記カセット検出工程が前記記
   録紙カセット無し状態を検出した場合に記録不能とする
   ことを特徴とする請求項６記載の情報処理装置の制御方
   法。
8. 【請求項８】 前記記録状態検出工程は、記録紙検出手
   段により記録紙の有無状態を検出する記録紙検出工程で
   あり、 前記第２の制御工程は、前記記録紙検出工程が前記記録
   紙無し状態を検出した場合に記録不能とすることを特徴
   とする請求項６記載の情報処理装置の制御方法。
9. 【請求項９】 前記記録状態検出工程は、カバー検出手
   段により着脱可能な記録手段を収納するカバーの開閉状
   態を検出するカバー検出工程であり、 前記第２の制御工程は、前記カバー検出工程が前記カバ
   ーの開放状態を検出した場合に記録不能とすることを特
   徴とする請求項６記載の情報処理装置の制御方法。
10. 【請求項１０】 前記記録状態検出工程は、着脱検出手
    段により着脱可能な記録手段の着脱状態を検出する着脱
    検出工程であり、 前記第２の制御工程は、前記着脱検出工程が前記記録手
    段を取り外した状態を検出した場合に記録不能とするこ
    とを特徴とする請求項６記載の情報処理装置の制御方
    法。