JP3404881B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3404881B2 JP3404881B2 JP08694694A JP8694694A JP3404881B2 JP 3404881 B2 JP3404881 B2 JP 3404881B2 JP 08694694 A JP08694694 A JP 08694694A JP 8694694 A JP8694694 A JP 8694694A JP 3404881 B2 JP3404881 B2 JP 3404881B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交流電源を整流平滑し
て得られる直流電力を高周波電力に変換して、負荷にそ
の電力を供給するインバータ装置に関するものである。
て得られる直流電力を高周波電力に変換して、負荷にそ
の電力を供給するインバータ装置に関するものである。
【０００２】
【従来の技術】従来より商用交流電源からの入力電流の
高調波成分を低減する回路方式としてチョッパー回路が
広く用いられている。しかしながら、蛍光灯などを点灯
する場合、チョッパー回路で得た直流電圧を再度高周波
電力に変換する必要があり、回路が複雑になるという問
題があった。そこで、最近はチョッパー回路とインバー
タ回路のスイッチング素子を共用化させるようなインバ
ータ装置（例えば、特願昭６３−２３５９８２号）が提
案されている。図１２にその回路を示す。
高調波成分を低減する回路方式としてチョッパー回路が
広く用いられている。しかしながら、蛍光灯などを点灯
する場合、チョッパー回路で得た直流電圧を再度高周波
電力に変換する必要があり、回路が複雑になるという問
題があった。そこで、最近はチョッパー回路とインバー
タ回路のスイッチング素子を共用化させるようなインバ
ータ装置（例えば、特願昭６３−２３５９８２号）が提
案されている。図１２にその回路を示す。
【０００３】以下、図１２の回路構成について説明す
る。トランジスタＱ1 ，Ｑ2 はバイポーラ型のトランジ
スタよりなる。トランジスタＱ1 のエミッタはトランジ
スタＱ 2 のコレクタに接続されている。トランジスタＱ
1 ，Ｑ2 のコレクタ及びエミッタには、ダイオード
Ｄ1 ，Ｄ2 のカソード及びアノードがそれぞれ接続され
ている。トランジスタＱ1 のベース・エミッタ間には、
第１の矩形波信号が入力されており、トランジスタＱ2
のベース・エミッタ間には、第１の矩形波信号が高レベ
ルのときに低レベルとなり、第１の矩形波信号が低レベ
ルのときに高レベルとなる第２の矩形波信号が入力され
ている。これにより、トランジスタＱ1 ，Ｑ2は交互に
オン・オフされる。トランジスタＱ1 のコレクタにはダ
イオードＤ3 のカソードが接続され、ダイオードＤ3 の
アノードはダイオードＤ4 のカソードに接続され、ダイ
オードＤ4 のアノードはトランジスタＱ2 のエミッタに
接続されている。トランジスタＱ1 のコレクタには、コ
ンデンサＣ2 の一端が接続され、コンデンサＣ2 の他端
はコンデンサＣ3 の一端に接続され、コンデンサＣ3 の
他端はトランジスタＱ2 のエミッタに接続されている。
る。トランジスタＱ1 ，Ｑ2 はバイポーラ型のトランジ
スタよりなる。トランジスタＱ1 のエミッタはトランジ
スタＱ 2 のコレクタに接続されている。トランジスタＱ
1 ，Ｑ2 のコレクタ及びエミッタには、ダイオード
Ｄ1 ，Ｄ2 のカソード及びアノードがそれぞれ接続され
ている。トランジスタＱ1 のベース・エミッタ間には、
第１の矩形波信号が入力されており、トランジスタＱ2
のベース・エミッタ間には、第１の矩形波信号が高レベ
ルのときに低レベルとなり、第１の矩形波信号が低レベ
ルのときに高レベルとなる第２の矩形波信号が入力され
ている。これにより、トランジスタＱ1 ，Ｑ2は交互に
オン・オフされる。トランジスタＱ1 のコレクタにはダ
イオードＤ3 のカソードが接続され、ダイオードＤ3 の
アノードはダイオードＤ4 のカソードに接続され、ダイ
オードＤ4 のアノードはトランジスタＱ2 のエミッタに
接続されている。トランジスタＱ1 のコレクタには、コ
ンデンサＣ2 の一端が接続され、コンデンサＣ2 の他端
はコンデンサＣ3 の一端に接続され、コンデンサＣ3 の
他端はトランジスタＱ2 のエミッタに接続されている。
【０００４】トランジスタＱ1 ，Ｑ2 の接続点とコンデ
ンサＣ2 ，Ｃ3 の接続点の間には、負荷回路Ｒが接続さ
れている。ここでは、説明を簡単化するために負荷回路
Ｒとして抵抗素子を用いているが、誘導性リアクタンス
や容量性リアクタンスを含んでいても良い。トランジス
タＱ1 ，Ｑ2 の接続点は交流電源Ｖｓの一端に接続され
ている。交流電源Ｖｓの他端は、インダクタＬ1 ，Ｌ2
を介して、ダイオードＤ3 ，Ｄ4 の接続点に接続されて
いる。インダクタＬ1 ，Ｌ2 の接続点と交流電源Ｖｓの
一端との間には、コンデンサＣ1 が接続されている。イ
ンダクタＬ1 とコンデンサＣ1 はＡＣフィルタ３を構成
している。また、トランジスタＱ1 ，Ｑ 2 とダイオード
Ｄ1 ，Ｄ2 及びコンデンサＣ2 ，Ｃ3 は、ダイオードＤ
3 ，Ｄ4及びインダクタＬ2 と共にチョッパー回路２を
構成し、且つ負荷回路Ｒと共にインバータ回路１を構成
している。
ンサＣ2 ，Ｃ3 の接続点の間には、負荷回路Ｒが接続さ
れている。ここでは、説明を簡単化するために負荷回路
Ｒとして抵抗素子を用いているが、誘導性リアクタンス
や容量性リアクタンスを含んでいても良い。トランジス
タＱ1 ，Ｑ2 の接続点は交流電源Ｖｓの一端に接続され
ている。交流電源Ｖｓの他端は、インダクタＬ1 ，Ｌ2
を介して、ダイオードＤ3 ，Ｄ4 の接続点に接続されて
いる。インダクタＬ1 ，Ｌ2 の接続点と交流電源Ｖｓの
一端との間には、コンデンサＣ1 が接続されている。イ
ンダクタＬ1 とコンデンサＣ1 はＡＣフィルタ３を構成
している。また、トランジスタＱ1 ，Ｑ 2 とダイオード
Ｄ1 ，Ｄ2 及びコンデンサＣ2 ，Ｃ3 は、ダイオードＤ
3 ，Ｄ4及びインダクタＬ2 と共にチョッパー回路２を
構成し、且つ負荷回路Ｒと共にインバータ回路１を構成
している。
【０００５】図１３〜図１６は上記回路の動作説明のた
めの回路図である。まず、交流電源Ｖｓが正の半サイク
ルのときに、トランジスタＱ1 がオンすると、図１３に
示すように、インダクタＬ2 、ダイオードＤ3 、トラン
ジスタＱ1 を通る経路で交流電源ＶｓからインダクタＬ
2 に電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬
時値に比例した傾きで増加していく。このとき、トラン
ジスタＱ1 はインバータ用のスイッチング素子としても
機能し、コンデンサＣ2 からトランジスタＱ1を介して
負荷回路Ｒに電流を流す。
めの回路図である。まず、交流電源Ｖｓが正の半サイク
ルのときに、トランジスタＱ1 がオンすると、図１３に
示すように、インダクタＬ2 、ダイオードＤ3 、トラン
ジスタＱ1 を通る経路で交流電源ＶｓからインダクタＬ
2 に電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬
時値に比例した傾きで増加していく。このとき、トラン
ジスタＱ1 はインバータ用のスイッチング素子としても
機能し、コンデンサＣ2 からトランジスタＱ1を介して
負荷回路Ｒに電流を流す。
【０００６】次に、トランジスタＱ1 がオフすると、図
１４に示すように、インダクタＬ2、ダイオードＤ3 、
コンデンサＣ2 ，Ｃ3 、ダイオードＤ2 、交流電源Ｖｓ
を通る経路で、インダクタＬ2 のエネルギーが放出さ
れ、コンデンサＣ2 及びＣ3 を充電する。このとき、ト
ランジスタＱ2 がオンしており、コンデンサＣ3 から負
荷回路Ｒ、トランジスタＱ2 を通る経路で、図１３に示
す方向とは逆方向に負荷回路Ｒに電流を流す。
１４に示すように、インダクタＬ2、ダイオードＤ3 、
コンデンサＣ2 ，Ｃ3 、ダイオードＤ2 、交流電源Ｖｓ
を通る経路で、インダクタＬ2 のエネルギーが放出さ
れ、コンデンサＣ2 及びＣ3 を充電する。このとき、ト
ランジスタＱ2 がオンしており、コンデンサＣ3 から負
荷回路Ｒ、トランジスタＱ2 を通る経路で、図１３に示
す方向とは逆方向に負荷回路Ｒに電流を流す。
【０００７】このように、交流電源Ｖｓが正の半サイク
ルでは、トランジスタＱ1 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子を兼ね、トラ
ンジスタＱ2 はインバータ用のスイッチング素子として
だけ機能する。次に、交流電源Ｖｓが負の半サイクルの
ときに、トランジスタＱ2 がオンすると、図１５に示す
ように、交流電源Ｖｓ、トランジスタＱ2 、ダイオード
Ｄ4 、インダクタＬ2 を通る経路で、インダクタＬ2 に
電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬時値
に比例した傾きで増加して行く。このとき、トランジス
タＱ2 はインバータ用のスイッチング素子としても機能
し、コンデンサＣ3 から負荷回路Ｒ、トランジスタＱ2
を通る経路で負荷回路Ｒに電流を流す。
ルでは、トランジスタＱ1 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子を兼ね、トラ
ンジスタＱ2 はインバータ用のスイッチング素子として
だけ機能する。次に、交流電源Ｖｓが負の半サイクルの
ときに、トランジスタＱ2 がオンすると、図１５に示す
ように、交流電源Ｖｓ、トランジスタＱ2 、ダイオード
Ｄ4 、インダクタＬ2 を通る経路で、インダクタＬ2 に
電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬時値
に比例した傾きで増加して行く。このとき、トランジス
タＱ2 はインバータ用のスイッチング素子としても機能
し、コンデンサＣ3 から負荷回路Ｒ、トランジスタＱ2
を通る経路で負荷回路Ｒに電流を流す。
【０００８】次に、トランジスタＱ2 がオフすると、図
１６に示すように、交流電源Ｖｓ、ダイオード１、コン
デンサＣ2 ，Ｃ3 、ダイオードＤ4 、インダクタＬ2 を
通る経路で、インダクタＬ2 のエネルギーが放出され、
コンデンサＣ2 及びＣ3 を充電する。このとき、トラン
ジスタＱ1 がオンしており、コンデンサＣ2 からトラン
ジスタＱ1 を介して、図１５に示す方向とは逆方向に負
荷回路Ｒに電流を流す。
１６に示すように、交流電源Ｖｓ、ダイオード１、コン
デンサＣ2 ，Ｃ3 、ダイオードＤ4 、インダクタＬ2 を
通る経路で、インダクタＬ2 のエネルギーが放出され、
コンデンサＣ2 及びＣ3 を充電する。このとき、トラン
ジスタＱ1 がオンしており、コンデンサＣ2 からトラン
ジスタＱ1 を介して、図１５に示す方向とは逆方向に負
荷回路Ｒに電流を流す。
【０００９】このように、交流電源Ｖｓが負の半サイク
ルでは、トランジスタＱ2 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子の働きを兼ね
て、トランジスタＱ1 はインバータ用のスイッチング素
子としてだけ機能する。なお、上記回路におけるダイオ
ードＤ1 ，Ｄ2 はコンデンサＣ2 ，Ｃ3 を充電して負荷
回路Ｒに安定した平滑出力を供給するものである。つま
り、図１２におけるダイオードＤ1 ，Ｄ2 を除去した場
合、コンデンサＣ2 ，Ｃ3 を充電する経路は一応存在す
るが、負荷回路Ｒを介した経路となるので、安定した平
滑出力を供給するには、トランジスタＱ1 ，Ｑ2 の制御
に工夫を要したり、負荷回路Ｒのインピーダンス値に制
約が生じたりする恐れがある。
ルでは、トランジスタＱ2 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子の働きを兼ね
て、トランジスタＱ1 はインバータ用のスイッチング素
子としてだけ機能する。なお、上記回路におけるダイオ
ードＤ1 ，Ｄ2 はコンデンサＣ2 ，Ｃ3 を充電して負荷
回路Ｒに安定した平滑出力を供給するものである。つま
り、図１２におけるダイオードＤ1 ，Ｄ2 を除去した場
合、コンデンサＣ2 ，Ｃ3 を充電する経路は一応存在す
るが、負荷回路Ｒを介した経路となるので、安定した平
滑出力を供給するには、トランジスタＱ1 ，Ｑ2 の制御
に工夫を要したり、負荷回路Ｒのインピーダンス値に制
約が生じたりする恐れがある。
【００１０】上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
交流電源Ｖｓの半サイクル毎に各トランジスタＱ1 ，Ｑ
2 が交互にチョッパー用のスイッチング素子として働く
ので、スイッチング素子１個当たりのストレスが軽減さ
れるという利点があり、また、スイッチング素子（トラ
ンジスタＱ1 ，Ｑ2 ）の電力損失のバランスが取れてい
るので、例えば、放熱構造は同じで良い。さらに、スイ
ッチング素子（トランジスタＱ1 ，Ｑ2 ）はインバータ
用のスイッチング素子としても動作しているから、別個
にチョッパー駆動回路を設ける必要がなく、また、駆動
回路の構成も簡略化される。
ッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
交流電源Ｖｓの半サイクル毎に各トランジスタＱ1 ，Ｑ
2 が交互にチョッパー用のスイッチング素子として働く
ので、スイッチング素子１個当たりのストレスが軽減さ
れるという利点があり、また、スイッチング素子（トラ
ンジスタＱ1 ，Ｑ2 ）の電力損失のバランスが取れてい
るので、例えば、放熱構造は同じで良い。さらに、スイ
ッチング素子（トランジスタＱ1 ，Ｑ2 ）はインバータ
用のスイッチング素子としても動作しているから、別個
にチョッパー駆動回路を設ける必要がなく、また、駆動
回路の構成も簡略化される。
【００１１】
【発明が解決しようとする課題】図１２の回路におい
て、トランジスタＱ1 ，Ｑ2 のドライブ信号としては、
オン時間の等しい互いに反転した矩形波信号を与えるこ
とが一般的であるが、その場合、交流電源Ｖｓからの入
力電圧Ｖｉｎが高い期間と低い期間とでチョッパー電流
の導通期間（チョッパーのインダクタンス成分に蓄えら
れたエネルギーが放出される期間）が大きく異なる。つ
まり、入力電圧Ｖｉｎのピーク付近では、チョッパー電
流に殆ど休止区間が無いのに対して、入力電圧Ｖｉｎの
ゼロクロス付近では、チョッパーとして働くトランジス
タのオン期間後にすぐにエネルギーが放出され、チョッ
パー電流の休止期間が長くなり、結果的に入力電流Ｉｉ
ｎが図１７のように歪んだ波形になるという問題があっ
た。
て、トランジスタＱ1 ，Ｑ2 のドライブ信号としては、
オン時間の等しい互いに反転した矩形波信号を与えるこ
とが一般的であるが、その場合、交流電源Ｖｓからの入
力電圧Ｖｉｎが高い期間と低い期間とでチョッパー電流
の導通期間（チョッパーのインダクタンス成分に蓄えら
れたエネルギーが放出される期間）が大きく異なる。つ
まり、入力電圧Ｖｉｎのピーク付近では、チョッパー電
流に殆ど休止区間が無いのに対して、入力電圧Ｖｉｎの
ゼロクロス付近では、チョッパーとして働くトランジス
タのオン期間後にすぐにエネルギーが放出され、チョッ
パー電流の休止期間が長くなり、結果的に入力電流Ｉｉ
ｎが図１７のように歪んだ波形になるという問題があっ
た。
【００１２】また、図１２に示す負荷回路を蛍光灯負荷
とした場合、一般にＬＣ共振回路により構成されるた
め、負荷回路には正弦波状の高周波電流が流れている。
そのために、トランジスタＱ1 ，Ｑ2 において、チョッ
パー動作と兼用している期間のみをＰＷＭ制御した場
合、トランジスタＱ1 ，Ｑ2 が同時にオフする時間が生
じ、インバータ回路の動作が不安定になる。そのため、
トランジスタＱ1 ，Ｑ2 は必ずいずれか一方がオンして
いるように制御することを必要とする。
とした場合、一般にＬＣ共振回路により構成されるた
め、負荷回路には正弦波状の高周波電流が流れている。
そのために、トランジスタＱ1 ，Ｑ2 において、チョッ
パー動作と兼用している期間のみをＰＷＭ制御した場
合、トランジスタＱ1 ，Ｑ2 が同時にオフする時間が生
じ、インバータ回路の動作が不安定になる。そのため、
トランジスタＱ1 ，Ｑ2 は必ずいずれか一方がオンして
いるように制御することを必要とする。
【００１３】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、チョッパー用の
スイッチング素子とインバータ用のスイッチング素子を
兼用しながら安定したパルス幅制御を行い、入力電流波
形を正弦波状に近づけると共にインバータ装置の出力に
悪影響を与えないことにある。
ものであり、その目的とするところは、チョッパー用の
スイッチング素子とインバータ用のスイッチング素子を
兼用しながら安定したパルス幅制御を行い、入力電流波
形を正弦波状に近づけると共にインバータ装置の出力に
悪影響を与えないことにある。
【００１４】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、交流電源
Ｖｓをスイッチングして平滑コンデンサＣ2 に直流電圧
を得るためのチョッパー回路と、平滑コンデンサＣ2 の
直流電圧をスイッチングして高周波電力を負荷回路Ｚに
供給するインバータ回路とで少なくとも１つのスイッチ
ング素子を共用したインバータ装置において、交流電源
Ｖｓからの入力電圧の瞬時値を検出する手段４を設ける
と共に、チョッパー回路とインバータ回路とで共用され
ているスイッチング素子のオン区間を略一定とし、オフ
区間を検出された交流電源Ｖｓからの入力電圧の瞬時値
に応じてゼロとならない範囲で変化させる制御手段を設
けたことを特徴とするものである。
の課題を解決するために、図１に示すように、交流電源
Ｖｓをスイッチングして平滑コンデンサＣ2 に直流電圧
を得るためのチョッパー回路と、平滑コンデンサＣ2 の
直流電圧をスイッチングして高周波電力を負荷回路Ｚに
供給するインバータ回路とで少なくとも１つのスイッチ
ング素子を共用したインバータ装置において、交流電源
Ｖｓからの入力電圧の瞬時値を検出する手段４を設ける
と共に、チョッパー回路とインバータ回路とで共用され
ているスイッチング素子のオン区間を略一定とし、オフ
区間を検出された交流電源Ｖｓからの入力電圧の瞬時値
に応じてゼロとならない範囲で変化させる制御手段を設
けたことを特徴とするものである。
【００１５】なお、本発明は二石のスイッチング素子を
チョッパー回路とインバータ回路とで共用し、交流電源
の極性に応じて共用される側のスイッチング素子を交互
に切り替える図１に示す回路のみならず、図７に示すよ
うに、インバータ回路を構成する二石のスイッチング素
子のうち、一石のスイッチング素子のみをチョッパー回
路と共用する回路にも適用できる。また、インバータ装
置の駆動方式は自励方式でも他励方式でも構わない。
チョッパー回路とインバータ回路とで共用し、交流電源
の極性に応じて共用される側のスイッチング素子を交互
に切り替える図１に示す回路のみならず、図７に示すよ
うに、インバータ回路を構成する二石のスイッチング素
子のうち、一石のスイッチング素子のみをチョッパー回
路と共用する回路にも適用できる。また、インバータ装
置の駆動方式は自励方式でも他励方式でも構わない。
【００１６】
【作用】本発明によれば、このように交流電源からの入
力電圧の瞬時値を検出する手段を設けると共に、チョッ
パー回路とインバータ回路とで共用されているスイッチ
ング素子のオン区間を一定とし、オフ区間を検出された
交流電源からの入力電圧の瞬時値に応じてゼロとならな
い範囲で変化させる制御手段を設けているので、例え
ば、交流電源の瞬時電圧値が高いときには共用側のスイ
ッチング素子のオフ区間を長くすることにより、チョッ
パー回路の出力電圧、すなわち、インバータ回路の入力
電圧が周期的に上昇することを防止でき、小容量の平滑
コンデンサでも安定した直流電圧を得ることができ、イ
ンバータ回路の出力を安定化することができる。また、
交流電源の瞬時電圧値が低いときには共用側のスイッチ
ング素子のオフ区間をゼロとならない範囲で短くするこ
とにより、インバータ回路の動作が不安定になることが
なく、また、チョッパー電流の休止区間を無くすことが
でき、これにより、入力電流を正弦波に近づけることが
でき、入力電流の高調波成分を低減して、入力電流歪み
を低減できると共に、入力力率を高くすることができ
る。
力電圧の瞬時値を検出する手段を設けると共に、チョッ
パー回路とインバータ回路とで共用されているスイッチ
ング素子のオン区間を一定とし、オフ区間を検出された
交流電源からの入力電圧の瞬時値に応じてゼロとならな
い範囲で変化させる制御手段を設けているので、例え
ば、交流電源の瞬時電圧値が高いときには共用側のスイ
ッチング素子のオフ区間を長くすることにより、チョッ
パー回路の出力電圧、すなわち、インバータ回路の入力
電圧が周期的に上昇することを防止でき、小容量の平滑
コンデンサでも安定した直流電圧を得ることができ、イ
ンバータ回路の出力を安定化することができる。また、
交流電源の瞬時電圧値が低いときには共用側のスイッチ
ング素子のオフ区間をゼロとならない範囲で短くするこ
とにより、インバータ回路の動作が不安定になることが
なく、また、チョッパー電流の休止区間を無くすことが
でき、これにより、入力電流を正弦波に近づけることが
でき、入力電流の高調波成分を低減して、入力電流歪み
を低減できると共に、入力力率を高くすることができ
る。
【００１７】
【実施例】図１は本発明の第１実施例の主回路の構成を
示している。以下、その回路構成について説明する。ト
ランジスタＱ1 ，Ｑ2 はパワーＭＯＳＦＥＴよりなる。
トランジスタＱ1 のソースはトランジスタＱ2 のドレイ
ンに接続されている。トランジスタＱ1 ，Ｑ2 のドレイ
ン及びソースには、ダイオードＤ1 ，Ｄ2 のカソード及
びアノードがそれぞれ接続されている。トランジスタＱ
1 のゲート・ソース間には、制御回路５の駆動回路６の
端子ａ，ｂから第１の駆動信号が入力されており、トラ
ンジスタＱ2 のゲート・ソース間には、制御回路５の駆
動回路６の端子ｃ，ｄから第２の駆動信号が入力されて
いる。これにより、トランジスタＱ1，Ｑ2 は交互にオ
ン・オフされる。トランジスタＱ1 のドレインにはダイ
オードＤ3 のカソードが接続され、ダイオードＤ3 のア
ノードはダイオードＤ4 のカソードに接続され、ダイオ
ードＤ4 のアノードはトランジスタＱ2 のソースに接続
されている。トランジスタＱ1 のドレインには、コンデ
ンサＣ2 の一端が接続され、コンデンサＣ2 の他端はト
ランジスタＱ2 のソースに接続されている。
示している。以下、その回路構成について説明する。ト
ランジスタＱ1 ，Ｑ2 はパワーＭＯＳＦＥＴよりなる。
トランジスタＱ1 のソースはトランジスタＱ2 のドレイ
ンに接続されている。トランジスタＱ1 ，Ｑ2 のドレイ
ン及びソースには、ダイオードＤ1 ，Ｄ2 のカソード及
びアノードがそれぞれ接続されている。トランジスタＱ
1 のゲート・ソース間には、制御回路５の駆動回路６の
端子ａ，ｂから第１の駆動信号が入力されており、トラ
ンジスタＱ2 のゲート・ソース間には、制御回路５の駆
動回路６の端子ｃ，ｄから第２の駆動信号が入力されて
いる。これにより、トランジスタＱ1，Ｑ2 は交互にオ
ン・オフされる。トランジスタＱ1 のドレインにはダイ
オードＤ3 のカソードが接続され、ダイオードＤ3 のア
ノードはダイオードＤ4 のカソードに接続され、ダイオ
ードＤ4 のアノードはトランジスタＱ2 のソースに接続
されている。トランジスタＱ1 のドレインには、コンデ
ンサＣ2 の一端が接続され、コンデンサＣ2 の他端はト
ランジスタＱ2 のソースに接続されている。
【００１８】トランジスタＱ1 の両端には、負荷Ｒとコ
ンデンサＣ4 の並列回路にインダクタＬ3 を直列接続し
て成る負荷回路ＺがコンデンサＣ3 を介して接続されて
いる。コンデンサＣ4 とインダクタＬ3 はＬＣ直列共振
回路を構成している。また、コンデンサＣ3 は直流成分
カット用の結合コンデンサであり、共振用のコンデンサ
Ｃ4 に比べると十分に容量が大きく、共振には寄与しな
い。トランジスタＱ1，Ｑ2 の接続点は交流電源Ｖｓの
一端に接続されている。交流電源Ｖｓの他端は、インダ
クタＬ1 ，Ｌ2 を介して、ダイオードＤ3 ，Ｄ4 の接続
点に接続されている。インダクタＬ1 ，Ｌ2 の接続点と
交流電源Ｖｓの一端との間には、コンデンサＣ1 が接続
されている。インダクタＬ1 とコンデンサＣ1 はＡＣフ
ィルタを構成している。また、トランジスタＱ1 ，Ｑ2
とダイオードＤ1 ，Ｄ2 及びコンデンサＣ2 は、ダイオ
ードＤ3 ，Ｄ4 及びインダクタＬ2 と共にチョッパー回
路を構成し、且つ負荷回路Ｚと共にインバータ回路を構
成している。
ンデンサＣ4 の並列回路にインダクタＬ3 を直列接続し
て成る負荷回路ＺがコンデンサＣ3 を介して接続されて
いる。コンデンサＣ4 とインダクタＬ3 はＬＣ直列共振
回路を構成している。また、コンデンサＣ3 は直流成分
カット用の結合コンデンサであり、共振用のコンデンサ
Ｃ4 に比べると十分に容量が大きく、共振には寄与しな
い。トランジスタＱ1，Ｑ2 の接続点は交流電源Ｖｓの
一端に接続されている。交流電源Ｖｓの他端は、インダ
クタＬ1 ，Ｌ2 を介して、ダイオードＤ3 ，Ｄ4 の接続
点に接続されている。インダクタＬ1 ，Ｌ2 の接続点と
交流電源Ｖｓの一端との間には、コンデンサＣ1 が接続
されている。インダクタＬ1 とコンデンサＣ1 はＡＣフ
ィルタを構成している。また、トランジスタＱ1 ，Ｑ2
とダイオードＤ1 ，Ｄ2 及びコンデンサＣ2 は、ダイオ
ードＤ3 ，Ｄ4 及びインダクタＬ2 と共にチョッパー回
路を構成し、且つ負荷回路Ｚと共にインバータ回路を構
成している。
【００１９】制御回路５と主回路は端子ａ〜ｇを介して
接続されている。インバータ回路の入力電圧となるコン
デンサＣ2 の電圧は、抵抗Ｒ1 ，Ｒ2 により分圧され
て、端子ｇを介して制御回路５に入力されている。ま
た、交流電源Ｖｓの瞬時電圧は、ダイオードブリッジＤ
Ｂ2 により全波整流され、抵抗Ｒ5 ，Ｒ6 により分圧さ
れて、その分圧点の電圧が端子ｅを介して制御回路５の
発振回路７に入力されている。ダイオードＤ4 の両端電
圧は、抵抗Ｒ7 ，Ｒ8 により分圧されて、端子ｆを介し
て制御回路５の発振回路７に入力されている。また、高
電位側のトランジスタＱ1 の両端には、抵抗Ｒ3 を介し
てコンデンサＣ18が接続されている。コンデンサＣ18の
電圧はツェナーダイオードＺＤにより定電圧化されて、
電源電圧Ｅ2として駆動回路６に供給されている。トラ
ンジスタＱ1 ，Ｑ2 のゲート及びソースは、端子ａ〜ｄ
を介して制御回路５の駆動回路６に入力されている。
接続されている。インバータ回路の入力電圧となるコン
デンサＣ2 の電圧は、抵抗Ｒ1 ，Ｒ2 により分圧され
て、端子ｇを介して制御回路５に入力されている。ま
た、交流電源Ｖｓの瞬時電圧は、ダイオードブリッジＤ
Ｂ2 により全波整流され、抵抗Ｒ5 ，Ｒ6 により分圧さ
れて、その分圧点の電圧が端子ｅを介して制御回路５の
発振回路７に入力されている。ダイオードＤ4 の両端電
圧は、抵抗Ｒ7 ，Ｒ8 により分圧されて、端子ｆを介し
て制御回路５の発振回路７に入力されている。また、高
電位側のトランジスタＱ1 の両端には、抵抗Ｒ3 を介し
てコンデンサＣ18が接続されている。コンデンサＣ18の
電圧はツェナーダイオードＺＤにより定電圧化されて、
電源電圧Ｅ2として駆動回路６に供給されている。トラ
ンジスタＱ1 ，Ｑ2 のゲート及びソースは、端子ａ〜ｄ
を介して制御回路５の駆動回路６に入力されている。
【００２０】次に、制御回路５の構成を図２〜図５に示
した。以下、各部の回路構成について説明する。まず、
図２の回路について説明する。ＴＭはタイマー回路であ
り、汎用のタイマーＩＣ（例えば、ＮＥＣのμＰＤ５５
５５）よりなる。直流電源Ｅ 1 から抵抗ｒ1 を介して流
れる電流と、オペアンプＯＰ2 の出力から抵抗ｒ33を介
して流れる電流が、抵抗ｒ2 を介してコンデンサＣ5 に
流れる。これにより、コンデンサＣ5 が充電され、その
電位がタイマー回路ＴＭのスレッショルド電位に達する
と、コンデンサＣ5 は抵抗ｒ2 を介して放電を始める。
これにより、タイマー回路ＴＭは無安定マルチバイブレ
ータとして動作する。タイマー回路ＴＭの出力端子（３
番ピン）は、コンデンサＣ5 の充電中はＨｉｇｈレベル
となり、コンデンサＣ5 の放電中はＬｏｗレベルとな
る。無安定マルチバイブレータの出力電圧がＬｏｗレベ
ルである時間は、抵抗ｒ2 とコンデンサＣ5 の時定数で
決定され、固定されている。また、出力電圧がＨｉｇｈ
レベルである時間は、抵抗ｒ 1 を介して流れる電流と、
オペアンプＯＰ2 から抵抗ｒ33を介して流れる電流の和
で決定され、電源電圧の瞬時値に応じて変化する。すな
わち、交流電源ＶｓをダイオードブリッジＤＢ2 により
全波整流し、抵抗Ｒ5 ，Ｒ6 により分圧して得られた端
子ｅの電圧は、抵抗ｒ29〜ｒ32とオペアンプＯＰ1 より
なる増幅回路により増幅され、オペアンプＯＰ2 よりな
るバッファ回路を介して可変電圧源となり、抵抗ｒ33を
介してコンデンサＣ5 を充電する。これにより、共用化
されたスイッチング素子のオン区間は一定となり、非共
用側のスイッチング素子のオン区間は、交流電源Ｖｓを
全波整流した脈流電圧に応じて変化する。つまり、脈流
が高い期間では、非共用側のスイッチング素子のオン区
間は長くなり、脈流電圧がゼロに近づくにつれて非共用
側のスイッチング素子のオン区間は短くなる。以上の回
路により矩形波発生回路８が構成されている。タイマー
回路ＴＭよりなる無安定マルチバイブレータの出力電圧
は、反転回路Ｎ1 により反転されて、端子ｈに出力され
る。
した。以下、各部の回路構成について説明する。まず、
図２の回路について説明する。ＴＭはタイマー回路であ
り、汎用のタイマーＩＣ（例えば、ＮＥＣのμＰＤ５５
５５）よりなる。直流電源Ｅ 1 から抵抗ｒ1 を介して流
れる電流と、オペアンプＯＰ2 の出力から抵抗ｒ33を介
して流れる電流が、抵抗ｒ2 を介してコンデンサＣ5 に
流れる。これにより、コンデンサＣ5 が充電され、その
電位がタイマー回路ＴＭのスレッショルド電位に達する
と、コンデンサＣ5 は抵抗ｒ2 を介して放電を始める。
これにより、タイマー回路ＴＭは無安定マルチバイブレ
ータとして動作する。タイマー回路ＴＭの出力端子（３
番ピン）は、コンデンサＣ5 の充電中はＨｉｇｈレベル
となり、コンデンサＣ5 の放電中はＬｏｗレベルとな
る。無安定マルチバイブレータの出力電圧がＬｏｗレベ
ルである時間は、抵抗ｒ2 とコンデンサＣ5 の時定数で
決定され、固定されている。また、出力電圧がＨｉｇｈ
レベルである時間は、抵抗ｒ 1 を介して流れる電流と、
オペアンプＯＰ2 から抵抗ｒ33を介して流れる電流の和
で決定され、電源電圧の瞬時値に応じて変化する。すな
わち、交流電源ＶｓをダイオードブリッジＤＢ2 により
全波整流し、抵抗Ｒ5 ，Ｒ6 により分圧して得られた端
子ｅの電圧は、抵抗ｒ29〜ｒ32とオペアンプＯＰ1 より
なる増幅回路により増幅され、オペアンプＯＰ2 よりな
るバッファ回路を介して可変電圧源となり、抵抗ｒ33を
介してコンデンサＣ5 を充電する。これにより、共用化
されたスイッチング素子のオン区間は一定となり、非共
用側のスイッチング素子のオン区間は、交流電源Ｖｓを
全波整流した脈流電圧に応じて変化する。つまり、脈流
が高い期間では、非共用側のスイッチング素子のオン区
間は長くなり、脈流電圧がゼロに近づくにつれて非共用
側のスイッチング素子のオン区間は短くなる。以上の回
路により矩形波発生回路８が構成されている。タイマー
回路ＴＭよりなる無安定マルチバイブレータの出力電圧
は、反転回路Ｎ1 により反転されて、端子ｈに出力され
る。
【００２１】次に、共用素子判別回路１３について説明
する。図１の主回路では、共用されているスイッチング
素子が商用周波数の半周期毎に反転するため、共用して
いるスイッチング素子の信号も反転させる必要がある。
そこで、主回路のダイオードＤ4 の両端電圧を検出し、
共用素子を判別している。主回路のダイオードＤ4 の両
端電圧を抵抗Ｒ7 ，Ｒ8 により分圧して得た端子ｆの電
圧は、抵抗ｒ25とコンデンサＣ12と抵抗ｒ27よりなるＣ
Ｒ積分回路を介してコンパレータＣＰ5 の正入力端子に
入力されている。コンパレータＣＰ5 の負入力端子に
は、直流電源Ｅ1を抵抗ｒ23，ｒ24により分圧した基準
電圧が入力されている。コンパレータＣＰ 5 の出力端子
は、抵抗ｒ28により直流電源Ｅ1 のレベルにプルアップ
されている。主回路のトランジスタＱ1 が共用されてい
るときには、コンパレータＣＰ5 の出力はＨｉｇｈレベ
ルとなり、トランジスタＱ2 が共用されているときに
は、コンパレータＣＰ5 の出力はＬｏｗレベルとなる。
する。図１の主回路では、共用されているスイッチング
素子が商用周波数の半周期毎に反転するため、共用して
いるスイッチング素子の信号も反転させる必要がある。
そこで、主回路のダイオードＤ4 の両端電圧を検出し、
共用素子を判別している。主回路のダイオードＤ4 の両
端電圧を抵抗Ｒ7 ，Ｒ8 により分圧して得た端子ｆの電
圧は、抵抗ｒ25とコンデンサＣ12と抵抗ｒ27よりなるＣ
Ｒ積分回路を介してコンパレータＣＰ5 の正入力端子に
入力されている。コンパレータＣＰ5 の負入力端子に
は、直流電源Ｅ1を抵抗ｒ23，ｒ24により分圧した基準
電圧が入力されている。コンパレータＣＰ 5 の出力端子
は、抵抗ｒ28により直流電源Ｅ1 のレベルにプルアップ
されている。主回路のトランジスタＱ1 が共用されてい
るときには、コンパレータＣＰ5 の出力はＨｉｇｈレベ
ルとなり、トランジスタＱ2 が共用されているときに
は、コンパレータＣＰ5 の出力はＬｏｗレベルとなる。
【００２２】次に、図３の回路について説明する。矩形
波発振回路８の出力は、反転回路Ｎ 1 と端子ｈを介して
反転回路Ｎ2 ，Ｎ3 ，Ｎ7 に入力されている。反転回路
Ｎ2の出力はコンデンサＣ7 を介して反転回路Ｎ4 に入
力されている。反転回路Ｎ3の出力はコンデンサＣ8 を
介して反転回路Ｎ5 に入力されている。反転回路Ｎ4の
入力は抵抗ｒ5 を介して直流電源Ｅ1 のレベルにプルア
ップされている。また、反転回路Ｎ5 の入力は抵抗ｒ6
を介してグランドレベルにプルダウンされている。反転
回路Ｎ5 の出力はＡＮＤ回路Ａ1 の一方の入力に接続さ
れている。反転回路Ｎ4 の出力は反転回路Ｎ6 を介して
ＡＮＤ回路Ａ1 の他方の入力に接続されている。ＡＮＤ
回路Ａ1 の出力は端子ｊから出力され、反転回路Ｎ7 の
出力は端子ｉから出力されている。以上の回路により、
デッドオフタイム設定回路１０が構成されている。デッ
ドオフタイムは、抵抗ｒ5 、コンデンサＣ7 の時定数
と、抵抗ｒ6 、コンデンサＣ8 の時定数により設定され
る。デッドオフタイムを設定された出力信号は、ＡＮＤ
回路Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 とＡＮ1 ，ＡＮ2 ，Ａ
Ｎ 3 ，ＡＮ4 ，ＡＮ5 ，ＡＮ6 、ＯＲ回路ＯＲ1 ，ＯＲ
2 、反転回路Ｎ7 及びコンデンサＣ9 ，Ｃ10よりなる出
力分配回路１１により端子ｍ，ｎを介して各トランジス
タＱ1 ，Ｑ2 の駆動回路に入力されている。端子ｐに
は、共用素子判別回路１３から出力される共用素子判別
信号が入力されており、これにより、端子ｍ，ｎに出力
される信号は、商用周波数の半周期毎に入れ替わるもの
である。
波発振回路８の出力は、反転回路Ｎ 1 と端子ｈを介して
反転回路Ｎ2 ，Ｎ3 ，Ｎ7 に入力されている。反転回路
Ｎ2の出力はコンデンサＣ7 を介して反転回路Ｎ4 に入
力されている。反転回路Ｎ3の出力はコンデンサＣ8 を
介して反転回路Ｎ5 に入力されている。反転回路Ｎ4の
入力は抵抗ｒ5 を介して直流電源Ｅ1 のレベルにプルア
ップされている。また、反転回路Ｎ5 の入力は抵抗ｒ6
を介してグランドレベルにプルダウンされている。反転
回路Ｎ5 の出力はＡＮＤ回路Ａ1 の一方の入力に接続さ
れている。反転回路Ｎ4 の出力は反転回路Ｎ6 を介して
ＡＮＤ回路Ａ1 の他方の入力に接続されている。ＡＮＤ
回路Ａ1 の出力は端子ｊから出力され、反転回路Ｎ7 の
出力は端子ｉから出力されている。以上の回路により、
デッドオフタイム設定回路１０が構成されている。デッ
ドオフタイムは、抵抗ｒ5 、コンデンサＣ7 の時定数
と、抵抗ｒ6 、コンデンサＣ8 の時定数により設定され
る。デッドオフタイムを設定された出力信号は、ＡＮＤ
回路Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 とＡＮ1 ，ＡＮ2 ，Ａ
Ｎ 3 ，ＡＮ4 ，ＡＮ5 ，ＡＮ6 、ＯＲ回路ＯＲ1 ，ＯＲ
2 、反転回路Ｎ7 及びコンデンサＣ9 ，Ｃ10よりなる出
力分配回路１１により端子ｍ，ｎを介して各トランジス
タＱ1 ，Ｑ2 の駆動回路に入力されている。端子ｐに
は、共用素子判別回路１３から出力される共用素子判別
信号が入力されており、これにより、端子ｍ，ｎに出力
される信号は、商用周波数の半周期毎に入れ替わるもの
である。
【００２３】次に、図４の回路について説明する。ま
ず、トランジスタＱ1 の駆動回路について説明する。端
子ｍがＨｉｇｈレベルになると、抵抗ｒ11を介してフォ
トカプラＰＣ1 の発光素子に電流が流れて、フォトカプ
ラＰＣ1 の受光素子が導通状態となる。これにより、抵
抗ｒ12からトランジスタＱ11に流れる電流がバイパスさ
れて、トランジスタＱ11がオフとなり、抵抗ｒ13を介し
てトランジスタＱ12のベース・エミッタ間に電流が流れ
て、トランジスタＱ12がオンとなり、抵抗ｒ14，ｒ15，
ｒ16を介して電流が流れる。この電流により、抵抗ｒ16
の両端に電圧が発生し、端子ａ，ｂを介してＭＯＳトラ
ンジスタＱ1 のゲート・ソース間にオン信号が入力され
る。次に、端子ｍがＬｏｗレベルになると、トランジス
タＱ11がオンとなり、トランジスタＱ12はオフ、トラン
ジスタＱ13がオンとなる。これによって、ＭＯＳトラン
ジスタＱ1 のゲート・ソース間に蓄積された電荷は、ダ
イオードＤ6 とトランジスタＱ13を介して放電されて、
ＭＯＳトランジスタＱ1 は速やかにオフされる。ＭＯＳ
トランジスタＱ2 の駆動回路についても、同様に構成さ
れており、端子ｎがＨｉｇｈレベルになると、端子ｃ，
ｄを介してＭＯＳトランジスタＱ2 のゲート・ソース間
にオン信号が入力される。また、端子ｎがＬｏｗレベル
になると、ＭＯＳトランジスタＱ2 は速やかにオフされ
る。
ず、トランジスタＱ1 の駆動回路について説明する。端
子ｍがＨｉｇｈレベルになると、抵抗ｒ11を介してフォ
トカプラＰＣ1 の発光素子に電流が流れて、フォトカプ
ラＰＣ1 の受光素子が導通状態となる。これにより、抵
抗ｒ12からトランジスタＱ11に流れる電流がバイパスさ
れて、トランジスタＱ11がオフとなり、抵抗ｒ13を介し
てトランジスタＱ12のベース・エミッタ間に電流が流れ
て、トランジスタＱ12がオンとなり、抵抗ｒ14，ｒ15，
ｒ16を介して電流が流れる。この電流により、抵抗ｒ16
の両端に電圧が発生し、端子ａ，ｂを介してＭＯＳトラ
ンジスタＱ1 のゲート・ソース間にオン信号が入力され
る。次に、端子ｍがＬｏｗレベルになると、トランジス
タＱ11がオンとなり、トランジスタＱ12はオフ、トラン
ジスタＱ13がオンとなる。これによって、ＭＯＳトラン
ジスタＱ1 のゲート・ソース間に蓄積された電荷は、ダ
イオードＤ6 とトランジスタＱ13を介して放電されて、
ＭＯＳトランジスタＱ1 は速やかにオフされる。ＭＯＳ
トランジスタＱ2 の駆動回路についても、同様に構成さ
れており、端子ｎがＨｉｇｈレベルになると、端子ｃ，
ｄを介してＭＯＳトランジスタＱ2 のゲート・ソース間
にオン信号が入力される。また、端子ｎがＬｏｗレベル
になると、ＭＯＳトランジスタＱ2 は速やかにオフされ
る。
【００２４】次に、図５の回路について説明する。本実
施例では、コンデンサＣ2 の電圧Ｖｃ2 を抵抗Ｒ1 ，Ｒ
2 により分圧して、端子ｇを介してコンパレータＣＰ2
の正入力端子に入力されている。コンパレータＣＰ2 の
負入力端子には、直流電源Ｅ 1 を抵抗ｒ9 ，ｒ10で分圧
した定電圧が入力されている。コンパレータＣＰ2 の出
力は、フリップフロップＦＦのセット入力端子Ｓに入力
されている。フリップフロップＦＦは汎用のＩＣ（例え
ば、ＮＥＣ製のμＰＤ４０１３）よりなり、そのリセッ
ト入力端子Ｒには、抵抗ｒ7 ，ｒ8 とコンデンサＣ11よ
りなるパワーオンリセット回路が接続されている。これ
により、フリップフロップＦＦは電源投入直後にはリセ
ットされる。以上の回路により、異常電圧保護回路１２
が構成されている。無負荷時や放電灯が外れるといった
軽負荷時には、チョッパーの出力としてコンデンサＣ2
の電圧が異常昇圧するが、本実施例では、コンデンサＣ
2の電圧が基準電圧を越えると、コンパレータＣＰ2 の
出力がＨｉｇｈレベルとなり、フリップフロップＦＦが
セットされ、その反転出力端子がＨｉｇｈレベルからＬ
ｏｗレベルに変化する。これにより、端子ｋを介してア
ンド回路ＡＮ5 ，ＡＮ6 にＬｏｗレベルの信号が入力さ
れて、トランジスタＱ1 ，Ｑ2 への駆動信号はいずれも
Ｌｏｗレベルとなり、インバータ回路の発振を停止し
て、回路を保護することができる。
施例では、コンデンサＣ2 の電圧Ｖｃ2 を抵抗Ｒ1 ，Ｒ
2 により分圧して、端子ｇを介してコンパレータＣＰ2
の正入力端子に入力されている。コンパレータＣＰ2 の
負入力端子には、直流電源Ｅ 1 を抵抗ｒ9 ，ｒ10で分圧
した定電圧が入力されている。コンパレータＣＰ2 の出
力は、フリップフロップＦＦのセット入力端子Ｓに入力
されている。フリップフロップＦＦは汎用のＩＣ（例え
ば、ＮＥＣ製のμＰＤ４０１３）よりなり、そのリセッ
ト入力端子Ｒには、抵抗ｒ7 ，ｒ8 とコンデンサＣ11よ
りなるパワーオンリセット回路が接続されている。これ
により、フリップフロップＦＦは電源投入直後にはリセ
ットされる。以上の回路により、異常電圧保護回路１２
が構成されている。無負荷時や放電灯が外れるといった
軽負荷時には、チョッパーの出力としてコンデンサＣ2
の電圧が異常昇圧するが、本実施例では、コンデンサＣ
2の電圧が基準電圧を越えると、コンパレータＣＰ2 の
出力がＨｉｇｈレベルとなり、フリップフロップＦＦが
セットされ、その反転出力端子がＨｉｇｈレベルからＬ
ｏｗレベルに変化する。これにより、端子ｋを介してア
ンド回路ＡＮ5 ，ＡＮ6 にＬｏｗレベルの信号が入力さ
れて、トランジスタＱ1 ，Ｑ2 への駆動信号はいずれも
Ｌｏｗレベルとなり、インバータ回路の発振を停止し
て、回路を保護することができる。
【００２５】本実施例におけるトランジスタＱ1 ，Ｑ2
への駆動信号を図６に示す。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
本実施例では、共用されるスイッチング素子のオン区間
Ｔ1 は常に一定である。非共用側のスイッチング素子の
オン区間は、脈流電圧の瞬時値により可変となってお
り、脈流電圧が高い期間では長く、低い期間では短くな
る。
への駆動信号を図６に示す。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
本実施例では、共用されるスイッチング素子のオン区間
Ｔ1 は常に一定である。非共用側のスイッチング素子の
オン区間は、脈流電圧の瞬時値により可変となってお
り、脈流電圧が高い期間では長く、低い期間では短くな
る。
【００２６】このようなスイッチング素子の制御によ
り、交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、入力電流の高
調波成分を低減することができる。また、入力電圧のピ
ーク付近ではチョッパー電流の持ち上がりを防ぐことが
可能となり、しかもインバータの発振周波数が一定であ
るため、インバータ出力である放電灯の出力には、殆ど
悪影響を与えず、安定した光出力を供給することができ
る。
り、交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、入力電流の高
調波成分を低減することができる。また、入力電圧のピ
ーク付近ではチョッパー電流の持ち上がりを防ぐことが
可能となり、しかもインバータの発振周波数が一定であ
るため、インバータ出力である放電灯の出力には、殆ど
悪影響を与えず、安定した光出力を供給することができ
る。
【００２７】また、上述の制御回路は、図７に示す第２
実施例のように、一石のスイッチング素子をインバータ
動作とチョッパー動作とで共用した電源装置にも応用す
ることができる。本実施例では、交流電源Ｖｓはインダ
クタＬ1 とコンデンサＣ1 よりなるＡＣフィルタを介し
てダイオードブリッジＤＢ1 の交流入力端子に接続さ
れ、ダイオードブリッジＤＢ1 の直流出力端子には、イ
ンダクタＬ2 とトランジスタＱ2 の直列回路が接続され
ている。トランジスタＱ2 の両端には、ダイオードＤ1
を介してコンデンサＣ2 が接続されている。トランジス
タＱ2 を高周波でスイッチングすると、トランジスタＱ
2 がオンのときに、インダクタＬ2 にエネルギーが蓄積
され、トランジスタＱ2 がオフのときに、インダクタＬ
2 のエネルギーがダイオードブリッジＤＢ1 の出力に重
畳されてダイオードＤ1 を介してコンデンサＣ2 に充電
される。これにより昇圧チョッパー回路を構成してい
る。また、コンデンサＣ2 の両端には、トランジスタＱ
1 ，Ｑ2 の直列回路が接続されており、トランジスタＱ
1 の両端には、コンデンサＣ4 と負荷Ｒの並列回路にイ
ンダクタＬ3 を直列接続して成る負荷回路Ｚがコンデン
サＣ3 を介して接続されている。各トランジスタＱ1 ，
Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並列接続
されている。トランジスタＱ1 ，Ｑ2 が交互にオン・オ
フされることにより、負荷回路Ｚには交互に逆方向に電
流が流れる。これにより、インバータ回路が構成されて
いる。この回路では、低電位側のトランジスタＱ2 がチ
ョッパー回路とインバータ回路とで共用されており、高
電位側のトランジスタＱ1 はインバータ回路でのみ使用
されている。このような一石スイッチング素子共用タイ
プの電源装置にも本発明を適用することができる。
実施例のように、一石のスイッチング素子をインバータ
動作とチョッパー動作とで共用した電源装置にも応用す
ることができる。本実施例では、交流電源Ｖｓはインダ
クタＬ1 とコンデンサＣ1 よりなるＡＣフィルタを介し
てダイオードブリッジＤＢ1 の交流入力端子に接続さ
れ、ダイオードブリッジＤＢ1 の直流出力端子には、イ
ンダクタＬ2 とトランジスタＱ2 の直列回路が接続され
ている。トランジスタＱ2 の両端には、ダイオードＤ1
を介してコンデンサＣ2 が接続されている。トランジス
タＱ2 を高周波でスイッチングすると、トランジスタＱ
2 がオンのときに、インダクタＬ2 にエネルギーが蓄積
され、トランジスタＱ2 がオフのときに、インダクタＬ
2 のエネルギーがダイオードブリッジＤＢ1 の出力に重
畳されてダイオードＤ1 を介してコンデンサＣ2 に充電
される。これにより昇圧チョッパー回路を構成してい
る。また、コンデンサＣ2 の両端には、トランジスタＱ
1 ，Ｑ2 の直列回路が接続されており、トランジスタＱ
1 の両端には、コンデンサＣ4 と負荷Ｒの並列回路にイ
ンダクタＬ3 を直列接続して成る負荷回路Ｚがコンデン
サＣ3 を介して接続されている。各トランジスタＱ1 ，
Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並列接続
されている。トランジスタＱ1 ，Ｑ2 が交互にオン・オ
フされることにより、負荷回路Ｚには交互に逆方向に電
流が流れる。これにより、インバータ回路が構成されて
いる。この回路では、低電位側のトランジスタＱ2 がチ
ョッパー回路とインバータ回路とで共用されており、高
電位側のトランジスタＱ1 はインバータ回路でのみ使用
されている。このような一石スイッチング素子共用タイ
プの電源装置にも本発明を適用することができる。
【００２８】ただし、図７に示す一石スイッチング素子
共用タイプの場合には、図１の実施例のように、商用周
波数の半周期毎に共用されるスイッチング素子が入れ替
わることはなく、常にトランジスタＱ2 がチョッパー回
路とインバータ回路とで共用されるので、図２におい
て、共用素子判別回路１３は不要となり、図２の回路に
代えて、図８に示すような回路を用いれば良い。また、
各トランジスタＱ1 ，Ｑ 2 に信号を分配するための信号
分配回路１１に共用素子判別信号を入力する必要はなく
なるので、図３の回路に代えて、図９に示すような回路
を用いることになる。この場合、共用されるトランジス
タＱ2 のオン区間は常に一定となり、非共用側のトラン
ジスタＱ1 のオン区間は脈流電圧が高い期間では短く、
低い期間では長くなるように制御される。
共用タイプの場合には、図１の実施例のように、商用周
波数の半周期毎に共用されるスイッチング素子が入れ替
わることはなく、常にトランジスタＱ2 がチョッパー回
路とインバータ回路とで共用されるので、図２におい
て、共用素子判別回路１３は不要となり、図２の回路に
代えて、図８に示すような回路を用いれば良い。また、
各トランジスタＱ1 ，Ｑ 2 に信号を分配するための信号
分配回路１１に共用素子判別信号を入力する必要はなく
なるので、図３の回路に代えて、図９に示すような回路
を用いることになる。この場合、共用されるトランジス
タＱ2 のオン区間は常に一定となり、非共用側のトラン
ジスタＱ1 のオン区間は脈流電圧が高い期間では短く、
低い期間では長くなるように制御される。
【００２９】次に、図９は本発明の第３実施例における
トランジスタＱ1 ，Ｑ2 の駆動信号波形である。図中、
Ａ，Ｃは共用されるスイッチング素子への駆動信号であ
り、Ｂ，Ｄは非共用側のスイッチング素子への駆動信号
である。駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動
信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間での
駆動信号である。この実施例では、例えば、図１の主回
路において、共用されているスイッチング素子のオン区
間を、脈流電圧が高い区間では短く、低い区間では長く
し、オン・デューティ（１周期におけるオン区間の比
率）を略５０％にするように制御するとともに、スイッ
チング周波数が一定になるように、非共用側のスイッチ
ング素子のオン期間を制御するようにしたものである。
すなわち、脈流電圧の低い区間では、トランジスタ
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。こ
のように制御すれば、商用周期によるインバータ回路の
出力の変動を最も抑えることが可能となる。この図９に
示すような制御方式は、図８に示すように、一石スイッ
チング素子共用タイプの電源装置にも適用することが可
能である。また、図１１に示すような電流帰還トランス
を用いた自励式のインバータ回路にも適用することが可
能である。
トランジスタＱ1 ，Ｑ2 の駆動信号波形である。図中、
Ａ，Ｃは共用されるスイッチング素子への駆動信号であ
り、Ｂ，Ｄは非共用側のスイッチング素子への駆動信号
である。駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動
信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間での
駆動信号である。この実施例では、例えば、図１の主回
路において、共用されているスイッチング素子のオン区
間を、脈流電圧が高い区間では短く、低い区間では長く
し、オン・デューティ（１周期におけるオン区間の比
率）を略５０％にするように制御するとともに、スイッ
チング周波数が一定になるように、非共用側のスイッチ
ング素子のオン期間を制御するようにしたものである。
すなわち、脈流電圧の低い区間では、トランジスタ
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。こ
のように制御すれば、商用周期によるインバータ回路の
出力の変動を最も抑えることが可能となる。この図９に
示すような制御方式は、図８に示すように、一石スイッ
チング素子共用タイプの電源装置にも適用することが可
能である。また、図１１に示すような電流帰還トランス
を用いた自励式のインバータ回路にも適用することが可
能である。
【００３０】次に、図１１は本発明の第４実施例の回路
図である。以下、その回路構成について説明する。交流
電源ＶｓはダイオードブリッジＤＢ1 により全波整流さ
れ、その整流出力はインダクタＬ2 とトランジスタＱ2
の直列回路に印加される。トランジスタＱ2 の両端に
は、ダイオードＤ1 を介して平滑用のコンデンサＣ2 が
接続されている。コンデンサＣ2 の両端には、トランジ
スタＱ1 ，Ｑ2 の直列回路が接続されている。各トラン
ジスタＱ1 ，Ｑ2 には、それぞれダイオードＤ1，Ｄ2
が逆並列接続されている。トランジスタＱ1 の両端に
は、共振用及び電流帰還用のインダクタＬ3 の１次巻線
ｎ1 と、負荷Ｒとしての蛍光灯と、直流成分カット用の
コンデンサＣ3 の直列回路が接続されている。蛍光灯の
フィラメントの非電源側端子間には、共振用のコンデン
サＣ4 が並列接続されている。本実施例では、低電位側
のトランジスタＱ2 と高電位側のダイオードＤ1 がチョ
ッパー回路とインバータ回路とで兼用されている。
図である。以下、その回路構成について説明する。交流
電源ＶｓはダイオードブリッジＤＢ1 により全波整流さ
れ、その整流出力はインダクタＬ2 とトランジスタＱ2
の直列回路に印加される。トランジスタＱ2 の両端に
は、ダイオードＤ1 を介して平滑用のコンデンサＣ2 が
接続されている。コンデンサＣ2 の両端には、トランジ
スタＱ1 ，Ｑ2 の直列回路が接続されている。各トラン
ジスタＱ1 ，Ｑ2 には、それぞれダイオードＤ1，Ｄ2
が逆並列接続されている。トランジスタＱ1 の両端に
は、共振用及び電流帰還用のインダクタＬ3 の１次巻線
ｎ1 と、負荷Ｒとしての蛍光灯と、直流成分カット用の
コンデンサＣ3 の直列回路が接続されている。蛍光灯の
フィラメントの非電源側端子間には、共振用のコンデン
サＣ4 が並列接続されている。本実施例では、低電位側
のトランジスタＱ2 と高電位側のダイオードＤ1 がチョ
ッパー回路とインバータ回路とで兼用されている。
【００３１】本実施例におけるインバータ回路のトラン
ジスタＱ1 ，Ｑ2 は、いずれもインダクタＬ3 に誘起さ
れる電圧を２次巻線ｎ2 ，ｎ3 から帰還させることによ
り自励駆動させている。まず、トランジスタＱ1 は２次
巻線ｎ2 に誘起される電圧により抵抗Ｒ14を介してベー
ス電流を供給されており、フリーランの状態で自励駆動
されている。したがって、そのオン区間は、インダクタ
Ｌ3 に蓄積されるエネルギーの大きさによって左右され
る。ダイオードブリッジＤＢ1 の出力に得られる脈流電
圧が高い期間では、インダクタＬ3 に蓄積されるエネル
ギーが大きくなるので、トランジスタＱ1 のオン区間は
長くなり、反対に、脈流電圧が低い期間では、インダク
タＬ3 に蓄積されるエネルギーが小さくなるので、トラ
ンジスタＱ1 のオン区間は短くなる。トランジスタＱ1
がオンである期間では、トランジスタＱ2 はオフである
ので、結局、本実施例では、脈流電圧が高い期間では、
共用されているスイッチング素子のオフ区間が長く、脈
流電圧が低い期間では、共用されているスイッチング素
子のオフ区間が短いということになる。また、トランジ
スタＱ2 のオン区間は、抵抗Ｒ12とコンデンサＣ15の時
定数で決まる一定期間となっている。
ジスタＱ1 ，Ｑ2 は、いずれもインダクタＬ3 に誘起さ
れる電圧を２次巻線ｎ2 ，ｎ3 から帰還させることによ
り自励駆動させている。まず、トランジスタＱ1 は２次
巻線ｎ2 に誘起される電圧により抵抗Ｒ14を介してベー
ス電流を供給されており、フリーランの状態で自励駆動
されている。したがって、そのオン区間は、インダクタ
Ｌ3 に蓄積されるエネルギーの大きさによって左右され
る。ダイオードブリッジＤＢ1 の出力に得られる脈流電
圧が高い期間では、インダクタＬ3 に蓄積されるエネル
ギーが大きくなるので、トランジスタＱ1 のオン区間は
長くなり、反対に、脈流電圧が低い期間では、インダク
タＬ3 に蓄積されるエネルギーが小さくなるので、トラ
ンジスタＱ1 のオン区間は短くなる。トランジスタＱ1
がオンである期間では、トランジスタＱ2 はオフである
ので、結局、本実施例では、脈流電圧が高い期間では、
共用されているスイッチング素子のオフ区間が長く、脈
流電圧が低い期間では、共用されているスイッチング素
子のオフ区間が短いということになる。また、トランジ
スタＱ2 のオン区間は、抵抗Ｒ12とコンデンサＣ15の時
定数で決まる一定期間となっている。
【００３２】以下、トランジスタＱ2 のオン区間を一定
に制御するための構成及び動作について説明する。トラ
ンジスタＱ1 がオフされると、２次巻線ｎ3 に誘起され
る電圧により抵抗Ｒ7 を介してトランジスタＱ2 のベー
スにオン信号が供給される。トランジスタＱ2 へのオン
信号は、同時にトランジスタＱ6 へのオン信号にもなる
ため、直流電源Ｅ4 により駆動されるトランジスタＱ5
はオフとなる。そのため、抵抗Ｒ12、コンデンサＣ15に
より構成される時定数回路の充電が開始される。コンデ
ンサＣ15の電圧は、コンパレータＣＰ3 の正入力端子に
入力されている。また、直流電源Ｅ4 を抵抗Ｒ10，Ｒ11
により分圧して得た基準電圧は、コンパレータＣＰ3 の
負入力端子に入力されている。コンパレータＣＰ3 は、
コンデンサＣ15の電圧が基準電圧を越えたときに、トラ
ンジスタＱ4 をオンし、トランジスタＱ3 をオンにす
る。このため、トランジスタＱ2 へのオン信号はトラン
ジスタＱ3 により引き抜かれ、トランジスタＱ2 はオフ
となる。つまり、トランジスタＱ2 のオン区間は抵抗Ｒ
12とコンデンサＣ15の時定数により決定され、脈流電圧
にかかわらず固定である。
に制御するための構成及び動作について説明する。トラ
ンジスタＱ1 がオフされると、２次巻線ｎ3 に誘起され
る電圧により抵抗Ｒ7 を介してトランジスタＱ2 のベー
スにオン信号が供給される。トランジスタＱ2 へのオン
信号は、同時にトランジスタＱ6 へのオン信号にもなる
ため、直流電源Ｅ4 により駆動されるトランジスタＱ5
はオフとなる。そのため、抵抗Ｒ12、コンデンサＣ15に
より構成される時定数回路の充電が開始される。コンデ
ンサＣ15の電圧は、コンパレータＣＰ3 の正入力端子に
入力されている。また、直流電源Ｅ4 を抵抗Ｒ10，Ｒ11
により分圧して得た基準電圧は、コンパレータＣＰ3 の
負入力端子に入力されている。コンパレータＣＰ3 は、
コンデンサＣ15の電圧が基準電圧を越えたときに、トラ
ンジスタＱ4 をオンし、トランジスタＱ3 をオンにす
る。このため、トランジスタＱ2 へのオン信号はトラン
ジスタＱ3 により引き抜かれ、トランジスタＱ2 はオフ
となる。つまり、トランジスタＱ2 のオン区間は抵抗Ｒ
12とコンデンサＣ15の時定数により決定され、脈流電圧
にかかわらず固定である。
【００３３】このようなトランジスタＱ1 ，Ｑ2 の制御
により、交流電源Ｖｓの電源電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、入力電流の高
調波成分を低減できる。また、交流電源Ｖｓの電源電圧
がピーク付近であっても、チョッパー電流の持ち上がり
を防ぐことが可能になり、また、インバータ側の出力も
安定させることができる。さらに、本実施例は、他励式
の電源装置に比べると、比較的簡単な回路で構成できる
という利点もある。
により、交流電源Ｖｓの電源電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、入力電流の高
調波成分を低減できる。また、交流電源Ｖｓの電源電圧
がピーク付近であっても、チョッパー電流の持ち上がり
を防ぐことが可能になり、また、インバータ側の出力も
安定させることができる。さらに、本実施例は、他励式
の電源装置に比べると、比較的簡単な回路で構成できる
という利点もある。
【００３４】以上の実施例において、負荷回路の構成に
ついては特に限定しないが、負荷をトランスを介してイ
ンバータ回路の出力に接続しても良い。また、実施例の
説明では、回路方式として、チョッパー動作とインバー
タ動作で二石のスイッチング素子が共用される方式と一
石のスイッチング素子が共用される方式を例示し、駆動
方式として各スイッチング素子が他励駆動される方式と
自励駆動される方式を例示し、制御方式として、図６や
図１０に示す方式を例示したが、これらの回路方式、駆
動方式、制御方式は任意に組み合わせて使用できること
は言うまでもない。
ついては特に限定しないが、負荷をトランスを介してイ
ンバータ回路の出力に接続しても良い。また、実施例の
説明では、回路方式として、チョッパー動作とインバー
タ動作で二石のスイッチング素子が共用される方式と一
石のスイッチング素子が共用される方式を例示し、駆動
方式として各スイッチング素子が他励駆動される方式と
自励駆動される方式を例示し、制御方式として、図６や
図１０に示す方式を例示したが、これらの回路方式、駆
動方式、制御方式は任意に組み合わせて使用できること
は言うまでもない。
【００３５】
【発明の効果】請求項１又は２に記載の発明によれば、
交流電源からの入力電圧の瞬時値を検出する手段を設け
ると共に、チョッパー動作とインバータ動作とで共用し
ているスイッチング素子のオン区間を略一定とし、オフ
区間を検出された電源電圧の瞬時値に応じてゼロとなら
ない範囲で変化させるようにしたから、インバータ回路
の動作が不安定になることがなく、また、電源電圧の大
小に関係なく、チョッパー電流の休止区間を無くすこと
ができ、高入力力率、低入力電流歪率を実現できるとい
う効果があり、また、インバータの出力が脈流電圧の周
期で変動することを防止できるという効果がある。特
に、請求項１記載の発明によれば、二石のスイッチング
素子をチョッパー動作とインバータ動作とで共用し、共
用される側のスイッチング素子を交流電源の極性に応じ
て交互に切り替えるようにしたから、個々のスイッチン
グ素子のストレスを分散できるという効果があり、請求
項２記載の発明によれば、一石のスイッチング素子のみ
をチョッパー動作とインバータ動作とで共用するように
したから、制御回路が簡単化できるという効果がある。
交流電源からの入力電圧の瞬時値を検出する手段を設け
ると共に、チョッパー動作とインバータ動作とで共用し
ているスイッチング素子のオン区間を略一定とし、オフ
区間を検出された電源電圧の瞬時値に応じてゼロとなら
ない範囲で変化させるようにしたから、インバータ回路
の動作が不安定になることがなく、また、電源電圧の大
小に関係なく、チョッパー電流の休止区間を無くすこと
ができ、高入力力率、低入力電流歪率を実現できるとい
う効果があり、また、インバータの出力が脈流電圧の周
期で変動することを防止できるという効果がある。特
に、請求項１記載の発明によれば、二石のスイッチング
素子をチョッパー動作とインバータ動作とで共用し、共
用される側のスイッチング素子を交流電源の極性に応じ
て交互に切り替えるようにしたから、個々のスイッチン
グ素子のストレスを分散できるという効果があり、請求
項２記載の発明によれば、一石のスイッチング素子のみ
をチョッパー動作とインバータ動作とで共用するように
したから、制御回路が簡単化できるという効果がある。
【００３６】また、請求項３の発明によれば、インバー
タ動作を行うスイッチング素子を他励駆動していること
により、精度の高い制御が可能になるという効果があ
り、請求項４の発明によれば、インバータ動作を行うス
イッチング素子を自励駆動していることにより、回路構
成を簡略化できるという効果がある。また、いずれの発
明においても、チョッパー動作と兼用されるスイッチン
グ素子の駆動回路をインバータ動作のためのスイッチン
グ素子の駆動回路と兼用できるので、コストを低減でき
るという利点がある。
タ動作を行うスイッチング素子を他励駆動していること
により、精度の高い制御が可能になるという効果があ
り、請求項４の発明によれば、インバータ動作を行うス
イッチング素子を自励駆動していることにより、回路構
成を簡略化できるという効果がある。また、いずれの発
明においても、チョッパー動作と兼用されるスイッチン
グ素子の駆動回路をインバータ動作のためのスイッチン
グ素子の駆動回路と兼用できるので、コストを低減でき
るという利点がある。
【００３７】次に、請求項５又は６の発明によれば、交
流電源からの入力電圧の瞬時値を検出する手段を設ける
と共に、チョッパー動作とインバータ動作を共用してい
るスイッチング素子のオン区間を略一定とし、オフ区間
を検出された電源電圧の瞬時値が高い期間では長く、電
源電圧の瞬時値が低い期間ではゼロとならない範囲で短
くするように制御しているので、インバータ回路の動作
が不安定になることがなく、また、電源電圧の瞬時値の
大小に関係なく、チョッパー電流の休止期間を無くすこ
とができ、入力電流を正弦波状の波形とすることがで
き、入力電流歪みを低減すると共に、入力力率を高くす
ることができるという効果がある。また、電源電圧の瞬
時値の変動に関係なく、安定した電圧をインバータ回路
に供給することができ、負荷回路への出力が安定すると
いう効果がある。
流電源からの入力電圧の瞬時値を検出する手段を設ける
と共に、チョッパー動作とインバータ動作を共用してい
るスイッチング素子のオン区間を略一定とし、オフ区間
を検出された電源電圧の瞬時値が高い期間では長く、電
源電圧の瞬時値が低い期間ではゼロとならない範囲で短
くするように制御しているので、インバータ回路の動作
が不安定になることがなく、また、電源電圧の瞬時値の
大小に関係なく、チョッパー電流の休止期間を無くすこ
とができ、入力電流を正弦波状の波形とすることがで
き、入力電流歪みを低減すると共に、入力力率を高くす
ることができるという効果がある。また、電源電圧の瞬
時値の変動に関係なく、安定した電圧をインバータ回路
に供給することができ、負荷回路への出力が安定すると
いう効果がある。
【００３８】また、請求項７のように、負荷回路が放電
灯を含むＬＣ共振回路である場合には、効率の高い点灯
装置を実現できるという利点があり、さらに、請求項８
のように、異常電圧保護回路を設ければ、無負荷、ラン
プ外れなどの軽負荷時において、発振を停止させるた
め、チョッパー回路の過昇圧から回路を保護することが
できるという効果がある。
灯を含むＬＣ共振回路である場合には、効率の高い点灯
装置を実現できるという利点があり、さらに、請求項８
のように、異常電圧保護回路を設ければ、無負荷、ラン
プ外れなどの軽負荷時において、発振を停止させるた
め、チョッパー回路の過昇圧から回路を保護することが
できるという効果がある。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例に用いる制御回路の発振回
路部の回路図である。
路部の回路図である。
【図３】本発明の第１実施例に用いる制御回路の論理回
路部の回路図である。
路部の回路図である。
【図４】本発明の第１実施例に用いる駆動回路の回路図
である。
である。
【図５】本発明の第１実施例に用いる異常電圧保護回路
の回路図である。
の回路図である。
【図６】本発明の第１実施例の動作波形図である。
【図７】本発明の第２実施例の回路図である。
【図８】本発明の第２実施例に用いる制御回路の発振回
路部の回路図である。
路部の回路図である。
【図９】本発明の第２実施例に用いる制御回路の論理回
路部の回路図である。
路部の回路図である。
【図１０】本発明の第３実施例の動作波形図である。
【図１１】本発明の第４実施例の回路図である。
【図１２】従来例の回路図である。
【図１３】従来例の動作説明のための第１の回路図であ
る。
る。
【図１４】従来例の動作説明のための第２の回路図であ
る。
る。
【図１５】従来例の動作説明のための第３の回路図であ
る。
る。
【図１６】従来例の動作説明のための第４の回路図であ
る。
る。
【図１７】従来例における入力電圧と入力電流の波形図
である。
である。
Ｚ 負荷回路
Ｑ1 トランジスタ
Ｑ2 トランジスタ
Ｃ2 コンデンサ
Ｌ2 インダクタ
４ 電圧検出回路
５ 制御回路
６ 駆動回路
７ 発振回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三木 伸和
大阪府門真市大字門真1048番地 松下電
工株式会社内
(56)参考文献 特開 平２−211065（ＪＰ，Ａ)
特開 平４−8174（ＪＰ，Ａ)
特開 平５−64460（ＪＰ，Ａ)
特開 平３−198670（ＪＰ，Ａ)
特開 平４−137499（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/538
H05B 41/24
Claims (8)
- 【請求項１】 順方向に交互にオン・オフされ、逆方
向電流は阻止しない第１のスイッチング要素及び第２の
スイッチング要素を順方向が一致するように直列接続し
た回路と、第１及び第２のダイオードを順方向が一致す
るように直列接続された回路とを、各ダイオードの順方
向が各スイッチング要素の逆方向と一致するように並列
接続し、第１及び第２のスイッチング要素の接続点と第
１及び第２のダイオードの接続点の間に、インダクタを
介して交流電源を接続し、第１及び第２のスイッチング
要素の直列回路の両端に第１のコンデンサを並列接続
し、一方のスイッチング要素と並列に負荷回路と第２の
コンデンサの直列回路を接続して成るインバータ装置に
おいて、交流電源からの入力電圧の瞬時値を検出する手
段を設けると共に、交流電源からの入力電流と負荷回路
への出力電流が同時に流れるスイッチング要素のオン区
間を略一定とし、他方のスイッチング要素のオン区間を
検出された交流電源からの入力電圧の瞬時値に応じてゼ
ロとならない範囲で変化させる制御手段を設けたことを
特徴とするインバータ装置。 - 【請求項２】 第１及び第２のスイッチング素子の直
列回路を第１のコンデンサに並列接続し、第１及び第２
のスイッチング素子にそれぞれ第１及び第２のダイオー
ドを逆並列接続し、一方のスイッチング素子と並列に負
荷回路と第２のコンデンサの直列回路を接続し、交流電
源を全波整流する整流器の直流出力端子に第２のスイッ
チング素子とインダクタの直列回路を接続し、第１及び
第２のスイッチング素子を交互にオン・オフ駆動する手
段を備えるインバータ装置において、交流電源からの入
力電圧の瞬時値を検出する手段を設けると共に、第２の
スイッチング素子のオン区間を略一定とし、第１のスイ
ッチング素子のオン区間を検出された交流電源からの入
力電圧の瞬時値に応じてゼロとならない範囲で変化させ
る制御手段を設けたことを特徴とするインバータ装置。 - 【請求項３】 前記制御手段は自励式の駆動回路を備
えることを特徴とする請求項１又は２に記載のインバー
タ装置。 - 【請求項４】 前記制御手段は他励式の駆動回路を備
えることを特徴とする請求項１又は２に記載のインバー
タ装置。 - 【請求項５】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも１つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段を
設けると共に、チョッパー回路とインバータ回路とで共
用されているスイッチング素子のオン区間を略一定に維
持したままで、オフ区間を検出された交流電源からの入
力電圧の瞬時値が高いときには長く、低いときにはゼロ
とならない範囲で短くなるように制御する手段を備える
ことを特徴とするインバータ装置。 - 【請求項６】 チョッパー回路とインバータ回路とで
共用されているスイッチング素子のオン区間は、交流電
源の瞬時電圧値がゼロ付近ではスイッチング周期の約半
分に相当する長さに設定されていることを特徴とする請
求項５記載のインバータ装置。 - 【請求項７】 負荷回路は放電灯を含むＬＣ共振回路
より成ることを特徴とする請求項１乃至６のいずれかに
記載のインバータ装置。 - 【請求項８】 平滑コンデンサに得られる直流電圧が
所定値以上であるときに、インバータ回路のスイッチン
グ素子を強制的に停止させる異常電圧保護回路を備える
ことを特徴とする請求項５乃至７のいずれかに記載のイ
ンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08694694A JP3404881B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08694694A JP3404881B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298629A JPH07298629A (ja) | 1995-11-10 |
| JP3404881B2 true JP3404881B2 (ja) | 2003-05-12 |
Family
ID=13901043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08694694A Expired - Fee Related JP3404881B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404881B2 (ja) |
-
1994
- 1994-04-25 JP JP08694694A patent/JP3404881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298629A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382012B2 (ja) | 自励式インバータ装置 | |
| JPH0564432A (ja) | 電源装置 | |
| JP3404881B2 (ja) | インバータ装置 | |
| JP3404880B2 (ja) | インバータ装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP2889316B2 (ja) | 電源装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| EP1360559A2 (en) | Switching power supply | |
| JPH04368471A (ja) | 電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP3427142B2 (ja) | 電源装置 | |
| JP2002044954A (ja) | 電源回路 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JPH09201052A (ja) | 直流電源装置 | |
| JP3394851B2 (ja) | 電源装置 | |
| JP3394850B2 (ja) | 電源装置 | |
| JP3590152B2 (ja) | 直流電源装置 | |
| JP2511878B2 (ja) | 電源装置 | |
| JP3319882B2 (ja) | 放電灯点灯装置 | |
| JPH0644308Y2 (ja) | 直流電源装置の平滑回路 | |
| JPH0744838B2 (ja) | 電源装置および放電灯点灯装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP2021058064A (ja) | 整流電圧平滑回路、交流直流変換回路及び電力変換回路 | |
| JP2000308365A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |