JP3404815B2 - GaInAs two-dimensional electron Hall element - Google Patents

GaInAs two-dimensional electron Hall element

Info

Publication number
JP3404815B2
JP3404815B2 JP22263093A JP22263093A JP3404815B2 JP 3404815 B2 JP3404815 B2 JP 3404815B2 JP 22263093 A JP22263093 A JP 22263093A JP 22263093 A JP22263093 A JP 22263093A JP 3404815 B2 JP3404815 B2 JP 3404815B2
Authority
JP
Japan
Prior art keywords
layer
heterojunction
inp
hall element
gainas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22263093A
Other languages
Japanese (ja)
Other versions
JPH0779032A (en
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP22263093A priority Critical patent/JP3404815B2/en
Publication of JPH0779032A publication Critical patent/JPH0779032A/en
Application granted granted Critical
Publication of JP3404815B2 publication Critical patent/JP3404815B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、GaInAsを含む半
導体ヘテロ接合により顕現される2次元電子ガスを利用
したGaInAs2次元電子ホール素子に係わり、特に
ホール素子の高感度化に関する。 【0002】 【従来の技術】磁界を検知し、その強度、即ち磁界強度
に応じて電気信号を発生する、いわゆる磁電変換素子の
一つとしてホール(Hall)素子が知られている。こ
のホール素子は磁場を印加した際に、ホール効果として
知られている半導体内の電子の運動によって発生するホ
ール電圧を検知量とする一種の磁気センサーであり、磁
気を検出対象とする回転検出、位置検出センサー、或は
電流センサー等としての他、磁界強度測定用の測定子
(プローブ;probe)などとして応用されている。 【0003】ホール素子用途の半導体材料としてはシリ
コン(Si)、ゲルマニウム(Ge)などの元素半導体
の他、アンチモン化インジウム(InSb)、ヒ化イン
ジウム(InAs)やヒ化ガリウム(GaAs)等の元
素周期律表の第 III族に属する元素と、同じく第V族に
属する元素とを化合させてなる III−V族2元化合物半
導体も使用される。しかし、従来の化合物半導体からな
るホール素子を見れば、用いる半導体の物性に依ってホ
ール素子の特性上に一長一短が存在する。例えば、Ga
Asから成るホール素子はGaAs半導体のバンドギャ
ップが比較的大きい事により素子特性の温度変化は少な
いものの、逆に電子移動度が多少低いため積感度はIn
Sbから成るホール素子に比較して低いという欠点があ
る。一方、InSbホール素子はInSb半導体のバン
ドギャップが低いため、特性の温度変化は大きいが高い
積感度が得られる利点を有している。 【0004】最近では、自動車エンジンの精密な回転制
御等高温環境下に於ける精密センシング技術の必要性が
高まり、高いホール電圧を出力する能力を有し且つ温度
による素子特性の変化を低く抑制した高性能ホール素子
が要望されるに至っている。ここでホール電圧は半導体
材料のホール係数に依存し、ホール係数が大きい程ホー
ル電圧の出力能力は高い。また、このホール係数は半導
体材料の電子移動度に比例して増加する。従って、高い
ホール出力電圧を得るには、即ち高感度なホール素子を
得るには高い電子移動度を発現する半導体材料を使用す
る必要がある。 【0005】このため半導体材料の物性面からの検討も
進み、近年では2次元的に閉じ込められた、いわゆる2
次元電子ガス(two-dimensional electron gas)により
顕現される高電子移動度特性を利用したホール素子も発
明されるに至っている(例えば、R.C. GALLAGHER and
W.S. CORAK, Solid-State Electronics, 第9巻(19
66年)、571〜580頁、特公平3−2503
5)。しかし、この様な2次元電子は、旧来よりSi半
導体と二酸化珪素(SiO2)とのヘテロ接合界面に出
現することが知られており、このいわゆるSi−MOS
(metal-oxide-semiconductor )構造により発現される
2次元電子を利用したホール素子は既に1960年代の
半ばに報告されている。 【0006】また、上記のMOS構造による2次元電子
の顕現に加え、GaAsやInP等の2元系化合物半導
体と同様のIII−V族化合物半導体でも三種類の元素
を混合させてなるヒ化ガリウム・アルミニウム(AlX
Ga1-XAs)やヒ化ガリウム・インジウム(GaXIn
1-XAs)などの化合物三元混晶とのヘテロ接合によ
り、2次元電子ガスを形成する方法も既に公知となって
いる。 【0007】この様な公知の組合せに基づくヘテロ接合
により形成される2次元電子ガスを得るためのヘテロ接
合は、真性半導体とそれに比較してさらに高いバンドギ
ャップ(band gap)を備えたN形の半導体から構成され
る。例えば、AlGaAsをN形半導体としGaAsを
真性半導体とする2次元電子を得るためのヘテロ接合の
組合せは既に公知であり、この様な公知の組合せに基づ
くヘテロ接合により形成された2次元電子ガスを用いる
半導体装置としては、高電子移動度電界効果型トランジ
スタとして実現されるに至っている(特公昭59-46425、
特公昭59-53714参照)。 【0008】この様な組合せには、他にGax In1-x
As(xは組成比を表わす。)とInPとのヘテロ接合
が知られている。更には、ヘテロ接合を形成する真性半
導体としては上記の化合物半導体に限らず、ゲルマニウ
ム(Ge)などの単体半導体も挙げられており、GaA
sとのヘテロ接合の形成により2次元電子が得られる。
その他、2次元電子ガスを得るための半導体材料の種々
の組合せが既に公知となっているが、2次元電子ガスを
形成するのに肝要な事は、電子親和力を互いに異にする
半導体を結合させることにある(例えば、特公昭59−
53714、特公昭59−46425、USP4,16
3,323参照)。 【0009】この様な電子親和力を異にする半導体材料
の組合せを基に、単にヘテロ接合を形成すれば2次元電
子による高電子移動度特性が安定して得られるとは必ず
しも限らない。この理由を説明するのに上記したAlG
aAsとGaAsとのヘテロ接合を利用したショットキ
ー接合型の高電子移動度トランジスタを例に挙げる。こ
のトランジスタにとって、電子移動度は相互コンダクタ
ンス、雑音指数等の重要なトランジスタ特性を左右する
因子である。ところが、単純にヘテロ接合を形成したの
みでは高い電子移動度が安定して付与されない。これは
2次元電子が存在するか否かはヘテロ界面の急峻性の状
態等にも依存するが、2次元電子が存在したとしても、
電子の散乱等の要因により高電子移動度特性が阻害され
る場合があるからである。このため、従来から電子親和
力の大きいGaAsとより電子親和力の小さいAlGa
Asとのヘテロ界面に、通常アンドープのAlGaAs
層を挿入することが行われている。この無添加層は一般
にスペーサ(spacer)層と呼ばれ、AlGaAs/Ga
Asヘテロ接合系に限らず、AlInAs/GaInA
sヘテロ接合からなる高電子移動度トランジスタ用途の
母体材料にも設けられている。 【0010】しかし、スペーサ層を挿入することによっ
て、電子の散乱等の2次元電子の高電子移動度特性を阻
害する要因の影響は緩和できるものの、シートキャリア
濃度、電子移動度がスペーサ層の膜厚に敏感に影響され
るため、逆にスペーサ層の膜厚の精密な制御が要求さ
れ、新たに薄膜成長工程に煩雑さを加える結果を招いて
いた。 【0011】 【発明が解決しようとする課題】高電子移動度トランジ
スタに限らず、2次元電子を利用するホール素子にあっ
ても係る事態は同様で、スペーサ層を挿入することによ
り高電子移動度特性を得ることが行われている。例え
ば、AlGaAsとGaAsとからなるヘテロ接合によ
る2次元電子を利用するホール素子にあっては、高抵抗
のAlGaAsをスペーサとして用いている(電子情報
通信学会論文誌、Vol.J70 - C、 No.5 1987、p.p.758-76
3 及び Proc.of 6th Sensor Symposium、 Tokyo 1986 p.
p.547-550)。また、GaInAsとAlInAsとのヘ
テロ接合からなるホール素子に於いても、高抵抗のAl
InAsをスペーサとしてヘテロ界面に挿入することが
行われている(Technical Digest of the 11th Sensor
Symposium、 1992 p.p.79-82)。いずれの場合においても
層厚は10nm未満の、通常は2〜5nm程度の極めて
薄い層であり、2次元電子による高電子移動度特性を得
るには、この様な極薄膜層を安定的に制御するための緻
密で且つ精巧な成長技術を必要とし、この技術のもたら
す層厚制御性如何によって所望の高電子移動度特性が得
られるか否かが、即ち、2次元電子による高感度ホール
素子の収率が左右される結果を招いていた。 【0012】更に、GaInAsとInPとのヘテロ接
合系のホール素子への応用を中心に説明するに、このヘ
テロ系の組合せに於いて、Gax In1-x AsをN形半
導体とし、InPを真性半導体としたヘテロ接合によっ
てもたらされとされる2次元電子ガスを磁気感応部とす
る、感度の高いホール素子も提案されている(特開昭6
0−198870)。 【0013】また極く最近では、ヘテロ接合を形成する
組合わせは同一であるが、これとは逆にGax In1-x
Asに真性半導体としての役目を担わせ、InPをN形
半導体とする高感度ホール素子が新たに実現されるに至
っている(例えば、1992年秋季第53回応用物理学
会学術講演会予稿集No.3(1992年応用物理学会
発行)、講演番号16a−SZC−16、1078
頁)。この新たなGaInAsホール素子は特性の温度
変化も比較的小さく、且つまた室温電子移動度が極めて
高いために従来にない優れた積感度をもたらすと報告さ
れている。 【0014】この新たな高感度ホール素子は、従来の2
次元電子による高電子移動度特性を利用するAlGaA
s/GaAsヘテロ接合ホール素子とは薄膜の積層構造
が異なり、旧来のスペーサを要せず直接GaInAsと
InPをヘテロ接合させている。このスペーサを要しな
い簡便なヘテロ接合構造によって高電子移動度特性が安
定して再現良く得られるならば、スペーサ層を挿入する
という緻密で煩雑な工程が除かれ、従来からのホール素
子用途としての薄膜母体材料の製作上の煩雑さが解消さ
れる上に、この新規な高感度なホール素子の製造価格の
上昇をも回避できるという優位性が期待される。 【0015】ところが、この様なGaInAs/InP
ヘテロ接合系によって発現される高電子移動度特性を利
用した高感度ホール素子に於いても、定常的に安定して
所望の高感度特性が得られるとは限らない。それは、こ
のヘテロ系に於いて高移動度が顕現される原因が詳細に
究明されていない上に、安定して形成するに必要とされ
る要件が、未だ明確となっていないことによるものであ
る。よって、従来の高感度ホール素子とは反対に、Ga
x In1-x Asに真性半導体としての役目を担わせ、ス
ペーサを介さずにInPと直接ヘテロ接合してなるホー
ル素子に於いても、高電子移動度特性を顕現するにスペ
ーサを要しないという積層構造上の従来にない利点があ
るものの、GaInAs/InPヘテロ接合ホール素子
に於いて高感度特性が安定して得られないと言う問題が
存在していた。 【0016】一方、ヘテロ接合の界面に歪層を介在さ
せ、高電子移動度特性を得る技術的方法を省みると、既
に高電子移動度電界効果型トランジスタが実現されるに
至っている。このGax In1-x As歪層を介在させて
なる高電子移動度電界効果型トランジスタは、通常pseu
domorphic 型トランジスタと称され、低雑音の信号増幅
用素子として利用されている。この種のトランジスタ用
途の母体材料についてその構成要素を記述すると、Ga
As層上に弾性的に歪を閉じ込めたGax In1-x As
層を堆積し、更にAlGaAs層を堆積させたヘテロ積
層構造を含んでいるのが極く一般的である。このGaA
s層上に堆積するGax In1-x As層にあっては、歪
を閉じ込める必要があることからその膜厚は自ずと限定
され、通常は10nm前後に設定される。この様に従来
のGax In1-x Asからなる歪層を用いて高い電子移
動度特性を得ようとする構造に於いては、歪がGax
1-x As全体に渡って存在しており、このためGax
In1-x As層の膜厚の精密な制御性が必要とされるに
加え、高電子移動度特性を得んがためにGaAsやAl
GaAsの他の物質とのヘテロ接合の界面の急峻化を安
定して達成せねばならぬという、薄膜成長工程上で極め
て煩雑な操作を伴っているのが現状であった。 【0017】しかし、上記の様な歪層を利用したトラン
ジスタは公知であるものの、歪層を含んだ積層構造をも
って得られる2次元電子を利用してホール素子の高感度
化を達成しようとする試みは無い上に、ヘテロ接合を形
成する半導体層の内部に存在する歪層が、ホール素子の
特性、特に高感度化に与える作用、効果さえも未だ明確
になっていないのも事実であり、2次元電子により高電
子移動度が得られると期待されながら、即ち精密センシ
ングデバイスとして高感度な新たなホール素子の出現が
期待されながら、この様な高感度なホール素子の開発が
遅々として進行していないのが現状である。 【0018】本発明は係る事態を克服すべくなされたも
ので、Gax In1-x Asとのヘテロ接合による2次元
電子を具備してなる高感度GaInAsホール素子用途
としての母体材料が、本来保有すべき2次元電子に基づ
く高電子移動度特性を安定して得るために、当該ヘテロ
接合材料の構成要素が具備すべき要件を明確にし、もっ
て感度特性に優れたGaInAs2次元電子ホール素子
を安定的に得る新たな方法を提供する。 【0019】 【課題を解決するための手段】本発明は従来になく高感
度なGaInAs2次元電子ホール素子を安定して得る
ために、Gax In1-x Asを含むヘテロ接合母体材料
が2次元電子による高電子移動度特性を如何なく、且つ
安定的に発現するために具備すべき要件、特に電子移動
度に及ぼす歪層の役割を明確にして、従来の欠点、特に
ヘテロ接合に於ける2次元電子の発現の不安定性を克服
しようとするものである。即ち、GaxIn1-x Asと
InP又はInPと格子整合するAly In1-y As等
の他の III−V族化合物半導体とのヘテロ接合による2
次元電子を利用する2次元電子ホール素子に於いて、歪
層の存在下で2次元電子による高電子移動度を安定して
顕現するために、先ずGax In1-x As層の層厚を5
0nm以上500nm以下とする。更に、Gax In
1-x Asとこれとヘテロ接合を形成するInP又はAl
y In1-y As等の III−V族化合物半導体層につき、
両層の内部に存在させるべき歪の領域につき定量的な検
討を加え、両層の内部に於いて歪が存在する領域を、ヘ
テロ接合界面からの距離にしてGax In1-x As層内
部にあっては10nm以下とし、これとヘテロ接合をな
すInPもしくはAly In1-yAs等にあっては30
nmに限定し、2次元電子に因る高電子移動度特性を安
定的に顕現させ、もって従来になく高感度のGaInA
sホール素子を提供するものである。 【0020】通常、GaInAs2次元電子ホール素子
を得るに当たっては、半絶縁性を有する高抵抗のInP
単結晶基板が使用される。ホール素子の実用上は比抵抗
が104 Ω・cm以上、108 Ω・cm未満のInP単
結晶を基板材料として用いるのが一般的であり、これら
の結晶は液体封止チョクラルスキー(Liquid Encapsula
ted Czochralski;LEC)法や、最近ではVB(Vertic
al Bridgman )法と称される垂直ブリッジマン法等によ
り容易に製作できる。 【0021】このInP単結晶基板上にn形のGax
1-x As(xは組成比を表す。)層を形成する。通常
はInP単結晶基板上にInPを緩衝層(バッファ層)
として堆積するのが一般的である。このバッファ層を設
けることによりInP単結晶基板からのFe不純物の拡
散を抑制したり、結晶欠陥等の伝幡を抑制するなどの効
果を生じるため、高い電子移動度を保持させホール素子
の高感度特性を保持できるなどの利点を招く。また、緩
衝層にはInPに限らず他の材質、例えば、AlInA
sやInPと格子整合するヒ化リン化ガリウム・インジ
ウム(GaInPAs)等の他の III−V族化合物半導
体などを用いても差し支えは無い。 【0022】上記のInPバッファ層並びにGax In
1-x As層の成長方法には、特に制限はなく、液相エピ
タキシャル成長法(Liquid Phase Epitaxial;LPE
法)、分子線エピタキシャル成長法(Molecular Beam E
pitaxial;MBE法)や有機金属熱分解気相成長法、い
わゆるMOVPE(Metal Organic Vapor Phase Epitax
ial;MOCVD法とかOMVPE法とも呼ばれる場合も
ある。)、或はまたMOVPEとMBE双方を複合させ
たMO・MBE法などが適用できる。 【0023】また、前記Gax In1-x Asの混晶比x
については、0.37≦x≦0.57とするのが望まし
い。何故ならば、InPに格子整合するGax In1-x
Asの混晶比x=0.47から混晶比がずれるに伴い、
Gax In1-x AsとInPとの格子定数の差、即ち格
子不整合度も顕著となり、多量の結晶欠陥等を誘発し結
晶性の低下を招くばかりか、電子移動度の低下等の電気
的特性をも悪化させ、ホール素子の特性上積感度の改善
に多大な支障を来すからである。 【0024】また、本発明に係わる上記のGax In
1-x As層のキャリア濃度については特段の制限は無い
ものの、このヘテロ接合系に於いて高電子移動度特性を
安定して発揮させるため1×1015cm-3以上5×10
17cm-3以下の範囲にすると好結果が得られる。何故な
らば、キャリア濃度が1×1015cm-3未満であると、
ホール素子とした場合の入力並びに出力電極のオーミッ
ク(Ohmic )特性の不安定性や電極抵抗の増大を招き、
ホール素子特性の不安定性を生ずるからである。一方、
Gax In1-x As層のキャリア濃度が5×1017cm
-3を越えると電子移動度の低下が顕著となり、高い感度
を有するGaInAs/InPヘテロ接合ホール素子を
得るに得策ではないからである。 【0025】次に、Gax In1-x As層と緩衝層とな
すInP或はまたAlyIn1-y Asとでヘテロ接合を
形成させるに際し、これら両層の内部に歪を設けること
に依って、更なる高電子移動度化が果たされることを本
発明者は見出した。更に、本発明者が出来る限り高い電
子移動度を安定して得るとの観点から鋭意検討を重ねた
結果からは、歪の中で歪が存在する領域を、ヘテロ接合
の界面からGax In1-x As層の内部に至る10nm
以内に位置させ、且つ緩衝層内で歪が存在する領域を3
0nm以内とすることによって好結果が得られることが
判明した。 【0026】ここで、歪の存在の確認法並びに歪が存在
する領域の幅を定量する方法であるが、簡便で且つ精緻
な方法として透過型電子顕微鏡によるCAT(Comp
osit ion Analysis by Thic
kness−fringe)法(H.Kakibaya
shi and F.Nagata Jpn.J.Ap
pl.Phys. Vol.24(1985)L90
5)が挙げられる。この方法に依り得られる視覚的な結
果の概略を説明すると、例えば、半導体層−Iと半導体
層−IIとのへテロ接合部のCAT写真には、図3−a
に模式的に示す如く各層に特有の縞(fringe)が
現れる。各半導体層に歪が存在しない場合にあっては、
この縞模様は半導体層−Iと半導体層−IIとが接合し
ている界面、即ち、へテロ接合界面に至る迄曲折せずに
伸長することとなる。一方、ここでは仮に半導体層−I
に歪が存在したと仮定すると、ヘテロ接合を形成するこ
とに因って図3−bに示す如く半導体層−Iに特有の縞
模様は、結果としてへテロ接合部の近傍で曲折する。従
って、CAT法に依りこの様な縞の曲折の有無を調査す
れば歪の存在の有無が判別され得る。また、縞の曲折が
終了するへテロ界面からの距離、図3−bでは記号dで
表される距離を測長し、観測に供した電子顕微鏡の観測
倍率に応じた補正を加えれば、歪が存在する領域を正確
に求められる(外村 彰 編著、『電子顕微鏡技術』
(平成元年8月31日発行:丸善株式会社)、83
頁)。 【0027】このヘテロ接合界面からの特定の領域に歪
を設ける手法には幾つかの方法があるが、例えば、In
P層をエピタキシャル成長させ、次にGax In1-x
s層を堆積させた後の薄膜成長工程の中の冷却工程に於
いて、薄膜成長後のウエハの冷却速度を適宣調節するこ
とにより、比較的容易に歪をGax In1-x As層並び
にInP層の両層の内部に導入出来る。本発明者が鋭意
検討した結果では、MOVPE法に於けるGax In
1-x As及びInP薄膜の一般的な成長温度である60
0℃前後から200℃に約20分間の時間を要して冷却
する、即ち毎分20℃前後の速度をもって冷却すると、
両物質の熱膨張率の差を利用して比較的容易に本発明を
満足する歪を存在させることが出来る。また、InP緩
衝層の成長後、Gax In1-x Asを成長するに当り、
組成比xが所望するのと多少異なるGax In1-x As
を或る程度の層厚をもって成長させてヘテロ界面を形成
し、然る後、予定の組成比のGax In1-x Asを成長
させる場合に於いても、Gax In1-x As並びにIn
P等の緩衝層の内部に歪層を存在させることが出来る。
但し、この場合、所望の組成比と異なる組成比を有する
極端に厚いGax In1-x AsをInPとGax In
1-x Asとのヘテロ接合の界面に介在させると、両層の
内部に導入される歪の存在する領域が適正な範囲を越
え、逆に当該ヘテロ接合材料にGax In1-x Asに高
電子移動度特性を付与出来なくなる。従って、この様な
組成比を変化させることによって歪を導入する方法を選
択するにあっては、歪を導入するために緩衝層上に設け
るこの種のGax In1-x Asの膜厚は最大でも10n
m程度に留めておくのが良い。 【0028】Gax In1-x As層とヘテロ接合をなす
緩衝層の材質は、InPに限定されず、Aly In1-y
Asでも良く、InPと格子整合するGaInPAsな
どの4元混晶であっても良い。Aly In1-y As等を
緩衝層として使用する場合にあっても、Gax In1-x
As層並びに緩衝層の両層の内部に歪を設ける手法は根
本的にはInP緩衝層の場合と同様である。緩衝層とし
てInPもしくはAly In1-y As等のいずれの半導
体材料を採用した場合に於いても、ヘテロ接合の界面か
らの距離にして、Gax In1-x As層の内部に至る歪
にあっては歪が存在する領域を10nm以内に、緩衝層
の内部に存在する歪にあっては歪が存在する領域を30
nm以下にすることに変わりはない。 【0029】また、Gax In1-x As層と緩衝層に於
いて、ヘテロ接合の界面から両層の内部に向かって存在
する歪層の領域が適正範囲を越えると、当該ヘテロ接合
材料の電子移動度の極端な低下を招くため、必要以上に
歪を導入するのは好ましくない。また、Gax In1-x
As層或は緩衝層のいずれかの層に於いて最大の歪が存
在する領域が適正範囲を越えると2次元電子自体定常的
に存在させる事も困難となり、従って、高い電子移動度
を安定して得られない事態をもたらす。本発明と従来例
によるGa0.47In0.53As層とInP緩衝層とのヘテ
ロ接合材料の室温での電子移動度の差異を表1に示す。
ここに於いて、本発明に係わるヘテロ接合材料の場合、
最大の歪が存在する領域はヘテロ接合界面からGa0.47
In0.53As層側へ8nmの位置にあり、また、InP
層内のそれは22nmの位置に在った。一方、従来例に
於いては、InP層内の最大の歪が存在する領域は本発
明に係わる場合と同じものの、Ga0.47In0.53As層
内で最大の歪が存在する位置はInP緩衝層とヘテロ接
合界面から12nmにあった。同表に掲げる如く、層内
に存在する歪に関し本発明に係わる場合と従来例では、
室温電子移動度に明らかに差が生じており、本発明に沿
って歪を設けることによって、従来に比較し高い電子移
動度が得られていることが判る。これらの歪の付与は、
当該ヘテロ接合材料の成長後での冷却速度を調節するこ
とに依り行ったが、前述の様に歪の導入方法は、別段こ
の方法に限ることはない。 【0030】 【表1】【0031】ここで、前項に記述した室温での電子移動
度に差異が発生する原因につき説明を加えるに、本発明
に係わる歪を有してなるGa0.47In0.53As/InP
ヘテロ接合材料にあっては、図4に示す如くのシュブニ
コフ ド ハース(Shubnikov de Haas )効果による電圧
の振動が認められ、2次元電子の存在が立証される。一
方、上記の従来例の様に歪の領域に関して本発明によら
ないヘテロ接合材料にあっては、シュブニコフ ド ハー
ス振動は認められず、2次元電子が存在しないことが判
明する。従って、前項に記載の室温に於ける電子移動度
の差異は、2次元電子の存在の有無に因ることが明らか
になった。このことは、歪が存在する層内の領域を本発
明の通りに設けないと2次元電子は存在しないことを表
している。 【0032】ここで、改めてシュブニコフ ド ハース
振動について説明する。これは強磁場下に於ける電子の
サイクロトロン運動に基づく、磁気抵抗(電圧)の磁場
強度に対応した変化、即ち振動のことを指す(例えば、
生駒 俊明、生駒 英明著『化合物半導体の基礎物性入
門』(1991年9月10日初版発行:培風館)、18
7〜192頁、或いは日本物理学会編『半導体超格子の
物理と応用』(1990年9月30日初版第8刷発
行)、42〜46頁参照)。この振動は、2次元電子系
に於いてその2次元電子が存在する面に垂直方向に磁場
が印加された場合に顕著に現れ、水平に磁場が掛かって
も振動は通常生じない。一方、3次元的な電子では、こ
の様な抵抗値なり電圧値なりの磁場方位依存性はない
(例えば、日本物理学会編『半導体超格子の物理と応
用』(1990年9月30日初版第8刷発行)、44頁
参照)。従ってこの振動の観測により2次元電子ガスの
存在の有無が簡便に知れる訳である。具体的な測定法を
Ga0.47In0.53As/InPヘテロ接合系を例に挙げ
て説明すると、先ず、同ヘテロ系を含む試料をホール効
果測定に供する形状に加工し、試料の抵抗、電圧等を測
定するための電極を形成し、然る後、磁界内で抵抗の磁
界強度依存性、磁場方位依存性を測定すればよい。ヘテ
ロ接合部に2次元電子が存在するならば、図4に掲示し
た如くヘテロ接合面に垂直方向に磁場が印加された場合
に於いて、磁場強度の変化に伴って電圧値の周期的変
動、即ちシュブニコフ ド ハース振動が観測されるは
ずである。 【0033】上記のようにしてInP単結晶基板上に成
長させた歪層を含む緩衝層とGaxIn1-x As層から
構成されるヘテロ接合を有するエピタキシャルウエハを
母体材料とし、GaInAsホール素子を製作する。先
ず、公知のフォトリソグラフィー技術、エッチング技術
等の加工技術を駆使し、ホール素子としての機能を発揮
するGax In1-x As層並びにInPバッファ層にい
わゆるメサエッチングを施し、当該素子機能領域をメサ
状に加工する。メサエッチングを施した後、入力用並び
に出力用電極を形成する。 【0034】次に、ここでは電極材料としてAu・Ge
合金を提供するが、電極材料としては別段これに限定さ
れることはなく、n形のGaInAs結晶につきオーミ
ック性電極が得られる材料を使用すれば良い。次に、パ
ッシベーション膜とする絶縁性を有する二酸化珪素(S
iO2 )膜を公知のプラズマCVD法によりウエハ表面
を被覆する。被覆膜としてここでは、二酸化珪素膜を採
用したが他の絶縁性を有する膜、例えば窒化珪素(Si
N)などであっても良い。最後に公知のフォトリソグラ
フィー技術によりダイシングラインを形成する。この様
に図るのはダイシングに使用するスクライバー(sucrib
er)やブレード(brade )などが素子の分離の際にエピ
タキシャル成長層やヘテロ界面に機械的な損傷を与える
のを予め低減するためである。 【0035】係る加工を施した後、GaInAsホール
素子を電気的な特性評価に供し、従来のヘテロ接合の構
成によるGaInAsホール素子の特性も並行して評価
する。ここで、従来のGaInAsホール素子とは、エ
ピタキシャル成長後の冷却速度を極端に大きく設定した
ため、歪層の存在領域が感磁部層全域にわたっているヘ
テロ接合材料から構成された素子を言う。比較の結果を
図5に個別に分離した素子状態での電子移動度の分布の
差として示す。同図から明白な様に、本発明に係わるG
aInAsホール素子にあっては、平均の電子移動度は
従来例に比較して高い値がもたらされている。 【0036】 【作用】Gax In1-x As層及び緩衝層となすInP
もしくはAly In1-yAs等の層の双方の層に、両層
から構成されるヘテロ接合界面から特定の距離内に歪を
存在させることにより、当該ヘテロ接合界面に2次元電
子ガスを確実に存在させ、もって当該ヘテロ接合材料に
高い電子移動度特性を付与する作用を有す。 【0037】 【実施例】本発明を実施例を基に詳細に説明する。図1
は本発明に係わるGax In1-x As(xは混晶比を表
す)層とのヘテロ接合を有すホール素子の模式的な平面
図である。また、図2は図1に示した平面模式図の破線
A−A’の方向に沿った垂直断面の概略図である。ヘテ
ロ接合を含むエピタキシャルウエハの形成に当たって
は、鉄を添加してなる比抵抗が約106 Ω・cmの面方
位(100)の半絶縁性高抵抗InP単結晶基板(10
1)に、第一の層として緩衝層となすアンドープInP
層(102)を約100nmの厚さで成長させた。当該
InP層(102)のキャリア濃度をホール(Hal
l)効果法により測定した結果では、約2×1015cm
-3であった。 【0038】然る後、上記のInP緩衝層(102)上
にキャリア濃度が2×1016cm-3で組成比を0.47
としたアンドープn形Ga0.47In0.53As(103)
を250nmの厚さに堆積した。ここでは、旧来の如く
のスペーサ層は挿入しておらず、InP緩衝層(10
2)とGa0.47In0.53As(103)とを直接ヘテロ
接合させた。また、この両層からなるヘテロ接合の界面
には前記のシュブニコフド ハース振動が認められ、2
次元電子の存在が立証されている。本実施例ではGa
0.47In0.53As、InP結晶層の双方共に、結合価が
一価のシクロペンタジエニルインジウム(化学式:C5
5 In)をIn源とする常圧MOVPE法で温度61
0℃で成長させた。 【0039】上記の構造の母体材料の成長が終了した
後、成長温度である610℃より200℃に至る迄、2
0分間で当該材料を冷却した。従って冷却速度は毎分約
20℃である。この冷却速度を採用した場合、Ga0.47
In0.53As並びにInP両層内に於いて最大の歪が存
在する領域は、透過電子顕微鏡による観察ではGa0.47
In0.53As層側ではヘテロ接合界面より8nmであ
り、InP層側で20nmであった。 【0040】次に、Ga0.47In0.53As層(103)
を通常の有機フォトレジスト材で全面に亘り被覆し、そ
の後公知のフォトリソグラフィー技術とエッチング技術
を駆使し、入・出力電極を形成すべき領域並びに感磁部
となす領域(104)をメサ形状に加工した。本実施例
ではメサエッチング加工には無機酸を使用した。 【0041】その後、Ga0.47In0.53As層(10
3)の表面を再び有機レジスト材で全面に亘り被覆し
た。次に各々、一対をなす入力電極(105)と出力電
極(106)を形成すべき領域に存在する上記レジスト
材のみを公知のフォトリソグラフィ技術を利用して除去
し、Ga0.47In0.53As層(103)の表面を露出さ
せた。然る後、Geを重量で約13%程度含むAu・G
e合金を真空蒸着した。その後、当該ウエハを有機溶剤
混合液に浸し、レジスト材を剥離すると同時に蒸着によ
ってレジスト材上に被着した素子の製作上不要となるA
u・Ge合金膜をいわゆるリフトオフ法で除去した。次
に、電極となる合金膜を被着させたウエハを温度420
℃で数分間オーミック性電極を得るために熱処理した。 【0042】更に、当該入・出力用の電極(105及び
106)と電気的に連結させてパッド電極(107)を
各電極に設けた。該パッド電極(107)は、上記に如
くメサエッチングにより露出したInP単結晶基板(1
01)の表層部に載置した。これは熱処理時にGa0.47
In0.53As層とInP緩衝層とのヘテロ接合界面に直
接歪が導入され、当該界面に形成された2次元電子に悪
影響を及ぼすのを防止するためである。 【0043】更に、上記工程を経たヘテロ接合材料の表
面の入・出力電極部以外の領域を、プラズマCVD法に
より二酸化珪素膜(108)で被覆した。また、酸化膜
の堆積膜厚は約400nmとした。 【0044】更に、素子の表面全体を再び一般のフォト
レジスト材で覆い、ウエハの全面に形成されたホール素
子を単体に分離しホール素子チップとなすためのダイシ
ングライン(110)を形成すべくパターニングを施し
た。然る後、ダイシングライン(110)に相当する部
分に於いて、直下に存在する酸化膜(108)、Ga
0.47In0.53As層(103)並びにInP緩衝層(1
02)を順次エッチングにより除去した。更にエッチン
グを進め、InP単結晶基板(101)の表層部に至る
迄構成材料を除去し、ダイシングライン(110)とな
した。 【0045】然る後、このホール素子の電気的特性、特
に積感度に影響を与える電子移動度を従来のGaInA
sホール素子のそれと比較した。ここで言う従来のホー
ル素子とは、Ga0.47In0.53As層並びにInP緩衝
層に内在する歪の領域が、ヘテロ界面よりInP緩衝層
側に約38nm入った位置に最大の歪が位置しているも
のを指す。即ち2次元電子を具備していないGaInA
s/InPヘテロ接合ホール素子を指す。その結果、本
発明に依る2次元電子を利用した新たなGaInAsホ
ール素子では、平均の室温電子移動度が10,000c
2 /V・sに達するのに対し、従来例では平均の電子
移動度が約6,100cm2 /V・sと約40%の差異
が現れ、電気的特性の点からも本発明に依るGaInA
s2次元電子ホール素子の優位性が示された。これはと
りもなおさず、本発明に依り2次元電子を安定して発生
させ得たからである。 【0046】 【発明の効果】歪層をヘテロ界面から特定の距離内に設
けることにより、GaInAs/InPヘテロ接合に高
電子移動度特性を安定して付与する効果をもたらし、も
って高感度のGaInAsホール素子の安定的な供給が
もたらされる効果がある。
DETAILED DESCRIPTION OF THE INVENTION [0001] BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device comprising GaInAs.
Utilizes two-dimensional electron gas revealed by conductor heterojunction
Related to the GaInAs two-dimensional electron Hall element,
It relates to increasing the sensitivity of a Hall element. [0002] 2. Description of the Related Art A magnetic field is detected and its strength, that is, the magnetic field strength is detected.
A so-called magneto-electric conversion element that generates an electric signal in accordance with
One known element is a Hall element. This
The Hall element has a Hall effect when a magnetic field is applied.
E generated by the movement of electrons in known semiconductors
Is a type of magnetic sensor that uses the voltage of
Rotation detection, position detection sensor,
Stylus for measuring magnetic field strength in addition to current sensor
(Probe). [0003] Semiconductor materials for Hall element use include silicon.
Elemental semiconductors such as concrete (Si) and germanium (Ge)
, Indium antimonide (InSb), indium arsenide
Elements such as indium (InAs) and gallium arsenide (GaAs)
Elements belonging to Group III of the Periodic Table and also Group V
III-V binary compound half compounded with element belonging to
Conductors are also used. However, conventional compound semiconductors
If you look at the Hall element, depending on the physical properties of the semiconductor used,
There are advantages and disadvantages in the characteristics of the rule element. For example, Ga
The Hall element made of As is a band gap of a GaAs semiconductor.
The temperature change of the element characteristics is small due to the relatively large
However, conversely, because the electron mobility is somewhat low, the product sensitivity is In
The drawback is that it is lower than the Hall element composed of Sb.
You. On the other hand, the InSb Hall element is an InSb semiconductor bump.
Temperature gap of characteristics is large but high due to low gap
This has the advantage that product sensitivity can be obtained. Recently, precise rotation control of automobile engines has been performed.
The need for precision sensing technology in high-temperature environments
Have the ability to output high Hall voltage and increase temperature
High-performance Hall element that suppresses changes in element characteristics due to heat
Has been requested. Where the Hall voltage is semiconductor
It depends on the Hall coefficient of the material.
Output voltage is high. Also, this Hall coefficient is
It increases in proportion to the electron mobility of the body material. Therefore, high
To obtain a Hall output voltage, that is, a high-sensitivity Hall element
Use a semiconductor material that exhibits high electron mobility to obtain
Need to be [0005] For this reason, studies on the physical properties of semiconductor materials are also required.
In recent years, the so-called 2
By two-dimensional electron gas
A Hall element utilizing the high electron mobility characteristics that has been revealed
(Eg, R.C.GALLAGHER and
W.S. CORAK, Solid-State Electronics, Volume 9 (19
1966), pp. 571-580, Tokuhei 3-2503
5). However, such a two-dimensional electron has been
Conductor and silicon dioxide (SiOTwoAt the heterojunction interface with
This so-called Si-MOS
(Metal-oxide-semiconductor) expressed by the structure
Hall elements using two-dimensional electrons have already been used in the 1960s
Reported midway. Further, two-dimensional electrons having the above-mentioned MOS structure are used.
Of binary compounds such as GaAs and InP
III-V compound semiconductors in the same way as the body
Gallium aluminum arsenide (AlX
Ga1-XAs) and gallium indium arsenide (GaXIn
1-XHeterojunction with ternary mixed crystals of compounds such as As)
Also, a method for forming a two-dimensional electron gas has been known.
I have. Heterojunctions based on such known combinations
For obtaining two-dimensional electron gas formed by
The intrinsic semiconductor and the higher bandgap
Consisting of N-type semiconductor with gap (band gap)
You. For example, AlGaAs is an N-type semiconductor and GaAs is
Heterojunction for obtaining two-dimensional electrons as intrinsic semiconductor
Combinations are already known and based on such known combinations.
Using two-dimensional electron gas formed by heterojunction
Semiconductor devices include high electron mobility field effect transistors
It has been realized as a star (Japanese Patent Publication No. 59-46425,
See Japanese Patent Publication No. 59-53714). In such a combination, other Gax In1-x
Heterojunction between As (x represents composition ratio) and InP
It has been known. Furthermore, the intrinsic half forming a heterojunction
The conductor is not limited to the above compound semiconductors,
Elemental semiconductors such as Ge (Ge)
Two-dimensional electrons are obtained by forming a heterojunction with s.
Various other semiconductor materials for obtaining two-dimensional electron gas
Is already known, but the two-dimensional electron gas
The important thing to form is to make electron affinity different from each other
To combine semiconductors (for example,
53714, JP-B-59-46425, USP 4,16
3,323). Semiconductor materials having such different electron affinities
Simply forming a heterojunction based on the combination of
High electron mobility characteristics can be obtained stably
Not necessarily. To explain the reason, the above-mentioned AlG
Schottky using heterojunction between aAs and GaAs
-A junction type high electron mobility transistor is taken as an example. This
Electron mobility is the transconductor
Important transistor characteristics such as impedance and noise figure
Is a factor. However, simply forming a heterojunction
Alone does not provide high electron mobility stably. this is
The presence or absence of two-dimensional electrons depends on the steepness of the heterointerface
Although it depends on the state, etc., even if there are two-dimensional electrons,
High electron mobility characteristics are hindered by factors such as electron scattering.
This is because there are cases where For this reason, electron affinity
GaAs with high power and AlGa with lower electron affinity
Normally undoped AlGaAs at the hetero interface with As
Inserting layers has been done. This non-added layer is generally
Is called a spacer layer and is made of AlGaAs / Ga
Not limited to the As heterojunction system, but AlInAs / GaInA
s heterojunction high electron mobility transistors
It is also provided in the base material. However, by inserting a spacer layer,
To prevent high electron mobility characteristics of two-dimensional electrons such as electron scattering.
Although the effects of harmful factors can be reduced, the sheet carrier
Concentration and electron mobility are sensitive to the thickness of the spacer layer
On the contrary, precise control of the thickness of the spacer layer is required.
Results in adding new complexity to the thin film growth process.
Was. [0011] SUMMARY OF THE INVENTION High electron mobility transistors
Not only for star devices, but also for Hall elements that use two-dimensional electrons.
The situation is the same even if the spacer layer is inserted.
Higher electron mobility characteristics have been obtained. example
For example, a heterojunction composed of AlGaAs and GaAs
Hall elements that use two-dimensional electrons
AlGaAs is used as a spacer (electronic information
IEICE Transactions, Vol.J70-C, No.5 1987, p.p.758-76
3 and Proc. Of 6th Sensor Symposium, Tokyo 1986 p.
p.547-550). In addition, the connection between GaInAs and AlInAs
High resistance Al
InAs can be inserted into the hetero interface as a spacer
(Technical Digest of the 11th Sensor
Symposium, 1992 p.p.79-82). In any case
The layer thickness is less than 10 nm, usually about 2-5 nm.
It is a thin layer and has high electron mobility characteristics by two-dimensional electrons
In order to stably control such an ultra-thin layer,
It requires dense and sophisticated growth technology,
The desired high electron mobility characteristics can be obtained by controlling the layer thickness.
Whether or not a high sensitivity hole by two-dimensional electrons
The result was that the yield of the device was affected. Further, the heterojunction between GaInAs and InP
To explain mainly the application to the combined Hall element,
In a terrorist combination, Gax In1-x As for N type half
A heterojunction using InP as an intrinsic semiconductor
The two-dimensional electron gas assumed to be brought to
Hall elements with high sensitivity have also been proposed (see
0-198870). More recently, a heterojunction has been formed.
The combination is the same, but conversely Gax In1-x
Let As play the role of intrinsic semiconductor and make InP N-type
High sensitivity Hall elements as semiconductors have been newly realized.
(For example, 53rd Applied Physics Autumn 1992
Conference Proceedings No. 3 (1992 Japan Society of Applied Physics
Published), Lecture No. 16a-SZC-16, 1078
page). This new GaInAs Hall element has a characteristic temperature
The change is relatively small and the electron mobility at room temperature is extremely high.
Reported to be Unprecedented for High Product Sensitivity Due to High
Have been. The new high-sensitivity Hall element is a conventional high-sensitivity Hall element.
Using high electron mobility due to two-dimensional electrons
What is s / GaAs heterojunction Hall element?
Is different from GaInAs directly without the need for a conventional spacer.
InP is heterojunction. I don't need this spacer
High electron mobility characteristics with simple and convenient heterojunction structure
Insert a spacer layer if it can be obtained with good reproducibility
The complicated and complicated process of
Eliminates the complexity of manufacturing thin-film matrix materials for child applications
In addition, the manufacturing cost of this new highly sensitive Hall element
It is expected to have the advantage of avoiding the rise. However, such a GaInAs / InP
Take advantage of the high electron mobility characteristics exhibited by the heterojunction system.
Even in the high sensitivity Hall element used,
Desired high sensitivity characteristics are not always obtained. It is this
Causes of high mobility in heterogeneous systems
Not yet determined, required for stable formation
Requirements are not yet clear.
You. Therefore, contrary to the conventional high sensitivity Hall element, Ga
x In1-x Let As play the role of intrinsic semiconductor,
Hoe directly heterojunction with InP without the intervention of a pacer
Also, in the case of a liquid crystal element, it is necessary to specify high electron mobility characteristics.
Has an unprecedented advantage in the laminated structure that no
However, a GaInAs / InP heterojunction Hall element
The problem is that high sensitivity characteristics cannot be obtained stably in
Existed. On the other hand, a strained layer is interposed at the interface of the hetero junction.
In view of the technical methods for obtaining high electron mobility characteristics,
The realization of high electron mobility field effect transistors
Has reached. This Gax In1-x With an As strained layer interposed
High electron mobility field effect transistors are usually
Called domorphic type transistor, low noise signal amplification
It is used as an element for use. For this kind of transistor
When describing the constituent elements of the base material,
Ga with elastically confined strain on As layerx In1-x As
Heterogeneous product with deposited layer and further deposited AlGaAs layer
It is very common to include a layered structure. This GaAs
Ga deposited on the s layerx In1-x In the As layer, strain
The film thickness is naturally limited because it is necessary to confine
Usually, it is set to about 10 nm. In this way,
Gax In1-x High electron transfer using a strained layer made of As
In the structure for obtaining the mobility characteristic, the strain is Gax I
n1-x As is present throughout As,x
In1-x As precise control of the thickness of the As layer is required
In addition, to obtain high electron mobility characteristics, GaAs or Al
Reduced steepening of heterojunction interface with GaAs and other materials
Must be achieved in the thin film growth process.
At present, complicated operations are involved. However, a transformer using a strained layer as described above is used.
Although the resistor is well known, it has a laminated structure including a strained layer.
Sensitivity of Hall elements using two-dimensional electrons obtained
No attempt has been made to achieve
The strain layer present inside the formed semiconductor layer
The characteristics, especially the effects and even the effects on high sensitivity, are still clear
It is also true that the two-dimensional electron
While it is expected that child mobility can be obtained,
Of a new Hall element with high sensitivity as a
While expected, the development of such highly sensitive Hall elements
At present, it is not progressing slowly. The present invention has been made to overcome such a situation.
So Gax In1-x 2D by heterojunction with As
High-sensitivity GaInAs Hall element applications with electrons
Is based on two-dimensional electrons
In order to stably obtain high electron mobility characteristics,
Clarify the requirements that the components of the joining material should have, and
GaInAs two-dimensional electron Hall element with excellent sensitivity characteristics
To provide a new way to obtain stable. [0019] SUMMARY OF THE INVENTION The present invention provides an unprecedented feeling of high sensitivity.
Stable GaInAs two-dimensional electron Hall element
For Gax In1-x Heterojunction matrix material containing As
Has no high electron mobility characteristics due to two-dimensional electrons, and
Requirements for stable expression, especially electron transfer
Clarification of the role of the strain layer on the degree
Overcoming the instability of the appearance of two-dimensional electrons in heterojunctions
What you want to do. That is, GaxIn1-x As and
InP or Al lattice-matched with InPy In1-y As etc.
By heterojunction with another III-V compound semiconductor
In a two-dimensional electron Hall element using two-dimensional electrons, distortion
High electron mobility due to two-dimensional electrons in the presence of a layer
In order to manifest, Gax In1-x When the thickness of the As layer is 5
The thickness is from 0 nm to 500 nm. Further, Gax In
1-x As and InP or Al forming a heterojunction with As
y In1-y III-V compound semiconductor layers such as As
Quantitative analysis of the strain area that should exist inside both layers
The area where the strain exists inside both layers was added to
Ga as the distance from the terror junction interfacex In1-x In the As layer
In the part, the thickness should be 10 nm or less, and a heterojunction with this
InP or Aly In1-y30 for As, etc.
nm to reduce the high electron mobility characteristics due to two-dimensional electrons.
GaInA, which has a high sensitivity than ever before
An S-hole element is provided. Normally, a GaInAs two-dimensional electron Hall element
In order to obtain InP, a high-resistance semi-insulating InP
A single crystal substrate is used. Practical specific resistance of Hall element
Is 10Four Ω · cm or more, 108 InP single less than Ω · cm
It is common to use crystals as the substrate material.
Crystals are liquid sealed Czochralski (Liquid Encapsula)
ted Czochralski (LEC) method and recently VB (Vertic
al Bridgman method)
It can be easily manufactured. On this InP single crystal substrate, n-type Gax I
n1-x An As (x represents a composition ratio) layer is formed. Normal
Is a buffer layer (buffer layer) of InP on an InP single crystal substrate
It is generally deposited as. This buffer layer
The diffusion of Fe impurities from the InP single crystal substrate.
Effects such as suppressing scattering and propagation of crystal defects.
Hall element to maintain high electron mobility
The advantage is that the high sensitivity characteristic of the above can be maintained. Also, loose
The material of the opposing layer is not limited to InP but may be other materials, for example, AlInA.
Gallium arsenide phosphide lattice-matched with s and InP
III-V compounds such as uranium (GaInPAs)
You can use your body, etc. The above InP buffer layer and Gax In
1-x There is no particular limitation on the growth method of the As layer,
Taxi growth method (Liquid Phase Epitaxial; LPE)
Method), molecular beam epitaxial growth method (Molecular Beam E)
pitaxial; MBE method), metal-organic pyrolysis vapor deposition,
Wauru MOVPE (Metal Organic Vapor Phase Epitax
ial; also called MOCVD or OMVPE
is there. ) Or, alternatively, combining both MOVPE and MBE
The MO / MBE method can be applied. Further, the Gax In1-x Mixed crystal ratio x of As
Is preferably set to 0.37 ≦ x ≦ 0.57.
No. This is because Ga lattice-matched to InPx In1-x
As the mixed crystal ratio of As deviates from the mixed crystal ratio x = 0.47,
Gax In1-x The difference in lattice constant between As and InP,
The degree of inconsistency of the elements also becomes remarkable, inducing a large number of crystal defects, etc.
Not only causes a decrease in crystallinity, but also a decrease in electron mobility
The characteristic characteristics of the Hall element and improve the product sensitivity
This can cause a great deal of trouble. The above-mentioned Ga according to the present invention isx In
1-x There is no particular limitation on the carrier concentration of the As layer.
However, the high electron mobility characteristics of this heterojunction system
1 × 10 for stable useFifteencm-35 × 10 or more
17cm-3Good results are obtained with the following range. Why
If the carrier concentration is 1 × 10Fifteencm-3If less than
Input and output electrode ohmic
Causes the instability of the ohmic characteristics and increases the electrode resistance.
This is because instability of the Hall element characteristics occurs. on the other hand,
Gax In1-x The carrier concentration of the As layer is 5 × 1017cm
-3When it exceeds, the decrease in electron mobility becomes remarkable and high sensitivity
GaInAs / InP heterojunction Hall element with
It is not a good idea to get it. Next, Gax In1-x As layer and buffer layer
InP or AlyIn1-y Heterojunction with As
When forming, provide strain inside both these layers
It is booked that further increase in electron mobility is achieved by
The inventor has found. In addition, the inventor of the present invention
Intensive study from the viewpoint of obtaining stable child mobility
The results show that the region where the strain exists
Ga from the interface ofx In1-x 10 nm reaching inside the As layer
Within the buffer layer and the area where the strain exists in the buffer layer
Good results can be obtained by setting it within 0 nm.
found. Here, a method for confirming the existence of distortion and the existence of distortion
This is a method for quantifying the width of the
CAT (Comp) using a transmission electron microscope
Osit ion Analysis by Thic
Kness-fringe method (H. Kakibayaya)
shi and F. Nagata Jpn. J. Ap
pl. Phys. Vol. 24 (1985) L90
5). The visual results obtained by this method
To explain the outline of the result, for example, the semiconductor layer-I and the semiconductor
A CAT photograph of the heterojunction with Layer-II shows FIG.
A fringe peculiar to each layer is schematically shown in FIG.
appear. If there is no strain in each semiconductor layer,
This stripe pattern is formed when the semiconductor layer-I and the semiconductor layer-II are joined.
Without bending to the interface where it is, ie the heterojunction interface
It will expand. On the other hand, here, temporarily, the semiconductor layer -I
Assuming that there was strain in the
As a result, stripes peculiar to the semiconductor layer-I as shown in FIG.
The pattern bends near the heterojunction as a result. Obedience
Therefore, the presence or absence of such bent stripes is investigated by the CAT method.
Then, the presence or absence of the distortion can be determined. Also, the bent of the stripes
Distance from the ending heterointerface, indicated by the symbol d in FIG.
Observation with an electron microscope that measures the distance represented and provides it for observation
Correction according to magnification enables accurate detection of areas where distortion exists.
(Akira Sotomura, edited by Electron Microscope Technology)
(Issued August 31, 1989: Maruzen Co., Ltd.), 83
page). A strain is applied to a specific region from the heterojunction interface.
There are several methods for providing
A P layer is grown epitaxially and then Gax In1-x A
In the cooling process during the thin film growth process after depositing the s layer
And properly adjust the cooling rate of the wafer after thin film growth.
This makes it relatively easy to apply strain to Gax In1-x As layer arrangement
Can be introduced into both layers of the InP layer. The inventor is eager
As a result of the examination, it was found that Ga in the MOVPE methodx In
1-x The typical growth temperature for As and InP thin films is 60
It takes about 20 minutes to cool from around 0 ° C to 200 ° C
That is, when cooling at a rate of about 20 ° C. per minute,
The present invention can be relatively easily implemented by utilizing the difference in the coefficient of thermal expansion between the two materials.
Satisfactory distortion can be present. In addition, InP
After growth of the stratum, Gax In1-x In growing As,
Ga whose composition ratio x is slightly different from desiredx In1-x As
Is grown with a certain layer thickness to form a hetero interface
After that, Ga with the predetermined composition ratiox In1-x Grow As
In the case where Gax In1-x As and In
A strain layer can be present inside a buffer layer such as P.
However, in this case, it has a composition ratio different from a desired composition ratio.
Extremely thick Gax In1-x As is InP and Gax In
1-x When interposed at the interface of the heterojunction with As,
The area where the distortion introduced inside is outside the proper range
On the contrary, Ga is added to the heterojunction material.x In1-x High in As
Electron mobility characteristics cannot be imparted. Therefore, such a
Select a method to introduce strain by changing the composition ratio.
In order to introduce distortion, it is provided on the buffer layer to introduce distortion.
This kind of Gax In1-x The maximum thickness of As is 10 n
It is better to keep it at about m. Gax In1-x Heterojunction with As layer
The material of the buffer layer is not limited to InP.y In1-y
As may be used, such as GaInPAs lattice-matched to InP.
Any quaternary mixed crystal may be used. Aly In1-y As
Even when used as a buffer layer, Gax In1-x
The method of providing strain inside both the As layer and the buffer layer is the root.
This is basically the same as the case of the InP buffer layer. As a buffer layer
InP or Aly In1-y Any semi conductor such as As
Even when the body material is used, the
Distance, Gax In1-x Strain reaching inside the As layer
In the above, the area where the strain exists is within 10 nm, and the buffer layer
In the distortion existing inside the region, the region where the distortion exists is 30
There is no change in setting it to nm or less. Further, Gax In1-x In As layer and buffer layer
Exist from the heterojunction interface to the inside of both layers
If the region of the strained layer that exceeds
Unnecessarily reduce the electron mobility of the material.
It is not preferable to introduce distortion. Also, Gax In1-x
Maximum strain exists in either the As layer or the buffer layer
If the existing region exceeds the appropriate range, the two-dimensional electron itself becomes stationary
At high electron mobility.
Causes a situation that cannot be obtained stably. The present invention and conventional examples
Ga0.47In0.53Heating between As layer and InP buffer layer
Table 1 shows the difference in electron mobility at room temperature between the bonding materials.
Here, in the case of the heterojunction material according to the present invention,
The region where the maximum strain exists is Ga from the heterojunction interface.0.47
In0.538 nm to the As layer side.
It in the layer was at 22 nm. On the other hand,
In this case, the region where the maximum strain exists in the InP layer
The same as in the case of0.47In0.53As layer
The position where the maximum strain exists in the heterojunction with the InP buffer layer
It was 12 nm from the combined interface. As shown in the table,
In the case according to the present invention with respect to the distortion existing in
There is a clear difference in room-temperature electron mobility, which is consistent with the present invention.
By providing distortion, the electron transfer is higher than in the past.
It can be seen that the mobility has been obtained. The application of these distortions
Adjusting the cooling rate after growth of the heterojunction material.
However, as mentioned above, the method of introducing distortion is
The method is not limited to this. [0030] [Table 1]Here, the electron transfer at room temperature described in the previous section.
In addition to explaining the cause of the difference,
Ga having a strain related to0.47In0.53As / InP
For heterojunction materials, a Shubni as shown in FIG.
Voltage due to the Shubnikov de Haas effect
Is observed, which proves the existence of two-dimensional electrons. one
On the other hand, according to the present invention, regarding the region of distortion as in the above-described conventional example.
For non-heterojunction materials, Shubnikov de Haar
Vibration is not recognized, and it is determined that two-dimensional electrons do not exist.
I will tell. Therefore, the electron mobility at room temperature described in the previous section
Is clearly due to the presence or absence of two-dimensional electrons.
Became. This means that the region in the layer where the strain exists
If it is not provided as shown, there is no two-dimensional electron
are doing. Here, Shuvnikov de Haas is once again
The vibration will be described. This is the effect of the electron in a strong magnetic field
Magnetic field of magnetoresistance (voltage) based on cyclotron motion
Refers to the change corresponding to the intensity, that is, the vibration (for example,
Toshiaki Ikoma, Hideaki Ikoma, "Introduction to Basic Properties of Compound Semiconductors"
Gate "(First edition issued September 10, 1991: Baifukan), 18
7-192 pages, or edited by The Physical Society of Japan
Physics and Applications ”(September 30, 1990, First Edition, Eighth Edition)
Row), pp. 42-46). This vibration is a two-dimensional electronic system
In the direction perpendicular to the plane where the two-dimensional electron exists
Appears remarkably when applied, and a magnetic field is applied horizontally.
Vibration does not normally occur. On the other hand, for three-dimensional electrons,
There is no magnetic field direction dependence such as resistance or voltage
(For example, Physics of Semiconductor Superlattice
"(September 30, 1990, first edition, 8th edition), p. 44
reference). Therefore, by observing this oscillation, the two-dimensional electron gas
This means that the presence or absence can be easily known. Specific measurement method
Ga0.47In0.53Taking As / InP heterojunction system as an example
First, a sample containing the same hetero-system
The sample is processed into a shape to be used for measurement, and the resistance, voltage, etc. of the sample are measured.
Electrodes for the resistance, and then the resistance
The field strength dependency and the magnetic field direction dependency may be measured. Hete
If there is a two-dimensional electron at the junction,
When a magnetic field is applied perpendicular to the heterojunction plane
The periodic change of the voltage value with the change of the magnetic field strength.
Motion, that is, Shubnikov de Haas oscillation is observed
It is. As described above, the substrate is formed on the InP single crystal substrate.
Buffer layer including elongated strain layer and GaxIn1-x From the As layer
An epitaxial wafer with a heterojunction
A GaInAs Hall element is manufactured as a base material. Destination
Well-known photolithography technology and etching technology
Making full use of processing technology such as, it exhibits the function as a Hall element
Gax In1-x In the As layer and InP buffer layer
Apply mesa etching to the element functional area.
Process into a shape. After mesa etching, input line
Then, an output electrode is formed. Next, here, Au · Ge is used as an electrode material.
Provides alloys, but is not otherwise limited to electrode materials
And the ohmic
It is only necessary to use a material that can provide a workable electrode. Next,
Insulating silicon dioxide (S
iOTwo ) The film is formed on the wafer surface by the
Is coated. Here, a silicon dioxide film is used as the coating film.
However, other insulating films such as silicon nitride (Si
N). Finally, known photolithography
A dicing line is formed by fee technology. Like this
The aim is to use a scriber for dicing (sucrib
er) and blades (brade) etc.
Mechanical damage to the taxi grown layer and hetero interface
This is to reduce in advance. After performing such processing, a GaInAs hole is formed.
The device is subjected to electrical characteristics evaluation, and a conventional heterojunction structure is used.
Properties of GaInAs Hall elements by neutron synthesis
I do. Here, the conventional GaInAs Hall element is
Extremely high cooling rate after epitaxial growth
Therefore, the region where the strained layer exists extends over the entire sensing layer.
Refers to an element composed of a terror junction material. The result of the comparison
FIG. 5 shows the distribution of the electron mobility in the state of the individually separated elements.
Shown as the difference. As is apparent from FIG.
In an aInAs Hall element, the average electron mobility is
A higher value is provided as compared with the conventional example. [0036] [Action] Gax In1-x InP for As layer and buffer layer
Or Aly In1-yBoth layers of both layers such as As
Within a specific distance from the heterojunction interface composed of
The presence of a two-dimensional electric
Gas is present in the heterojunction material.
It has an effect of giving high electron mobility characteristics. [0037] EXAMPLES The present invention will be described in detail based on examples. FIG.
Is Ga according to the present invention.x In1-x As (x represents the mixed crystal ratio
S) Schematic plane of Hall element with heterojunction with layer
FIG. FIG. 2 is a broken line in the schematic plan view shown in FIG.
It is the schematic of the perpendicular cross section along the direction of A-A '. Hete
In the formation of epitaxial wafers including B junctions
Has a specific resistance of about 106 Ω · cm
(100) semi-insulating high-resistance InP single crystal substrate (10
1) Undoped InP serving as a buffer layer as a first layer
Layer (102) was grown to a thickness of about 100 nm. The
The carrier concentration of the InP layer (102) is adjusted to the hole (Hal).
l) As a result measured by the effect method, about 2 × 10Fifteencm
-3Met. Thereafter, on the above-mentioned InP buffer layer (102)
The carrier concentration is 2 × 1016cm-3And the composition ratio is 0.47
Undoped n-type Ga0.47In0.53As (103)
Was deposited to a thickness of 250 nm. Here, as before
No spacer layer was inserted, and the InP buffer layer (10
2) and Ga0.47In0.53Hetero directly with As (103)
Joined. The interface of the heterojunction consisting of both layers
Shows the above-mentioned Shubnikov Haas oscillation, and 2
The existence of dimensional electrons has been proven. In this embodiment, Ga
0.47In0.53The valence of both As and InP crystal layers is
Monovalent cyclopentadienyl indium (chemical formula: CFive
HFive Temperature of 61 at normal pressure MOVPE using In) as the In source.
Grow at 0 ° C. The growth of the base material having the above structure has been completed.
Then, from the growth temperature of 610 ° C. to 200 ° C., 2
The material was cooled in 0 minutes. Therefore, the cooling rate is about
20 ° C. When this cooling rate is adopted, Ga0.47
In0.53Maximum strain exists in both As and InP layers
The existing region is Ga in the observation by the transmission electron microscope.0.47
In0.538 nm from the heterojunction interface on the As layer side
20 nm on the InP layer side. Next, Ga0.47In0.53As layer (103)
Over the entire surface with a normal organic photoresist material.
After-known photolithography technology and etching technology
The area where input / output electrodes should be formed and the magnetic sensing part
The region (104) to be formed was processed into a mesa shape. This embodiment
Then, an inorganic acid was used for the mesa etching process. Thereafter, Ga0.47In0.53As layer (10
3) Cover the entire surface again with an organic resist material
Was. Next, each pair of the input electrode (105) and the output electrode
The resist existing in the region where the pole (106) is to be formed
Only material is removed using known photolithography technology
And Ga0.47In0.53Exposing the surface of the As layer (103)
I let you. After that, Au.G containing about 13% by weight of Ge
e alloy was vacuum deposited. Then, the wafer is
Immerse in the mixed solution, remove the resist material, and at the same time
A which is unnecessary in the production of the element deposited on the resist material
The u-Ge alloy film was removed by a so-called lift-off method. Next
At a temperature of 420
Heat treatment was carried out at ℃ for several minutes to obtain an ohmic electrode. Further, the input / output electrodes (105 and
106) and electrically connected to the pad electrode (107).
Each electrode was provided. The pad electrode (107) is as described above.
InP single crystal substrate (1
01) was placed on the surface layer. This is because Ga0.47
In0.53Directly at the heterojunction interface between the As layer and the InP buffer layer
Contact strain is introduced, and the two-dimensional electrons formed at the interface are adversely affected.
This is to prevent influence. Further, a table of the heterojunction material having undergone the above steps is shown.
The area other than the input / output electrodes on the surface is
And covered with a silicon dioxide film (108). Also, the oxide film
Was deposited at a thickness of about 400 nm. Further, the entire surface of the device is again converted to a general photo.
Holes formed over the entire surface of the wafer, covered with resist material
Die to separate the element into a single element and form a Hall element chip
Patterning to form the marking line (110)
Was. After that, the part corresponding to the dicing line (110)
The oxide film (108) existing immediately below
0.47In0.53As layer (103) and InP buffer layer (1
02) was sequentially removed by etching. More Etchin
To the surface of the InP single crystal substrate (101)
Remove the constituent materials until it becomes the dicing line (110).
did. Thereafter, the electrical characteristics of this Hall element,
The electron mobility, which affects the product sensitivity, is reduced by the conventional GaInA
It was compared with that of the s Hall element. The conventional ho
Element is Ga0.47In0.53As layer and InP buffer
The region of strain inherent in the layer is closer to the InP buffer layer than the hetero interface.
The maximum strain is located at about 38 nm on the side
Refers to That is, GaInA without two-dimensional electrons
s / InP refers to a heterojunction Hall element. As a result, the book
A new GaInAs device utilizing two-dimensional electrons according to the invention
The average room temperature electron mobility is 10,000 c.
mTwo / V · s, whereas in the prior art the average electron
Mobility is about 6,100cmTwo / V · s and about 40% difference
Appeared, and the GaInA according to the present invention was also considered in terms of electrical characteristics.
The superiority of the two-dimensional electron Hall element was shown. This is
Again, according to the present invention, stable generation of two-dimensional electrons
This is because it was possible. [0046] According to the present invention, the strained layer is provided within a specific distance from the hetero interface.
The GaInAs / InP heterojunction.
It has the effect of stably imparting electron mobility characteristics,
The stable supply of high-sensitivity GaInAs Hall elements
There are effects.

【図面の簡単な説明】 【図1】本発明に係わる2次元電子GaInAs/In
Pヘテロ接合ホール素子の模式的な平面図である。 【図2】図1に示すホール素子の破線A−A’に沿った
断面を模式的に示す図である。 【図3】ヘテロ接合を形成する各半導体層のCAT分析
写真の模式図である。図3(a)は歪が存在しない場
合、図3(b)は歪が存在する場合を示す。 【図4】強磁場下に於けるシュブニコフ ド ハース振
動を示す図である。但し、磁場は同試料の一主面に垂直
に印加されている。 【図5】室温電子移動度の分布を示す図である。 【符号の説明】 (101) Fe添加高抵抗InP単結晶基板 (102) InP緩衝層 (103) Ga0.47In0.53As層 (104) 素子機能部メサ領域 (105) 入力電極 (106) 出力電極 (107) パッド電極 (108) 二酸化珪素絶縁膜 (109) ダイシングライン
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows a two-dimensional electron GaInAs / In according to the present invention.
FIG. 3 is a schematic plan view of a P heterojunction Hall element. FIG. 2 is a diagram schematically showing a cross section along a broken line AA ′ of the Hall element shown in FIG. 1; FIG. 3 is a schematic diagram of a CAT analysis photograph of each semiconductor layer forming a hetero junction. FIG. 3A shows a case where no distortion exists, and FIG. 3B shows a case where distortion exists. FIG. 4 is a diagram showing Shubnikov de Haas oscillation under a strong magnetic field. However, the magnetic field is applied perpendicular to one main surface of the sample. FIG. 5 is a diagram showing a distribution of room-temperature electron mobility. [Description of Signs] (101) Fe-doped high-resistance InP single crystal substrate (102) InP buffer layer (103) Ga 0.47 In 0.53 As layer (104) Mesa region of element function part (105) Input electrode (106) Output electrode ( 107) Pad electrode (108) Silicon dioxide insulating film (109) Dicing line

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−198877(JP,A) 特開 平4−298050(JP,A) 特開 昭61−20378(JP,A) 特開 平4−162539(JP,A) 1992年秋季第53回応用物理学会学術講 演会講演予稿集,1992年 9月,No. 3,p.1078(16a−SZC−16) 電総研ニュース,1992年 8月,511 号,pp.6−10 (58)調査した分野(Int.Cl.7,DB名) H01L 43/06 G01R 33/07 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-60-198877 (JP, A) JP-A-4-298050 (JP, A) JP-A-61-20378 (JP, A) JP-A-Heisei 4- 162539 (JP, A) Proceedings of the 53rd Autumn Meeting of the Japan Society of Applied Physics, 1992, September 1992, No. 3, p. 1078 (16a-SZC-16) Denshi Research News, August 1992, Issue 511, pp. 6-10 (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 43/06 G01R 33/07

Claims (1)

(57)【特許請求の範囲】 【請求項1】層厚を50nm以上500nm以下とする
ヒ化ガリウム・インジウム(GaInAs)層と、リン
化インジウム(InP)またはヒ化アルミニウム・イン
ジウム(AlInAs)からなるIII−V族化合物半導
体層とで構成されるヘテロ接合を備え、該ヘテロ接合に
より発現される2次元電子ガスを利用したGaInAs
2次元電子ホール素子に於いて、ヘテロ接合界面からG
aInAs層の内部に至る10nm以内の距離に歪が存
在し、且つ、ヘテロ接合界面からIII−V族化合物半導
体層の内部に至る30nm以内の距離に歪が存在するこ
とを特徴とするGaInAs2次元電子ホール素子。
(57) Claims 1. A gallium-indium arsenide (GaInAs) layer having a layer thickness of 50 nm or more and 500 nm or less, and a layer made of indium phosphide (InP) or aluminum indium arsenide (AlInAs). GaInAs using a two-dimensional electron gas generated by the heterojunction comprising a III-V compound semiconductor layer
In a two-dimensional electron Hall element, G
a GaInAs two-dimensional electron, wherein a strain exists at a distance of 10 nm or less from the inside of the aInAs layer and a strain exists at a distance of 30 nm or less from the heterojunction interface to the inside of the III-V compound semiconductor layer. Hall element.
JP22263093A 1993-09-07 1993-09-07 GaInAs two-dimensional electron Hall element Expired - Lifetime JP3404815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22263093A JP3404815B2 (en) 1993-09-07 1993-09-07 GaInAs two-dimensional electron Hall element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22263093A JP3404815B2 (en) 1993-09-07 1993-09-07 GaInAs two-dimensional electron Hall element

Publications (2)

Publication Number Publication Date
JPH0779032A JPH0779032A (en) 1995-03-20
JP3404815B2 true JP3404815B2 (en) 2003-05-12

Family

ID=16785467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22263093A Expired - Lifetime JP3404815B2 (en) 1993-09-07 1993-09-07 GaInAs two-dimensional electron Hall element

Country Status (1)

Country Link
JP (1) JP3404815B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395277B2 (en) * 1993-09-07 2003-04-07 昭和電工株式会社 Magnetoelectric conversion element
JP3399046B2 (en) * 1993-10-12 2003-04-21 昭和電工株式会社 Hall element
JP2011505964A (en) * 2007-12-12 2011-03-03 カーディアック ペースメイカーズ, インコーポレイテッド Implantable medical device with Hall sensor
JP6654386B2 (en) * 2015-09-24 2020-02-26 旭化成エレクトロニクス株式会社 Hall sensor
JPWO2023021576A1 (en) * 2021-08-17 2023-02-23

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1992年秋季第53回応用物理学会学術講演会講演予稿集,1992年 9月,No.3,p.1078(16a−SZC−16)
電総研ニュース,1992年 8月,511号,pp.6−10

Also Published As

Publication number Publication date
JPH0779032A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
Chang et al. GaAs high-speed devices: physics, technology, and circuit applications
US4978938A (en) Magnetoresistor
JP3404815B2 (en) GaInAs two-dimensional electron Hall element
EP0375107B1 (en) Improved magnetoresistors
JPS6354785A (en) Hetero-junction magnetic sensor
JP3456254B2 (en) Epitaxial wafer for Hall element and method of manufacturing the same
JP3438294B2 (en) Hall element
JP3395277B2 (en) Magnetoelectric conversion element
JP3044835B2 (en) Magnetoelectric conversion element
JP3399046B2 (en) Hall element
JP2597105Y2 (en) Hall element
JP2597774Y2 (en) Hall element
JP3399053B2 (en) Heterojunction Hall element
JP3436961B2 (en) Semiconductor element
JP2980630B2 (en) Compound semiconductor device
JPH077194A (en) Hall element
JPH05291644A (en) Gaas hall element and its fabrication
JP3287054B2 (en) Magnetoelectric conversion element
JPH0621106A (en) Compound semiconductor epitaxial wafer
JP3289371B2 (en) Heterojunction Hall element
JP3220879B2 (en) Magnetoelectric conversion element
JP2600682Y2 (en) Heterojunction Hall element
JP3287053B2 (en) GaInAs magnetoelectric transducer
JP3399044B2 (en) Hall element and method of manufacturing the same
Won An investigation of heterojunction bipolar transistors by molecular beam epitaxy

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10