JP3389217B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JP3389217B2
JP3389217B2 JP2000385555A JP2000385555A JP3389217B2 JP 3389217 B2 JP3389217 B2 JP 3389217B2 JP 2000385555 A JP2000385555 A JP 2000385555A JP 2000385555 A JP2000385555 A JP 2000385555A JP 3389217 B2 JP3389217 B2 JP 3389217B2
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor chip
metal plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000385555A
Other languages
English (en)
Other versions
JP2001203226A (ja
Inventor
知章 田窪
衛 佐々木
秀子 向田
正生 望月
泰弘 山地
英男 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000385555A priority Critical patent/JP3389217B2/ja
Publication of JP2001203226A publication Critical patent/JP2001203226A/ja
Application granted granted Critical
Publication of JP3389217B2 publication Critical patent/JP3389217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置及
びその製造方法に係り、特に半導体デバイスを電気的特
性を良好に維持しつつ超薄型に封止する樹脂封止構造に
関する。
【0002】
【従来の技術】近年半導体装置の高集積化に伴うチップ
の大型化によって、樹脂封止型半導体装置のパッケ―ジ
の大型化が進む一方、実装スペースの微細化にともない
薄型化の傾向を強めており、この傾向は今後益々強くな
っていくと考えられる。また、パッケ―ジの種類も今後
益々多様化し、従来のトランスファ成型法で十分な対応
ができなくなってきている。このような状況の中で、多
品種少量生産ができるフレキシブルな生産様式の開発が
望まれている。
【0003】例えば、近年の半導体集積回路技術の進歩
は、マイクロプロセッサとその外部とのデータ転送量お
よびスピードの増大への要求を強くしておりこの要求に
いかに応えるかが、マイクロプロセッサを用いたシステ
ムの動作スピード、能力を上げるための重要な課題であ
るといえる。このために従来から、ウェハスケールイン
テグレーションやマルチチップモジュールなどの高密度
実装技術等の開発が行われているがいずれもメモリチッ
プやロジックチップを2次元平面上に高密度に実装する
技術である。たとえばメモリチップを2次元平面上に高
密度に実装した場合マイクロプロッセッサからの距離が
近いチップと遠いチップとが存在するため、遠いチップ
からマイクロプロセッサまでの信号遅延時間がマイクロ
プロセッサとメモリチップとのデータ転送スピードを律
速することになる。この問題を解決するための技術とし
てメモリチップやパッケージを3次元状に厚さ方向に積
層する方法が提案されている。この場合できるだけ多く
のチップを配置するためにはチップおよびパッケージの
薄型化が必要となる。
【0004】ところで従来、樹脂封止型半導体装置はト
ランスファ成型法によって得られていた。この方法は、
エポキシ樹脂および充填剤などを主体としたエポキシ成
型材料等、未硬化の熱硬化性樹脂を、加熱して溶融さ
せ、トランスファ―成型機を用いて金型に注入し、高温
高圧状態(160〜180℃,70〜100kg/cm2
)で成型して、硬化することにより、フィルムキャリ
アやリードフレーム等の実装部材に搭載された半導体チ
ップを封止する方法である。この方法で形成される樹脂
封止型半導体装置は、図20(a) および(b) に示すよう
に半導体チップ34をエポキシ樹脂組成物35が完全に
覆うため、信頼性に優れており、また金型で緻密に成型
するため、パッケ―ジの外観も良好であることから、現
在ではほとんどの樹脂封止型半導体装置はこの方法で製
造されている。ここで31はリード、32はダイパッ
ド、33はボンディングワイヤである。
【0005】しかしながら、未硬化の熱硬化性樹脂をト
ランスファ成型器の金型に注入する方法では薄型の実装
は困難である。
【0006】また、このようなパッケージをプリント基
板上に実装する場合、プリント基板のパッドに半田ぺー
ストをスクリーン印刷し、位置合わせ後にパッケージを
搭載してリフローすることにより固着するという方法が
とられる。この場合個々のリードを半田付けするのとは
異なり、リフロー時にはパッケージを含めた基板全体が
加熱されることになる。チップサイズが大きくなると、
このように全体が200℃以上の高温にさらされること
により、封止樹脂35内部に吸湿された水分がダイパッ
ド32の下側にある封止樹脂およびチップの上側にある
封止樹脂にクラックを発生させるという問題があった。
この樹脂クラックはボンディングワイヤの切断を招いた
り半導体チップの耐湿性を劣化させ、その結果半導体装
置の信頼性を著しく劣化させる。
【0007】また、封止樹脂層に金属箔を埋め込み、封
止体外部からの水分を遮断し、チップへの水分の到達を
防ぐ方法が提案されている。しかしながら、この構造で
は封止樹脂層に埋め込まれた金属箔層は電気的には、浮
遊状態にある。このため、金属箔内部に電位電流が発生
し、これが半導体チップの動作特性に悪影響を与えると
いう問題がある。
【0008】このように、従来のトランスファ用エポキ
シ成型材料は、種々の改良にもかかわらず、電子機器の
小型化薄型化の流れに対応していくのは極めて困難であ
った。 また、半導体デバイスの多ピン化の動向に対し
て、従来のトランスファ成型法では、数百ピン以上のピ
ン数を有するパッケージの製造は困難になってきてお
り、多ピン化に対応できる新しいパッケージの開発が必
要になっている。
【0009】
【発明が解決しようとする課題】このように封止樹脂層
に金属箔層を埋め込む方法が提案されているが、埋め込
まれた金属箔層は電気的に浮遊状態となっているため、
金属箔内部に電位電流が発生し、これが半導体チップの
動作特性を低下させるという問題がある。
【0010】なお高出力型半導体集積回路の分野では、
高いパワーを用いるために、電流供給のためのリードは
ワイヤとの接続部におけるインダクタンスの増大を防ぐ
ために、ボンディングワイヤに代えてパワープレートを
介してチップのボンディングパッドに接続するという方
法が取られることが多い。また、高集積化に従い、リー
ドの本数を低減する目的から、複数のパッドから接地ラ
インに落とすような場合、接地用のプレートを設けこれ
にすべて接続するという方法が有力となってきている。
さらにまた、発熱量も大きいため、ダイパッドに代えて
放熱性の良好な金属板からなる大きな放熱板を必要とす
る傾向にある。しかしながら従来のパワーデバイスで
は、接地用のグランドプレートやパワープレート等とリ
ードフレーム本体との接続が、各々所定の部位に設けら
れた舌片を介して溶接によりなされているため、溶接強
度も弱く確実な溶接が困難であり、また接続不良や変形
を生じ易く、これがデバイスとしての信頼性低下の原因
となっていた。
【0011】そこで、3次元実装への要求に応え、パッ
ケージの大型化および薄型化に備えて、実装が簡単であ
ってかつ電気的特性が良好で、自動化の容易な樹脂封止
方法が望まれていた。
【0012】本発明は、前記実情に鑑みてなされたもの
で、大型化、薄型化が容易で、電気的特性の良好な樹脂
封止型半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】そこで本発明の第1で
は、複数のリードを含むリード構成体に搭載された半導
体チップが封止用樹脂シートで挟まれ一体的に固着され
るとともに、この封止用樹脂シートの少なくとも一方に
金属板が埋め込まれかつこの金属板が、前記封止用樹脂
シートの内部または外部で前記半導体チップに電気的に
接続されていることを特徴とする。
【0014】望ましくは樹脂を含浸させたプリプレグで
封止用樹脂シートを構成する。
【0015】望ましくは、この金属板は前記半導体チッ
プのボンディングパッドとボンディングワイヤを介して
接続されている。
【0016】また望ましくは、この金属板は前記半導体
チップのボンディングパッドとリード構成体のリードの
少なくとも1つを介して接続されている。
【0017】さらに望ましくはこの金属板は前記半導体
チップの複数のボンディングパッドとボンディングワイ
ヤを介して接続されかつ、一端子として外部に導出され
ている。
【0018】さらに望ましくはこの金属板は前記半導体
チップの複数のボンディングパッドとボンディングワイ
ヤを介して接続されかつ、前記リードの少なくとも一つ
に接続されている。
【0019】望ましくは、複数の金属板が埋め込まれ、
その内の1つは給電線を構成するとともに他の1つは接
地線を構成する。
【0020】望ましくは、樹脂シート封止工程で、同時
に樹脂シートの外部でリード同志を圧着し相互接続す
る。
【0021】本発明の第2では、複数のリードを含むリ
ード構成体に搭載された半導体チップが封止用樹脂シー
トで挟まれ一体的に固着されるとともに、この封止用樹
脂シートの少なくとも一方に金属板が埋め込まれかつこ
の金属板が、外部回路に直接電気的に接続されているこ
とを特徴とする。
【0022】また、第1の半導体チップと、第2の半導
体チップとが封止用樹脂シートで挟んで積層され、一体
的に固着され積層体と、前記第1および第2の半導体チ
ップに一端が接続され前記積層体から導出された複数の
リードと、これら封止用樹脂シートの少なくとも一つに
埋め込まれかつこの封止用樹脂シートの内部で前記第1
および第2の半導体チップに電気的に接続された金属板
とを具備するようにしてもよい。
【0023】望ましくは、同時に樹脂シートの内の少な
くとも1つを貫通するように貫通孔を形成すると共に、
前記貫通孔内に導電性物質を充填することによりリード
を相互接続することができる。
【0024】ここで封止用樹脂シートとしては、樹脂を
硬化する前のシート状体、例えばガラス繊維等の基体に
樹脂を含浸させたいわゆるプリプレグなどを含めた未架
橋部分を残したシート状体を出発材料として用いること
ができ、半導体チップと共に積層後、硬化成型される。
【0025】またここで硬化方法としては、熱硬化性樹
脂を加熱して架橋させ硬化させる方法、光硬化性樹脂を
光照射して架橋させ硬化させる方法を用いることがで
き、金型内で一旦溶融させ架橋により硬化させる他、所
望であれば界面のみを溶融させ加圧状態で硬化させ固着
するようにしてもよい。また金型を用い、誘導加熱によ
り樹脂のみを選択的に加熱するようにしてもよい。
【0026】本発明で使用されるリード構成体の材質、
形状機能は、特に制限されない。封止用樹脂シ―トの材
質については、未硬化の光および熱硬化性樹脂、熱可塑
性樹脂、エンジニアリングプラスチックスなどの樹脂素
材を使用してもよいが、一体成型時の樹脂粘度が低いほ
ど緻密な封止を行うことができる。
【0027】例えば、熱硬化性樹脂としては、エポキシ
樹脂、ポリイミド樹脂、マレイミド樹脂、シリコ―ン樹
脂、フェノ―ル樹脂、ポリウレタン樹脂、アクリル樹脂
などが挙げられる。光硬化性樹脂としては、アクリレー
ト系、ジアゾニウム系、o−キノンアジド類、また感光
性低分子である重クロム酸塩、有機アジド化合物、イオ
ウ化合物などがある。これらの樹脂は単独で用いても、
組み合わせてもよく、またこれらの樹脂の中に硬化剤、
触媒、可塑剤、着色剤、難燃化剤、充填剤、その他各種
添加剤を含有したものでもよい。
【0028】本発明において用いられる封止用樹脂シ―
トは、例えば以下のような方法で作成することができ
る。エポキシ樹脂、硬化剤、触媒、シリカ粉末、その他
の材料を粉砕、混合して、アセトンなどの溶剤に溶解し
て濃度調整を行い、ローラにかける等して仮成型をして
そのまま放置する、加熱する、又は減圧下におく等の方
法により、溶媒を揮発させるか、あるいはガラス織布等
の織布に、この溶液を塗布するか、溶液中にガラス織布
を含浸させ、放置する、加熱する、又は減圧下におく等
の方法により、溶媒を揮発させプリプレグを作製するこ
とができる。
【0029】また、織布の材質としては無機系ではガラ
ス、石英、炭素繊維、炭化ケイ素、窒化ケイ素、窒化ア
ルミニウム、アルミナ、ジルコニア、チタン酸カリウム
繊維などがあり、有機系ではナイロン系、アクリル系、
ビニロン系、ポリ塩化ビニル系、ポリエステル系、アラ
ミド系、フェノ―ル系、レ―ヨン系、アセテ―ト系、
綿、麻、絹、羊毛などがある。これらを単独で用いて
も、組み合わせて用いてもよい。
【0030】加圧硬化させる工程においては、ボイドの
発生を防止し、空気の膨脹によるパッケージクラックの
発生を防止するために、金型内を減圧することが望まし
い。さらに、成型後に封止樹脂の各種特性を向上するた
めに、アフタ―キュアを行うことが望ましい。
【0031】
【作用】本発明の第1では、封止用樹脂シートの少なく
とも一方に、封止用樹脂シートの内部で半導体チップに
電気的に接続された金属板を埋め込むようにしているた
め、金属板は浮遊状態ではなく所定の電位に維持され、
内部での電位電流の発生が抑制され、動作特性が良好で
耐湿性の高い、薄くかつ緻密な樹脂封止型半導体装置を
得ることができる。
【0032】また本発明の樹脂封止型半導体装置は、製
造工程のインライン化により自動的に製造を行うことが
できる。このように本発明によれば、製造工程の簡略化
が可能となり、長期にわたって良好な信頼性を保持する
ことができる。
【0033】本発明において、半導体チップを載置する
フィルムキャリア、リードフレームなどのリード構成体
およびプリプレグは、リ―ル方式で供給することができ
る。両者がそれぞれ対応するようにリ―ルで供給し、合
体、封止することにより、半導体デバイスの封止工程を
完全にインライン化することができ、半導体装置のアセ
ンブリから封止までを連続工程で行うことができる。こ
れは、従来のトランスファ成型法ではバッチ処理によら
なければならなかったのに比べ、決定的に有利な点であ
る。
【0034】封止工程がインライン化できることによ
り、本発明の製造方法は多品種少量生産に適したフレキ
シブルな製造方法となる。
【0035】本発明の構造は、機械的強度が高いことか
ら、半導体パッケ―ジが薄く、チップ面積が大きく、か
つ表面実装用の半導体装置に最適である。
【0036】望ましくは樹脂を含浸させたプリプレグで
封止用樹脂シートを構成するようにすればさらに機械的
強度が向上する。
【0037】この金属板を前記半導体チップのボンディ
ングパッドとボンディングワイヤを介して接続するよう
にすれば、ボンディング可能領域が広いためボンディン
グが極めて容易となる。
【0038】また、この金属板を前記半導体チップのボ
ンディングパッドとリード構成体のリードの少なくとも
1つを介して接続するようにすれば、TAB基板のよう
にダイレクトボンディングを用いた実装の場合にも良好
に接続可能である。
【0039】さらに望ましくはこの金属板を前記半導体
チップの複数のボンディングパッドとボンディングワイ
ヤを介して接続しかつ、一端子として外部に導出するよ
うにすれば、外部回路との接続箇所が低減され接続が容
易となる。
【0040】さらにまた、この金属板は前記半導体チッ
プの複数のボンディングパッドとボンディングワイヤを
介して接続しかつ、前記リードの少なくとも一つに接続
させ、外部リードとして外部に導出するようにしてもよ
い。
【0041】望ましくは、複数の金属板が埋め込まれ、
その内の1つは給電線を構成するとともに他の1つは接
地線を構成するようにすれば、良好にリードとの接続を
達成する事ができるうえ、低抵抗でありかつ、インダク
タンスの低減をはかることができ、外部との接続も容易
となる上、この金属板を外部に導出するようにすれば、
放熱性も向上する。
【0042】本発明の第2では、この封止用樹脂シート
の少なくとも一方に埋め込まれた金属板を、前記封止用
樹脂シートの外部でリードを介して前記半導体チップに
電気的に接続することによっても前述した本発明の第1
と同様、内部での電位電流の発生が抑制され、動作特性
が良好で耐湿性の高い、薄くかつ緻密な樹脂封止型半導
体装置を得ることができる。
【0043】この接続は、樹脂シート封止工程で、同時
にリード同志を圧着し相互接続するようにすればよい。
望ましくはバンプを介して外部リードを固着するように
すれば極めて実装が容易である。
【0044】また、第1の半導体チップと、第2の半導
体チップとが封止用樹脂シートで挟んで積層され、一体
的に固着されたものにおいても、この封止用樹脂シート
に埋め込まれた金属板を封止用樹脂シートの内部で前記
第1および第2の半導体チップに電気的に接続すること
により、外部回路との接続箇所が低減され、実装面積が
低減されるとともに接続が極めて容易となる。
【0045】ここでは封止用樹脂シートの内部でリード
の位置を貫通し金属板まで到達するように形成された貫
通孔に導電性物質を充填し、導電性物質を介してリード
を相互接続するようにしてもよい。
【0046】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0047】
【実施例1】本発明の第1の実施例の樹脂封止型半導体
装置を、図1乃至図7に示す。ここで図1は上面図、図
2(a) および(b) はそのA−A断面図およびB−B断面
図を、図3は一部破断断面図、図4は裏面図、図5はフ
ィルムキャリアに搭載された半導体チップ、図6(a) お
よび(b) はプリプレグの上面図とその断面図、図7(a)
および(b) はそれぞれ接地端子を構成する銅箔と、電源
端子を構成する銅箔を示す図である。また、この樹脂封
止型半導体装置の樹脂封止に用いられる封止装置を図8
に示す。 この樹脂封止型半導体装置は、プリプレグP
の間に2枚の銅箔6を挾み込みこのうち一方の銅箔6の
端部を接地端子7aとして外部に導出するとともに、他
方の銅箔6を電源端子7bとして外部に導出するように
して、フィルムキャリア1に搭載された半導体チップ3
のボンディングパッド(図示せず)に接続されたリード
8a,8bにそれぞれ接続し、一体成型せしめられたこ
とを特徴とするものである。
【0048】すなわちこの構造は、プリプレグP、銅箔
6、プリプレグP、フィルムキャリア1(半導体チップ
3)、プリプレグP、銅箔6、プリプレグPを順に積層
し一体成型したものである。
【0049】製造に際してはまず、フェノールノボラッ
クタイプのエポキシ樹脂100部、UV硬化性アクリレ
ート20部、硬化剤としてジシアンジアミド6部、充填
材としてシリカを300部、および触媒としてベンジル
ジメチルアミン0.5部をメチルセロソルブ100部に
溶解してワニスを調整し、ガラスクロス4に浸漬した
後、風乾し、乾燥機中で、80℃×4時間の加熱乾燥を
行い、両面に樹脂層5を備えた厚さ150μm のプリプ
レグPを形成し、図8に示すように供給リールにまきと
っておく(100a,100c,100e,100
g)。例えばガラスクロスでキャリアテープTを構成し
スクリーン印刷等で樹脂パターンを形成する一方通常の
方法で、ポリイミド樹脂からなるフィルムキャリア1に
銅箔を貼着しこれをパターニングすることにより、リー
ドパターン2を形成し、フィルムキャリアを形成する。
ここではフィルムキャリアの対角線方向に幅広の接地用
リード8aと電源用リード8bとを形成しておく。そし
て図5に示すように、フィルムキャリア1上にそれぞれ
チップ3をフェイスダウンでバンプを介して接続し、こ
れを供給リール100dに巻きとっておく。また、ここ
ではこの対角線方向の幅広の接地用リード8aと電源用
リード8bも他のリードと同様内方に突出する内部リー
ドを具備しており、バンプを介して半導体チップ3に接
続されている。さらに銅箔6を図7(a) および図7(b)
に示すように、それぞれ対角線方向に接地端子7a、電
源端子7bとして突出させてパターニングしておく。な
お図示しないが、プリプレグもフィルムキャリアもこの
銅箔も両端に送り穴を有するフィルム状体を構成してい
る。
【0050】そしてこのプリプレグP、銅箔6、プリプ
レグP、フィルムキャリア、プリプレグP、銅箔6、プ
リプレグPを順に図8に示すような半導体封止装置を用
いて、供給リール100と巻取リール500との間で移
動せしめつつ重ね合わせて連続的に実装する。この装置
は、それぞれ7個の供給リール100a〜100gと、
これらを重ね合わせて加圧し貼着する貼着部300と、
プレス成型部400と、巻取りリール500と、アフタ
ーキュア部(図示せず)とから構成されている。 この
ように、シート貼着部300で、プリプレグP、銅箔
6、プリプレグP、フィルムキャリア、プリプレグP、
銅箔6、プリプレグPを、これらがフィルムキャリア1
上に搭載された半導体チップ3の位置に符合するように
重ね合わせる。ここで401は金型、402はヒータで
ある。
【0051】そしてさらに、図9に示すようにプレス成
型部400において170℃に加熱された金型401内
で1分間、圧縮成型して図1乃至2に示したような樹脂
封止型半導体装置を作製する。403は金型内を減圧に
するための真空系である。ここで成型されたパッケ―ジ
の厚さは1層200μm 、全体で500μm であった。
成型されたパッケ―ジを金型から外し、巻取リール50
0を用いて巻き取った後、アフターキュア部で180℃
4時間のアフタ―キュアを行う。
【0052】ここで金型の凹部の形状はプリプレグの形
状とほぼ等しく形成されておりかつ金型凹部の容積は、
4枚のプリプレグおよび銅箔およびフィルムキャリアの
体積の合計よりもやや小さく、成型時にプリプレグが加
圧されるようにしたものを用いる。またこの金型は外部
端子となるリード外端部が成型できるようになってお
り、折り曲げと同時に半導体チップ3のボンディングパ
ッドに接続されたリード8aと,銅箔6から導出された
電源端子7aとの接合およびリード8bと,銅箔6から
導出された電源端子7bとの接合を行う。このときフィ
ルムキャリアの外枠は切り離される。
【0053】このようにして極めて容易にインライン方
式で自動実装を行うことが可能となる。
【0054】そして最後にバリ取りを行い、個々の半導
体装置に分割することによって薄型パッケージが完成す
る。またこのとき同時にプリプレグの外枠部を除去する
ようにしてもよい。
【0055】このようにして形成された樹脂封止型半導
体装置は、プリント基板上に実装される際、フィルムキ
ャリアのリード2を配線パターンに接続すると同時にこ
の電源端子7bおよび接地端子7aも配線パターンに接
続される。ここでこの電源端子および接地端子は銅箔で
太く形成されているため、放熱端子としても良好な働き
をする。
【0056】このようにして形成された樹脂封止型半導
体装置は、銅箔は浮遊状態ではなくそれぞれ接地電位お
よび電源電位に維持され、内部での電位電流の発生が抑
制され、動作特性が良好で耐湿性の高い、薄くかつ緻密
なものとなっている。
【0057】またこの幅広リードは、かつ放熱端子とし
ても良好にはたらき、半導体チップからの熱は良好に外
部に導かれるため、極めて放熱性の良好なものとなる。
また幅広リードによって構成され低抵抗でありかつ、イ
ンダクタンスの低減をはかることができる。
【0058】さらに従来のトランスファ成型法で形成さ
れる樹脂封止型半導体装置の厚さに比べ極めて薄くなっ
ている。
【0059】なお、前記実施例では、プリプレグをフィ
ルム状に形成し、プリプレグ自体に送り穴を形成して供
給するようにしたが、プリプレグをカットしてキャリア
テープTに載置して用いるようにしてもよい。また、プ
リプレグはカットしたものを用い、貼着部で供給して貼
着するようにしてもよい。さらにまた、プリプレグの供
給および貼着を圧縮成型機の位置で行い、貼着と加圧成
型を同一箇所で行うようにしてもよい。
【0060】なお、本発明の変形例として、フィルムキ
ャリアの外部リードにバンプを形成しておき、このバン
プを介して外部リードと電源端子および接地端子がぞれ
ぞれ相互接続されるようにしてもよい。
【0061】また、前記実施例ではガラスクロスに樹脂
を含浸させたプリプレグを用いたが封止用樹脂シートと
しては、繊維を用いることなく、溶融状態の樹脂をわず
か架橋させ、シート状にしたものでもよい。
【0062】さらにまた、この電源端子および接地端子
はそれぞれ1つのボンディングパッドと接続されるよう
にしたが、それぞれ複数のボンディングパッドに接続さ
れた複数のリードに接続されるようにしてもよく、これ
により外部回路との接続に際し接続箇所が少なくなる。
この接続は封止用樹脂シートの内部で図10に示すよう
に貫通孔9に充填された導電性物質によって接続しても
よいし、また封止用樹脂シートの外部で接続しても良
い。封止用樹脂シートの内部で接続するようにすれば、
良好にリードとの接続を達成する事ができるうえ、低抵
抗でありかつ、インダクタンスの低減をはかることがで
きる。
【0063】
【実施例2】次に、本発明の第2の実施例として、図1
1乃至図14に示すように、この電源端子および接地端
子を対角線上ではなく他のリードと同様に配列したもの
について説明する。
【0064】図11はフィルムキャリア1に搭載された
半導体チップ3を示す図、図12はこの樹脂封止型半導
体装置の上面図、図13は同下面図、図14(a) および
(b)はここで用いられる銅箔6を示す図である。
【0065】この例では銅箔の相対向する辺上に電源端
子7bおよび接地端子7aを対角線上ではなく他のリー
ドと同様に配列したもので、他の部分については前記実
施例と同様に形成する。なおここで同一箇所には同一符
号を付した。
【0066】
【実施例3】次に本発明の第3の実施例として、銅箔を
導出することなく、リード間の相互接続をパッケージ内
部で行うようにした例について説明する。
【0067】この例では図15に示すように、実施例1
で用いたのと同様のプリプレグを用い、積層し、金型内
で加圧しつつ加熱硬化せしめ、この後レーザを用いて所
望のリードおよびプリプレグを貫通するように穴Hを形
成してこれに導電性ペーストを充填することによりパッ
ケージ内部での相互接続を行う用にしたことを特徴とす
る。
【0068】まず厚さ150μm のプリプレグを形成し
てカットし、ここでは3枚づつ所定の間隔でテープキャ
リアTの上に載置しこれを供給ロールに貼着しまきとっ
ておく。
【0069】一方通常の方法で、ポリイミド樹脂にリー
ドパターン2を形成し、フィルムキャリア1を形成す
る。
【0070】このフィルムキャリア2を図16に示すよ
うな半導体封止装置を用いて、供給リール101と巻取
リール500との間で移動せしめつつ重ね合わせて連続
的に実装する。なおここではあらかじめ通常の方法でフ
ィルムキャリア2上にそれぞれチップ4をフェイスダウ
ンでバンプ3を介して接続し、これを供給リールに巻き
とっておく。この装置と図8に示した装置との違いは、
図8に示した装置では一か所で貼着していたのに対し、
第1の貼着部300a,第2の貼着部300b,第3の
貼着部300c、第4の貼着部300dでそれぞれ順次
貼着するようにしたことを特徴とするものである。ここ
ではテープキャリアTはプリプレグ供給後テープ巻取リ
ール501で巻き取られる。
【0071】そして第1のシート貼着部300aで、プ
リプレグPと銅箔6とを重ね合わせて挟み、さらに第2
のシート貼着部300bで、これにプリプレグPがフィ
ルムキャリア1上にバンプを介して搭載された半導体チ
ップ3の位置に符合するように重ね合わせたものを重
ね、……というように重ね合わせる。
【0072】そしてさらに、実施例1と同様に、プレス
成型部において170℃に加熱された金型内で1分間、
圧縮成型して樹脂封止型半導体装置を作製した。そして
成型されたパッケ―ジを金型から外し、巻取リール50
0を用いて巻き取り、アフターキュア部500で180
℃4時間のアフタ―キュアを行う。
【0073】この後レーザで共通端子に相当する領域に
貫通孔9を形成し、、この内部に半田ペーストを充填す
る。ここで図15はパッケージ内部の説明図である。
【0074】このようにして極めて薄型で信頼性の高い
半導体集積回路装置を得ることができる。
【0075】なお、この実施例において、電気的接続は
封止用樹脂シート内部で行い、かつ銅箔の端部は封止用
樹脂シートの外部に導出し、放熱用として遊離させてお
くようにしても良い。
【0076】なお前記実施例ではダイレクトボンディン
グを用いたフィルムキャリアについて説明したが、図1
7に示すようにワイヤボンディングを用いた例にも適用
可能である。
【0077】この例では上方の銅箔6を電源線とし下方
の銅板16を接地線とする。 製造に際してはまず、リ
ードフレーム12のインナーリード12iと下方の銅板
16との間,および下方の銅板16とボンディングパッ
ドとをボンディングワイヤ13を介して接続しておくよ
うにし、同様にしてプリプレグPに封止込むようにし、
電源線を構成する上方の銅箔6との接続は貫通孔9に充
填された導電性物質を介して行うようにする。
【0078】また、電源端子あるいは接地端子に限定さ
れることはない。ただし、この端子は共通端子として用
いるものに使用すると、より効果的である。
【0079】
【実施例4】次に本発明の第4の実施例として、図18
に示すように銅箔6を半導体チップとは接続することな
く、外部に導出し、これをプリント基板10上で接地配
線11aおよび11bに接続している。
【0080】これにより銅箔は浮遊状態ではなく所定の
電位に維持され、内部での電位電流の発生が抑制され、
動作特性が良好で耐湿性の高い、薄くかつ緻密な樹脂封
止型半導体装置を得ることができる。
【0081】なお、この例でも、銅箔そのものは封止用
樹脂シートから導出することなく、フィルムキャリアの
内部でチップに接続しないリードに接続するようにし、
このリードを封止用樹脂シートから外部に導出し、これ
をプリント基板上で接地配線に接続するようにしてもよ
い。
【0082】
【実施例5】さらに本発明の第5の実施例として、図1
9に示すように、3個の半導体チップ3を積層し内部で
スルーホール9に充填された導電性物質によって相互接
続し、これらすべての電源端子および接地端子として銅
箔6を用いるようにしてもよい。 ここでは外部との接
続はアウターリード12oによって行われる。12iは
インナーリード、13はボンディングワイヤである。
【0083】
【発明の効果】以上説明してきたように、封止用樹脂シ
ートに埋め込まれた金属板を所定の電位に維持するよう
にしているため、電位電流の発生を抑制し動作特性の良
好な樹脂封止型半導体装置を得ることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例の樹脂封止型半導体装
置を示す図
【図2】 本発明の第1の実施例の樹脂封止型半導体装
置を示す図
【図3】 本発明の第1の実施例の樹脂封止型半導体装
置を示す図
【図4】 本発明の第1の実施例の樹脂封止型半導体装
置を示す図
【図5】 同装置で用いられるフィルムキャリアを示す
【図6】 同装置で用いられるプリプレグを示す図
【図7】 同装置で用いられる銅箔を示す図
【図8】 同装置の製造に用いられる樹脂封止装置を示
す図
【図9】 同装置の要部拡大図
【図10】 本発明の変形例を示す図
【図11】 本発明の第2の実施例の樹脂封止型半導体
装置を示す図
【図12】 本発明の第2の実施例の樹脂封止型半導体
装置を示す図
【図13】 本発明の第2の実施例の樹脂封止型半導体
装置を示す図
【図14】 同装置で用いられる銅箔を示す図
【図15】 本発明の第3の実施例の樹脂封止型半導体
装置を示す図
【図16】 同装置の製造に用いられる樹脂封止装置を
示す図
【図17】 本発明の変形例を示す図
【図18】 本発明の第4の実施例の樹脂封止型半導体
装置を示す図
【図19】 本発明の第5の実施例の樹脂封止型半導体
装置を示す図
【図20】 従来例の樹脂封止型半導体装置を示す図
【符号の説明】
1…フィルムキャリア 2…配線パターン 3…半導体チップ 4…ガラス繊維 5…樹脂層 P…プリプレグ 6…銅箔 7…端子 8…端子 10…プリント基板 11…配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向田 秀子 神奈川県川崎市幸区小向東芝町1番地 株式会社 東芝 マイクロエレクトロニ クスセンター内 (72)発明者 望月 正生 神奈川県横浜市磯子区新杉田町8番地 株式会社 東芝 横浜事業所内 (72)発明者 山地 泰弘 神奈川県川崎市幸区小向東芝町1番地 株式会社 東芝 マイクロエレクトロニ クスセンター内 (72)発明者 太田 英男 神奈川県川崎市幸区小向東芝町1番地 株式会社 東芝 研究開発センター内 (56)参考文献 特開 平1−138739(JP,A) 特開 平5−283456(JP,A) 特開 平5−291218(JP,A) 特開 平5−291321(JP,A) 特開 平5−191322(JP,A) 特開 昭60−257153(JP,A) 特開 平2−257662(JP,A) 特開 平3−295264(JP,A) 実開 昭63−149540(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 H01L 23/50

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 積層された樹脂層に挟持された半導体チ
    ップと、 前記半導体チップが挟持された樹脂層間とは異なる樹脂
    層間に挟持された金属板と、 前記半導体チップと電気的に接続されたリードとを具備
    し、 前記金属板は、前記リードと電気的に接続されているこ
    とを特徴とする樹脂封止型半導体装置。
  2. 【請求項2】 前記リードは、電源端子または接地端子
    であることを特徴とする請求項1記載の樹脂封止型半導
    体装置。
  3. 【請求項3】 積層された樹脂層に挟持された半導体チ
    ップと、 前記半導体チップが挟持された樹脂層間とは異なる該半
    導体チップの上方の樹脂層間に挟持された第1の金属板
    と、 前記半導体チップが挟持された樹脂層間とは異なる該半
    導体チップの下方の樹脂層間に挟持された第2の金属板
    と、 前記第1の金属板と電気的に接続した第1のリードと、 前記第2の金属板と電気的に接続した第2のリードとを
    具備し、 前記第1のリード及び前記第2のリードは、前記半導体
    チップと電気的に接続されていることを特徴とする樹脂
    封止型半導体装置。
  4. 【請求項4】 前記第1のリードと前記第2のリードの
    うち少なくとも一方は、電源端子であることを特徴とす
    る請求項3記載の樹脂封止型半導体装置。
  5. 【請求項5】 前記第1のリードと前記第2のリードの
    うち少なくとも一方は、接地端子であることを特徴とす
    る請求項3記載の樹脂封止型半導体装置。
  6. 【請求項6】 前記第1のリードと前記第2のリードの
    うち、一方は電源端子であり、他方は接地端子であるこ
    とを特徴とする請求項3記載の樹脂封止型半導体装置。
  7. 【請求項7】 前記金属板は、少なくとも前記リードと
    電気的に接続される部位に配置されていることを特徴と
    する請求項1又は請求項3記載の樹脂封止型半導体装
    置。
  8. 【請求項8】 積層された樹脂層に挟持された半導体チ
    ップと、 前記半導体チップが挟持された樹脂層間とは異なる樹脂
    層間に挟持された金属板と、 前記半導体チップと電気的に接続されたリードとを具備
    し、 前記金属板は、接地していることを特徴とする樹脂封止
    型半導体装置。
  9. 【請求項9】 積層された樹脂層に挟持された半導体チ
    ップと、 前記半導体チップが挟持された樹脂層間とは異なる樹脂
    層間に挟持された金属板と、 前記半導体チップと電気的に接続されたリードとを具備
    し、 前記金属板は、電源に接続していることを特徴とする樹
    脂封止型半導体装置。
  10. 【請求項10】 リード構成体上に半導体チップを載置
    する工程と、 第1の樹脂シート、第1の金属板、第2の樹脂シート、
    前記半導体チップが載置された前記リード構成体、第3
    の樹脂シート、第2の金属板、第4の樹脂シートを順次
    積層し、加圧して成型する樹脂シート封止工程と、 前記リード構成体の前記リードと各前記金属板とを電気
    的に接続する工程とを具備することを特徴とする樹脂封
    止型半導体装置の製造方法。
JP2000385555A 2000-12-19 2000-12-19 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3389217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385555A JP3389217B2 (ja) 2000-12-19 2000-12-19 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385555A JP3389217B2 (ja) 2000-12-19 2000-12-19 樹脂封止型半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08579092A Division JP3212127B2 (ja) 1992-03-31 1992-04-07 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001203226A JP2001203226A (ja) 2001-07-27
JP3389217B2 true JP3389217B2 (ja) 2003-03-24

Family

ID=18852802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385555A Expired - Fee Related JP3389217B2 (ja) 2000-12-19 2000-12-19 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3389217B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947887B2 (en) 2009-02-23 2015-02-03 Freescale Semiconductor, Inc. Package assembly and method of tuning a natural resonant frequency of a package

Also Published As

Publication number Publication date
JP2001203226A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US7443021B2 (en) Electronic component packaging structure and method for producing the same
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
US8625296B2 (en) Mount board and electronic device
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
US5949142A (en) Chip size package and method of manufacturing the same
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
US5424250A (en) Manufacturing method of encapsulating semiconductor device using two resin sheets having convex portions
KR100849181B1 (ko) 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2001526832A (ja) モールド封入フレキシブル回路基板ボールグリッドアレーおよびその製造方法
KR20000029261A (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법
CN212752722U (zh) 电池保护板、移动终端
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JPH05283608A (ja) 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
JP3389217B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3212127B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JPH05291319A (ja) 樹脂封止型半導体装置
JPH1065047A (ja) 半導体素子搭載用パッケージの製造方法
JPH05283456A (ja) 封止用シート、樹脂封止装置および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees