JP3384259B2 - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JP3384259B2 JP3384259B2 JP27747096A JP27747096A JP3384259B2 JP 3384259 B2 JP3384259 B2 JP 3384259B2 JP 27747096 A JP27747096 A JP 27747096A JP 27747096 A JP27747096 A JP 27747096A JP 3384259 B2 JP3384259 B2 JP 3384259B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- semiconductor device
- encapsulated semiconductor
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
に関し、詳しくは車両搭載用等、温度条件の厳しい環境
下で使用される樹脂封止半導体装置に関する。
般的な構成を示すもので、基板1上に形成した電極11
と半導体チップ3は半田バンプ2を介して電気的に接続
され、基板1と半導体チップ3の間に形成される空隙に
は封止用樹脂4が注入充填されている。この封止用樹脂
4に関しては、特開昭61−159752号公報に、球
状無機材料を含有するエポキシ系樹脂材料が好適である
こと、半導体チップ3の周囲を覆う封止用樹脂4の幅
(c)と、半導体チップ3の幅の1/2の大きさ(d)
の比、(c/d)を大きくすると耐熱疲労性が向上する
ことが記載されている。
酷な使用環境に置かれるようになってきており、車両
等、温度差の激しい環境で使用されると、封止用樹脂に
クラックが発生するという問題があった。これは上記特
開昭61−159752号公報の構成のものについても
同様であり、半導体チップ3のサイズが小さい場合には
問題はないが、半導体チップ3のサイズが大きくなると
(6mm角以上)、基板・半導体チップ・封止用樹脂の
熱膨張係数の違いにより発生する熱応力が大きくなる。
この時、半導体チップ3外周囲を覆う封止用樹脂4の周
縁部41には樹脂硬化時及び降温時に引張り応力(図に
矢印で示す)が生じ、これによって周縁部41にクラッ
クが生じることがある。クラックが発生すると、電極部
等へのクラック進展、水分・腐食性ガスの侵入による電
極部等の腐食といったおそれがあり、信頼性の低下が懸
念される。
的は、封止用樹脂に発生する応力を低減して、クラック
の発生を抑制し、温度条件の厳しい環境下で使用される
樹脂封止半導体装置の信頼性を向上させることにある。
なされたものであり、請求項1の構成において、樹脂封
止半導体装置は、セラミック基板上に形成した電極と半
導体チップとをバンプを介して電気的に接続し、上記セ
ラミック基板と上記半導体チップの間隙に封止用樹脂を
注入充填するとともに該封止用樹脂にて上記半導体チッ
プの周囲を覆うようにする。そして、上記半導体チップ
の周囲を覆う上記封止用樹脂周縁部の、上記半導体チッ
プ下端面からの高さを(b)、上記半導体チップ下端面
と同一平面内における上記周縁部の外周端縁と上記半導
体チップ下端縁との距離を(a)としたときに、(a/
b)の平均値が上記半導体チップの全周囲において2以
下となるようにしたものである。
封止用樹脂の注入から硬化以前には応力はほとんど発生
しない。しかしながら、封止用樹脂は硬化時に硬化収縮
が、更に、半導体装置の降温時には樹脂の熱収縮が起こ
るため、熱応力が発生する。このとき、半導体チップの
周囲を覆う封止用樹脂周縁部の表面には引張り応力が生
じ、冷熱サイクル試験を行った結果、クラックはこの引
っ張り応力に対し垂直な方向に発生することが判明し
た。
周縁部の、高さ方向に対する横方向の比(a/b)を所
定値以下とすることで、発生する熱応力を大幅に低減
し、クラックの発生を抑制することができる。従って、
温度変化の厳しい環境下で使用されて、寿命が大幅に向
上し、信頼性が大きく向上する。
導体チップの全周囲において2以下としており、信頼性
がさらに向上する。請求項3の構成では、(a/b)の
平均値を1以下とする。(a/b)が小さいほど、上記
周縁部に発生する熱応力が小さくなることが確認されて
おり、(a/b)の平均値を1以下とすることで熱応力
をより小さくすることができ、クラックの防止効果がさ
らに向上する。
エポキシ樹脂と該エポキシ樹脂よりも熱膨張係数の低い
球状の低熱膨張性無機エポキシ系樹脂材料で構成し、上
記無機材料の含有量を全重量の50〜80重量%とす
る。上記エポキシ系樹脂材料を用いることで半導体チッ
プとの熱膨張係数差を小さくすることができ、熱応力の
低減に効果がある。
て、エポキシ樹脂と該エポキシ樹脂よりも弾性率の低い
低弾性率樹脂材料とからなるエポキシ樹脂材料を使用す
る。樹脂を低弾性率化することで熱応力をさらに低減す
ることができる。この低弾性率樹脂材料の含有量は全重
量の3〜20%とすることが好ましい(請求項6)。
面に基づいて説明する。図1において、アルミナ等のセ
ラミック基板1上には、複数箇所に銅等よりなる電極1
1が形成してある。上記電極11は、上記基板1上に配
設された半導体チップたるフリップチップ3と半田等よ
りなるバンプ2を介して電気的に接続されている。
には、バンプ2等の保護のために封止用樹脂4が注入充
填されている。封止用樹脂4材料としては、フリップチ
ップ3やバンプ2との熱膨張差のできるだけ小さい材料
を用いることが低応力化のために望ましく、例えばエポ
キシ樹脂を基材とし、これにエポキシ樹脂より低熱膨張
な球状無機材料を添加したエポキシ系樹脂材料が好適に
用いられる。ここで、粒状無機材料としては、例えば溶
融シリカフィラが挙げられ、その含有量は全重量の50
〜80重量%の範囲になるようにすることが望ましい。
含有量が50重量%に満たないと所望の効果が得られ
ず、80重量%を越えると弾性率が高くなり、封止用樹
脂4にかかる応力が逆に増加する。また、含有量が多く
なると大幅な粘度上昇が起こるためフリップチップ3下
への注入充填性が低下する。
性率化することが有効であり、上記エポキシ系樹脂材料
に、さらにエポキシ樹脂よりも低弾性率な樹脂、例えば
シリコーン樹脂を添加することもできる。シリコーン樹
脂の含有量は、通常、全重量の3〜20重量%の範囲に
なるようにするのがよい。
を覆う上記封止用樹脂4の周縁部41において、フリッ
プチップ3下端面からの高さを(b)とし、上記フリッ
プチップ3下端面と同一平面内における上記周縁部41
の外周端縁と上記フリップチップ下端縁との距離を
(a)としたときの、高さ(b)に対する距離(a)の
比、(a/b)の平均値を2以下とする。このとき、上
記バンプ2周囲の封止用樹脂4形状については特に制限
されず、図1(b)に示すように、上記バンプ2より上
方の上記周縁部41形状を上記のように規定することで
クラックの発生を防止し、寿命を大幅に向上させること
ができる。また、好ましくは上記フリップチップ3の全
周囲において(a/b)が2以下となるようにするのが
よく、クラックの発生をより確実に防止することができ
る。(a/b)が小さいほど発生する熱応力を小さくす
ることができ、より好ましくは、(a/b)の平均値を
1以下とするのがよい。
止用樹脂4の注入充填量を管理する方法が有効である。
具体的には、フリップチップ3と基板1の間隙とチップ
サイズより、必要最小注入量を決定し、さらに周縁部4
1を形成する最大許容樹脂量を決定する。そして、注入
樹脂量をこの範囲で管理し供給すればよい。例えば、フ
リップチップ3と基板1の間隙が50μm、10mm角
のフリップチップ3下に樹脂を注入する場合には、注入
樹脂量を5mm3 以上14mm3 以下とすればよい。樹
脂供給には、通常、先端が極細のノズルを用い、ノズル
先端をチップ側面1mm以内に近づけて樹脂供給を行
う。
ップチップ3の種類によって最適材料物性が違ってくる
ため、上述したエポキシ系樹脂材料に限らず、シリコー
ン系樹脂材料等、他の樹脂材料を使用してももちろんよ
い。封止用樹脂4材料の変更によって、クラックが発生
するまでの寿命の絶対値は変化するが、その周縁部41
形状と寿命との関係には同じ傾向が見られ、同様の効果
が得られる。
樹脂4の材料物性(熱膨張係数、弾性率)が同じであれ
ば、封止用樹脂周縁部41の引っ張り応力は変化せず、
その寿命に影響しない。よって、本発明はどのようなチ
ップサイズのものにも適用可能である。
際に製作し、封止用樹脂4の周縁部41における(a/
b)値とクラックの発生の関係を調べた。基板1として
アルミナ基板を用い、その上に形成した銅電極11に半
田バンプ2を介してフリップチップ3を接続した。基板
1とフリップチップ3の間隙に、封止用樹脂4としてエ
ポキシ樹脂を基材とし溶融シリカフィラを70重量%含
有するエポキシ系樹脂材料を、先端が極細のノズルをチ
ップ側面1mm以内に近づけて注入充填した。
量を5mm3 〜14mm3 の範囲で変更して、封止用樹
脂周縁部41のフリップチップ3下端面からの高さ
(b)と、周縁部41外周端縁とフリップチップ下端縁
との距離(a)の比、(a/b)が0.5〜2の本発明
範囲にある種々の樹脂封止半導体装置を用意した。な
お、a/b=1のときの注入樹脂量は9mm3 、a/b
=2のときの注入樹脂量は14mm3 であった。
範囲外(2.5〜3.0、注入樹脂量17mm3 〜19
mm3 )とした樹脂封止半導体装置を用意した。他の構
成は上記本発明の装置と同様とした。
脂封止半導体装置のそれぞれにつき、冷熱サイクル試験
(−40℃〜150℃)を実施してクラックが発生する
までのサイクル数を調べた。結果を横軸を(a/b)、
縦軸をクラック寿命比として図2に示した。図中、○は
本発明範囲内、△は本発明範囲外のものを示し、クラッ
ク寿命比は、a/b=2の場合においてクラックが発生
するまでのサイクル数を1としたときの比で表した。
くなるほどクラック寿命比が大きくなる傾向にあり、特
にa/b≦2の範囲において、a/b>2の場合とクラ
ック寿命に大きな差が生じることが確認された。また、
a/b≦1の範囲とすればさらに寿命が向上することが
わかる。
解析を行い(a/b)を1≦a/b≦4の範囲で変化さ
せた場合の、封止用樹脂4周縁部41に発生する引張り
応力を計算した。計算結果を図3に示した。その結果、
(a/b)が小さければ小さいほど周縁部41に発生す
る熱応力は小さくなることが確認された。この結果と、
上記図2の冷熱サイクル試験結果から、応力が小さくな
ると寿命は対数的に増大するといえ、従って、(a/
b)を本発明の範囲内とすることで寿命の大幅な向上が
可能であることがわかる。
ラ含有量を50重量%、60重量%、80重量%に変更
したものと、溶融シリカフィラ含有量を70重量%と
し、さらにシリコーン樹脂を5%含有するものを用意
し、それ以外は上記実施例1と同様にして樹脂封止半導
体装置を作製した。それぞれにつき封止用樹脂4の注入
充填量を変更して(a/b)を変化させ、クラック寿命
比との関係を調べたところ、いずれも上記図2と同様の
傾向が見られ、(a/b)を2以下とすることで寿命を
大きく向上できることがわかった。
半導体装置の全体概略図であり、(a)は(b)のA部
拡大図である。
命比の関係を示す図である。
周縁部の応力比との関係を示す図である。
る。
Claims (6)
- 【請求項1】 セラミック基板上に形成した電極と半導
体チップとをバンプを介して電気的に接続し、封止用樹
脂により上記セラミック基板と上記半導体チップの間隙
を注入充填するとともに上記半導体チップの周囲を覆う
ようにした樹脂封止半導体装置であって、上記半導体チ
ップの周囲を覆う上記封止用樹脂周縁部の、上記半導体
チップ下端面からの高さを(b)、上記半導体チップ下
端面と同一平面内における上記周縁部の外周端縁と上記
半導体チップ下端縁との距離を(a)としたときに、
(a/b)の平均値が上記半導体チップの全周囲におい
て2以下であることを特徴とする樹脂封止半導体装置。 - 【請求項2】 (a/b)が上記半導体チップの全周囲
において2以下である請求項1記載の樹脂封止半導体装
置。 - 【請求項3】 (a/b)の平均値が1以下である請求
項1記載の樹脂封止半導体装置。 - 【請求項4】 上記封止用樹脂が、エポキシ樹脂と該エ
ポキシ樹脂よりも熱膨張係数の低い球状の低熱膨張性無
機材料からなるエポキシ系樹脂材料よりなり、上記無機
材料を全重量の50〜80重量%の割合で含有する請求
項1ないし3記載の樹脂封止半導体装置。 - 【請求項5】 上記封止用樹脂が、エポキシ樹脂と該エ
ポキシ樹脂よりも弾性率の低い低弾性率樹脂材料とから
なるエポキシ系樹脂材料よりなる請求項4記載の樹脂封
止半導体装置。 - 【請求項6】 上記低弾性率樹脂材料を全重量の3〜2
0重量%の割合で含有する請求項5記載の樹脂封止半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27747096A JP3384259B2 (ja) | 1996-09-26 | 1996-09-26 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27747096A JP3384259B2 (ja) | 1996-09-26 | 1996-09-26 | 樹脂封止半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10107182A JPH10107182A (ja) | 1998-04-24 |
JP3384259B2 true JP3384259B2 (ja) | 2003-03-10 |
Family
ID=17584051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27747096A Expired - Lifetime JP3384259B2 (ja) | 1996-09-26 | 1996-09-26 | 樹脂封止半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3384259B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294692A (ja) | 1999-04-06 | 2000-10-20 | Hitachi Ltd | 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置 |
JP2007173273A (ja) | 2005-12-19 | 2007-07-05 | Fujitsu Ltd | 剥離強度シミュレート装置、剥離強度シミュレートプログラム、および剥離強度シミュレート方法 |
JP2009049218A (ja) * | 2007-08-21 | 2009-03-05 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
CN112582281B (zh) * | 2019-09-29 | 2023-08-25 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
-
1996
- 1996-09-26 JP JP27747096A patent/JP3384259B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10107182A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291899B1 (en) | Method and apparatus for reducing BGA warpage caused by encapsulation | |
US6020648A (en) | Die structure using microspheres as a stress buffer for integrated circuit prototypes | |
JP2000150729A (ja) | 樹脂封止半導体装置 | |
JPH0750759B2 (ja) | 半導体装置 | |
JP3384259B2 (ja) | 樹脂封止半導体装置 | |
CN100352041C (zh) | 为减少晶粒的剪应力而控制晶粒固定用嵌角的方法与装置 | |
US6265768B1 (en) | Chip scale package | |
US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
JP3568402B2 (ja) | 半導体装置 | |
JPH09172110A (ja) | 半導体装置 | |
JPS6124253A (ja) | 半導体パツケ−ジ構造 | |
US7229857B2 (en) | Method for producing a protection for chip edges and system for the protection of chip edges | |
JP3063847B2 (ja) | リードフレーム及びそれを用いた半導体装置 | |
JP3243988B2 (ja) | 半導体装置の製造方法 | |
KR20010054743A (ko) | 이중 언더필 영역을 포함하는 반도체 패키지 | |
US20020000676A1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
JP2702401B2 (ja) | 樹脂封止型半導体装置とその製法 | |
JPS607751A (ja) | 半導体装置 | |
KR200202059Y1 (ko) | 브이·씨·에이패키지의칩본딩용접착제 | |
JPS5988854A (ja) | 半導体装置 | |
JPS63104455A (ja) | 封止樹脂充填用フイラ−及びその製造方法 | |
JPH02227485A (ja) | 半導体封止材料 | |
KR100468024B1 (ko) | Loc패키지 | |
KR100475340B1 (ko) | 리드온칩패키지 | |
TW423128B (en) | Chip scale package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |