JP3381572B2 - オフセット補正回路及び直流増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流増幅器の入力
信号に起因して生じるオフセット誤差を補正するオフセ
ット補正回路、及び、そのオフセット補正回路を備えた
直流増幅回路に関する。

【０００２】

【従来の技術】従来、入力信号を増幅して出力する直流
増幅器において、入力信号が０の場合は出力信号が０に
なることが理想とされているが、振幅の大きい入力信号
を加えた直後に入力信号を０にした場合は、出力信号が
０にならず、入力信号に起因したオフセット誤差が生じ
る。この入力信号に起因して生じるオフセット誤差に
は、１０ミリ秒から数十秒間継続するものがあり、この
オフセット誤差が長時間継続する原因には、温度安定度
及び電源電圧変動率によるものがある。

【０００３】図５に直流増幅器５の基本的な回路図を示
す。まず、入力信号に起因した温度安定度によってオフ
セット誤差が生じる場合について説明する。図５におい
て、直流増幅器５は、差動増幅器５５及び電圧増幅器５
６から構成されている。差動増幅器５５は、トランジス
タＴＲ５１、ＴＲ５２、抵抗Ｒ５１、Ｒ５２、Ｒ５３に
より構成され、電圧増幅器５６は、トランジスタＴＲ５
３、抵抗Ｒ５４、Ｒ５５により構成されている。正入力
端子ＩＮ５１は、トランジスタＴＲ５１のベースに接続
され、負入力端子ＩＮ５２はトランジスタＴＲ５２のベ
ースに接続されている。また、出力端子Ｏ５１は抵抗Ｒ
５５に接続されている。電源入力端子Ｖ５１には正の電
源が接続され、電源入力端子Ｖ５２には負の電源が接続
されている。

【０００４】信号は、正入力端子ＩＮ５１、又は負入力
端子ＩＮ５２から入力され、出力端子Ｏ５１に出力され
る。なお、通常は、出力端子Ｏ５１から出力された信号
の一部を負入力端子ＩＮ５２に帰還させるが、図５にお
いては、説明を簡略化するため帰還を行わない。また、
トランジスタＴＲ５１とトランジスタＴＲ５２の構造及
び特性は同じであり、抵抗Ｒ５１と抵抗Ｒ５２の抵抗値
は同じである。さらに、正入力端子ＩＮ５１の印加電圧
を０とし、負入力端子ＩＮ５２が接地された場合は、抵
抗Ｒ５１と抵抗Ｒ５２に流れる電流は、抵抗Ｒ５３に流
れる電流の１／２となり、また、出力端子Ｏ５１の電圧
が０になるように、トランジスタＴＲ５３、抵抗Ｒ５５
の特性は調整されている。

【０００５】まず、正入力端子ＩＮ５１に、正の電圧を
印加すると、差動増幅器５５において、トランジスタＴ
Ｒ５１のコレクタ電流が増加し、トランジスタＴＲ５２
のコレクタ電流が減少する。そして、トランジスタＴＲ
５１のコレクタ電流が増加したことにより、抵抗Ｒ５１
の電圧が増加し、トランジスタＴＲ５１のコレクタ−エ
ミッタ間の電圧が減少する。通常、差動入力範囲を広く
するために、抵抗Ｒ５１または抵抗Ｒ５２の電圧に比
べ、トランジスタＴＲ５１またはトランジスタＴＲ５２
のコレクタ−エミッタ間の電圧が大きいため、前記トラ
ンジスタＴＲ５１の電流の増加率に比べて、トランジス
タＴＲ５１のコレクタ−エミッタ間の電圧の減少率は少
ない。このため、トランジスタＴＲ５１の消費電力が増
大されて、その素子温度は上昇する。そして、トランジ
スタＴＲ５２の消費電力が減少されて、その素子温度が
低下するため、トランジスタＴＲ５１は、トランジスタ
ＴＲ５２より高温になる。トランジスタＴＲ５１とトラ
ンジスタＴＲ５２の温度差は、次式（１）となる。

【０００６】

【数１】

【０００７】ただし、Ｑ(51)、Ｑ(52)：トランジスタＴ
Ｒ５１またはトランジスタＴＲ５２の熱容量、Ｐ(51)、
Ｐ(52)：トランジスタＴＲ５１またはトランジスタＴＲ
５２の発熱量、ΔＴ(51)、ΔＴ(52)：トランジスタＴＲ
５１またはトランジスタＴＲ５２の素子と周囲との温度
差、θ(51)、θ(52)：トランジスタＴＲ５１またはトラ
ンジスタＴＲ５２の素子と周囲との熱抵抗、である。

【０００８】次いで、正入力端子ＩＮ５１の印加電圧を
０にする。トランジスタＴＲ５１とトランジスタＴＲ５
２に温度差がない場合は、抵抗Ｒ５１及び抵抗Ｒ５２に
流れる電流が等しくなり、出力端子Ｏ５１の電圧は０に
なるが、前述したように、トランジスタＴＲ５１がトラ
ンジスタＴＲ５２より高温になっているため、トランジ
スタＴＲ５１のベースーエミッタ間の電圧が、トランジ
スタＴＲ５２のベースーエミッタ間の電圧より小さくな
る。このため、トランジスタＴＲ５１のベース電流がト
ランジスタＴＲ５２のベース電流より大きくなり、トラ
ンジスタＴＲ５１のコレクタ電流がトランジスタＴＲ５
２のコレクタ電流より大きくなる。そして、トランジス
タＴＲ５１のコレクタ電流がトランジスタＴＲ５２のコ
レクタ電流より大きくなることにより、抵抗Ｒ５１の電
圧が抵抗ＴＲ５２の電圧より大きくなり、出力端子Ｏ５
１に正のオフセット誤差電圧が生じる。

【０００９】この出力端子Ｏ５１に生じたオフセット誤
差電圧は、トランジスタＴＲ５１とトランジスタＴＲ５
２の温度差によるものであり、既に、正入力端子ＩＮ５
１の印加電圧を０にすることにより、トランジスタＴＲ
５１とトランジスタＴＲ５２に温度差が生じる原因は無
くなっているが、トランジスタＴＲ５１とトランジスタ
ＴＲ５２の熱容量のため、正入力端子ＩＮ５１と負入力
端子ＩＮ５２に電位差が生じていた時のトランジスタＴ
Ｒ５１とトランジスタＴＲ５２の消費電力差により生じ
た温度差が蓄積されている。蓄積された温度差は、式
（１）のＰ(51)とＰ(52)が等しくなる条件に従って、徐
々に小さくなる。そして、この温度差が小さくなるとと
もに、出力端子Ｏ５１に生じたオフセット誤差電圧も小
さくなり、トランジスタＴＲ５１とトランジスタＴＲ５
２の温度差が無くなるとき、出力端子Ｏ５１に生じたオ
フセット誤差も無くなる。

【００１０】以上のように、従来の直流増幅器５では、
入力信号に起因した直流増幅器５の構成要素の温度変動
により、温度安定度が低くなり、オフセット誤差が生じ
る。

【００１１】次に、直流増幅器５において、入力信号に
起因した電源電圧変動によってオフセット誤差が生じる
場合について説明する。まず、入力信号に起因する電源
電圧の変動について説明する。図５において、直流増幅
器５の出力端子Ｏ５１が正の電圧になっていた場合、ト
ランジスタＴＲ５３のコレクタ電流は、出力端子Ｏ５１
の電圧が０の場合に比べて大きくなる。このため、正の
電源入力端子Ｖ５１と負の電源入力端子Ｖ５２の電源電
流は大きくなり、出力端子Ｏ５１より流出する電流は、
正の電源入力端子Ｖ５１からトランジスタＴＲ５３を経
由して出力端子Ｏ５１より流出し、出力端子Ｏ５１より
流入する電流は、出力端子Ｏ５１より抵抗Ｒ５５を経由
して負の電源入力端子Ｖ５２に流入する。したがって、
直流増幅器５の出力は入力電圧によって変化するため、
入力電圧により電源電流が変動し、電源電流が変動すれ
ば直流増幅器５に接続された電源の出力抵抗に見合った
電源電圧の変動が発生する。以上のように、入力信号に
起因して電源電圧の変動が発生する。

【００１２】次に、直流増幅器５における電源電圧の変
動によるオフセット誤差の発生について説明する。図５
において、正入力端子ＩＮ５１の印加電圧を０にして、
トランジスタＴＲ５１、ＴＲ５２、抵抗Ｒ５１、Ｒ５
２、Ｒ５３により構成された差動増幅器５５を平衡状態
にする。トランジスタＴＲ５３は、抵抗Ｒ５１の電圧が
トランジスタＴＲ５３のベース−エミッタ間電圧と抵抗
Ｒ５４の電圧を加えた電圧と等しくなるようにトランジ
スタＴＲ５３のコレクタ電流を調節するように働く。ト
ランジスタＴＲ５３のコレクタ電流により抵抗Ｒ５５に
生ずる電圧が、負の電源入力端子Ｖ５２と等しい場合
に、出力端子Ｏ５１の電圧は０になる。

【００１３】次いで、負の電源入力端子Ｖ５２が変動し
て半分の電圧になった場合、正入力端子ＩＮ５１、及び
負入力端子ＩＮ５２が接地電位のため、抵抗Ｒ５３の電
圧は約半分になる。抵抗Ｒ５３の電圧が約半分になる
と、抵抗Ｒ５３の電流が半分になり、抵抗Ｒ５１と抵抗
Ｒ５２に流れる電流が半分になる。そして、抵抗Ｒ５１
の電圧が半分になり、トランジスタＴＲ５３は、抵抗Ｒ
５１の電圧がトランジスタＴＲ５３のベース−エミッタ
間電圧と抵抗Ｒ５４の電圧を加えた電圧と等しくなるよ
うにトランジスタＴＲ５３のコレクタ電流を調節するよ
うに働くため、トランジスタＴＲ５３のベース−エミッ
タ間電圧と抵抗Ｒ５４の電圧を加えた電圧が半分にな
る。

【００１４】トランジスタＴＲ５３のベース−エミッタ
間電圧はトランジスタＴＲ５３のエミッタ電流に比例せ
ず、ほぼ一定であるため、トランジスタＴＲ５３のベー
ス−エミッタ間電圧と抵抗Ｒ５４の電圧を加えた電圧が
半分になると、抵抗Ｒ５４の電圧が半分以下まで小さく
なる。これは、トランジスタＴＲ５３のコレクタ−エミ
ッタ間を流れる電流が半分以下まで小さくなったことを
示し、抵抗Ｒ５５の電圧が半分以下まで小さくなる。そ
して、抵抗Ｒ５５の電圧が半分以下まで小さくなると、
出力端子Ｏ５１の電圧は抵抗Ｒ５５の電圧と負の電源入
力端子Ｖ５２の差になるため、負のオフセット誤差が発
生する。

【００１５】以上のように、直流増幅器５の電源電流は
入力信号に起因して変動し、その電源電流の変動により
電源電圧が変動する。また、電源電圧が変動すると直流
増幅器５にオフセット誤差が発生する。したがって、直
流増幅器５において、入力信号に起因した電源電圧変動
によりオフセット誤差が発生する。従来、直流増幅器５
に接続される電源には電源電流の変動による電源電圧の
変動を押さえるためコンデンサが付加されており、電源
電流の変動は電源のコンデンサの充放電に置き換えら
れ、電源電圧はコンデンサに蓄積した電荷量に比例する
ため、電源電圧は電源電流の変化量の積分値に比例して
いた。したがって、入力信号に起因する電源電圧の変動
は、コンデンサに蓄積した電荷量の積分値に比例するた
め、電源電圧の変動により発生するオフセット誤差は、
入力信号の強さを積分した値に比例する。

【００１６】

【発明が解決しようとする課題】このように、従来の直
流増幅器では、入力信号に起因した温度安定度や電源電
圧変動率によって、オフセット誤差を発生する。このオ
フセット誤差は、入力信号の強さを積分した値に比例す
る。

【００１７】本発明の課題は、電気的特性及び構造が既
知である直流増幅器において、入力信号の強さからオフ
セット誤差を予測し、そのオフセット誤差を打ち消す信
号を発生することにより、入力信号に起因して生じるオ
フセット誤差を補正するオフセット補正回路、及び、そ
のオフセット補正回路を備えた高精度の直流増幅回路を
提供することである。

【００１８】

【課題を解決するための手段】請求項１記載の発明は、
複数の直流増幅器が複数段に接続され、その各直流増幅
器の出力段と入力段との間に整合抵抗が接続される直流
増幅回路から出力される出力信号に生じるオフセット誤
差を補正するオフセット補正回路において、前段の直流
増幅器から出力される出力信号から分離した分離信号を
所定の積分処理により積分して補正信号を生成して後段
の直流増幅器の入力段に出力する積分器を、前記前段の
直流増幅器の出力段と後段の直流増幅器の入力段との間
に接続し、前記後段の直流増幅器に前記前段の直流増幅
器から整合抵抗を介して入力される入力信号に前記積分
器から出力される補正信号を合成して、各段の直流増幅
器に入力される入力信号に起因して前記直流増幅回路の
出力信号に生じるオフセット誤差を補正することを特徴
としている。

【００１９】請求項１記載の発明のオフセット補正回路
によれば、前段の直流増幅器から出力される出力信号か
ら分離した分離信号を所定の積分処理により積分して補
正信号を生成して後段の直流増幅器の入力段に出力する
積分器が、前記前段の直流増幅器の出力段と後段の直流
増幅器の入力段との間に接続され、前記後段の直流増幅
器に前記前段の直流増幅器から整合抵抗を介して入力さ
れる入力信号に前記積分器から出力される補正信号が合
成され、各段の直流増幅器に入力される入力信号に起因
して前記直流増幅回路の出力信号に生じるオフセット誤
差が補正される。

【００２０】請求項２記載の発明は、複数の直流増幅器
が複数段に接続され、その各直流増幅器の出力段と入力
段との間に整合抵抗が接続される直流増幅回路から出力
される出力信号に生じるオフセット誤差を補正するオフ
セット補正回路において、前段の直流増幅器に入力され
る入力信号から分離した分離信号を所定の積分処理によ
り積分して補正信号を生成して後段の直流増幅器の入力
段に出力する積分器を、前記前段の直流増幅器の入力段
と後段の直流増幅器の入力段との間に接続し、前記後段
の直流増幅器に前記前段の直流増幅器から整合抵抗を介
して入力される入力信号に前記積分器から出力される補
正信号を合成して、各段の直流増幅器に入力される入力
信号に起因して前記直流増幅回路の出力信号に生じるオ
フセット誤差を補正することを特徴としている。

【００２１】請求項２記載の発明のオフセット補正回路
によれば、前段の直流増幅器に入力される入力信号から
分離した分離信号を所定の積分処理により積分して補正
信号を生成して後段の直流増幅器の入力段に出力する積
分器が、前記前段の直流増幅器の入力段と後段の直流増
幅器の入力段との間に接続され、前記後段の直流増幅器
に前記前段の直流増幅器から整合抵抗を介して入力され
る入力信号に前記積分器から出力される補正信号が合成
され、各段の直流増幅器に入力される入力信号に起因し
て前記直流増幅回路の出力信号に生じるオフセット誤差
が補正される。

【００２２】請求項３記載の発明は、複数の直流増幅器
が複数段に接続され、その各直流増幅器の出力段と入力
段との間に整合抵抗が接続される直流増幅回路から出力
される出力信号に生じるオフセット誤差を補正するオフ
セット補正回路において、前段の直流増幅器から出力さ
れる出力信号から分離した分離信号を所定の積分処理に
より積分して補正信号を生成して中段の直流増幅器の出
力段に出力する積分器を、前記前段の直流増幅器の出力
段と後段の直流増幅器の入力段との間に接続し、前記後
段の直流増幅器に前記中段の直流増幅器から整合抵抗を
介して入力される入力信号に前記積分器から出力される
補正信号を合成して、各段の直流増幅器に入力される入
力信号に起因して前記直流増幅回路の出力信号に生じる
オフセット誤差を補正することを特徴としている。

【００２３】請求項３記載の発明のオフセット補正回路
によれば、前段の直流増幅器から出力される出力信号か
ら分離した分離信号を所定の積分処理により積分して補
正信号を生成して中段の直流増幅器の出力段に出力する
積分器が、前記前段の直流増幅器の出力段と後段の直流
増幅器の入力段との間に接続され、前記後段の直流増幅
器に前記中段の直流増幅器から整合抵抗を介して入力さ
れる入力信号に前記積分器から出力される補正信号が合
成され、各段の直流増幅器に入力される入力信号に起因
して前記直流増幅回路の出力信号に生じるオフセット誤
差が補正される。

【００２４】したがって、直流増幅回路において、積分
器からなるオフセット補正回路により、直流増幅器の入
力信号に起因した温度安定度や電源電圧変動率によって
生じるオフセット誤差の影響を打ち消すことができる。

【００２５】請求項４記載の発明は、直流増幅回路から
出力される出力信号に生じるオフセット誤差を補正する
オフセット補正回路において、前記直流増幅回路から出
力される出力信号を時系列の数値信号に変換して出力す
るＡ／Ｄ変換器を、当該直流増幅回路の出力段に接続
し、前記Ａ／Ｄ変換器から出力される時系列の数値信号
を所定の積分処理により積分して時系列の補正数値信号
を生成して前記時系列の数値信号に合成して出力する演
算器を、前記Ａ／Ｄ変換器の出力段に接続し、前記直流
増幅回路に入力される入力信号に起因して当該直流増幅
回路の出力信号に生じるオフセット誤差を補正すること
を特徴としている。

【００２６】請求項４記載の発明のオフセット補正回路
によれば、前記直流増幅回路から出力される出力信号を
時系列の数値信号に変換して出力するＡ／Ｄ変換器が、
当該直流増幅回路の出力段に接続され、前記Ａ／Ｄ変換
器から出力される時系列の数値信号を所定の積分処理に
より積分して時系列の補正数値信号を生成して前記時系
列の数値信号に合成して出力する演算器が、前記Ａ／Ｄ
変換器の出力段に接続され、前記直流増幅回路に入力さ
れる入力信号に起因して当該直流増幅回路の出力信号に
生じるオフセット誤差が補正される。

【００２７】したがって、直流増幅回路において、Ａ／
Ｄ変換器及び演算器からなるオフセット補正回路によ
り、入力信号に起因した温度安定度や電源電圧変動率に
よって生じるオフセット誤差の影響を打ち消すことがで
きる。

【００２８】請求項５記載の発明は、複数の直流増幅器
が複数段に接続され、その各直流増幅器の出力段と入力
段との間に整合抵抗が接続されて構成される直流増幅回
路において、前段の直流増幅器から出力される出力信号
から分離した分離信号を所定の積分処理により積分して
補正信号を生成して後段の直流増幅器の入力段に出力す
る積分器を、前記前段の直流増幅器の出力段と後段の直
流増幅器の入力段との間に接続し、後段の直流増幅器に
前段の直流増幅器から整合抵抗を介して入力される入力
信号に前記積分器から出力される補正信号を合成して、
各段の直流増幅器に入力される入力信号に起因して出力
信号に生じるオフセット誤差を補正するオフセット誤差
補正機能を備えたことを特徴としている。

【００２９】請求項５記載の発明の直流増幅回路によれ
ば、前段の直流増幅器から出力される出力信号から分離
した分離信号を所定の積分処理により積分して補正信号
を生成して後段の直流増幅器の入力段に出力する積分器
が、前記前段の直流増幅器の出力段と後段の直流増幅器
の入力段との間に接続され、後段の直流増幅器に前段の
直流増幅器から整合抵抗を介して入力される入力信号に
前記積分器から出力される補正信号を合成し、各段の直
流増幅器に入力される入力信号に起因して出力信号に生
じるオフセット誤差を補正するオフセット誤差補正機能
が備えられる。

【００３０】請求項６記載の発明は、複数の直流増幅器
が複数段に接続され、その各直流増幅器の出力段と入力
段との間に整合抵抗が接続されて構成される直流増幅回
路において、前段の直流増幅器に入力される入力信号か
ら分離した分離信号を所定の積分処理により積分して補
正信号を生成して後段の直流増幅器の入力段に出力する
積分器を、前記前段の直流増幅器の入力段と後段の直流
増幅器の入力段との間に接続し、後段の直流増幅器に前
段の直流増幅器から整合抵抗を介して入力される入力信
号に前記積分器から出力される補正信号を合成して、各
段の直流増幅器に入力される入力信号に起因して出力信
号に生じるオフセット誤差を補正するオフセット誤差補
正機能を備えたことを特徴としている。

【００３１】請求項６記載の発明の直流増幅回路によれ
ば、前段の直流増幅器に入力される入力信号から分離し
た分離信号を所定の積分処理により積分して補正信号を
生成して後段の直流増幅器の入力段に出力する積分器
が、前記前段の直流増幅器の入力段と後段の直流増幅器
の入力段との間に接続され、後段の直流増幅器に前段の
直流増幅器から整合抵抗を介して入力される入力信号に
前記積分器から出力される補正信号を合成して、各段の
直流増幅器に入力される入力信号に起因して出力信号に
生じるオフセット誤差を補正するオフセット誤差補正機
能が備えられる。

【００３２】請求項７記載の発明は、複数の直流増幅器
が複数段に接続され、その各直流増幅器の出力段と入力
段との間に整合抵抗が接続されて構成される直流増幅回
路において、前段の直流増幅器から出力される出力信号
から分離した分離信号を所定の積分処理により積分して
補正信号を生成して中段の直流増幅器の出力段に出力す
る積分器を、前記前段の直流増幅器の出力段と後段の直
流増幅器の入力段との間に接続し、後段の直流増幅器に
中段の直流増幅器から整合抵抗を介して入力される入力
信号に前記積分器から出力される補正信号を合成して、
各段の直流増幅器に入力される入力信号に起因して出力
信号に生じるオフセット誤差を補正するオフセット誤差
補正機能を備えたことを特徴としている。

【００３３】請求項７記載の発明の直流増幅回路によれ
ば、前段の直流増幅器から出力される出力信号から分離
した分離信号を所定の積分処理により積分して補正信号
を生成して中段の直流増幅器の出力段に出力する積分器
が、前記前段の直流増幅器の出力段と後段の直流増幅器
の入力段との間に接続され、後段の直流増幅器に中段の
直流増幅器から整合抵抗を介して入力される入力信号に
前記積分器から出力される補正信号を合成して、各段の
直流増幅器に入力される入力信号に起因して出力信号に
生じるオフセット誤差を補正するオフセット誤差補正機
能が備えられる。

【００３４】したがって、積分器からなるオフセット補
正回路により、入力信号に起因した温度安定度や電源電
圧変動率によって生じるオフセット誤差の影響を打ち消
すことができるため、高精度で入力信号を増幅して出力
することができる。

【００３５】請求項８記載の発明は、直流増幅器により
構成される直流増幅回路において、前記直流増幅器から
出力される出力信号を時系列の数値信号に変換して出力
するＡ／Ｄ変換器を、当該直流増幅器の出力段に接続
し、前記Ａ／Ｄ変換器から出力される時系列の数値信号
を所定の積分処理により積分して時系列の補正数値信号
を生成して前記時系列の数値信号に合成して出力する演
算器を、前記Ａ／Ｄ変換器の出力段に接続し、直流増幅
器に入力される入力信号に起因して前記直流増幅回路の
出力信号に生じるオフセット誤差を補正するオフセット
誤差補正機能を備えたことを特徴としている。

【００３６】請求項８記載の発明の直流増幅回路によれ
ば、前記直流増幅器から出力される出力信号を時系列の
数値信号に変換して出力するＡ／Ｄ変換器が、当該直流
増幅器の出力段に接続され、前記Ａ／Ｄ変換器から出力
される時系列の数値信号を所定の積分処理により積分し
て時系列の補正数値信号を生成して前記時系列の数値信
号に合成して出力する演算器が、前記Ａ／Ｄ変換器の出
力段に接続され、直流増幅器に入力される入力信号に起
因して前記直流増幅回路の出力信号に生じるオフセット
誤差を補正するオフセット誤差補正機能が備えられる。

【００３７】したがって、Ａ／Ｄ変換器及び演算器から
なるオフセット補正回路により、入力信号に起因した温
度安定度や電源電圧変動率によって生じるオフセット誤
差の影響を打ち消すことができるため、高精度で入力信
号を増幅して出力することができる。

【００３８】

【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。

【００３９】（第１の実施の形態）図１は、本発明を適
用したオフセット補正回路を備えた直流増幅回路におけ
る第１の実施の形態を示す図である。

【００４０】まず、構成を説明する。

【００４１】図１は、本第１の実施の形態のオフセット
補正回路１１を備えた直流増幅回路１の回路構成を示す
図である。この図１において、直流増幅回路１は、積分
器Ｓ１１、抵抗Ｒ１１及び抵抗Ｒ１３からなるオフセッ
ト補正回路１１と、直流増幅器Ａ１１、直流増幅器Ａ１
２、抵抗Ｒ１２、及び抵抗Ｒ１４から構成されている。

【００４２】直流増幅器Ａ１１は、入力端子ＩＮ１１か
ら入力された信号を増幅して、オフセット補正回路１１
の抵抗Ｒ１１と、抵抗Ｒ１２に出力する。

【００４３】抵抗Ｒ１２は、直流増幅器Ａ１１の出力側
に直列に接続され、抵抗Ｒ１４は、前記抵抗Ｒ１２の後
段の直流増幅器Ａ１２の入力側に並列に接続され、一端
は接地される。この抵抗Ｒ１２及び抵抗Ｒ１４は、直流
増幅器Ａ１１と直流増幅器Ａ１２を従属接続する整合抵
抗である。また、抵抗Ｒ１２のインピーダンスは、直流
増幅器Ａ１１の出力抵抗のインピーダンスより大きい。

【００４４】オフセット補正回路１１は、積分器Ｓ１
１、抵抗Ｒ１１及び抵抗Ｒ１３から構成され、直流増幅
器Ａ１１及び直流増幅器Ａ１２における、入力信号に起
因した温度安定度や電源電圧変動率によって生じる、入
力信号の強さを積分した値に比例するオフセット誤差を
補正する。

【００４５】積分器Ｓ１１は、直流増幅器Ａ１１の出力
側と直流増幅器Ａ１２の入力側との間に、抵抗Ｒ１２と
並列に接続され、また、その積分器Ｓ１１の入力側に抵
抗Ｒ１１が直列に接続され、出力側に抵抗Ｒ１３が直列
に接続されている。積分器Ｓ１１は、所定の特性を有
し、抵抗Ｒ１１を介して入力された分離信号により、積
分主体の演算処理を行い、直流増幅器Ａ１１及び直流増
幅器Ａ１２において入力信号に起因して生じる、入力信
号の強さを積分した値に比例するオフセット誤差を打ち
消す補正信号を、抵抗Ｒ１３に出力する。

【００４６】直流増幅器Ａ１２は、抵抗Ｒ１２からの信
号とオフセット補正回路１１の抵抗Ｒ１３からの補正信
号が合成され抵抗Ｒ１４を介して入力される信号を増幅
して、出力端子Ｏ１１に出力する。

【００４７】次に、本第１の実施の形態の動作を説明す
る。

【００４８】図１の入力端子ＩＮ１１から直流増幅器Ａ
１１に入力された信号は、増幅され、オフセット補正回
路１１の抵抗Ｒ１１と、抵抗Ｒ１２に出力される。抵抗
Ｒ１２に入力された信号は整合され、抵抗Ｒ１４と直流
増幅器Ａ１２に出力される。また、オフセット補正回路
１１において、抵抗Ｒ１１を介して積分器Ｓ１１に入力
された分離信号は、積分を主体とする演算処理により、
直流増幅器Ａ１１及び直流増幅器Ａ１２において入力信
号に起因した温度安定度や電源電圧変動率によって生じ
る、入力信号の強さを積分した値に比例するオフセット
誤差を打ち消す補正信号に変換され、抵抗Ｒ１３に出力
される。オフセット補正回路１１の抵抗Ｒ１３から出力
された補正信号は、抵抗Ｒ１２から出力された信号と合
成され、整合抵抗である抵抗Ｒ１４を介して、直流増幅
器Ａ１２に入力される。直流増幅器Ａ１２に入力された
信号は、増幅され、出力端子Ｏ１１に出力される。

【００４９】なお、積分器Ｓ１１の入力と出力の信号の
符号が同じ場合、抵抗Ｒ１３から抵抗Ｒ１２を介して抵
抗Ｒ１１に至る正帰還の経路ができるが、抵抗Ｒ１２の
インピーダンスは直流増幅器Ａ１１の出力抵抗のインピ
ーダンスに比べて大きいため、帰還量は１を越えること
なく、直流増幅器Ａ１１の出力は、積分器Ｓ１１からの
補正信号の影響をほとんど受けない。

【００５０】以上のように、本第１の実施の形態のオフ
セット補正回路１１及び直流増幅回路１では、直流増幅
器Ａ１１の出力側と直流増幅器Ａ１２の入力側との間
に、積分器Ｓ１１からなるオフセット補正回路１１を設
け、この積分器Ｓ１１により、直流増幅器Ａ１１におい
て入力信号に起因して生じるオフセット誤差の補正だけ
でなく、直流増幅器Ａ１２における入力信号に起因して
生じるオフセット誤差の補正も行うようにしたため、直
流増幅器Ａ１１及び直流増幅器Ａ１２において入力信号
に起因した温度安定度や電源電圧変動率によって生じ
る、入力信号の強さを積分した値に比例するオフセット
誤差の影響を打ち消すことができる。

【００５１】したがって、直流増幅回路において、積分
器からなるオフセット補正回路により、入力信号に起因
した温度安定度や電源電圧変動率によって生じるオフセ
ット誤差の影響を打ち消すようにしたため、高精度で入
力信号を増幅して出力することができる。

【００５２】（第２の実施の形態）第２の実施の形態で
は、第１の実施の形態の直流増幅回路１と同様に従属接
続された２つの直流増幅器に対して、その直流増幅器の
オフセット誤差を補正するための積分器からなるオフセ
ット補正回路を、他の回路構成により接続した場合につ
いて説明する。

【００５３】図２は、本発明を適用したオフセット補正
回路を備えた直流増幅回路における第２の実施の形態を
示す図である。

【００５４】まず、構成を説明する。

【００５５】図２は、本第２の実施の形態のオフセット
補正回路２１を備えた直流増幅回路２の回路構成を示す
図である。この図２において、直流増幅回路２は、積分
器Ｓ２１、抵抗Ｒ２１及び抵抗Ｒ２３からなるオフセッ
ト補正回路２１と、直流増幅器Ａ２１、直流増幅器Ａ２
２、抵抗Ｒ２２、及び抵抗Ｒ２４から構成されている。

【００５６】直流増幅器Ａ２１は、入力端子ＩＮ２１か
ら入力された信号を増幅して、抵抗Ｒ２２に出力する。

【００５７】抵抗Ｒ２２は、直流増幅器Ａ２１の出力側
に直列に接続され、抵抗Ｒ２４は、前記抵抗Ｒ２２の後
段の直流増幅器Ａ２２の入力側に並列に接続され、一端
は接地される。この抵抗Ｒ２２及び抵抗Ｒ２４は、直流
増幅器Ａ２１と直流増幅器Ａ２２を従属接続する整合抵
抗である。

【００５８】オフセット補正回路２１は、積分器Ｓ２
１、抵抗Ｒ２１及び抵抗Ｒ２３から構成され、直流増幅
器Ａ２１及び直流増幅器Ａ２２における、入力信号に起
因した温度安定度や電源電圧変動率によって生じる、入
力信号の強さを積分した値に比例するオフセット誤差を
補正する。

【００５９】積分器Ｓ２１は、直流増幅器Ａ２１の入力
側と直流増幅器Ａ２２の入力側との間に、直流増幅器Ａ
２１と抵抗Ｒ２２に並列に接続され、また、その積分器
Ｓ２１の入力側に抵抗Ｒ２１が直列に接続され、出力側
に抵抗Ｒ２３が直列に接続されている。積分器Ｓ２１
は、所定の特性を有し、抵抗Ｒ２１を介して入力された
分離信号により、積分主体の演算処理を行い、直流増幅
器Ａ２１及び直流増幅器Ａ２２において入力信号に起因
して生じる、入力信号の強さを積分した値に比例するオ
フセット誤差を打ち消す補正信号を、抵抗Ｒ２３に出力
する。

【００６０】直流増幅器Ａ２２は、抵抗Ｒ２２からの信
号とオフセット補正回路２１の抵抗Ｒ２３からの補正信
号が合成され抵抗Ｒ２４を介して入力される信号を増幅
して、出力端子Ｏ２１に出力する。

【００６１】次に、本第２の実施の形態の動作を説明す
る。

【００６２】図２の入力端子ＩＮ２１から直流増幅器Ａ
２１及びオフセット補正回路２１の抵抗Ｒ２１に信号が
入力され、直流増幅器Ａ２１に入力された信号は、増幅
され、抵抗Ｒ２２に出力される。抵抗Ｒ２２に入力され
た信号は整合され、抵抗Ｒ２４と直流増幅器Ａ２２に出
力される。また、オフセット補正回路２１において、抵
抗Ｒ２１を介して積分器Ｓ２１に入力された分離信号
は、積分を主体とする演算処理により、直流増幅器Ａ２
１及び直流増幅器Ａ２２において入力信号に起因した温
度安定度や電源電圧変動率によって生じる、入力信号の
強さを積分した値に比例するオフセット誤差を打ち消す
補正信号に変換され、抵抗Ｒ２３に出力される。オフセ
ット補正回路２１の抵抗Ｒ２３から出力された補正信号
は、抵抗Ｒ２２から出力された信号と合成され、整合抵
抗である抵抗Ｒ２４を介して、直流増幅器Ａ２２に入力
される。直流増幅器Ａ２２に入力された信号は、増幅さ
れ、出力端子Ｏ２１に出力される。

【００６３】以上のように、本第２の実施の形態のオフ
セット補正回路２１と直流増幅回路２では、直流増幅器
Ａ２１の入力側と直流増幅器Ａ２２の入力側との間に、
直流増幅器Ａ２１と抵抗Ｒ２２に並列に、積分器Ｓ２１
からなるオフセット補正回路２１を設け、この積分器Ｓ
２１により、直流増幅器Ａ２１において入力信号に起因
して生じるオフセット誤差の補正だけでなく、直流増幅
器Ａ２２における入力信号に起因して生じるオフセット
誤差の補正も行うようにしたため、直流増幅器Ａ２１及
び直流増幅器Ａ２２において入力信号に起因した温度安
定度や電源電圧変動率によって生じる、入力信号の強さ
を積分した値に比例するオフセット誤差の影響を打ち消
すことができる。

【００６４】したがって、直流増幅回路において、積分
器からなるオフセット補正回路により、入力信号に起因
した温度安定度や電源電圧変動率によって生じるオフセ
ット誤差の影響を打ち消すことができるため、高精度で
入力信号を増幅して出力することができる。

【００６５】（第３の実施の形態）第１及び第２の実施
の形態では、直流増幅回路において、従属接続された２
つの直流増幅器に、その直流増幅器のオフセット誤差を
補正するオフセット補正回路を接続した回路について説
明したが、第３の実施の形態では、従属接続された３つ
の直流増幅器を使用する直流増幅回路について説明す
る。

【００６６】図３は、本発明を適用したオフセット補正
回路を備えた直流増幅回路における第３の実施の形態を
示す図である。

【００６７】まず、構成を説明する。

【００６８】図３は、本第３の実施の形態のオフセット
補正回路３１を備えた直流増幅回路３の回路構成を示す
図である。この図３において、直流増幅回路３は、積分
器Ｓ３１、抵抗Ｒ３１及び抵抗Ｒ３５からなるオフセッ
ト補正回路３１と、直流増幅器Ａ３１、直流増幅器Ａ３
２、直流増幅器Ａ３３、抵抗Ｒ３２、抵抗Ｒ３３、抵抗
Ｒ３４、及び抵抗Ｒ３６から構成されている。

【００６９】直流増幅器Ａ３１は、入力端子ＩＮ３１か
ら入力された信号を増幅して、抵抗Ｒ３２及びオフセッ
ト補正回路３１の抵抗Ｒ３１に出力する。

【００７０】抵抗Ｒ３２は、直流増幅器Ａ３１の出力側
に直列に接続され、抵抗Ｒ３３は、前記抵抗Ｒ３２の後
段の直流増幅器Ａ３２の入力側に並列に接続され、一端
は接地される。この抵抗Ｒ３２と抵抗Ｒ３３は、直流増
幅器Ａ３１と直流増幅器Ａ３２を従属接続する整合抵抗
である。

【００７１】直流増幅器Ａ３２は、抵抗Ｒ３２から抵抗
Ｒ３３を介して入力される信号を増幅して、抵抗Ｒ３４
に出力する。

【００７２】抵抗Ｒ３４は、直流増幅器Ａ３２の出力側
に直列に接続され、抵抗Ｒ３６は、前記抵抗Ｒ３４の後
段の直流増幅器Ａ３３の入力側に並列に接続され、一端
は接地される。この抵抗Ｒ３４と抵抗Ｒ３６は、直流増
幅器Ａ３２と直流増幅器Ａ３３を従属接続する整合抵抗
である。

【００７３】オフセット補正回路３１は、積分器Ｓ３
１、抵抗Ｒ３１及び抵抗Ｒ３５から構成され、直流増幅
器Ａ３１、直流増幅器Ａ３２、及び直流増幅器Ａ３３に
おける、入力信号に起因した温度安定度や電源電圧変動
率によって生じる、入力信号の強さを積分した値に比例
するオフセット誤差を補正する。

【００７４】積分器Ｓ３１は、直流増幅器Ａ３１の出力
側と直流増幅器Ａ３２の出力側との間に、抵抗Ｒ３２、
直流増幅器Ａ３２、及び抵抗Ｒ３４と並列に接続され、
また、その積分器Ｓ３１の入力側に抵抗Ｒ３１が直列に
接続され、出力側に抵抗Ｒ３５が直列に接続されてい
る。積分器Ｓ３１は、所定の特性を有し、抵抗Ｒ３１を
介して入力された分離信号により、積分主体の演算処理
を行い、直流増幅器Ａ３１、直流増幅器Ａ３２、及び直
流増幅器Ａ３３において入力信号に起因して生じる、入
力信号の強さを積分した値に比例するオフセット誤差を
打ち消す補正信号を、抵抗Ｒ３５に出力する。

【００７５】直流増幅器Ａ３３は、抵抗Ｒ３４からの信
号とオフセット補正回路３１の抵抗Ｒ３５からの補正信
号が合成され抵抗Ｒ３６を介して入力される信号を増幅
して、出力端子Ｏ３１に出力する。

【００７６】次に、本第３の実施の形態の動作を説明す
る。

【００７７】図３の入力端子ＩＮ３１から直流増幅器Ａ
３１に入力された信号は、増幅され、オフセット補正回
路３１の抵抗Ｒ３１と、抵抗Ｒ３２に出力される。抵抗
Ｒ３２に入力された信号は整合され、抵抗Ｒ３３と直流
増幅器Ａ３２に出力される。抵抗Ｒ３２から抵抗Ｒ３３
を介して直流増幅器Ａ３２に入力された信号は、増幅さ
れ、抵抗Ｒ３４に出力される。抵抗Ｒ３４に入力された
信号は整合され、抵抗Ｒ３６と直流増幅器Ａ３３に出力
される。また、オフセット補正回路３１において、抵抗
Ｒ３１を介して積分器Ｓ３１に入力された分離信号は、
積分を主体とする演算処理により、直流増幅器Ａ３１、
直流増幅器Ａ３２、及び直流増幅器Ａ３３において入力
信号に起因した温度安定度や電源電圧変動率によって生
じる、入力信号の強さを積分した値に比例するオフセッ
ト誤差を打ち消す補正信号に変換され、抵抗Ｒ３５に出
力される。オフセット補正回路３１の抵抗Ｒ３５から出
力された補正信号は、抵抗Ｒ３４から出力された信号と
合成され、整合抵抗である抵抗Ｒ３６を介して、直流増
幅器Ａ３３に入力される。直流増幅器Ａ３３に入力され
た信号は、増幅され、出力端子Ｏ３１に出力される。

【００７８】以上のように、本第３の実施の形態のオフ
セット補正回路３１及び直流増幅回路３では、直流増幅
器Ａ３１の出力側と直流増幅器Ａ３２の出力側との間
に、抵抗Ｒ３２、直流増幅器Ａ３２及び抵抗Ｒ３４と並
列に、積分器Ｓ３１からなるオフセット補正回路３１を
設け、この積分器Ｓ３１により、直流増幅器Ａ３１にお
いて入力信号に起因して生じるオフセット誤差の補正だ
けでなく、直流増幅器Ａ３２及び直流増幅器Ａ３３にお
ける入力信号に起因して生じるオフセット誤差の補正も
行うようにしたため、直流増幅器Ａ３１、直流増幅器Ａ
３２、及び直流増幅器Ａ３３において入力信号に起因し
た温度安定度や電源電圧変動率によって生じる、入力信
号の強さを積分した値に比例するオフセット誤差の影響
を打ち消すことができる。

【００７９】したがって、直流増幅回路において、積分
器からなるオフセット補正回路により、入力信号に起因
した温度安定度や電源電圧変動率によって生じるオフセ
ット誤差の影響を打ち消すことができるため、高精度で
入力信号を増幅して出力することができる。

【００８０】（第４の実施の形態）第１、第２及び第３
の実施の形態では、オフセット補正回路に積分器を使用
したが、第４の実施の形態では、オフセット補正回路に
Ａ／Ｄ変換器及び演算器を使用した直流増幅回路につい
て説明する。

【００８１】図４は、本発明を適用したオフセット補正
回路を備えた直流増幅回路における第４の実施の形態を
示す図である。

【００８２】まず、構成を説明する。

【００８３】図４は、本第４の実施の形態のオフセット
補正回路４１を備えた直流増幅回路４の回路構成を示す
図である。この図４において、直流増幅回路４は、直流
増幅器Ａ４１と、Ａ／Ｄ変換器ＡＤ４１及び演算器ＰＵ
４１からなるオフセット補正回路４１から構成されてい
る。

【００８４】直流増幅器Ａ４１は、入力端子ＩＮ４１か
ら入力された信号を増幅して、オフセット誤差を含む信
号を、オフセット補正回路４１のＡ／Ｄ変換器ＡＤ４１
に出力する。このオフセット誤差は、直流増幅器Ａ４１
において入力信号に起因した温度安定度や電源電圧変動
率によって生じ、その入力信号の強さを積分した値に比
例する。

【００８５】オフセット補正回路４１は、Ａ／Ｄ変換器
ＡＤ４１及び演算器ＰＵ４１から構成され、直流増幅器
Ａ４１における入力信号に起因した温度安定度や電源電
圧変動率によって生じる、入力信号の強さを積分した値
に比例するオフセット誤差を補正する。

【００８６】Ａ／Ｄ変換器ＡＤ４１は、直流増幅器Ａ４
１の出力側に接続され、直流増幅器Ａ４１から入力され
たオフセット誤差を含む信号を、時系列の数値信号に変
換して、演算器ＰＵ４１に出力する。

【００８７】演算器ＰＵ４１は、Ａ／Ｄ変換器ＡＤ４１
の出力側に接続され、Ａ／Ｄ変換器ＡＤ４１から入力さ
れた時系列の数値信号から時系列の補正数値信号を生成
するために、所定の次数及び係数による積分を主体とす
る演算処理を行い、その時系列の補正数値信号を前記時
系列の数値信号に加えることにより生成された、オフセ
ット誤差を打ち消す時系列の数値信号を、出力端子Ｏ４
１に出力する。

【００８８】次に、本第４の実施の形態の動作を説明す
る。

【００８９】図４の入力端子ＩＮ４１から直流増幅器Ａ
４１に入力された信号は、増幅され、オフセット誤差を
含み、オフセット補正回路４１のＡ／Ｄ変換器ＡＤ４１
に出力される。Ａ／Ｄ変換器ＡＤ４１に入力されたオフ
セット誤差を含む信号は、時系列の数値信号に変換さ
れ、演算器ＰＵ４１に出力される。演算器ＰＵ４１に入
力された時系列の数値信号は、所定の次数及び係数によ
る積分を主体とする演算処理により生成された時系列の
補正数値信号に加えられ、オフセット誤差を打ち消す時
系列の数値信号として出力端子Ｏ４１に出力される。

【００９０】以上のように、本第４の実施の形態のオフ
セット補正回路４１及び直流増幅回路４では、直流増幅
器Ａ４１の出力側に、Ａ／Ｄ変換器ＡＤ４１及び演算器
ＰＵ４１からなるオフセット補正回路４１を設け、この
Ａ／Ｄ変換器ＡＤ４１及び演算器ＰＵ４１により、直流
増幅器Ａ４１において入力信号に起因して生じるオフセ
ット誤差の補正を行うようにしたため、直流増幅器Ａ４
１において入力信号に起因した温度安定度や電源電圧変
動率によって生じる、入力信号の強さを積分した値に比
例するオフセット誤差の影響を打ち消すことができる。

【００９１】したがって、直流増幅回路において、Ａ／
Ｄ変換器及び演算器からなるオフセット補正回路によ
り、入力信号に起因した温度安定度や電源電圧変動率に
よって生じるオフセット誤差の影響を打ち消すことがで
きるため、高精度で入力信号を増幅して出力することが
できる。

【００９２】なお、第１〜第４の実施の形態では、各直
流増幅器をさらに複数段に従属接続した場合において
も、前記オフセット補正回路によって全直流増幅器のオ
フセット誤差の補正を行うようにすることが可能であ
る。

【００９３】

【発明の効果】請求項１、２、及び３記載の発明のオフ
セット補正回路によれば、直流増幅回路において、積分
器からなるオフセット補正回路により、直流増幅器の入
力信号に起因した温度安定度や電源電圧変動率によって
生じるオフセット誤差の影響を打ち消すことができる。

【００９４】請求項４記載の発明のオフセット補正回路
によれば、直流増幅回路において、Ａ／Ｄ変換器及び演
算器からなるオフセット補正回路により、入力信号に起
因した温度安定度や電源電圧変動率によって生じるオフ
セット誤差の影響を打ち消すことができる。

【００９５】請求項５、６、及び７記載の発明の直流増
幅回路によれば、積分器からなるオフセット補正回路に
より、入力信号に起因した温度安定度や電源電圧変動率
によって生じるオフセット誤差の影響を打ち消すことが
できるため、高精度で入力信号を増幅して出力すること
ができる。

【００９６】請求項８記載の発明の直流増幅回路によれ
ば、Ａ／Ｄ変換器及び演算器からなるオフセット補正回
路により、入力信号に起因した温度安定度や電源電圧変
動率によって生じるオフセット誤差の影響を打ち消すこ
とができるため、高精度で入力信号を増幅して出力する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のオフセット補正回
路１１を備えた直流増幅回路１を示す図。

【図２】本発明の第２の実施の形態のオフセット補正回
路２１を備えた直流増幅回路２を示す図。

【図３】本発明の第３の実施の形態のオフセット補正回
路３１を備えた直流増幅回路３を示す図。

【図４】本発明の第４の実施の形態のオフセット補正回
路４１を備えた直流増幅回路４を示す図。

【図５】直流増幅器５の基本的な回路構成を示す図。

【符号の説明】

１〜４ 直流増幅回路 １１、２１、３１、４１ オフセット補正回路 ＩＮ１１ 入力端子 Ａ１１、Ａ１２ 直流増幅器 Ｒ１１〜Ｒ１４ 抵抗 Ｓ１１ 積分器 Ｏ１１ 出力端子 ＩＮ２１ 入力端子 Ａ２１、Ａ２２ 直流増幅器 Ｒ２１〜Ｒ２４ 抵抗 Ｓ２１ 積分器 Ｏ２１ 出力端子 ＩＮ３１ 入力端子 Ａ３１、Ａ３２、Ａ３３ 直流増幅器 Ｒ３１〜Ｒ３６ 抵抗 Ｓ３１ 積分器 Ｏ３１ 出力端子 ＩＮ４１ 入力端子 Ａ４１ 直流増幅器 ＡＤ４１ Ａ／Ｄ変換器 ＰＵ４１ 演算器 Ｏ４１ 出力端子 ５ 直流増幅器 ５５ 差動増幅器 ５６ 電圧増幅器 ＩＮ５１ 正入力端子 ＩＮ５２ 負入力端子 ＴＲ５１〜ＴＲ５３ トランジスタ Ｒ５１〜Ｒ５５ 抵抗 Ｖ５１ 正の電源入力端子 Ｖ５２ 負の電源入力端子 Ｏ５１ 出力端子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/34 G06G 7/12

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続される直流増幅回路から出力される出力信号に生じる
   オフセット誤差を補正するオフセット補正回路におい
   て、 前段の直流増幅器から出力される出力信号から分離した
   分離信号を所定の積分処理により積分して補正信号を生
   成して後段の直流増幅器の入力段に出力する積分器を、
   前記前段の直流増幅器の出力段と後段の直流増幅器の入
   力段との間に接続し、 前記後段の直流増幅器に前記前段の直流増幅器から整合
   抵抗を介して入力される入力信号に前記積分器から出力
   される補正信号を合成して、各段の直流増幅器に入力さ
   れる入力信号に起因して前記直流増幅回路の出力信号に
   生じるオフセット誤差を補正することを特徴とするオフ
   セット補正回路。
2. 【請求項２】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続される直流増幅回路から出力される出力信号に生じる
   オフセット誤差を補正するオフセット補正回路におい
   て、 前段の直流増幅器に入力される入力信号から分離した分
   離信号を所定の積分処理により積分して補正信号を生成
   して後段の直流増幅器の入力段に出力する積分器を、前
   記前段の直流増幅器の入力段と後段の直流増幅器の入力
   段との間に接続し、 前記後段の直流増幅器に前記前段の直流増幅器から整合
   抵抗を介して入力される入力信号に前記積分器から出力
   される補正信号を合成して、各段の直流増幅器に入力さ
   れる入力信号に起因して前記直流増幅回路の出力信号に
   生じるオフセット誤差を補正することを特徴とするオフ
   セット補正回路。
3. 【請求項３】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続される直流増幅回路から出力される出力信号に生じる
   オフセット誤差を補正するオフセット補正回路におい
   て、 前段の直流増幅器から出力される出力信号から分離した
   分離信号を所定の積分処理により積分して補正信号を生
   成して中段の直流増幅器の出力段に出力する積分器を、
   前記前段の直流増幅器の出力段と後段の直流増幅器の入
   力段との間に接続し、 前記後段の直流増幅器に前記中段の直流増幅器から整合
   抵抗を介して入力される入力信号に前記積分器から出力
   される補正信号を合成して、各段の直流増幅器に入力さ
   れる入力信号に起因して前記直流増幅回路の出力信号に
   生じるオフセット誤差を補正することを特徴とするオフ
   セット補正回路。
4. 【請求項４】直流増幅回路から出力される出力信号に生
   じるオフセット誤差を補正するオフセット補正回路にお
   いて、 前記直流増幅回路から出力される出力信号を時系列の数
   値信号に変換して出力するＡ／Ｄ変換器を、当該直流増
   幅回路の出力段に接続し、 前記Ａ／Ｄ変換器から出力される時系列の数値信号を所
   定の積分処理により積分して時系列の補正数値信号を生
   成して前記時系列の数値信号に合成して出力する演算器
   を、前記Ａ／Ｄ変換器の出力段に接続し、 前記直流増幅回路に入力される入力信号に起因して当該
   直流増幅回路の出力信号に生じるオフセット誤差を補正
   することを特徴とするオフセット補正回路。
5. 【請求項５】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続されて構成される直流増幅回路において、 前段の直流増幅器から出力される出力信号から分離した
   分離信号を所定の積分処理により積分して補正信号を生
   成して後段の直流増幅器の入力段に出力する積分器を、
   前記前段の直流増幅器の出力段と後段の直流増幅器の入
   力段との間に接続し、 後段の直流増幅器に前段の直流増幅器から整合抵抗を介
   して入力される入力信号に前記積分器から出力される補
   正信号を合成して、各段の直流増幅器に入力される入力
   信号に起因して出力信号に生じるオフセット誤差を補正
   するオフセット誤差補正機能を備えたことを特徴とする
   直流増幅回路。
6. 【請求項６】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続されて構成される直流増幅回路において、 前段の直流増幅器に入力される入力信号から分離した分
   離信号を所定の積分処理により積分して補正信号を生成
   して後段の直流増幅器の入力段に出力する積分器を、前
   記前段の直流増幅器の入力段と後段の直流増幅器の入力
   段との間に接続し、 後段の直流増幅器に前段の直流増幅器から整合抵抗を介
   して入力される入力信号に前記積分器から出力される補
   正信号を合成して、各段の直流増幅器に入力される入力
   信号に起因して出力信号に生じるオフセット誤差を補正
   するオフセット誤差補正機能を備えたことを特徴とする
   直流増幅回路。
7. 【請求項７】複数の直流増幅器が複数段に接続され、そ
   の各直流増幅器の出力段と入力段との間に整合抵抗が接
   続されて構成される直流増幅回路において、 前段の直流増幅器から出力される出力信号から分離した
   分離信号を所定の積分処理により積分して補正信号を生
   成して中段の直流増幅器の出力段に出力する積分器を、
   前記前段の直流増幅器の出力段と後段の直流増幅器の入
   力段との間に接続し、 後段の直流増幅器に中段の直流増幅器から整合抵抗を介
   して入力される入力信号に前記積分器から出力される補
   正信号を合成して、各段の直流増幅器に入力される入力
   信号に起因して出力信号に生じるオフセット誤差を補正
   するオフセット誤差補正機能を備えたことを特徴とする
   直流増幅回路。
8. 【請求項８】直流増幅器により構成される直流増幅回路
   において、 前記直流増幅器から出力される出力信号を時系列の数値
   信号に変換して出力するＡ／Ｄ変換器を、当該直流増幅
   器の出力段に接続し、 前記Ａ／Ｄ変換器から出力される時系列の数値信号を所
   定の積分処理により積分して時系列の補正数値信号を生
   成して前記時系列の数値信号に合成して出力する演算器
   を、前記Ａ／Ｄ変換器の出力段に接続し、 直流増幅器に入力される入力信号に起因して前記直流増
   幅回路の出力信号に生じるオフセット誤差を補正するオ
   フセット誤差補正機能を備えたことを特徴とする直流増
   幅回路。