JP3374669B2 - 半導体素子の印加電圧検出回路 - Google Patents
半導体素子の印加電圧検出回路Info
- Publication number
- JP3374669B2 JP3374669B2 JP23933996A JP23933996A JP3374669B2 JP 3374669 B2 JP3374669 B2 JP 3374669B2 JP 23933996 A JP23933996 A JP 23933996A JP 23933996 A JP23933996 A JP 23933996A JP 3374669 B2 JP3374669 B2 JP 3374669B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- circuit
- current limiting
- voltage
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は電力変換装置など
を構成する半導体素子への印加電圧の有無を検出する印
加電圧検出回路に関するものである。
を構成する半導体素子への印加電圧の有無を検出する印
加電圧検出回路に関するものである。
【０００２】
【従来の技術】この種の印加電圧検出回路として、例え
ば特開昭５４−６１８６５号公報に記載されたものがあ
る。この印加電圧検出回路では、逆並列接続した発光素
子に電流制限抵抗を直列接続した直列体をアンチシリー
スに接続した定電圧素子と並列接続してサイリスタのア
ノード・カソード間に分圧抵抗を介して接続し、サイリ
スタのアノード・カソード間の順電圧および逆電圧それ
ぞれの検出出力を得るようになっている。第５図はこの
印加電圧検出回路の構成図であり、１はサイリスタ、２
は電流制限抵抗、３は電圧リミット回路、４は発光素子
電流の制限抵抗、５1 、５2 は発光素子、６1 、６2 は
ライトガイド、７1 、７2 は受光回路である。発光素子
５1 はサイリスタ１の印加電圧が順方向のとき、発光素
子５2 はサイリスタ１の印加電圧が逆方向のときそれぞ
れ光信号を生じ、受光回路７1 、７2の出力によってサ
イリスタ１への電圧印加方向を検出できる。
ば特開昭５４−６１８６５号公報に記載されたものがあ
る。この印加電圧検出回路では、逆並列接続した発光素
子に電流制限抵抗を直列接続した直列体をアンチシリー
スに接続した定電圧素子と並列接続してサイリスタのア
ノード・カソード間に分圧抵抗を介して接続し、サイリ
スタのアノード・カソード間の順電圧および逆電圧それ
ぞれの検出出力を得るようになっている。第５図はこの
印加電圧検出回路の構成図であり、１はサイリスタ、２
は電流制限抵抗、３は電圧リミット回路、４は発光素子
電流の制限抵抗、５1 、５2 は発光素子、６1 、６2 は
ライトガイド、７1 、７2 は受光回路である。発光素子
５1 はサイリスタ１の印加電圧が順方向のとき、発光素
子５2 はサイリスタ１の印加電圧が逆方向のときそれぞ
れ光信号を生じ、受光回路７1 、７2の出力によってサ
イリスタ１への電圧印加方向を検出できる。
【０００３】
【発明が解決しようとする課題】従来の印加電圧検出回
路は、以上の様に構成されているので、つぎのような問
題点がある。すなわち、発光素子にはある値の順方向電
圧降下があるため、発光素子５1 、５2 のいずれかが短
絡故障した場合、電流制限抵抗４を流れる電流は短絡し
た側の発光素子を経由して流れ、正常な側の発光素子を
動作させることがなくなり印加電圧検出回路全体が動作
不能になるという欠点があった。この発明は、前記のよ
うな問題点を解消するためになされたものであり、発光
素子の一つが短絡故障した場合でもサイリスタのアノー
ド・カソード間の順電圧および逆電圧それぞれの検出出
力を得ることができる印加電圧検出回路を提供すること
を目的とする。
路は、以上の様に構成されているので、つぎのような問
題点がある。すなわち、発光素子にはある値の順方向電
圧降下があるため、発光素子５1 、５2 のいずれかが短
絡故障した場合、電流制限抵抗４を流れる電流は短絡し
た側の発光素子を経由して流れ、正常な側の発光素子を
動作させることがなくなり印加電圧検出回路全体が動作
不能になるという欠点があった。この発明は、前記のよ
うな問題点を解消するためになされたものであり、発光
素子の一つが短絡故障した場合でもサイリスタのアノー
ド・カソード間の順電圧および逆電圧それぞれの検出出
力を得ることができる印加電圧検出回路を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】この発明による半導体素
子の印加電圧検出回路は、第１の電流制限抵抗と第２の
電流制限抵抗と第１の発光素子と第３の電流制限抵抗と
第２の発光素子を直列に接続して半導体素子と並列に接
続するとともに、第２の電流制限抵抗と第１の発光素子
の直列接続体と並列に第１の電圧リミット回路を、第３
の電流制限抵抗と第２の発光素子の直列接続体と並列に
第２の電圧リミット回路を接続したものである。
子の印加電圧検出回路は、第１の電流制限抵抗と第２の
電流制限抵抗と第１の発光素子と第３の電流制限抵抗と
第２の発光素子を直列に接続して半導体素子と並列に接
続するとともに、第２の電流制限抵抗と第１の発光素子
の直列接続体と並列に第１の電圧リミット回路を、第３
の電流制限抵抗と第２の発光素子の直列接続体と並列に
第２の電圧リミット回路を接続したものである。
【０００５】また、半導体素子に分担電圧平衡回路抵抗
を並列接続しているとき、電圧分担平衡回路抵抗を半導
体素子の分担電圧を所定の分圧比で分圧する一対の抵抗
で構成するとともに一方の電圧分担平衡回路抵抗に第２
の電流制限抵抗と第１の発光素子と第３の電流制限抵抗
と第２の発光素子を直列に接続して並列に接続するとと
もに、第２の電流制限抵抗と第１の発光素子の直列接続
体と並列に第１の電圧リミット回路を、第３の電流制限
抵抗と第２の発光素子の直列接続体と並列に第２の電圧
リミット回路を接続したものである。
を並列接続しているとき、電圧分担平衡回路抵抗を半導
体素子の分担電圧を所定の分圧比で分圧する一対の抵抗
で構成するとともに一方の電圧分担平衡回路抵抗に第２
の電流制限抵抗と第１の発光素子と第３の電流制限抵抗
と第２の発光素子を直列に接続して並列に接続するとと
もに、第２の電流制限抵抗と第１の発光素子の直列接続
体と並列に第１の電圧リミット回路を、第３の電流制限
抵抗と第２の発光素子の直列接続体と並列に第２の電圧
リミット回路を接続したものである。
【０００６】さらに、発光素子の光出力に対応した出力
を生ずる受光回路と、この受光回路に感度調整機能設け
たものである。
を生ずる受光回路と、この受光回路に感度調整機能設け
たものである。
【０００７】
実施形態１．図１はこの発明による半導体素子の印加電
圧検出回路の第１の実施形態を示す回路図である。図に
おいて、１はサイリスタ、２は電流制限抵抗、３1 、３
2 は電圧リミット回路、４1 、４2 は発光素子電流の制
限抵抗、５11、５12、５21、５22は発光素子、６11、６
12、６21、６22はライトガイド、７11、７12、７21、７
22は受光回路である。
圧検出回路の第１の実施形態を示す回路図である。図に
おいて、１はサイリスタ、２は電流制限抵抗、３1 、３
2 は電圧リミット回路、４1 、４2 は発光素子電流の制
限抵抗、５11、５12、５21、５22は発光素子、６11、６
12、６21、６22はライトガイド、７11、７12、７21、７
22は受光回路である。
【０００８】いま、発光素子５11が短絡故障した場合、
発光素子５12は上述した理由で動作しなくなるが、発光
素子５21、５22は正常に動作するためサイリスタ１のア
ノード・カソード間の順電圧および逆電圧それぞれを検
出することができる。ここでは説明の都合上、短絡故障
するものを発光素子５11としたが、いずれの発光素子が
短絡故障した場合でも同様に動作することはいうまでも
ない。もちろん、いずれかの発光素子が短絡故障した場
合のみでなくいずれかの発光素子部分で回路が開放する
ように故障した場合でもサイリスタ１のアノード・カソ
ード間の順電圧および逆電圧それぞれを検出することが
できる。
発光素子５12は上述した理由で動作しなくなるが、発光
素子５21、５22は正常に動作するためサイリスタ１のア
ノード・カソード間の順電圧および逆電圧それぞれを検
出することができる。ここでは説明の都合上、短絡故障
するものを発光素子５11としたが、いずれの発光素子が
短絡故障した場合でも同様に動作することはいうまでも
ない。もちろん、いずれかの発光素子が短絡故障した場
合のみでなくいずれかの発光素子部分で回路が開放する
ように故障した場合でもサイリスタ１のアノード・カソ
ード間の順電圧および逆電圧それぞれを検出することが
できる。
【０００９】なお、上記説明では４つの発光素子５11、
５12、５21、５22によってアノード・カソード間印加電
圧の２つの極性をそれぞれ独立に検出するものとした
が、一方の電圧極性のみを検出する場合は、発光素子５
11、５12と５21、５22、ライトガイド６11、６12と
６21、６22および受光回路７11、７12と７21、７22を検
出するべき極性の側のもののみとして構成すればよい。
また、アノード・カソード間印加電圧の２つの極性を一
括して検出する場合は、発光素子として電圧極性に関係
なく発光する発光手段を用いればよい。もちろん、図１
における受光回路７11、７12、７21、７22のうちの７11
と７21あるいは７12と７22に発光素子５11と５12からの
光出力、５21と５22からの光出力をあわせて結合するよ
うに構成してもよい。
５12、５21、５22によってアノード・カソード間印加電
圧の２つの極性をそれぞれ独立に検出するものとした
が、一方の電圧極性のみを検出する場合は、発光素子５
11、５12と５21、５22、ライトガイド６11、６12と
６21、６22および受光回路７11、７12と７21、７22を検
出するべき極性の側のもののみとして構成すればよい。
また、アノード・カソード間印加電圧の２つの極性を一
括して検出する場合は、発光素子として電圧極性に関係
なく発光する発光手段を用いればよい。もちろん、図１
における受光回路７11、７12、７21、７22のうちの７11
と７21あるいは７12と７22に発光素子５11と５12からの
光出力、５21と５22からの光出力をあわせて結合するよ
うに構成してもよい。
【００１０】なお、発光素子５11、５12と５21、５22は
電圧リミット回路３1 、３2 にそれぞれ独立に接続する
ものとしたが、図２に示すように共通接続線を用いるよ
うにすれば配線数を節減できる。さらに、図３に示すよ
うに、サイリスタ１の分担電圧平衡回路抵抗８および９
によってアノード・カソード間印加電圧を分圧したうえ
で検出するように構成してもよい。
電圧リミット回路３1 、３2 にそれぞれ独立に接続する
ものとしたが、図２に示すように共通接続線を用いるよ
うにすれば配線数を節減できる。さらに、図３に示すよ
うに、サイリスタ１の分担電圧平衡回路抵抗８および９
によってアノード・カソード間印加電圧を分圧したうえ
で検出するように構成してもよい。
【００１１】発光素子の発光効率と受光回路の受信感度
のバラツキによる検出不良を防止するために、図４に示
すように受光回路に感度調整機能をもたせるとよい。図
において、７a は受光素子、７b は入力インピーダンス
および増幅度がほぼ無限大とみなせる増幅器、７c は抵
抗、７d はコンパレータ、７e は調整抵抗である。各発
光素子および受光素子７a の特性にあわせて調整抵抗７
e によってコンパレータ７d の動作点を調整し、アノー
ド・カソード間印加電圧の検出点を一致させればよい。
のバラツキによる検出不良を防止するために、図４に示
すように受光回路に感度調整機能をもたせるとよい。図
において、７a は受光素子、７b は入力インピーダンス
および増幅度がほぼ無限大とみなせる増幅器、７c は抵
抗、７d はコンパレータ、７e は調整抵抗である。各発
光素子および受光素子７a の特性にあわせて調整抵抗７
e によってコンパレータ７d の動作点を調整し、アノー
ド・カソード間印加電圧の検出点を一致させればよい。
【００１２】
【発明の効果】この発明による半導体素子の印加電圧検
出回路は、第１の電流制限抵抗と第２の電流制限抵抗と
第１の発光素子と第３の電流制限抵抗と第２の発光素子
を直列に接続して半導体素子と並列に接続するととも
に、第２の電流制限抵抗と第１の発光素子の直列接続体
と並列に第１の電圧リミット回路を、第３の電流制限抵
抗と第２の発光素子の直列接続体と並列に第２の電圧リ
ミット回路を接続したので、発光素子のいずれかが短絡
あるいは開放故障しても、半導体素子のアノード・カソ
ード間の順電圧および逆電圧それぞれを検出することが
できる。
出回路は、第１の電流制限抵抗と第２の電流制限抵抗と
第１の発光素子と第３の電流制限抵抗と第２の発光素子
を直列に接続して半導体素子と並列に接続するととも
に、第２の電流制限抵抗と第１の発光素子の直列接続体
と並列に第１の電圧リミット回路を、第３の電流制限抵
抗と第２の発光素子の直列接続体と並列に第２の電圧リ
ミット回路を接続したので、発光素子のいずれかが短絡
あるいは開放故障しても、半導体素子のアノード・カソ
ード間の順電圧および逆電圧それぞれを検出することが
できる。
【００１３】また、半導体素子に分担電圧平衡回路抵抗
を並列接続しているとき、電圧分担平衡回路抵抗を半導
体素子の分担電圧を所定の分圧比で分圧する一対の抵抗
で構成するとともに一方の電圧分担平衡回路抵抗に第２
の電流制限抵抗と第１の発光素子と第３の電流制限抵抗
と第２の発光素子を直列に接続して並列に接続するとと
もに、第２の電流制限抵抗と第１の発光素子の直列接続
体と並列に第１の電圧リミット回路を、第３の電流制限
抵抗と第２の発光素子の直列接続体と並列に第２の電圧
リミット回路を接続したので、印加電圧検出用の抵抗器
を省略することができる。
を並列接続しているとき、電圧分担平衡回路抵抗を半導
体素子の分担電圧を所定の分圧比で分圧する一対の抵抗
で構成するとともに一方の電圧分担平衡回路抵抗に第２
の電流制限抵抗と第１の発光素子と第３の電流制限抵抗
と第２の発光素子を直列に接続して並列に接続するとと
もに、第２の電流制限抵抗と第１の発光素子の直列接続
体と並列に第１の電圧リミット回路を、第３の電流制限
抵抗と第２の発光素子の直列接続体と並列に第２の電圧
リミット回路を接続したので、印加電圧検出用の抵抗器
を省略することができる。
【００１４】さらに、発光素子の光出力に対応した出力
を生ずる受光回路と、この受光回路に感度調整機能設け
たので、各受光回路の電圧検出レベルを一致させること
ができる。
を生ずる受光回路と、この受光回路に感度調整機能設け
たので、各受光回路の電圧検出レベルを一致させること
ができる。
【図１】 この発明による半導体素子の印加電圧検出回
路の第１の実施形態を示す回路図である。
路の第１の実施形態を示す回路図である。
【図２】 この発明による半導体素子の印加電圧検出回
路の変形例を示す回路図である。
路の変形例を示す回路図である。
【図３】 この発明による半導体素子の印加電圧検出回
路の他の変形例を示す回路図である。
路の他の変形例を示す回路図である。
【図４】 この発明による半導体素子の印加電圧検出回
路の受光回路の詳細を示す回路図である。
路の受光回路の詳細を示す回路図である。
【図５】 従来の半導体素子の印加電圧検出回路を示す
回路図である。
回路図である。
１ サイリスタ ２ 第１の電流制限抵抗 ３
電圧リミット回路 ４ 第２の電流制限抵抗 ５ 発光素子 ６
ライトガイド ７ 受光回路
電圧リミット回路 ４ 第２の電流制限抵抗 ５ 発光素子 ６
ライトガイド ７ 受光回路
Claims (3)
- 【請求項１】 半導体素子への印加電圧の有無を検出す
る印加電圧検出回路において、第１の電流制限抵抗と第
２の電流制限抵抗と第１の発光素子と第３の電流制限抵
抗と第２の発光素子を直列に接続して前記半導体素子と
並列に接続するとともに、前記第２の電流制限抵抗と前
記第１の発光素子の直列接続体と並列に第１の電圧リミ
ット回路を、前記第３の電流制限抵抗と前記第２の発光
素子の直列接続体と並列に第２の電圧リミット回路を接
続したことを特徴とする半導体素子の印加電圧検出回
路。 - 【請求項２】 前記半導体素子に分担電圧平衡回路抵抗
を並列接続しているとき、前記電圧分担平衡回路抵抗を
前記半導体素子の分担電圧を所定の分圧比で分圧する一
対の抵抗で構成するとともに一方の電圧分担平衡回路抵
抗に前記第２の電流制限抵抗と第１の発光素子と第３の
電流制限抵抗と第２の発光素子を直列に接続して並列に
接続するとともに、前記第２の電流制限抵抗と前記第１
の発光素子の直列接続体と並列に第１の電圧リミット回
路を、前記第３の電流制限抵抗と前記第２の発光素子の
直列接続体と並列に第２の電圧リミット回路を接続した
ことを特徴とする請求項１記載の半導体素子の印加電圧
検出回路。 - 【請求項３】 前記発光素子の光出力に対応した出力を
生ずる受光回路と、この受光回路に感度調整機能設けた
ことを特徴とする請求項１または請求項２いずれかに記
載の半導体素子の印加電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23933996A JP3374669B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体素子の印加電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23933996A JP3374669B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体素子の印加電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084666A JPH1084666A (ja) | 1998-03-31 |
| JP3374669B2 true JP3374669B2 (ja) | 2003-02-10 |
Family
ID=17043270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23933996A Expired - Fee Related JP3374669B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体素子の印加電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374669B2 (ja) |
-
1996
- 1996-09-10 JP JP23933996A patent/JP3374669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084666A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019134395A1 (zh) | 光强检测单元、显示面板和检测光强的方法 | |
| NL8201339A (nl) | Beschermingsketen voor een datastuurketen. | |
| JP3374669B2 (ja) | 半導体素子の印加電圧検出回路 | |
| US4005315A (en) | Triple state to binary converter | |
| JP3277049B2 (ja) | 微粒子検出回路 | |
| US9905595B2 (en) | Photoelectric sensor | |
| JP4355873B2 (ja) | 電圧電流極性検出装置 | |
| US5768342A (en) | Telephone system loop current detector | |
| JPH11160370A (ja) | 異常電圧検出回路 | |
| US4633380A (en) | Applied voltage detecting device for electric power convertor | |
| JPH02156728A (ja) | Ａ／ｄ変換器のバイアス回路 | |
| JP4134380B2 (ja) | 電圧電流極性検出装置とそれを備えた電力変換装置 | |
| JP2723960B2 (ja) | 光論理演算システム | |
| JPH04238272A (ja) | 漏洩電流検知機能を備えた電力供給回路 | |
| JPS6276329A (ja) | 光受信回路 | |
| JPH02157915A (ja) | アナログ出力回路の故障検出装置 | |
| JP3578941B2 (ja) | 多出力低電圧回路における故障検出回路 | |
| JPH11150461A (ja) | 高電圧スイッチ回路 | |
| CA1242247A (en) | Multiple level voltage comparator circuit | |
| US4054803A (en) | Matcher circuit | |
| SU1765777A1 (ru) | Устройство дл преобразовани напр жени в ток | |
| JPH07333262A (ja) | 電圧低下監視装置 | |
| JPH0342538Y2 (ja) | ||
| JPH085456A (ja) | 光センサ回路および光センサ回路を用いた制御装置 | |
| JP2533432B2 (ja) | 位相検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |