JP3374624B2 - ２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成 - Google Patents
２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成Info
- Publication number
- JP3374624B2 JP3374624B2 JP30743395A JP30743395A JP3374624B2 JP 3374624 B2 JP3374624 B2 JP 3374624B2 JP 30743395 A JP30743395 A JP 30743395A JP 30743395 A JP30743395 A JP 30743395A JP 3374624 B2 JP3374624 B2 JP 3374624B2
- Authority
- JP
- Japan
- Prior art keywords
- gate pulse
- current source
- input
- source inverter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、２台のインバータ
により２重化をしても順変換器（直流電源）が１台で済
むように工夫した、２重化電流形ＧＴＯインバータの導
通制御方法及び２重化電流形ＧＴＯインバータの回路構
成に関するものである。
により２重化をしても順変換器（直流電源）が１台で済
むように工夫した、２重化電流形ＧＴＯインバータの導
通制御方法及び２重化電流形ＧＴＯインバータの回路構
成に関するものである。
【０００２】
【従来の技術】電流形インバータは出力インピーダンス
が大きく電流源として動作し、出力電流の瞬時値と周波
数を可変制御する。このためインバータの転流失敗や負
荷短絡に対しても事故電流を制限でき、信頼性の高い保
護ができる。この点から電流形インバータは、過酷な加
減速運転や４象限運転が要求される誘導電動機の運転に
多用されている。
が大きく電流源として動作し、出力電流の瞬時値と周波
数を可変制御する。このためインバータの転流失敗や負
荷短絡に対しても事故電流を制限でき、信頼性の高い保
護ができる。この点から電流形インバータは、過酷な加
減速運転や４象限運転が要求される誘導電動機の運転に
多用されている。
【０００３】ＧＴＯ（ゲートターンオフ）サイリスタを
インバータ主回路スイッチ素子とした電流形ＧＴＯイン
バータは、ＧＴＯサイリスタが自己消弧能力を有するこ
とから転流回路が不要となる。しかし、誘導電動機など
リアクタンス成分を持つ負荷を駆動する場合には、負荷
のリアクタンス分による転流サージ電圧による過大電圧
がＧＴＯサイリスタに加わることがある。
インバータ主回路スイッチ素子とした電流形ＧＴＯイン
バータは、ＧＴＯサイリスタが自己消弧能力を有するこ
とから転流回路が不要となる。しかし、誘導電動機など
リアクタンス成分を持つ負荷を駆動する場合には、負荷
のリアクタンス分による転流サージ電圧による過大電圧
がＧＴＯサイリスタに加わることがある。
【０００４】そこでＧＴＯサイリスタを保護するため上
述した転流サージ電圧を吸収処理するものとして、図９
に示す処理回路（無効電力処理回路７を含む回路）を本
願出願人は既に提案している（特開昭６２−１７３９８
９号公報）。同図において、サイリスタのゲート位相制
御により順変換器１から出力された直流出力は、直流リ
アクトル２Ａ，２Ｂを通して平滑直流電流ｉd にされ
る。この平滑直流電流ｉ d がインバータ本体３によって
交流電流に変換されて、負荷となる誘導電動機４に供給
される。インバータ本体３は、主回路スイッチ素子とし
てＧＴＯサイリスタＧ1 〜Ｇ6 を用いたブリッジ構成と
なっている。各サイリスタは導通期間が電気角１２０度
幅としてＧ1 ，Ｇ2 ，Ｇ3 ，Ｇ4 ，Ｇ5 ，Ｇ6 の導通順
序で６０度毎に点弧され、交流電流として１２０度幅の
矩形波交流が取出される。
述した転流サージ電圧を吸収処理するものとして、図９
に示す処理回路（無効電力処理回路７を含む回路）を本
願出願人は既に提案している（特開昭６２−１７３９８
９号公報）。同図において、サイリスタのゲート位相制
御により順変換器１から出力された直流出力は、直流リ
アクトル２Ａ，２Ｂを通して平滑直流電流ｉd にされ
る。この平滑直流電流ｉ d がインバータ本体３によって
交流電流に変換されて、負荷となる誘導電動機４に供給
される。インバータ本体３は、主回路スイッチ素子とし
てＧＴＯサイリスタＧ1 〜Ｇ6 を用いたブリッジ構成と
なっている。各サイリスタは導通期間が電気角１２０度
幅としてＧ1 ，Ｇ2 ，Ｇ3 ，Ｇ4 ，Ｇ5 ，Ｇ6 の導通順
序で６０度毎に点弧され、交流電流として１２０度幅の
矩形波交流が取出される。
【０００５】このインバータ動作において、１周期中に
６回の転流が行われる。この転流毎に各サイリスタアー
ムに現われる転流サージ電圧を吸収するため及び無効電
力を電源に回生するために、フライホイール回路５と、
このフライホイール回路５に接続された無効電力処理回
路７が設けられる。フライホイール回路５は、ダイオー
ドＤ1 〜Ｄ6 を用いたブリッジ構成となっており、その
交流側が、インバータ本体３のＵ，Ｖ，Ｗの各相に接続
されている。
６回の転流が行われる。この転流毎に各サイリスタアー
ムに現われる転流サージ電圧を吸収するため及び無効電
力を電源に回生するために、フライホイール回路５と、
このフライホイール回路５に接続された無効電力処理回
路７が設けられる。フライホイール回路５は、ダイオー
ドＤ1 〜Ｄ6 を用いたブリッジ構成となっており、その
交流側が、インバータ本体３のＵ，Ｖ，Ｗの各相に接続
されている。
【０００６】無効電力処理回路７の主回路は、フライホ
イール回路５の直流側に接続されたコンデンサＣ1 と、
一対のＧＴＯサイリスタＧ7 ，Ｃ8 とから構成される。
ＧＴＯサイリスタＧ7 ，Ｇ8 はコンデンサＣ1 を間にし
て直列接続されている。しかもコンデンサＣ1 の正極側
に接続されたＧＴＯサイリスタＧ7 は、そのアノードが
コンデンサＣ1 に接続され、そのカソードが順変換器１
の直流側正極に接続されている。またコンデンサＣ1 の
負極側に接続されたＧＴＯサイリスタＧ8 は、そのカソ
ードがコンデンサＣ1 に接続され、そのアノードが順変
換器１の直流側負極に接続されている。
イール回路５の直流側に接続されたコンデンサＣ1 と、
一対のＧＴＯサイリスタＧ7 ，Ｃ8 とから構成される。
ＧＴＯサイリスタＧ7 ，Ｇ8 はコンデンサＣ1 を間にし
て直列接続されている。しかもコンデンサＣ1 の正極側
に接続されたＧＴＯサイリスタＧ7 は、そのアノードが
コンデンサＣ1 に接続され、そのカソードが順変換器１
の直流側正極に接続されている。またコンデンサＣ1 の
負極側に接続されたＧＴＯサイリスタＧ8 は、そのカソ
ードがコンデンサＣ1 に接続され、そのアノードが順変
換器１の直流側負極に接続されている。
【０００７】この主回路構成において、ＧＴＯサイリス
タＧ7 ，Ｇ8 は、インバータ本体３の転流動作の都度点
弧制御されて直流側への無効電力の回生を行う。この回
生は電動機４の力行時及び回生時共に同様に行われる。
このＧＴＯサイリスタＧ7 ，Ｇ8 の点弧によるコンデン
サＣ1 から直流側への放電期間中における放電電流は、
平滑直流電流ｉd で抑えられる。
タＧ7 ，Ｇ8 は、インバータ本体３の転流動作の都度点
弧制御されて直流側への無効電力の回生を行う。この回
生は電動機４の力行時及び回生時共に同様に行われる。
このＧＴＯサイリスタＧ7 ，Ｇ8 の点弧によるコンデン
サＣ1 から直流側への放電期間中における放電電流は、
平滑直流電流ｉd で抑えられる。
【０００８】また、この放電時には順変換器１の各サイ
リスタには逆電圧がかかってその消弧が起きる。そこ
で、順変換器１の各サイリスタの点弧制御においては、
各サイリスタに必要とされる導通期間中ゲートパルス
（幅広のゲートパルス）を与え続け、無効電力処理回路
７側からの放電終了時にゲートパルスで再点弧するよう
にしておく。
リスタには逆電圧がかかってその消弧が起きる。そこ
で、順変換器１の各サイリスタの点弧制御においては、
各サイリスタに必要とされる導通期間中ゲートパルス
（幅広のゲートパルス）を与え続け、無効電力処理回路
７側からの放電終了時にゲートパルスで再点弧するよう
にしておく。
【０００９】このような主回路と制御回路による動作を
以下に詳細に説明する。
以下に詳細に説明する。
【００１０】（１）転流動作
インバータ本体３を６ステップで駆動するとき、インバ
ータ本体３では１周期中に６回の転流が行われる。各転
流は同様に行われる。そこで、ここでは上側アームのＵ
相からＶ相（ＧＴＯサイリスタＧ1 からＧ3 ）への転流
について説明する。図１０に示す単流期間にＧＴＯサイ
リスタＧ1 をオフすると同時にＧＴＯサイリスタＧ3 に
ゲート信号を印加すると、まずＧＴＯサイリスタＧ1 に
流れていた直流電流はそのスナバ回路（図示しない）に
移って該スナバ回路のコンデンサを充電する。このコン
デンサ電圧が無効電力処理回路７のコンデンサＣ1 の電
圧と等しくなると、直流電流がＧＴＯサイリスタＧ3 に
移り、図１１に示す転流重なり期間になる。
ータ本体３では１周期中に６回の転流が行われる。各転
流は同様に行われる。そこで、ここでは上側アームのＵ
相からＶ相（ＧＴＯサイリスタＧ1 からＧ3 ）への転流
について説明する。図１０に示す単流期間にＧＴＯサイ
リスタＧ1 をオフすると同時にＧＴＯサイリスタＧ3 に
ゲート信号を印加すると、まずＧＴＯサイリスタＧ1 に
流れていた直流電流はそのスナバ回路（図示しない）に
移って該スナバ回路のコンデンサを充電する。このコン
デンサ電圧が無効電力処理回路７のコンデンサＣ1 の電
圧と等しくなると、直流電流がＧＴＯサイリスタＧ3 に
移り、図１１に示す転流重なり期間になる。
【００１１】ＧＴＯサイリスタＧ3 に移った電流は負荷
インダクタンスのためにＶ相のほかにダイオードＤ3 →
コンデンサＣ1 →ダイオードＤ4 →Ｕ相へと分流する。
従って、ＵＶ相間に発生する過渡電圧はコンデンサＣ1
の電圧に制限される。また、ダイオードＤ4 が導通する
と、ダイオードＤ2 にはＵＷ相間の電圧がかかり、ダイ
オードＤ2 も導通する。但し、電動機４のすべりが小さ
く、力率が悪いときにはダイオードＤ2 は逆バイアスと
なり、導通状態とはならない。
インダクタンスのためにＶ相のほかにダイオードＤ3 →
コンデンサＣ1 →ダイオードＤ4 →Ｕ相へと分流する。
従って、ＵＶ相間に発生する過渡電圧はコンデンサＣ1
の電圧に制限される。また、ダイオードＤ4 が導通する
と、ダイオードＤ2 にはＵＷ相間の電圧がかかり、ダイ
オードＤ2 も導通する。但し、電動機４のすべりが小さ
く、力率が悪いときにはダイオードＤ2 は逆バイアスと
なり、導通状態とはならない。
【００１２】転流重なり期間でＵ相電流の減少と共にＶ
相電流が増加しＶ相の電流が、平滑直流電流ｉd に達す
ると再び単流期間になる。
相電流が増加しＶ相の電流が、平滑直流電流ｉd に達す
ると再び単流期間になる。
【００１３】（２）放電動作
インバータ本体３での転流中に充電されたコンデンサＣ
1 の電荷はＧＴＯサイリスタＧ7 ，Ｇ8 の点弧によって
直流側に放電される。このＧＴＯサイリスタＧ 7 ，Ｇ8
は１周期に６度すなわち各転流の直前に放電を行う。こ
の放電中、順変換器１の各サイリスタはコンデンサＣ1
の電圧によって逆バイアスとなって消弧する。一方、放
電電流ｉc は平滑直流電流ｉd と同じ大きさになる。
1 の電荷はＧＴＯサイリスタＧ7 ，Ｇ8 の点弧によって
直流側に放電される。このＧＴＯサイリスタＧ 7 ，Ｇ8
は１周期に６度すなわち各転流の直前に放電を行う。こ
の放電中、順変換器１の各サイリスタはコンデンサＣ1
の電圧によって逆バイアスとなって消弧する。一方、放
電電流ｉc は平滑直流電流ｉd と同じ大きさになる。
【００１４】そして、放電終了時には順変換器１の各サ
イリスタにはそれに必要な期間ゲートパルスが与え続け
られていることから、再点弧で順変換を行う。
イリスタにはそれに必要な期間ゲートパルスが与え続け
られていることから、再点弧で順変換を行う。
【００１５】従って、ＧＴＯサイリスタＧ7 ，Ｇ8 によ
る放電電流ｉc は平滑直流電流ｉdで抑えられる。しか
も電動機４の加減速運転による力行時，回生時共に同じ
動作で放電を得ることができる。なお、回生時には順変
換器１の出力電圧ｅd の平均値が負になれば良く、瞬時
的に電圧ｅd が正になっても何ら問題はない。
る放電電流ｉc は平滑直流電流ｉdで抑えられる。しか
も電動機４の加減速運転による力行時，回生時共に同じ
動作で放電を得ることができる。なお、回生時には順変
換器１の出力電圧ｅd の平均値が負になれば良く、瞬時
的に電圧ｅd が正になっても何ら問題はない。
【００１６】ここで一般論に戻り説明すると、電流形イ
ンバータの多重化技術はすでに実用化されている。この
電流形インバータの多重化技術とは、複数台の電流形イ
ンバータの出力側を並列接続し、各電流形インバータの
出力電流相互の位相をずらすように運転する技術であ
る。このようにすることにより、出力容量が増大し、出
力電流波形は正弦波近似の多段の階段波に改善され、更
に高調波電流成分を減少させることができるというメリ
ットがある。
ンバータの多重化技術はすでに実用化されている。この
電流形インバータの多重化技術とは、複数台の電流形イ
ンバータの出力側を並列接続し、各電流形インバータの
出力電流相互の位相をずらすように運転する技術であ
る。このようにすることにより、出力容量が増大し、出
力電流波形は正弦波近似の多段の階段波に改善され、更
に高調波電流成分を減少させることができるというメリ
ットがある。
【００１７】図１２は、第１の電流形インバータＩＮＶ
１と第２の電流形インバータＩＮＶ２の出力側を並列接
続し、両者の運転位相をθずらして２重化した一例を示
す。更に詳述すると、電流形インバータＩＮＶ１は、Ｇ
ＴＯサイリスタＧ11，Ｇ12，Ｇ13，Ｇ14，Ｇ15，Ｇ16を
用いたブリッジ構成となっており、電流形インバータＩ
ＮＶ２は、ＧＴＯサイリスタＧ21，Ｇ22，Ｇ23，Ｇ24，
Ｇ25，Ｇ26を用いたブリッジ構成となっている。そして
両インバータＩＮＶ１，ＩＮＶ２の出力により１台の誘
導電動機４を駆動する。なおＶＳ1 ，ＶＳ2 は直流電源
（コンバータ等）である。
１と第２の電流形インバータＩＮＶ２の出力側を並列接
続し、両者の運転位相をθずらして２重化した一例を示
す。更に詳述すると、電流形インバータＩＮＶ１は、Ｇ
ＴＯサイリスタＧ11，Ｇ12，Ｇ13，Ｇ14，Ｇ15，Ｇ16を
用いたブリッジ構成となっており、電流形インバータＩ
ＮＶ２は、ＧＴＯサイリスタＧ21，Ｇ22，Ｇ23，Ｇ24，
Ｇ25，Ｇ26を用いたブリッジ構成となっている。そして
両インバータＩＮＶ１，ＩＮＶ２の出力により１台の誘
導電動機４を駆動する。なおＶＳ1 ，ＶＳ2 は直流電源
（コンバータ等）である。
【００１８】両電流形インバータＩＮＶ１，ＩＮＶ２の
各ＧＴＯサイリスタは、図１３に示すタイミングで導通
するよう制御される。つまり各ＧＴＯサイリスタの導通
期間は電気角で１２０度幅である。そして電流形インバ
ータＩＮＶ１では、Ｇ11，Ｇ 12，Ｇ13，Ｇ14，Ｇ15，Ｇ
16の順で６０°の位相差をもって順に点弧され、電流形
インバータＩＮＶ２ではＧ21，Ｇ22，Ｇ23，Ｇ24，
Ｇ25，Ｇ26の順で６０°の位相差をもって順に点弧され
る。しかも運転位相がθずれている。
各ＧＴＯサイリスタは、図１３に示すタイミングで導通
するよう制御される。つまり各ＧＴＯサイリスタの導通
期間は電気角で１２０度幅である。そして電流形インバ
ータＩＮＶ１では、Ｇ11，Ｇ 12，Ｇ13，Ｇ14，Ｇ15，Ｇ
16の順で６０°の位相差をもって順に点弧され、電流形
インバータＩＮＶ２ではＧ21，Ｇ22，Ｇ23，Ｇ24，
Ｇ25，Ｇ26の順で６０°の位相差をもって順に点弧され
る。しかも運転位相がθずれている。
【００１９】図１３に示すタイミングで導通制御した場
合において、電流形インバータＩＮＶ１のＵ相の電流ｉ
u1と、電流形インバータＩＮＶ２のＵ相の電流ｉu2と、
誘導電動機４のＵ相の電流ｉu （＝ｉu1＋ｉu2）と、誘
導電動機４のＵＶ相間の電圧Ｖuvは、図１４に示すよう
になる。
合において、電流形インバータＩＮＶ１のＵ相の電流ｉ
u1と、電流形インバータＩＮＶ２のＵ相の電流ｉu2と、
誘導電動機４のＵ相の電流ｉu （＝ｉu1＋ｉu2）と、誘
導電動機４のＵＶ相間の電圧Ｖuvは、図１４に示すよう
になる。
【００２０】図１２に示す例では、電流形インバータＩ
ＮＶ１，ＩＮＶ２のインバータ入力直流電圧Ｖ1 ，Ｖ2
と電動機電圧ＥM との関係は次式（１）（２）で示され
る。つまり、インバータ動作を、モータ電圧（ほぼ正弦
波となる）から見ると、サイリスタレオナードのコンバ
ータ電圧と同等となり、ゲート位相関係より（１）
（２）式が求まる。 Ｖ1 ＝１．３５ＥM cos （φ−θ／２） …（１） Ｖ2 ＝１．３５ＥM cos （φ＋θ／２） …（２） 但し θ：力率角
ＮＶ１，ＩＮＶ２のインバータ入力直流電圧Ｖ1 ，Ｖ2
と電動機電圧ＥM との関係は次式（１）（２）で示され
る。つまり、インバータ動作を、モータ電圧（ほぼ正弦
波となる）から見ると、サイリスタレオナードのコンバ
ータ電圧と同等となり、ゲート位相関係より（１）
（２）式が求まる。 Ｖ1 ＝１．３５ＥM cos （φ−θ／２） …（１） Ｖ2 ＝１．３５ＥM cos （φ＋θ／２） …（２） 但し θ：力率角
【００２１】一般に誘導電動機４は遅れ力率の負荷とな
り、上記電圧Ｖ1 ，Ｖ2 は等しくならない。したがって
２台の直流電源（コンバータ）ＶＳ1 ，ＶＳ2 は別々に
制御しなくてはならず、また直流電源ＶＳ1 ，ＶＳ2 の
容量分担も等しくない。かかる考察からわかるように、
１台の誘導電動機４を、２重化したインバータＩＮＶ
１，ＩＮＶ２で駆動する場合には、２台の直流電源（コ
ンバータ）ＶＳ1 ，ＶＳ 2 を必要としていた。
り、上記電圧Ｖ1 ，Ｖ2 は等しくならない。したがって
２台の直流電源（コンバータ）ＶＳ1 ，ＶＳ2 は別々に
制御しなくてはならず、また直流電源ＶＳ1 ，ＶＳ2 の
容量分担も等しくない。かかる考察からわかるように、
１台の誘導電動機４を、２重化したインバータＩＮＶ
１，ＩＮＶ２で駆動する場合には、２台の直流電源（コ
ンバータ）ＶＳ1 ，ＶＳ 2 を必要としていた。
【００２２】
【発明が解決しようとする課題】本願出願人が先に出願
した回路（図９に示す回路）を用いて２重化し、１台の
誘導電動機４を駆動しようとしたときには、図１２の回
路を基に一般論として考察したことからも理解されるよ
うに、２台のインバータ本体３のみならず、２台の順変
換器１、２台の無効電力処理回路７、２台のフライホイ
ール回路５も必要となり、回路構成が複雑となる。
した回路（図９に示す回路）を用いて２重化し、１台の
誘導電動機４を駆動しようとしたときには、図１２の回
路を基に一般論として考察したことからも理解されるよ
うに、２台のインバータ本体３のみならず、２台の順変
換器１、２台の無効電力処理回路７、２台のフライホイ
ール回路５も必要となり、回路構成が複雑となる。
【００２３】本発明は、上記従来技術に鑑み、２台の電
流形ＧＴＯインバータにより２重化した場合において、
直流電源（順変換器）が１台で済み、また無効電力処理
回路も１台で済む、２重化電流形ＧＴＯサイリスタの導
通制御方法及び２重化電流形ＧＴＯインバータの回路構
成を提供するものである。
流形ＧＴＯインバータにより２重化した場合において、
直流電源（順変換器）が１台で済み、また無効電力処理
回路も１台で済む、２重化電流形ＧＴＯサイリスタの導
通制御方法及び２重化電流形ＧＴＯインバータの回路構
成を提供するものである。
【００２４】
【課題を解決するための手段】上記課題を解決する本発
明は、ＧＴＯサイリスタをブリッジ構成してなり、平滑
直流電流が入力されている場合に、あらかじめ決めた導
通順序に沿い前記ＧＴＯサイリスタに順次位相をずらし
てゲートパルスを入力して導通させることにより交流電
流を出力する第１の電流形インバータと、ＧＴＯサイリ
スタをブリッジ構成してなり、平滑直流電流が入力され
ている場合に、あらかじめ決めた導通順序に沿い前記Ｇ
ＴＯサイリスタに順次位相をずらしてゲートパルスを入
力して導通させることにより交流電流を出力し、しか
も、出力側が第１の電流形インバータの出力側と並列接
続されている第２の電流形インバータと、でなる２重化
インバータを導通制御する方法において、ゲートパルス
として、あらかじめ設定した基本導通角にあらかじめ設
定した位相角を加えたパルス幅となっている長幅ゲート
パルスと、前記基本導通角から前記位相角を引いたパル
ス幅となっている短幅ゲートパルスを用い、第１の電流
形インバータに対しては、前記導通順序により次々と決
まるＧＴＯサイリスタに対し、位相をずらして長幅ゲー
トパルスを２回入力したら次は短幅ゲートパルスを２回
入力するというパターンの繰り返しで長幅ゲートパルス
及び短幅ゲートパルスを入力し、第２の電流形インバー
タに対しては、前記導通順序により次々と決まるＧＴＯ
サイリスタに対し、位相をずらして短幅ゲートパルスを
２回入力したら次は長幅ゲートパルスを２回入力すると
いうパターンの繰り返しで短幅ゲートパルス及び長幅ゲ
ートパルスを入力し、更に第１の電流形インバータの各
ＧＴＯサイリスタと第２の電流形インバータの各ＧＴＯ
サイリスタとを、各相とアームの上・下において同一の
ものどうしで一対一に対応させ、第１の電流形インバー
タの対応しているＧＴＯサイリスタに長幅ゲートパルス
または短幅ゲートパルスの一方のゲートパルスを入力し
ているときには第２の電流形インバータの対応している
ＧＴＯサイリスタに長幅ゲートパルスまたは短幅ゲート
パルスの他方のゲートパルスを入力し、しかも第１の電
流形インバータの対応しているＧＴＯサイリスタに入力
するゲートパルスの中央の位相と第２の電流形インバー
タの対応しているサイリスタに入力するゲートパルスの
中央の位相を一致させることを特徴とする。
明は、ＧＴＯサイリスタをブリッジ構成してなり、平滑
直流電流が入力されている場合に、あらかじめ決めた導
通順序に沿い前記ＧＴＯサイリスタに順次位相をずらし
てゲートパルスを入力して導通させることにより交流電
流を出力する第１の電流形インバータと、ＧＴＯサイリ
スタをブリッジ構成してなり、平滑直流電流が入力され
ている場合に、あらかじめ決めた導通順序に沿い前記Ｇ
ＴＯサイリスタに順次位相をずらしてゲートパルスを入
力して導通させることにより交流電流を出力し、しか
も、出力側が第１の電流形インバータの出力側と並列接
続されている第２の電流形インバータと、でなる２重化
インバータを導通制御する方法において、ゲートパルス
として、あらかじめ設定した基本導通角にあらかじめ設
定した位相角を加えたパルス幅となっている長幅ゲート
パルスと、前記基本導通角から前記位相角を引いたパル
ス幅となっている短幅ゲートパルスを用い、第１の電流
形インバータに対しては、前記導通順序により次々と決
まるＧＴＯサイリスタに対し、位相をずらして長幅ゲー
トパルスを２回入力したら次は短幅ゲートパルスを２回
入力するというパターンの繰り返しで長幅ゲートパルス
及び短幅ゲートパルスを入力し、第２の電流形インバー
タに対しては、前記導通順序により次々と決まるＧＴＯ
サイリスタに対し、位相をずらして短幅ゲートパルスを
２回入力したら次は長幅ゲートパルスを２回入力すると
いうパターンの繰り返しで短幅ゲートパルス及び長幅ゲ
ートパルスを入力し、更に第１の電流形インバータの各
ＧＴＯサイリスタと第２の電流形インバータの各ＧＴＯ
サイリスタとを、各相とアームの上・下において同一の
ものどうしで一対一に対応させ、第１の電流形インバー
タの対応しているＧＴＯサイリスタに長幅ゲートパルス
または短幅ゲートパルスの一方のゲートパルスを入力し
ているときには第２の電流形インバータの対応している
ＧＴＯサイリスタに長幅ゲートパルスまたは短幅ゲート
パルスの他方のゲートパルスを入力し、しかも第１の電
流形インバータの対応しているＧＴＯサイリスタに入力
するゲートパルスの中央の位相と第２の電流形インバー
タの対応しているサイリスタに入力するゲートパルスの
中央の位相を一致させることを特徴とする。
【００２５】また本発明は、ＧＴＯサイリスタをブリッ
ジ構成してなり、平滑直流電流が入力されている場合
に、あらかじめ決めた導通順序に沿い前記ＧＴＯサイリ
スタに順次位相をずらしてゲートパルスを入力して導通
させることにより交流電流を出力する第１の電流形イン
バータと、ＧＴＯサイリスタをブリッジ構成してなり、
平滑直流電流が入力されている場合に、あらかじめ決め
た導通順序に沿い前記ＧＴＯサイリスタに順次位相をず
らしてゲートパルスを入力して導通させることにより交
流電流を出力し、しかも、出力側が第１の電流形インバ
ータの出力側と並列接続されている第２の電流形インバ
ータと、前記平滑直流電流を供給するため、直流リアク
トルを介して第１の電流形インバータ及び第２の電流形
インバータに接続された１台の順変換器と、ゲートパル
スとして、あらかじめ設定した基本導通角にあらかじめ
設定した位相角を加えたパルス幅となっている長幅ゲー
トパルスと、前記基本導通角から前記位相角を引いたパ
ルス幅となっている短幅ゲートパルスを生成するゲート
制御回路とで構成され、このゲート制御回路は、第１の
電流形インバータに対しては、前記導通順序により次々
と決まるＧＴＯサイリスタに対し、位相をずらして長幅
ゲートパルスを２回入力したら次は短幅ゲートパルスを
２回入力するというパターンの繰り返しで長幅ゲートパ
ルス及び短幅ゲートパルスを入力し、第２の電流形イン
バータに対しては、前記導通順序により次々と決まるＧ
ＴＯサイリスタに対し、位相をずらして短幅ゲートパル
スを２回入力したら次は長幅ゲートパルスを２回入力す
るというパターンの繰り返しで短幅ゲートパルス及び長
幅ゲートパルスを入力し、更に第１の電流形インバータ
の各ＧＴＯサイリスタと第２の電流形インバータの各Ｇ
ＴＯサイリスタとを、各相とアームの上・下において同
一のものどうしで一対一に対応させ、第１の電流形イン
バータの対応しているＧＴＯサイリスタに長幅ゲートパ
ルスまたは短幅ゲートパルスの一方のゲートパルスを入
力しているときには第２の電流形インバータの対応して
いるＧＴＯサイリスタに長幅ゲートパルスまたは短幅ゲ
ートパルスの他方のゲートパルスを入力し、しかも第１
の電流形インバータの対応しているＧＴＯサイリスタに
入力するゲートパルスの中央の位相と第２の電流形イン
バータの対応しているサイリスタに入力するゲートパル
スの中央の位相を一致させることを特徴とする。
ジ構成してなり、平滑直流電流が入力されている場合
に、あらかじめ決めた導通順序に沿い前記ＧＴＯサイリ
スタに順次位相をずらしてゲートパルスを入力して導通
させることにより交流電流を出力する第１の電流形イン
バータと、ＧＴＯサイリスタをブリッジ構成してなり、
平滑直流電流が入力されている場合に、あらかじめ決め
た導通順序に沿い前記ＧＴＯサイリスタに順次位相をず
らしてゲートパルスを入力して導通させることにより交
流電流を出力し、しかも、出力側が第１の電流形インバ
ータの出力側と並列接続されている第２の電流形インバ
ータと、前記平滑直流電流を供給するため、直流リアク
トルを介して第１の電流形インバータ及び第２の電流形
インバータに接続された１台の順変換器と、ゲートパル
スとして、あらかじめ設定した基本導通角にあらかじめ
設定した位相角を加えたパルス幅となっている長幅ゲー
トパルスと、前記基本導通角から前記位相角を引いたパ
ルス幅となっている短幅ゲートパルスを生成するゲート
制御回路とで構成され、このゲート制御回路は、第１の
電流形インバータに対しては、前記導通順序により次々
と決まるＧＴＯサイリスタに対し、位相をずらして長幅
ゲートパルスを２回入力したら次は短幅ゲートパルスを
２回入力するというパターンの繰り返しで長幅ゲートパ
ルス及び短幅ゲートパルスを入力し、第２の電流形イン
バータに対しては、前記導通順序により次々と決まるＧ
ＴＯサイリスタに対し、位相をずらして短幅ゲートパル
スを２回入力したら次は長幅ゲートパルスを２回入力す
るというパターンの繰り返しで短幅ゲートパルス及び長
幅ゲートパルスを入力し、更に第１の電流形インバータ
の各ＧＴＯサイリスタと第２の電流形インバータの各Ｇ
ＴＯサイリスタとを、各相とアームの上・下において同
一のものどうしで一対一に対応させ、第１の電流形イン
バータの対応しているＧＴＯサイリスタに長幅ゲートパ
ルスまたは短幅ゲートパルスの一方のゲートパルスを入
力しているときには第２の電流形インバータの対応して
いるＧＴＯサイリスタに長幅ゲートパルスまたは短幅ゲ
ートパルスの他方のゲートパルスを入力し、しかも第１
の電流形インバータの対応しているＧＴＯサイリスタに
入力するゲートパルスの中央の位相と第２の電流形イン
バータの対応しているサイリスタに入力するゲートパル
スの中央の位相を一致させることを特徴とする。
【００２６】また本発明は、ＧＴＯサイリスタをブリッ
ジ構成してなり、平滑直流電流が入力されている場合
に、あらかじめ決めた導通順序に沿い前記ＧＴＯサイリ
スタに順次位相をずらしてゲートパルスを入力して導通
させることにより交流電流を出力する第１の電流形イン
バータと、ＧＴＯサイリスタをブリッジ構成してなり、
平滑直流電流が入力されている場合に、あらかじめ決め
た導通順序に沿い前記ＧＴＯサイリスタに順次位相をず
らしてゲートパルスを入力して導通させることにより交
流電流を出力し、しかも、出力側が第１の電流形インバ
ータの出力側と並列接続されている第２の電流形インバ
ータと、前記平滑直流電流を供給するため、直流リアク
トルを介して第１の電流形インバータ及び第２の電流形
インバータに接続された１台の順変換器と、ダイオード
をブリッジ構成してなると共に交流側が第１の電流形イ
ンバータの出力側に接続されており、転流時に生じる転
流サージを整流する１台のフライホイール回路と、整流
された転流サージを蓄積し蓄積したエネルギーを前記順
変換器に回生する１台の無効電力処理回路と、ゲートパ
ルスとして、あらかじめ設定した基本導通角にあらかじ
め設定した位相角を加えたパルス幅となっている長幅ゲ
ートパルスと、前記基本導通角から前記位相角を引いた
パルス幅となっている短幅ゲートパルスを生成するゲー
ト制御回路とで構成され、このゲート制御回路は、第１
の電流形インバータに対しては、前記導通順序により次
々と決まるＧＴＯサイリスタに対し、位相をずらして長
幅ゲートパルスを２回入力したら次は短幅ゲートパルス
を２回入力するというパターンの繰り返しで長幅ゲート
パルス及び短幅ゲートパルスを入力し、第２の電流形イ
ンバータに対しては、前記導通順序により次々と決まる
ＧＴＯサイリスタに対し、位相をずらして短幅ゲートパ
ルスを２回入力したら次は長幅ゲートパルスを２回入力
するというパターンの繰り返しで短幅ゲートパルス及び
長幅ゲートパルスを入力し、更に第１の電流形インバー
タの各ＧＴＯサイリスタと第２の電流形インバータの各
ＧＴＯサイリスタとを、各相とアームの上・下において
同一のものどうしで一対一に対応させ、第１の電流形イ
ンバータの対応しているＧＴＯサイリスタに長幅ゲート
パルスまたは短幅ゲートパルスの一方のゲートパルスを
入力しているときには第２の電流形インバータの対応し
ているＧＴＯサイリスタに長幅ゲートパルスまたは短幅
ゲートパルスの他方のゲートパルスを入力し、しかも第
１の電流形インバータの対応しているＧＴＯサイリスタ
に入力するゲートパルスの中央の位相と第２の電流形イ
ンバータの対応しているサイリスタに入力するゲートパ
ルスの中央の位相を一致させることを特徴とする。
ジ構成してなり、平滑直流電流が入力されている場合
に、あらかじめ決めた導通順序に沿い前記ＧＴＯサイリ
スタに順次位相をずらしてゲートパルスを入力して導通
させることにより交流電流を出力する第１の電流形イン
バータと、ＧＴＯサイリスタをブリッジ構成してなり、
平滑直流電流が入力されている場合に、あらかじめ決め
た導通順序に沿い前記ＧＴＯサイリスタに順次位相をず
らしてゲートパルスを入力して導通させることにより交
流電流を出力し、しかも、出力側が第１の電流形インバ
ータの出力側と並列接続されている第２の電流形インバ
ータと、前記平滑直流電流を供給するため、直流リアク
トルを介して第１の電流形インバータ及び第２の電流形
インバータに接続された１台の順変換器と、ダイオード
をブリッジ構成してなると共に交流側が第１の電流形イ
ンバータの出力側に接続されており、転流時に生じる転
流サージを整流する１台のフライホイール回路と、整流
された転流サージを蓄積し蓄積したエネルギーを前記順
変換器に回生する１台の無効電力処理回路と、ゲートパ
ルスとして、あらかじめ設定した基本導通角にあらかじ
め設定した位相角を加えたパルス幅となっている長幅ゲ
ートパルスと、前記基本導通角から前記位相角を引いた
パルス幅となっている短幅ゲートパルスを生成するゲー
ト制御回路とで構成され、このゲート制御回路は、第１
の電流形インバータに対しては、前記導通順序により次
々と決まるＧＴＯサイリスタに対し、位相をずらして長
幅ゲートパルスを２回入力したら次は短幅ゲートパルス
を２回入力するというパターンの繰り返しで長幅ゲート
パルス及び短幅ゲートパルスを入力し、第２の電流形イ
ンバータに対しては、前記導通順序により次々と決まる
ＧＴＯサイリスタに対し、位相をずらして短幅ゲートパ
ルスを２回入力したら次は長幅ゲートパルスを２回入力
するというパターンの繰り返しで短幅ゲートパルス及び
長幅ゲートパルスを入力し、更に第１の電流形インバー
タの各ＧＴＯサイリスタと第２の電流形インバータの各
ＧＴＯサイリスタとを、各相とアームの上・下において
同一のものどうしで一対一に対応させ、第１の電流形イ
ンバータの対応しているＧＴＯサイリスタに長幅ゲート
パルスまたは短幅ゲートパルスの一方のゲートパルスを
入力しているときには第２の電流形インバータの対応し
ているＧＴＯサイリスタに長幅ゲートパルスまたは短幅
ゲートパルスの他方のゲートパルスを入力し、しかも第
１の電流形インバータの対応しているＧＴＯサイリスタ
に入力するゲートパルスの中央の位相と第２の電流形イ
ンバータの対応しているサイリスタに入力するゲートパ
ルスの中央の位相を一致させることを特徴とする。
【００２７】
【発明の実施の形態】以下に本発明の実施の形態を説明
する。なお従来技術と同一機能をはたす部分には同一符
号を付して説明する。
する。なお従来技術と同一機能をはたす部分には同一符
号を付して説明する。
【００２８】図１は本実施の形態に係る２重化電流形Ｇ
ＴＯインバータの回路構成を示す。同図に示すように、
ＧＴＯサイリスタＧ11〜Ｇ16によりブリッジ構成した第
１の電流形インバータＩＮＶ１と、ＧＴＯサイリスタＧ
21〜Ｇ26によりブリッジ構成した第２の電流形インバー
タＩＮＶ２の出力側を並列接続して２重化しており、２
重化した電流により誘導電動機４を駆動する。
ＴＯインバータの回路構成を示す。同図に示すように、
ＧＴＯサイリスタＧ11〜Ｇ16によりブリッジ構成した第
１の電流形インバータＩＮＶ１と、ＧＴＯサイリスタＧ
21〜Ｇ26によりブリッジ構成した第２の電流形インバー
タＩＮＶ２の出力側を並列接続して２重化しており、２
重化した電流により誘導電動機４を駆動する。
【００２９】インバータＩＮＶ１，ＩＮＶ２の各ＧＴＯ
サイリスタＧ11〜Ｇ16，Ｇ21〜Ｇ26は、ゲート制御回路
１０から出力されるゲートパルスにより導通制御され
る。この導通制御手法の詳細は後述するがこの導通制御
手法が本発明のポイントであり、この導通制御をするこ
とにより、順変換器１，無効電力処理回路７及びフライ
ホイール回路５がそれぞれ１台で済むようになった（理
由は後述する）。
サイリスタＧ11〜Ｇ16，Ｇ21〜Ｇ26は、ゲート制御回路
１０から出力されるゲートパルスにより導通制御され
る。この導通制御手法の詳細は後述するがこの導通制御
手法が本発明のポイントであり、この導通制御をするこ
とにより、順変換器１，無効電力処理回路７及びフライ
ホイール回路５がそれぞれ１台で済むようになった（理
由は後述する）。
【００３０】順変換器１は、図９に示す従来のものと同
じ構成となっている。即ちサイリスタをブリッジ構成し
たものである。そして各サイリスタに必要とされる導通
期間中、ゲート制御回路１０からゲートパルスが与え続
けられる。このため、無効電力処理回路７から放電が行
なわれているときにはサイリスタは一括消弧されるもの
の、無効電力処理回路７の放電が終了するとサイリスタ
はゲートパルスにより再点弧される。
じ構成となっている。即ちサイリスタをブリッジ構成し
たものである。そして各サイリスタに必要とされる導通
期間中、ゲート制御回路１０からゲートパルスが与え続
けられる。このため、無効電力処理回路７から放電が行
なわれているときにはサイリスタは一括消弧されるもの
の、無効電力処理回路７の放電が終了するとサイリスタ
はゲートパルスにより再点弧される。
【００３１】順変換器１から出力された直流出力は、直
流リアクトル２Ａ，２Ｂ，２Ｃ，２Ｄを通して平滑直流
電流ｉd にされ、この平滑直流電流ｉd が電流形インバ
ータＩＮＶ１，ＩＮＶ２に供給される。
流リアクトル２Ａ，２Ｂ，２Ｃ，２Ｄを通して平滑直流
電流ｉd にされ、この平滑直流電流ｉd が電流形インバ
ータＩＮＶ１，ＩＮＶ２に供給される。
【００３２】フライホイール回路５は、図９に示す従来
のものと同じ構成となっている。即ちフライホイール回
路５は、ダイオードＤ1 〜Ｄ6 を用いたブリッジ構成と
なっており、その交流側が、電流形インバータＩＮＶ１
のＵ，Ｖ，Ｗの各相に接続されている。
のものと同じ構成となっている。即ちフライホイール回
路５は、ダイオードＤ1 〜Ｄ6 を用いたブリッジ構成と
なっており、その交流側が、電流形インバータＩＮＶ１
のＵ，Ｖ，Ｗの各相に接続されている。
【００３３】無効電力処理回路７は、図９に示す従来の
ものと同じ構成となっている。即ち無効電力処理回路７
は、フライホイール回路５の直流側に接続されたコンデ
ンサＣ1 と、一対のＧＴＯサイリスタＧ7 ，Ｇ8 とで構
成されている。ＧＴＯサイリスタＧ7 ，Ｇ8 はコンデン
サＣ1 を間にして直列接続されている。しかもコンデン
サＣ1 の正極側に接続されたＧＴＯサイリスタＧ7 は、
そのアノードがコンデンサＣ1 に接続され、そのカソー
ドが順変換器１の直流側正極に接続されている。またコ
ンデンサＣ1 の負極側に接続されたＧＴＯサイリスタＧ
8 は、そのカソードがコンデンサＣ1 に接続され、その
アノードが順変換器１の直流側負極に接続されている。
そしてＧＴＯサイリスタＧ7 ，Ｇ8 は、順変換器（コン
バータ）１をＰＷＭ制御するために、順変換器１のサイ
リスタを消弧させるように放電を行う。
ものと同じ構成となっている。即ち無効電力処理回路７
は、フライホイール回路５の直流側に接続されたコンデ
ンサＣ1 と、一対のＧＴＯサイリスタＧ7 ，Ｇ8 とで構
成されている。ＧＴＯサイリスタＧ7 ，Ｇ8 はコンデン
サＣ1 を間にして直列接続されている。しかもコンデン
サＣ1 の正極側に接続されたＧＴＯサイリスタＧ7 は、
そのアノードがコンデンサＣ1 に接続され、そのカソー
ドが順変換器１の直流側正極に接続されている。またコ
ンデンサＣ1 の負極側に接続されたＧＴＯサイリスタＧ
8 は、そのカソードがコンデンサＣ1 に接続され、その
アノードが順変換器１の直流側負極に接続されている。
そしてＧＴＯサイリスタＧ7 ，Ｇ8 は、順変換器（コン
バータ）１をＰＷＭ制御するために、順変換器１のサイ
リスタを消弧させるように放電を行う。
【００３４】ここで、ゲート制御回路１２により電流形
インバータＩＮＶ１，ＩＮＶ２を導通制御する手法を、
図１及びＧＴＯサイリスタの導通期間を示す図２を参照
しつつ説明する。
インバータＩＮＶ１，ＩＮＶ２を導通制御する手法を、
図１及びＧＴＯサイリスタの導通期間を示す図２を参照
しつつ説明する。
【００３５】ゲート制御回路１０は、電流形インバータ
ＩＮＶ１，ＩＮＶ２のＧＴＯサイリスタＧ11〜Ｇ16，Ｇ
21〜Ｇ26を導通制御するため、パルス幅がπ／３＋θと
なっている長幅ゲートパルスＰL と、パルス幅がπ／３
−θとなっている短幅ゲートパルスＰS を出力する。な
おθは電流形インバータＩＮＶ１，ＩＮＶ２の運転位相
のずれに相当する角度であり、具体的にはθ＝１５°と
した。
ＩＮＶ１，ＩＮＶ２のＧＴＯサイリスタＧ11〜Ｇ16，Ｇ
21〜Ｇ26を導通制御するため、パルス幅がπ／３＋θと
なっている長幅ゲートパルスＰL と、パルス幅がπ／３
−θとなっている短幅ゲートパルスＰS を出力する。な
おθは電流形インバータＩＮＶ１，ＩＮＶ２の運転位相
のずれに相当する角度であり、具体的にはθ＝１５°と
した。
【００３６】第１の電流形インバータＩＮＶ１について
は、ＧＴＯサイリスタＧ11，Ｇ12，Ｇ13，Ｇ14，Ｇ15，
Ｇ16の導通順序で点弧するように、ゲート制御回路１０
はゲートパルスを出力する。しかも位相をずらして長幅
ゲートパルスＰL を２回出力したら、次は位相をずらし
て短幅ゲートパルスＰS を２回出力し、その次に再び位
相をずらして長幅ゲートパルスＰL を２回出力するとい
うパターンでゲートパルスＰL ，ＰS を出力する。した
がってＧＴＯサイリスタＧ11〜Ｇ16の導通期間は、下に
示すパターンを繰り返す（図２参照）。 Ｇ11，Ｇ12 … 導通期間長い Ｇ13，Ｇ14 … 導通期間短い Ｇ15，Ｇ16 … 導通期間長い Ｇ11，Ｇ12 … 導通期間短い Ｇ13，Ｇ14 … 導通期間長い Ｇ15，Ｇ16 … 導通期間短い
は、ＧＴＯサイリスタＧ11，Ｇ12，Ｇ13，Ｇ14，Ｇ15，
Ｇ16の導通順序で点弧するように、ゲート制御回路１０
はゲートパルスを出力する。しかも位相をずらして長幅
ゲートパルスＰL を２回出力したら、次は位相をずらし
て短幅ゲートパルスＰS を２回出力し、その次に再び位
相をずらして長幅ゲートパルスＰL を２回出力するとい
うパターンでゲートパルスＰL ，ＰS を出力する。した
がってＧＴＯサイリスタＧ11〜Ｇ16の導通期間は、下に
示すパターンを繰り返す（図２参照）。 Ｇ11，Ｇ12 … 導通期間長い Ｇ13，Ｇ14 … 導通期間短い Ｇ15，Ｇ16 … 導通期間長い Ｇ11，Ｇ12 … 導通期間短い Ｇ13，Ｇ14 … 導通期間長い Ｇ15，Ｇ16 … 導通期間短い
【００３７】第２の電流形インバータＩＮＶ２について
は、ＧＴＯサイリスタＧ21，Ｇ22，Ｇ23，Ｇ24，Ｇ25，
Ｇ26の導通順序で点弧するように、ゲート制御回路１０
はゲートパルスを出力する。しかも位相をずらして短幅
ゲートパルスＰS を２回出力したら、次は位相をずらし
て長幅ゲートパルスＰL を２回出力し、その次に再び位
相をずらして短幅ゲートパルスＰS を２回出力するとい
うパターンでゲートパルスＰS ，ＰL を出力する。した
がってＧＴＯサイリスタＧ21〜Ｇ26の導通期間は、下に
示すパターンを繰り返す（図２参照）。 Ｇ21，Ｇ22 … 導通期間短い Ｇ23，Ｇ24 … 導通期間長い Ｇ25，Ｇ26 … 導通期間短い Ｇ21，Ｇ22 … 導通期間長い Ｇ23，Ｇ24 … 導通期間短い Ｇ25，Ｇ26 … 導通期間長い
は、ＧＴＯサイリスタＧ21，Ｇ22，Ｇ23，Ｇ24，Ｇ25，
Ｇ26の導通順序で点弧するように、ゲート制御回路１０
はゲートパルスを出力する。しかも位相をずらして短幅
ゲートパルスＰS を２回出力したら、次は位相をずらし
て長幅ゲートパルスＰL を２回出力し、その次に再び位
相をずらして短幅ゲートパルスＰS を２回出力するとい
うパターンでゲートパルスＰS ，ＰL を出力する。した
がってＧＴＯサイリスタＧ21〜Ｇ26の導通期間は、下に
示すパターンを繰り返す（図２参照）。 Ｇ21，Ｇ22 … 導通期間短い Ｇ23，Ｇ24 … 導通期間長い Ｇ25，Ｇ26 … 導通期間短い Ｇ21，Ｇ22 … 導通期間長い Ｇ23，Ｇ24 … 導通期間短い Ｇ25，Ｇ26 … 導通期間長い
【００３８】更に、電流形インバータＩＮＶ１，ＩＮＶ
２における、Ｕ，Ｖ，Ｗの各相のそれぞれの上・下アー
ムに備えたＧＴＯを一対一に対応させて、次のような制
御をしている。つまり Ｕ相の上アームに備えているＧＴＯサイリスタＧ11
とＧＴＯサイリスタＧ 21とを対応させ、 Ｗ相の下アームに備えているＧＴＯサイリスタＧ12
とＧＴＯサイリスタＧ 22とを対応させ、 Ｖ相の上アームに備えているＧＴＯサイリスタＧ13
とＧＴＯサイリスタＧ 23とを対応させ、 Ｕ相の下アームに備えているＧＴＯサイリスタＧ14
とＧＴＯサイリスタＧ 24とを対応させ、 Ｗ相の上アームに備えているＧＴＯサイリスタＧ15
とＧＴＯサイリスタＧ 25とを対応させ、 Ｖ相の下アームに備えているＧＴＯサイリスタＧ16
とＧＴＯサイリスタＧ 26とを対応させる。
２における、Ｕ，Ｖ，Ｗの各相のそれぞれの上・下アー
ムに備えたＧＴＯを一対一に対応させて、次のような制
御をしている。つまり Ｕ相の上アームに備えているＧＴＯサイリスタＧ11
とＧＴＯサイリスタＧ 21とを対応させ、 Ｗ相の下アームに備えているＧＴＯサイリスタＧ12
とＧＴＯサイリスタＧ 22とを対応させ、 Ｖ相の上アームに備えているＧＴＯサイリスタＧ13
とＧＴＯサイリスタＧ 23とを対応させ、 Ｕ相の下アームに備えているＧＴＯサイリスタＧ14
とＧＴＯサイリスタＧ 24とを対応させ、 Ｗ相の上アームに備えているＧＴＯサイリスタＧ15
とＧＴＯサイリスタＧ 25とを対応させ、 Ｖ相の下アームに備えているＧＴＯサイリスタＧ16
とＧＴＯサイリスタＧ 26とを対応させる。
【００３９】そして、電流形インバータＩＮＶ１の対応
するＧＴＯ（例えばＧ11）に長幅パルスＰL を入力して
いるときには、電流形インバータＩＮＶ２の対応するＧ
ＴＯ（例えばＧ21）には短幅パルスＰS を入力し、且つ
ＩＮＶ１側のＧＴＯ（例えばＧ11）に入力する長幅パル
スＰL とＩＮＶ２側のＧＴＯ（例えばＧ21）に入力する
短幅パルスＰS との中央の位相を一致させる。同様に、
電流形インバータＩＮＶ１の対応するＧＴＯ（例えばＧ
13）に短幅パルスＰS を入力しているときには、電流形
インバータＩＮＶ２の対応するＧＴＯ（例えばＧ23）に
は長幅パルスＰ L を入力し、且つＩＮＶ１側のＧＴＯ
（例えばＧ13）に入力する短幅パルスＰSとＩＮＶ２側
のＧＴＯ（例えばＧ23）に入力する長幅パルスＰL との
中央の位相を一致させる（図２参照）。
するＧＴＯ（例えばＧ11）に長幅パルスＰL を入力して
いるときには、電流形インバータＩＮＶ２の対応するＧ
ＴＯ（例えばＧ21）には短幅パルスＰS を入力し、且つ
ＩＮＶ１側のＧＴＯ（例えばＧ11）に入力する長幅パル
スＰL とＩＮＶ２側のＧＴＯ（例えばＧ21）に入力する
短幅パルスＰS との中央の位相を一致させる。同様に、
電流形インバータＩＮＶ１の対応するＧＴＯ（例えばＧ
13）に短幅パルスＰS を入力しているときには、電流形
インバータＩＮＶ２の対応するＧＴＯ（例えばＧ23）に
は長幅パルスＰ L を入力し、且つＩＮＶ１側のＧＴＯ
（例えばＧ13）に入力する短幅パルスＰSとＩＮＶ２側
のＧＴＯ（例えばＧ23）に入力する長幅パルスＰL との
中央の位相を一致させる（図２参照）。
【００４０】図２に示すような導通制御をしているた
め、電流形インバータＩＮＶ１のＵ相に流れる電流
ｉu1、電流形インバータＩＮＶ２のＵ相に流れる電流ｉ
u2と、誘導電動機４のＵ相に流れる電流ｉu （＝ｉu1＋
ｉu2）は、図３に示す波形となる。Ｖ相，Ｗ相の電流
は、Ｕ相の電流に対して２／３π，４／３π位相がずれ
るだけでＵ相と同じ波形となる。このときインバータＩ
ＮＶ１，ＩＮＶ２の出力周波数は１００［Hz］になって
いる。
め、電流形インバータＩＮＶ１のＵ相に流れる電流
ｉu1、電流形インバータＩＮＶ２のＵ相に流れる電流ｉ
u2と、誘導電動機４のＵ相に流れる電流ｉu （＝ｉu1＋
ｉu2）は、図３に示す波形となる。Ｖ相，Ｗ相の電流
は、Ｕ相の電流に対して２／３π，４／３π位相がずれ
るだけでＵ相と同じ波形となる。このときインバータＩ
ＮＶ１，ＩＮＶ２の出力周波数は１００［Hz］になって
いる。
【００４１】電流波形が図３に示すようになるので、イ
ンバータＩＮＶ１のインバータ入力直流電圧Ｖ1 と、イ
ンバータＩＮＶ２のインバータ入力直流電圧Ｖ2 が等し
くなる。つまり、電流ｉu1，ｉu2の基本波位相が同相と
なり、また同様にＶ相及びＷ相においても各相電流の基
本波位相が同相となるため、平均電圧として入力直流電
圧Ｖ1 ，Ｖ2 が等しくなる。
ンバータＩＮＶ１のインバータ入力直流電圧Ｖ1 と、イ
ンバータＩＮＶ２のインバータ入力直流電圧Ｖ2 が等し
くなる。つまり、電流ｉu1，ｉu2の基本波位相が同相と
なり、また同様にＶ相及びＷ相においても各相電流の基
本波位相が同相となるため、平均電圧として入力直流電
圧Ｖ1 ，Ｖ2 が等しくなる。
【００４２】このようにインバータ入力直流電圧Ｖ1 ，
Ｖ2 が等しくなるので、直流電源となる順変換器１は１
台で済み、更にフライホイール回路５や無効電力処理回
路７も１台で済む。このため回路構成が簡単になる。つ
まりインバータを２重化したにもかかわらず直流電源
（順変換器）等は１台で済むようになるのである。
Ｖ2 が等しくなるので、直流電源となる順変換器１は１
台で済み、更にフライホイール回路５や無効電力処理回
路７も１台で済む。このため回路構成が簡単になる。つ
まりインバータを２重化したにもかかわらず直流電源
（順変換器）等は１台で済むようになるのである。
【００４３】なお上述した例では長幅ゲートパルスＰL
のパルス幅をπ／３＋θ、短幅ゲートパルスＰS のパル
ス幅をπ／３−θとしてインバータ出力を１００Hzとし
たが、長幅ゲートパルスＰL 及び短幅ゲートパルスＰS
のパルス幅をそれぞれ２π／３＋θ，２π／３−θとし
て、インバータ出力を５０Hzにすることもできる。
のパルス幅をπ／３＋θ、短幅ゲートパルスＰS のパル
ス幅をπ／３−θとしてインバータ出力を１００Hzとし
たが、長幅ゲートパルスＰL 及び短幅ゲートパルスＰS
のパルス幅をそれぞれ２π／３＋θ，２π／３−θとし
て、インバータ出力を５０Hzにすることもできる。
【００４４】次にインバータの転流動作を、図４〜図８
に示すモード１〜モード５を参照して説明する。具体例
として電流形インバータＩＮＶ１のＵ相からＶ相への転
流動作を、電流形インバータＩＮＶ２の転流をふまえて
以下に順に説明する。なおＧＴＯサイリスタをＧ11〜Ｇ
16，Ｇ21〜Ｇ26で示すと共に、各ＧＴＯサイリスタに並
列に備えたスナバ回路は図示していないが、動作してい
るスナバ回路は各サイリスタに並列なラインとして簡単
に示している。また図４〜図８においてインバータＩＮ
Ｖ１による電流の経路は波線で示し、インバータＩＮＶ
２による電流の経路は太線で示している。
に示すモード１〜モード５を参照して説明する。具体例
として電流形インバータＩＮＶ１のＵ相からＶ相への転
流動作を、電流形インバータＩＮＶ２の転流をふまえて
以下に順に説明する。なおＧＴＯサイリスタをＧ11〜Ｇ
16，Ｇ21〜Ｇ26で示すと共に、各ＧＴＯサイリスタに並
列に備えたスナバ回路は図示していないが、動作してい
るスナバ回路は各サイリスタに並列なラインとして簡単
に示している。また図４〜図８においてインバータＩＮ
Ｖ１による電流の経路は波線で示し、インバータＩＮＶ
２による電流の経路は太線で示している。
【００４５】図４に示すモード１においては、インバー
タＩＮＶ１ではＧ11，Ｇ16の単流状態になっており、イ
ンバータＩＮＶ２ではＧ21の導通時に、Ｇ26のスナバ回
路と、Ｇ22に電流が流れ出したところである。ここでＧ
16にオフ信号（ゲートパルスをオフにすること）を、Ｇ
12にオン信号（ゲートパルスをオンにすること）を加え
る。しかしＧ12には電流はすぐに流れず、まずＧ16のス
ナバ回路に電流が流れだす。この期間ではＧ16のスナバ
回路の電圧ＶCS16が、インバータ電圧ＶVWよりも低いた
め、Ｇ12には電流が流れない。
タＩＮＶ１ではＧ11，Ｇ16の単流状態になっており、イ
ンバータＩＮＶ２ではＧ21の導通時に、Ｇ26のスナバ回
路と、Ｇ22に電流が流れ出したところである。ここでＧ
16にオフ信号（ゲートパルスをオフにすること）を、Ｇ
12にオン信号（ゲートパルスをオンにすること）を加え
る。しかしＧ12には電流はすぐに流れず、まずＧ16のス
ナバ回路に電流が流れだす。この期間ではＧ16のスナバ
回路の電圧ＶCS16が、インバータ電圧ＶVWよりも低いた
め、Ｇ12には電流が流れない。
【００４６】スナバ回路電圧ＶCS16がインバータ電圧Ｖ
VWに達すると、図５に示すモード２になる。このとき、
Ｕ相電流は減少しＶ相電流は増加する。この期間での転
流エネルギーはスナバ回路のみで処理されているため、
スナバコンデンサに蓄えられたエネルギーはすべて損失
となり、効率が低下するので、スナバコンデンサの容量
は小さくしている。
VWに達すると、図５に示すモード２になる。このとき、
Ｕ相電流は減少しＶ相電流は増加する。この期間での転
流エネルギーはスナバ回路のみで処理されているため、
スナバコンデンサに蓄えられたエネルギーはすべて損失
となり、効率が低下するので、スナバコンデンサの容量
は小さくしている。
【００４７】ここでＧ11にオフ信号を加え、Ｇ13にオン
信号を加えると、Ｇ11のスナバ回路に電流が流れだし、
すぐにはＧ13には電流は流れない。この状態が図６に示
すモード３である。モード３において、Ｇ11のスナバ回
路の電圧ＶCS11が無効電力処理回路７のコンデンサＣ1
のコンデンサ電圧ＥC に達すると、Ｇ11のスナバ回路に
流れる電流は零となり、無効電力処理回路７が導通す
る。この期間において、インバータ電圧ＶUVはコンデン
サ電圧ＥC に抑制され、且つ、転流エネルギーは無効電
力処理回路７のコンデンサＣ1 に蓄積される。
信号を加えると、Ｇ11のスナバ回路に電流が流れだし、
すぐにはＧ13には電流は流れない。この状態が図６に示
すモード３である。モード３において、Ｇ11のスナバ回
路の電圧ＶCS11が無効電力処理回路７のコンデンサＣ1
のコンデンサ電圧ＥC に達すると、Ｇ11のスナバ回路に
流れる電流は零となり、無効電力処理回路７が導通す
る。この期間において、インバータ電圧ＶUVはコンデン
サ電圧ＥC に抑制され、且つ、転流エネルギーは無効電
力処理回路７のコンデンサＣ1 に蓄積される。
【００４８】次にＧ21にオフ信号を加え、同時にＧ23に
オン信号を加えると、図７に示すモード４になる。
オン信号を加えると、図７に示すモード４になる。
【００４９】モード４においてＧ21からＧ23へ電流の流
れが移りＵ相電流が零になると、図８に示すモード５に
なり転流は終了する。
れが移りＵ相電流が零になると、図８に示すモード５に
なり転流は終了する。
【００５０】
【発明の効果】以上説明したように本発明によれば、２
台の電流形ＧＴＯインバータを２重化しても、各インバ
ータの導通状態を特殊なパターンで制御することによ
り、一方のインバータのＵ，Ｖ，Ｗ相の電流の基本波位
相と、他方のインバータのＵ，Ｖ，Ｗ相の電流の基本波
位相を同相にすることができ、各インバータそれぞれの
インバータ入力直流電圧を等しくすることができる。こ
のため、順変換器は１台で済み、回路構成が簡単にな
る。
台の電流形ＧＴＯインバータを２重化しても、各インバ
ータの導通状態を特殊なパターンで制御することによ
り、一方のインバータのＵ，Ｖ，Ｗ相の電流の基本波位
相と、他方のインバータのＵ，Ｖ，Ｗ相の電流の基本波
位相を同相にすることができ、各インバータそれぞれの
インバータ入力直流電圧を等しくすることができる。こ
のため、順変換器は１台で済み、回路構成が簡単にな
る。
【００５１】また、フライホイール回路や無効電力処理
回路も１台で済み、回路構成が簡単になる。
回路も１台で済み、回路構成が簡単になる。
【図１】本発明の実施の形態に係る２重化電流形ＧＴＯ
インバータの回路構成を示す回路図。
インバータの回路構成を示す回路図。
【図２】本実施の形態における導通制御状態を示す説明
図。
図。
【図３】本実施の形態における電流波形を示す波形図。
【図４】本実施の形態における転流動作を示す回路図。
【図５】本実施の形態における転流動作を示す回路図。
【図６】本実施の形態における転流動作を示す回路図。
【図７】本実施の形態における転流動作を示す回路図。
【図８】本実施の形態における転流動作を示す回路図。
【図９】先に提案したインバータ回路構成を示す回路
図。
図。
【図１０】先に提案したインバータ回路構成の転流動作
を示す回路図。
を示す回路図。
【図１１】先に提案したインバータ回路構成の転流動作
を示す回路図。
を示す回路図。
【図１２】一般的な２重化インバータを示す回路図。
【図１３】一般的な２重化インバータの導通制御状態を
示す説明図。
示す説明図。
【図１４】一般的な２重化インバータの電流，電圧波形
を示す波形図。
を示す波形図。
１ 順変換器
２Ａ，２Ｂ，２Ｃ，２Ｄ 直流リアクトル
３ インバータ本体
４ 誘導電動機
５ フライホイール回路
７ 無効電力処理回路
１０ ゲート制御回路
ｉd 平滑直流電流
ｉc 放電電流
ｅd 出力電圧
ＶＳ1 ，ＶＳ2 直流電源
ＩＮＶ１，ＩＮＶ２ 電流形インバータ
Ｖ1 ，Ｖ2 インバータ入力直流電圧
ＰL 長幅ゲートパルス
ＰS 短幅ゲートパルス
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０２Ｊ 3/38 Ｈ０２Ｊ 3/38 Ｇ
(72)発明者 鈴木 俊昭
東京都品川区大崎二丁目１番17号 株式
会社 明電舎内
(72)発明者 山田 哲夫
東京都品川区大崎二丁目１番17号 株式
会社 明電舎内
(56)参考文献 特開 平４−123209（ＪＰ，Ａ)
特開 平５−336754（ＪＰ，Ａ)
特開 平６−169572（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/515
H02P 7/63
H02J 3/18
H02J 3/38
Claims (3)
- 【請求項１】 ＧＴＯサイリスタをブリッジ構成してな
り、平滑直流電流が入力されている場合に、あらかじめ
決めた導通順序に沿い前記ＧＴＯサイリスタに順次位相
をずらしてゲートパルスを入力して導通させることによ
り交流電流を出力する第１の電流形インバータと、 ＧＴＯサイリスタをブリッジ構成してなり、平滑直流電
流が入力されている場合に、あらかじめ決めた導通順序
に沿い前記ＧＴＯサイリスタに順次位相をずらしてゲー
トパルスを入力して導通させることにより交流電流を出
力し、しかも、出力側が第１の電流形インバータの出力
側と並列接続されている第２の電流形インバータと、で
なる２重化インバータを導通制御する方法において、 ゲートパルスとして、あらかじめ設定した基本導通角に
あらかじめ設定した位相角を加えたパルス幅となってい
る長幅ゲートパルスと、前記基本導通角から前記位相角
を引いたパルス幅となっている短幅ゲートパルスを用
い、 第１の電流形インバータに対しては、前記導通順序によ
り次々と決まるＧＴＯサイリスタに対し、位相をずらし
て長幅ゲートパルスを２回入力したら次は短幅ゲートパ
ルスを２回入力するというパターンの繰り返しで長幅ゲ
ートパルス及び短幅ゲートパルスを入力し、 第２の電流形インバータに対しては、前記導通順序によ
り次々と決まるＧＴＯサイリスタに対し、位相をずらし
て短幅ゲートパルスを２回入力したら次は長幅ゲートパ
ルスを２回入力するというパターンの繰り返しで短幅ゲ
ートパルス及び長幅ゲートパルスを入力し、 更に第１の電流形インバータの各ＧＴＯサイリスタと第
２の電流形インバータの各ＧＴＯサイリスタとを、各相
とアームの上・下において同一のものどうしで一対一に
対応させ、第１の電流形インバータの対応しているＧＴ
Ｏサイリスタに長幅ゲートパルスまたは短幅ゲートパル
スの一方のゲートパルスを入力しているときには第２の
電流形インバータの対応しているＧＴＯサイリスタに長
幅ゲートパルスまたは短幅ゲートパルスの他方のゲート
パルスを入力し、しかも第１の電流形インバータの対応
しているＧＴＯサイリスタに入力するゲートパルスの中
央の位相と第２の電流形インバータの対応しているサイ
リスタに入力するゲートパルスの中央の位相を一致させ
ることを特徴とする２重化電流形ＧＴＯインバータの導
通制御方法。 - 【請求項２】 ＧＴＯサイリスタをブリッジ構成してな
り、平滑直流電流が入力されている場合に、あらかじめ
決めた導通順序に沿い前記ＧＴＯサイリスタに順次位相
をずらしてゲートパルスを入力して導通させることによ
り交流電流を出力する第１の電流形インバータと、 ＧＴＯサイリスタをブリッジ構成してなり、平滑直流電
流が入力されている場合に、あらかじめ決めた導通順序
に沿い前記ＧＴＯサイリスタに順次位相をずらしてゲー
トパルスを入力して導通させることにより交流電流を出
力し、しかも、出力側が第１の電流形インバータの出力
側と並列接続されている第２の電流形インバータと、 前記平滑直流電流を供給するため、直流リアクトルを介
して第１の電流形インバータ及び第２の電流形インバー
タに接続された１台の順変換器と、 ゲートパルスとして、あらかじめ設定した基本導通角に
あらかじめ設定した位相角を加えたパルス幅となってい
る長幅ゲートパルスと、前記基本導通角から前記位相角
を引いたパルス幅となっている短幅ゲートパルスを生成
するゲート制御回路とで構成され、 このゲート制御回路は、第１の電流形インバータに対し
ては、前記導通順序により次々と決まるＧＴＯサイリス
タに対し、位相をずらして長幅ゲートパルスを２回入力
したら次は短幅ゲートパルスを２回入力するというパタ
ーンの繰り返しで長幅ゲートパルス及び短幅ゲートパル
スを入力し、 第２の電流形インバータに対しては、前記導通順序によ
り次々と決まるＧＴＯサイリスタに対し、位相をずらし
て短幅ゲートパルスを２回入力したら次は長幅ゲートパ
ルスを２回入力するというパターンの繰り返しで短幅ゲ
ートパルス及び長幅ゲートパルスを入力し、 更に第１の電流形インバータの各ＧＴＯサイリスタと第
２の電流形インバータの各ＧＴＯサイリスタとを、各相
とアームの上・下において同一のものどうしで一対一に
対応させ、第１の電流形インバータの対応しているＧＴ
Ｏサイリスタに長幅ゲートパルスまたは短幅ゲートパル
スの一方のゲートパルスを入力しているときには第２の
電流形インバータの対応しているＧＴＯサイリスタに長
幅ゲートパルスまたは短幅ゲートパルスの他方のゲート
パルスを入力し、しかも第１の電流形インバータの対応
しているＧＴＯサイリスタに入力するゲートパルスの中
央の位相と第２の電流形インバータの対応しているサイ
リスタに入力するゲートパルスの中央の位相を一致させ
ることを特徴とする２重化電流形ＧＴＯインバータの回
路構成。 - 【請求項３】 ＧＴＯサイリスタをブリッジ構成してな
り、平滑直流電流が入力されている場合に、あらかじめ
決めた導通順序に沿い前記ＧＴＯサイリスタに順次位相
をずらしてゲートパルスを入力して導通させることによ
り交流電流を出力する第１の電流形インバータと、 ＧＴＯサイリスタをブリッジ構成してなり、平滑直流電
流が入力されている場合に、あらかじめ決めた導通順序
に沿い前記ＧＴＯサイリスタに順次位相をずらしてゲー
トパルスを入力して導通させることにより交流電流を出
力し、しかも、出力側が第１の電流形インバータの出力
側と並列接続されている第２の電流形インバータと、 前記平滑直流電流を供給するため、直流リアクトルを介
して第１の電流形インバータ及び第２の電流形インバー
タに接続された１台の順変換器と、 ダイオードをブリッジ構成してなると共に交流側が第１
の電流形インバータの出力側に接続されており、転流時
に生じる転流サージを整流する１台のフライホイール回
路と、 整流された転流サージを蓄積し蓄積したエネルギーを前
記順変換器に回生する１台の無効電力処理回路と、 ゲートパルスとして、あらかじめ設定した基本導通角に
あらかじめ設定した位相角を加えたパルス幅となってい
る長幅ゲートパルスと、前記基本導通角から前記位相角
を引いたパルス幅となっている短幅ゲートパルスを生成
するゲート制御回路とで構成され、 このゲート制御回路は、第１の電流形インバータに対し
ては、前記導通順序により次々と決まるＧＴＯサイリス
タに対し、位相をずらして長幅ゲートパルスを２回入力
したら次は短幅ゲートパルスを２回入力するというパタ
ーンの繰り返しで長幅ゲートパルス及び短幅ゲートパル
スを入力し、 第２の電流形インバータに対しては、前記導通順序によ
り次々と決まるＧＴＯサイリスタに対し、位相をずらし
て短幅ゲートパルスを２回入力したら次は長幅ゲートパ
ルスを２回入力するというパターンの繰り返しで短幅ゲ
ートパルス及び長幅ゲートパルスを入力し、 更に第１の電流形インバータの各ＧＴＯサイリスタと第
２の電流形インバータの各ＧＴＯサイリスタとを、各相
とアームの上・下において同一のものどうしで一対一に
対応させ、第１の電流形インバータの対応しているＧＴ
Ｏサイリスタに長幅ゲートパルスまたは短幅ゲートパル
スの一方のゲートパルスを入力しているときには第２の
電流形インバータの対応しているＧＴＯサイリスタに長
幅ゲートパルスまたは短幅ゲートパルスの他方のゲート
パルスを入力し、しかも第１の電流形インバータの対応
しているＧＴＯサイリスタに入力するゲートパルスの中
央の位相と第２の電流形インバータの対応しているサイ
リスタに入力するゲートパルスの中央の位相を一致させ
ることを特徴とする２重化電流形ＧＴＯインバータの回
路構成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30743395A JP3374624B2 (ja) | 1995-11-27 | 1995-11-27 | ２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30743395A JP3374624B2 (ja) | 1995-11-27 | 1995-11-27 | ２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149651A JPH09149651A (ja) | 1997-06-06 |
| JP3374624B2 true JP3374624B2 (ja) | 2003-02-10 |
Family
ID=17969019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30743395A Expired - Fee Related JP3374624B2 (ja) | 1995-11-27 | 1995-11-27 | ２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374624B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017094179A1 (ja) * | 2015-12-04 | 2018-08-16 | 東芝三菱電機産業システム株式会社 | 電力変換システム |
-
1995
- 1995-11-27 JP JP30743395A patent/JP3374624B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09149651A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760666B2 (ja) | Ｐｗｍコンバ―タの制御方法及び装置 | |
| Wheeler et al. | Matrix converters: A technology review | |
| US4805082A (en) | Regenerative two-quadrant converter | |
| JPS5849111B2 (ja) | インバ−タ回路 | |
| JPS60180477A (ja) | 電流形ｇｔｏインバ−タ | |
| JPH074067B2 (ja) | 電流形ｇｔｏインバ−タの無効電力処理回路 | |
| JP3374624B2 (ja) | ２重化電流形ｇｔｏインバータの導通制御方法及び２重化電流形ｇｔｏインバータの回路構成 | |
| EP0982843B1 (en) | Power converter | |
| Brennen | A comparative analysis of two commutation circuits for adjustable current input inverters feeding induction motors | |
| JPH04334977A (ja) | 電力変換装置 | |
| JPH0315430B2 (ja) | ||
| JPS5854747B2 (ja) | イ−バ−タ装置 | |
| Gosbell et al. | A low cost reversible rectifier | |
| JPS6024671B2 (ja) | 電力変換装置 | |
| JP2005278304A (ja) | 電力供給装置 | |
| Abdelhamid | Single-phase DC drive system controlled by sinusoidal PWM full-bridge DC-DC converter with improved input current waveform | |
| RU1803956C (ru) | Преобразователь посто нного тока в переменный | |
| JP3381590B2 (ja) | サイリスタ変換装置 | |
| JPH0785666B2 (ja) | 半導体電力変換装置の制御方法 | |
| JPH0732604B2 (ja) | 電力変換装置 | |
| JPS601830B2 (ja) | 可調整直流電圧給電用回路装置 | |
| JPH01133504A (ja) | 交流電気車両用電力回生制動装置 | |
| JPH01129779A (ja) | Ｐｗｍ制御サイリスタコンバータ | |
| JPH0258872B2 (ja) | ||
| JPS594944B2 (ja) | 変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
| LAPS | Cancellation because of no payment of annual fees |