JP3368575B2 - 適応等化器 - Google Patents
適応等化器Info
- Publication number
- JP3368575B2 JP3368575B2 JP27370796A JP27370796A JP3368575B2 JP 3368575 B2 JP3368575 B2 JP 3368575B2 JP 27370796 A JP27370796 A JP 27370796A JP 27370796 A JP27370796 A JP 27370796A JP 3368575 B2 JP3368575 B2 JP 3368575B2
- Authority
- JP
- Japan
- Prior art keywords
- replica
- replica generator
- phase
- output
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はディジタル信号伝送
に利用する。特に、伝送路で発生する遅延による波形歪
を自動的に補償する等化器に関する。
に利用する。特に、伝送路で発生する遅延による波形歪
を自動的に補償する等化器に関する。
【０００２】
【従来の技術】ディジタル信号伝送では、伝送速度が高
くなるにつれ、伝搬路で発生する遅延波の影響がより顕
著なものとなり、遅延歪により著しく伝送特性が劣化す
る。この符号間干渉を補償する有効な技術に適応等化器
がある。特に、移動通信環境に特有のマルチパスフェー
ジングチャネルにおいて、適応等化器は、遅延波を積極
的に利用することで、遅延波がない場合よりも伝送特性
を改善できるという利点がある。ただし、移動通信シス
テムに適用される携帯機には小型かつ低消費電力が求め
られるため、そのような用途で用いる場合には、適用等
化器にも小型で低消費電力であることが要求される。
くなるにつれ、伝搬路で発生する遅延波の影響がより顕
著なものとなり、遅延歪により著しく伝送特性が劣化す
る。この符号間干渉を補償する有効な技術に適応等化器
がある。特に、移動通信環境に特有のマルチパスフェー
ジングチャネルにおいて、適応等化器は、遅延波を積極
的に利用することで、遅延波がない場合よりも伝送特性
を改善できるという利点がある。ただし、移動通信シス
テムに適用される携帯機には小型かつ低消費電力が求め
られるため、そのような用途で用いる場合には、適用等
化器にも小型で低消費電力であることが要求される。
【０００３】移動伝送路で高い等化能力をもつ適応等化
器としては、判定帰還型等化器（ＤＦＥ：Decision Fee
dback Equalizer)と、最尤系列推定（ＭＬＳＥ：Maximu
m Likelihood Sequence Estimation）型等化器とが知ら
れている。判定帰還型等化器は、タップ付遅延線フィル
タのフィードフォワード部により伝送路逆特性を与える
とともに、復調信号をフィードバックタップから帰還さ
せて遅延波を強力に除去するものである。一方、ＭＬＳ
Ｅ型等化器は、伝送路推定と最尤系列推定とを同時に行
う並列推定器であり、伝送路推定を行い、その伝送路情
報を元に尤度を測定するものである。ＭＬＳＥ型等化器
は、その最尤系列推定の高い性能により、すべての等化
器のなかで最高の特性を有している。特に、データ送信
時にも復調信号と受信信号より伝送路推定を行う適応型
ＭＬＳＥ等化器は、データ区間でも伝送路推定を行うた
め、移動通信環境における高速なフェージング伝送路で
も優れた等化能力をもっている。
器としては、判定帰還型等化器（ＤＦＥ：Decision Fee
dback Equalizer)と、最尤系列推定（ＭＬＳＥ：Maximu
m Likelihood Sequence Estimation）型等化器とが知ら
れている。判定帰還型等化器は、タップ付遅延線フィル
タのフィードフォワード部により伝送路逆特性を与える
とともに、復調信号をフィードバックタップから帰還さ
せて遅延波を強力に除去するものである。一方、ＭＬＳ
Ｅ型等化器は、伝送路推定と最尤系列推定とを同時に行
う並列推定器であり、伝送路推定を行い、その伝送路情
報を元に尤度を測定するものである。ＭＬＳＥ型等化器
は、その最尤系列推定の高い性能により、すべての等化
器のなかで最高の特性を有している。特に、データ送信
時にも復調信号と受信信号より伝送路推定を行う適応型
ＭＬＳＥ等化器は、データ区間でも伝送路推定を行うた
め、移動通信環境における高速なフェージング伝送路で
も優れた等化能力をもっている。
【０００４】適応型ＭＬＳＥ等化器では、各送信信号の
候補系列に対応した受信信号の推定値（レプリカ）を求
め、受信信号と各系列のレプリカとの差から送信信号を
推定する。そして、推定された信号と、受信信号とレプ
リカとの差とから、伝送路のインパルス応答を推定し、
その推定されたインパルス応答で送信候補系列を畳み込
むことで、レプリカを発生させる。
候補系列に対応した受信信号の推定値（レプリカ）を求
め、受信信号と各系列のレプリカとの差から送信信号を
推定する。そして、推定された信号と、受信信号とレプ
リカとの差とから、伝送路のインパルス応答を推定し、
その推定されたインパルス応答で送信候補系列を畳み込
むことで、レプリカを発生させる。
【０００５】図９は、４相位相変調（ＱＰＳＫ）に対応
して完全並列処理によりレプリカを生成する従来例のレ
プリカ生成器を示す。このレプリカ生成器は、推定され
た伝送路インパルス応答が入力される入力端子９１と、
各送信候補系列に対応したタップ付遅延線フィルタ９２
と、レプリカ出力端子９３とを備え、各タップ付遅延線
フィルタ９２には、送信候補系列Ｕk を構成する各送信
シンボルを発生する送信シンボル発生端子９４と、イン
パルス応答のタップ遅延毎の値に、それぞれそのタップ
遅延に対応する送信シンボル発生端子９４の出力を乗算
する乗算器９５と、これらの乗算器９５の出力を加算す
る加算器９６とを備える。
して完全並列処理によりレプリカを生成する従来例のレ
プリカ生成器を示す。このレプリカ生成器は、推定され
た伝送路インパルス応答が入力される入力端子９１と、
各送信候補系列に対応したタップ付遅延線フィルタ９２
と、レプリカ出力端子９３とを備え、各タップ付遅延線
フィルタ９２には、送信候補系列Ｕk を構成する各送信
シンボルを発生する送信シンボル発生端子９４と、イン
パルス応答のタップ遅延毎の値に、それぞれそのタップ
遅延に対応する送信シンボル発生端子９４の出力を乗算
する乗算器９５と、これらの乗算器９５の出力を加算す
る加算器９６とを備える。
【０００６】
【発明が解決しようとする課題】従来の適応型ＭＬＳＥ
等化器では、例えば変調方式がＱＰＳＫであるとし、拘
束長をＭとすると、レプリカ生成器には各状態数４M 個
のタップ付遅延線フィルタが必要となる。また、各タッ
プ付遅延線フィルタにはＭ個のタップが設けられ、Ｍ×
４M 個の乗算器が必要となる。等化処理をＤＳＰ（Digi
tal Signal Processer）により実現した場合にも、乗算
回数の増大は等化処理速度を著しく低下させるという問
題を引き起こす。また、ＤＳＰでは処理速度に限界があ
り、より高速な等化処理を実現するにはマルチＤＳＰ処
理にならざるを得ず、回路規模が膨大になり、消費電力
が大きくなりすぎるという問題がある。また、高速処理
のため等化器をハードウェアで実現する場合、乗算器は
大きなゲート数を必要とするため、乗算器を数多く必要
とするこのようなレプリカ生成器は、回路規模が膨大に
なってしまうという問題がある。
等化器では、例えば変調方式がＱＰＳＫであるとし、拘
束長をＭとすると、レプリカ生成器には各状態数４M 個
のタップ付遅延線フィルタが必要となる。また、各タッ
プ付遅延線フィルタにはＭ個のタップが設けられ、Ｍ×
４M 個の乗算器が必要となる。等化処理をＤＳＰ（Digi
tal Signal Processer）により実現した場合にも、乗算
回数の増大は等化処理速度を著しく低下させるという問
題を引き起こす。また、ＤＳＰでは処理速度に限界があ
り、より高速な等化処理を実現するにはマルチＤＳＰ処
理にならざるを得ず、回路規模が膨大になり、消費電力
が大きくなりすぎるという問題がある。また、高速処理
のため等化器をハードウェアで実現する場合、乗算器は
大きなゲート数を必要とするため、乗算器を数多く必要
とするこのようなレプリカ生成器は、回路規模が膨大に
なってしまうという問題がある。
【０００７】本発明は、このような課題を解決し、処理
速度を低下させることなくレプリカ生成器における乗算
器の数を削減し、回路規模の小さな適応型ＭＬＳＥ等化
器を提供することを目的とする。
速度を低下させることなくレプリカ生成器における乗算
器の数を削減し、回路規模の小さな適応型ＭＬＳＥ等化
器を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の適応等化器は、
多相位相変調された受信信号に対しその受信信号が経由
した伝送路のインパルス応答を推定する伝送路推定器
と、推定されたインパルス応答を用いて各送信信号の候
補系列（以下「送信候補系列」という）に対応した受信
信号の推定値を出力するレプリカ生成器と、このレプリ
カ生成器の出力と受信信号との誤差から受信信号系列を
推定する最尤系列推定器とを備えた適応等化器におい
て、レプリカ生成器はひとつの系列のレプリカに多相位
相変調に対応する位相回転を与えることで別の系列のレ
プリカを生成する手段を含むことを特徴とする。
多相位相変調された受信信号に対しその受信信号が経由
した伝送路のインパルス応答を推定する伝送路推定器
と、推定されたインパルス応答を用いて各送信信号の候
補系列（以下「送信候補系列」という）に対応した受信
信号の推定値を出力するレプリカ生成器と、このレプリ
カ生成器の出力と受信信号との誤差から受信信号系列を
推定する最尤系列推定器とを備えた適応等化器におい
て、レプリカ生成器はひとつの系列のレプリカに多相位
相変調に対応する位相回転を与えることで別の系列のレ
プリカを生成する手段を含むことを特徴とする。
【０００９】多相位相変調の変調多値数はαであり、伝
送路推定器の出力するインパルス応答はタップ遅延毎の
値をＭ個の要素として含むタップ係数ベクトルＷk によ
り表され、レプリカ生成器は、タップ係数ベクトルＷk
の一部の要素を用いて変調多値数αのひとつの値に対す
る受信信号の推定値ベクトルを生成する部分レプリカ生
成手段と、この部分レプリカ生成手段の出力をα分岐し
てそれぞれに２π／αずつ異なる位相回転を与える位相
回転手段とを含むことがよい。さらに、レプリカ生成器
は、タップ係数ベクトルＷk の１番目の要素に送信候補
系列の１組目のα個の要素のひとつを乗算する第一の部
分レプリカ発生器と、この第一の部分レプリカ発生器の
出力をα分岐してそれぞれに２π／αずつ異なる位相回
転を与える第一のベクトル位相回転器と、２ないしＭの
整数Ｌのそれぞれに対し、タップ係数ベクトルＷk のＬ
番目の要素に送信候補系列のＬ組目のα個の要素のひと
つを乗算して前段のベクトル位相回転器のαL-1 個の出
力にそれぞれ加算する第Ｌの部分レプリカ発生器と、こ
の第Ｌの部分レプリカ発生器の出力をそれぞれα分岐し
てそれぞれに２π／αずつ異なる位相回転を与える第Ｌ
のベクトル位相回転器とを含むことよい。
送路推定器の出力するインパルス応答はタップ遅延毎の
値をＭ個の要素として含むタップ係数ベクトルＷk によ
り表され、レプリカ生成器は、タップ係数ベクトルＷk
の一部の要素を用いて変調多値数αのひとつの値に対す
る受信信号の推定値ベクトルを生成する部分レプリカ生
成手段と、この部分レプリカ生成手段の出力をα分岐し
てそれぞれに２π／αずつ異なる位相回転を与える位相
回転手段とを含むことがよい。さらに、レプリカ生成器
は、タップ係数ベクトルＷk の１番目の要素に送信候補
系列の１組目のα個の要素のひとつを乗算する第一の部
分レプリカ発生器と、この第一の部分レプリカ発生器の
出力をα分岐してそれぞれに２π／αずつ異なる位相回
転を与える第一のベクトル位相回転器と、２ないしＭの
整数Ｌのそれぞれに対し、タップ係数ベクトルＷk のＬ
番目の要素に送信候補系列のＬ組目のα個の要素のひと
つを乗算して前段のベクトル位相回転器のαL-1 個の出
力にそれぞれ加算する第Ｌの部分レプリカ発生器と、こ
の第Ｌの部分レプリカ発生器の出力をそれぞれα分岐し
てそれぞれに２π／αずつ異なる位相回転を与える第Ｌ
のベクトル位相回転器とを含むことよい。
【００１０】本発明によれば、ＰＳＫ系変調が回転に対
して群をなすことを利用して、演算回数、特に乗算回数
を大幅に減らすことができる。
して群をなすことを利用して、演算回数、特に乗算回数
を大幅に減らすことができる。
【００１１】
【発明の実施の形態】図１は本発明の実施形態を示すブ
ロック構成図であり、本発明を実施する適応型ＭＬＳＥ
等化器の構成例を示す。この等化器は、多相位相変調さ
れた受信信号が入力される入力端子１１と、この入力端
子１１から入力された受信信号に対しその受信信号が経
由した伝送路のインパルス応答を推定する伝送路推定器
１３と、推定されたインパルス応答を用いて各送信信号
の候補系列に対応した受信信号の推定値を出力するレプ
リカ生成器１４と、このレプリカ生成器１４の出力と受
信信号との誤差を求める加算器１２と、この加算器１２
の出力から受信信号系列を推定する最尤系列推定器１５
と、この最尤系列推定器１５により得られた復調信号が
出力される出力端子１６とを備える。
ロック構成図であり、本発明を実施する適応型ＭＬＳＥ
等化器の構成例を示す。この等化器は、多相位相変調さ
れた受信信号が入力される入力端子１１と、この入力端
子１１から入力された受信信号に対しその受信信号が経
由した伝送路のインパルス応答を推定する伝送路推定器
１３と、推定されたインパルス応答を用いて各送信信号
の候補系列に対応した受信信号の推定値を出力するレプ
リカ生成器１４と、このレプリカ生成器１４の出力と受
信信号との誤差を求める加算器１２と、この加算器１２
の出力から受信信号系列を推定する最尤系列推定器１５
と、この最尤系列推定器１５により得られた復調信号が
出力される出力端子１６とを備える。
【００１２】レプリカ生成器１４は、各送信信号の候補
系列に対応した受信信号の推定値（レプリカ）を生成す
る。そして、各系列に対応したレプリカと受信信号との
差を加算器１２により演算し、その結果を基に最尤系列
推定器１５で送信信号を推定する。この最尤系列推定器
１５の出力信号と加算器１２の出力信号とを用いて、伝
送路推定器１３において伝送路のインパルス応答を推定
する。レプリカ生成器１４では、推定されたインパルス
応答で送信候補系列を畳込むことによりレプリカを生成
する。
系列に対応した受信信号の推定値（レプリカ）を生成す
る。そして、各系列に対応したレプリカと受信信号との
差を加算器１２により演算し、その結果を基に最尤系列
推定器１５で送信信号を推定する。この最尤系列推定器
１５の出力信号と加算器１２の出力信号とを用いて、伝
送路推定器１３において伝送路のインパルス応答を推定
する。レプリカ生成器１４では、推定されたインパルス
応答で送信候補系列を畳込むことによりレプリカを生成
する。
【００１３】本実施形態は、レプリカ生成器１４の構成
に特徴がある。すなわち、このレプリカ生成器１４は、
ひとつの系列のレプリカに多相位相変調に対応する位相
回転を与えることで別の系列のレプリカを生成してい
る。これについて以下に詳しく説明する。
に特徴がある。すなわち、このレプリカ生成器１４は、
ひとつの系列のレプリカに多相位相変調に対応する位相
回転を与えることで別の系列のレプリカを生成してい
る。これについて以下に詳しく説明する。
【００１４】図２はレプリカ生成器１４の構成例を示す
ブロック構成図である。ここでは、適応等化器を利用す
る移動通信システムの変調方式としてよく用いられるＰ
ＳＫ系の変調方式のうち、４相位相変調（ＱＰＳＫ）、
すなわち変調多値数α＝４の場合を例に説明する。この
レプリカ生成器１４は、伝送路推定器１３よりの伝送路
インパルス応答が入力される入力端子２１と、タップ係
数ベクトルＷk （ｋは時間）の１番目の要素ｗk,M に送
信候補系列Ｕk の１組目の４個の要素ｕk,M (iM ) （ｉ
M ＝０，１，２，３）のひとつｕk,M (0) を乗算する第
一の部分レプリカ発生器２２−１と、この第一の部分レ
プリカ発生器２２−１の出力を４分岐してそれぞれに２
π／４ずつ異なる位相回転を与える第一のベクトル位相
回転器２３−１と、２ないしＭの整数Ｌのそれぞれに対
し、タップ係数ベクトルＷk のＬ番目の要素ｗk,M-L+1
に送信候補系列Ｕk のｐ組目の４個の要素ｕk,M-L+1(i
M-L+1)（ｉM-L+1 ＝０，１，２，３）のひとつｕ
k,M-L+1(0)を乗算して前段のベクトル位相回転器の４
L-1 個の出力にそれぞれ加算する第Ｌの部分レプリカ発
生器２２−Ｌと、この部分レプリカ発生器２２−Ｌの出
力をそれぞれ４分岐してそれぞれに２π／４ずつ異なる
位相回転を与える第Ｌのベクトル位相回転器２３−Ｌと
を備える。
ブロック構成図である。ここでは、適応等化器を利用す
る移動通信システムの変調方式としてよく用いられるＰ
ＳＫ系の変調方式のうち、４相位相変調（ＱＰＳＫ）、
すなわち変調多値数α＝４の場合を例に説明する。この
レプリカ生成器１４は、伝送路推定器１３よりの伝送路
インパルス応答が入力される入力端子２１と、タップ係
数ベクトルＷk （ｋは時間）の１番目の要素ｗk,M に送
信候補系列Ｕk の１組目の４個の要素ｕk,M (iM ) （ｉ
M ＝０，１，２，３）のひとつｕk,M (0) を乗算する第
一の部分レプリカ発生器２２−１と、この第一の部分レ
プリカ発生器２２−１の出力を４分岐してそれぞれに２
π／４ずつ異なる位相回転を与える第一のベクトル位相
回転器２３−１と、２ないしＭの整数Ｌのそれぞれに対
し、タップ係数ベクトルＷk のＬ番目の要素ｗk,M-L+1
に送信候補系列Ｕk のｐ組目の４個の要素ｕk,M-L+1(i
M-L+1)（ｉM-L+1 ＝０，１，２，３）のひとつｕ
k,M-L+1(0)を乗算して前段のベクトル位相回転器の４
L-1 個の出力にそれぞれ加算する第Ｌの部分レプリカ発
生器２２−Ｌと、この部分レプリカ発生器２２−Ｌの出
力をそれぞれ４分岐してそれぞれに２π／４ずつ異なる
位相回転を与える第Ｌのベクトル位相回転器２３−Ｌと
を備える。
【００１５】部分レプリカ発生器２２−１は、送信候補
系列Ｕk の最初の要素の組のひとつｕk,M (0) を発生す
る送信シンボル発生端子２４−１と、この要素ｕ
k,M (0) にタップ係数ベクトルの最初の要素ｗk,M を乗
算する乗算器２５−１とを備える。また、部分レプリカ
発生器２２−Ｌは、送信候補系列Ｕk のＬ番目の要素の
組のひとつｕk,M-L+1(0)を発生する送信シンボル発生端
子２４−Ｌと、この要素ｕk,M-L+1(0)にタップ係数ベク
トルのＬ番目の要素ｗk,M-L+1 を乗算する乗算器２５−
Ｌと、この乗算器２５−Ｌの出力を前段のベクトル位相
回転器２３−（Ｌ−１）の４L-1 個の出力にそれぞれ加
算する加算器アレイ回路２６−Ｌとを備える。
系列Ｕk の最初の要素の組のひとつｕk,M (0) を発生す
る送信シンボル発生端子２４−１と、この要素ｕ
k,M (0) にタップ係数ベクトルの最初の要素ｗk,M を乗
算する乗算器２５−１とを備える。また、部分レプリカ
発生器２２−Ｌは、送信候補系列Ｕk のＬ番目の要素の
組のひとつｕk,M-L+1(0)を発生する送信シンボル発生端
子２４−Ｌと、この要素ｕk,M-L+1(0)にタップ係数ベク
トルのＬ番目の要素ｗk,M-L+1 を乗算する乗算器２５−
Ｌと、この乗算器２５−Ｌの出力を前段のベクトル位相
回転器２３−（Ｌ−１）の４L-1 個の出力にそれぞれ加
算する加算器アレイ回路２６−Ｌとを備える。
【００１６】このレプリカ生成器１４の動作原理につい
て以下に説明する。図３は送信ビットに対するシンボル
マッピングの一例を示す図であり、ＱＰＳＫの例を示
す。一般に、α相位相変調は２π／αの位相回転に対す
る群が成立する。一方、図１に示したレプリカ生成器１
４および加算器１２で行われる演算は、
て以下に説明する。図３は送信ビットに対するシンボル
マッピングの一例を示す図であり、ＱＰＳＫの例を示
す。一般に、α相位相変調は２π／αの位相回転に対す
る群が成立する。一方、図１に示したレプリカ生成器１
４および加算器１２で行われる演算は、
【００１７】
【数１】
と表される。この式において、ｒk は受信信号、Ｗk は
伝送路のインパルス応答、Ｕk は送信候補系列、ｅk は
加算器１２から出力される誤差信号、ｋは時間を表す。
また、肩文字Ｈはベクトルあるいは行列のエルミート転
置を表す。数１の式の右辺第二項の内積演算であり、単
なる変調信号とのスカラ演算であるため、レプリカも位
相回転に対して群をなしている。すなわち、線形演算に
おける交換法則と結合法則とにしたがえば、次のように
なる。
伝送路のインパルス応答、Ｕk は送信候補系列、ｅk は
加算器１２から出力される誤差信号、ｋは時間を表す。
また、肩文字Ｈはベクトルあるいは行列のエルミート転
置を表す。数１の式の右辺第二項の内積演算であり、単
なる変調信号とのスカラ演算であるため、レプリカも位
相回転に対して群をなしている。すなわち、線形演算に
おける交換法則と結合法則とにしたがえば、次のように
なる。
【００１８】
【数２】
したがって、レプリカに位相回転を与えることで、別の
系列によるレプリカになることがわかる。さらに、数１
における誤差発生式を以下のように展開する。
系列によるレプリカになることがわかる。さらに、数１
における誤差発生式を以下のように展開する。
【００１９】
【数３】
この式において、ｗk,i はタップベクトルＷk のＭ−ｉ
＋１番目の要素、ｕk,i は送信候補系列Ｕk のＭ−ｉ＋
１番目の要素、Ｍは拘束長（タップ長）を示す。また、
Ｌは任意の値である。レプリカの一部であるｉj ＝ｉL
〜ｉM の項の全体（数３の３行目）からなる部分集合Ｇ
（Ｍ−Ｌ＋１）を考える。ＱＰＳＫ変調を考えた場合、
部分集合の数は４M-L+1 となる。ところが、数２の式を
拡張して、ｉL ＝０の場合だけを演算し、その結果に位
相回転を与えることにより、Ｇ（Ｍ−Ｌ＋１）のすべて
の要素を演算することが可能となる。したがって、実際
に演算する量は、以下のような漸化式により表される。
＋１番目の要素、ｕk,i は送信候補系列Ｕk のＭ−ｉ＋
１番目の要素、Ｍは拘束長（タップ長）を示す。また、
Ｌは任意の値である。レプリカの一部であるｉj ＝ｉL
〜ｉM の項の全体（数３の３行目）からなる部分集合Ｇ
（Ｍ−Ｌ＋１）を考える。ＱＰＳＫ変調を考えた場合、
部分集合の数は４M-L+1 となる。ところが、数２の式を
拡張して、ｉL ＝０の場合だけを演算し、その結果に位
相回転を与えることにより、Ｇ（Ｍ−Ｌ＋１）のすべて
の要素を演算することが可能となる。したがって、実際
に演算する量は、以下のような漸化式により表される。
【００２０】
【数４】
ただし、数４において、Ｎ+ （ｋ）とＮx （ｋ）とは、
集合Ｇ（ｋ）のすべてを演算するために必要となる加算
と乗算数とをそれぞれ示す。すなわち、Ｇ（Ｍ−Ｌ＋
１）のすべての要素を生成するために必要な演算は、一
回の乗算と、その結果とＧ（Ｍ−Ｌ）の４M-L 個の各々
の要素との加算である。ただし、ＱＰＳＫに必要な９０
°位相回転は符号反転という簡易な処理により実現でき
るため、演算数としては数えていない。また、初期値Ｎ
+ （１）、Ｎx （１）は明らかに１、０である。したが
って、タップ数Ｍのレプリカをすべて演算するのに必要
な演算量は次のようになる。
集合Ｇ（ｋ）のすべてを演算するために必要となる加算
と乗算数とをそれぞれ示す。すなわち、Ｇ（Ｍ−Ｌ＋
１）のすべての要素を生成するために必要な演算は、一
回の乗算と、その結果とＧ（Ｍ−Ｌ）の４M-L 個の各々
の要素との加算である。ただし、ＱＰＳＫに必要な９０
°位相回転は符号反転という簡易な処理により実現でき
るため、演算数としては数えていない。また、初期値Ｎ
+ （１）、Ｎx （１）は明らかに１、０である。したが
って、タップ数Ｍのレプリカをすべて演算するのに必要
な演算量は次のようになる。
【００２１】
【数５】
すなわち、従来の構成では４M 個の加算器とＭ×４M の
乗算器を必要とすることに比べ、本発明によれば、回路
規模、特にハードウェア規模の大きな乗算器の数を削減
できる。
乗算器を必要とすることに比べ、本発明によれば、回路
規模、特にハードウェア規模の大きな乗算器の数を削減
できる。
【００２２】以上の動作原理に対応してレプリカ生成器
１４の動作を説明する。部分レプリカ発生器２２−１
は、タップ係数ベクトルの最初の要素と送信候補の対応
する要素とを乗算する。ベクトル位相回転器２３−１
は、０°〜２７０°の位相回転を与え、Ｇ（１）の部分
レプリカベクトルを出力する。この出力信号は第二の部
分レプリカ発生器２２−２に入力され、２入力の加算器
アレイ回路２６−２の一方の入力に各々入力される。加
算器アレイ回路２６−２にはさらにタップ係数ベクトル
の第二の要素と送信候補の対応する要素との乗算結果が
入力され、これを第二の部分レプリカに加算する。第二
のベクトル位相回転器２３−２はこの加算された信号に
０°〜２７０°の位相回転を与え、Ｇ（２）の部分レプ
リカベクトルを出力する。以上の処理をＭ回にわたり行
うことにより、４M 個のレプリカを発生させることがで
きる。
１４の動作を説明する。部分レプリカ発生器２２−１
は、タップ係数ベクトルの最初の要素と送信候補の対応
する要素とを乗算する。ベクトル位相回転器２３−１
は、０°〜２７０°の位相回転を与え、Ｇ（１）の部分
レプリカベクトルを出力する。この出力信号は第二の部
分レプリカ発生器２２−２に入力され、２入力の加算器
アレイ回路２６−２の一方の入力に各々入力される。加
算器アレイ回路２６−２にはさらにタップ係数ベクトル
の第二の要素と送信候補の対応する要素との乗算結果が
入力され、これを第二の部分レプリカに加算する。第二
のベクトル位相回転器２３−２はこの加算された信号に
０°〜２７０°の位相回転を与え、Ｇ（２）の部分レプ
リカベクトルを出力する。以上の処理をＭ回にわたり行
うことにより、４M 個のレプリカを発生させることがで
きる。
【００２３】図４はベクトル位相回転器の構成例を示
す。ベクトル位相回転器２３−Ｌ（ここではＬ＝１の場
合を含める）には、４L-1 個の入力端子４１と、０°、
９０°、１８０°および２７０°の位相回転を与える位
相回転器４２〜４５と、４L 個の出力端子４６とを備え
る。入力端子４１からそれぞれ入力された信号は４分岐
され、位相回転器４２〜４５により位相の回転が与えら
れる。したがって、入力信号に対して４倍の出力が得ら
れる。
す。ベクトル位相回転器２３−Ｌ（ここではＬ＝１の場
合を含める）には、４L-1 個の入力端子４１と、０°、
９０°、１８０°および２７０°の位相回転を与える位
相回転器４２〜４５と、４L 個の出力端子４６とを備え
る。入力端子４１からそれぞれ入力された信号は４分岐
され、位相回転器４２〜４５により位相の回転が与えら
れる。したがって、入力信号に対して４倍の出力が得ら
れる。
【００２４】図５は各位相回転器の構成例を示す回路図
であり、（ａ）は０°位相回転器、（ｂ）は９０°位相
回転器、（ｃ）は１８０°位相回転器、（ｄ）は２７０
°位相回転器を示す。これらは、入力信号をＸ−Ｙ座標
で表現した場合の位相回転を示す。０°位相回転器は、
入力端子５１、５２にそれぞれ入力されたＩチャネルお
よびＱチャネルの信号をそのまま出力端子５３、５４に
出力する。９０°位相回転器は、入力端子５１に入力さ
れたＩチャネルの信号を出力端子５４からＱチャネルの
信号として出力し、入力端子５２に入力されたＱチャネ
ルの信号を符号反転回路５５により符号反転して出力端
子５３からＩチャネルの信号として出力する。１８０°
位相回転器は、入力端子５１、５２にそれぞれ入力され
たＩチャネルおよびＱチャネルの信号をそれぞれ符号反
転回路５６、５７により符号反転して出力端子５３、５
４に出力する。２７０°位相回転器は、入力端子５１に
入力されたＩチャネルの信号を符号反転回路５８により
符号反転して出力端子５４からＱチャネルの信号として
出力し、入力端子５２に入力されたＱチャネルの信号を
出力端子５３からＩチャネルの信号として出力する。
であり、（ａ）は０°位相回転器、（ｂ）は９０°位相
回転器、（ｃ）は１８０°位相回転器、（ｄ）は２７０
°位相回転器を示す。これらは、入力信号をＸ−Ｙ座標
で表現した場合の位相回転を示す。０°位相回転器は、
入力端子５１、５２にそれぞれ入力されたＩチャネルお
よびＱチャネルの信号をそのまま出力端子５３、５４に
出力する。９０°位相回転器は、入力端子５１に入力さ
れたＩチャネルの信号を出力端子５４からＱチャネルの
信号として出力し、入力端子５２に入力されたＱチャネ
ルの信号を符号反転回路５５により符号反転して出力端
子５３からＩチャネルの信号として出力する。１８０°
位相回転器は、入力端子５１、５２にそれぞれ入力され
たＩチャネルおよびＱチャネルの信号をそれぞれ符号反
転回路５６、５７により符号反転して出力端子５３、５
４に出力する。２７０°位相回転器は、入力端子５１に
入力されたＩチャネルの信号を符号反転回路５８により
符号反転して出力端子５４からＱチャネルの信号として
出力し、入力端子５２に入力されたＱチャネルの信号を
出力端子５３からＩチャネルの信号として出力する。
【００２５】図６は符号反転回路５５〜５８の構成例を
示す図であり、入力信号がマルチビットで表されたとき
の構成を示す。ここで、入力信号は２の補数表現される
ものとする。この符号反転回路は、入力信号のそれぞれ
のビットが入力される入力端子６１と、この入力端子６
１にそれぞれ入力されたビットを反転させるビット反転
器６２と、加算器６３と、出力端子６４とを備え、加算
器６３は、ビット反転器６２により得られたビット反転
した信号の最下位ビットに１ビットをキャリーとして加
算して出力端子６４に出力する。この構成により、２の
補数の符号反転が実現される。
示す図であり、入力信号がマルチビットで表されたとき
の構成を示す。ここで、入力信号は２の補数表現される
ものとする。この符号反転回路は、入力信号のそれぞれ
のビットが入力される入力端子６１と、この入力端子６
１にそれぞれ入力されたビットを反転させるビット反転
器６２と、加算器６３と、出力端子６４とを備え、加算
器６３は、ビット反転器６２により得られたビット反転
した信号の最下位ビットに１ビットをキャリーとして加
算して出力端子６４に出力する。この構成により、２の
補数の符号反転が実現される。
【００２６】図７はレプリカ生成器に用いられる加算器
アレイ回路２６−２〜２６−Ｍの構成例を示す。ここで
は、入力ベクトル数が４、すなわち加算器アレイ回路２
６−２の例を示す。この加算器アレイ回路は、部分レプ
リカを構成する４個の要素がそれぞれ入力される４つの
入力端子７１と、タップ係数ベクトルの要素と送信候補
の要素との乗算結果が入力されるひとつの入力端子７２
と、入力端子７２の入力信号を入力端子７１のそれぞれ
の入力信号に加算する加算器７３と、それぞれの加算値
が出力される出力端子７４とを備え、４つの入力端子７
１からの入力のそれぞれに入力端子７２からの入力を加
算して出力する。
アレイ回路２６−２〜２６−Ｍの構成例を示す。ここで
は、入力ベクトル数が４、すなわち加算器アレイ回路２
６−２の例を示す。この加算器アレイ回路は、部分レプ
リカを構成する４個の要素がそれぞれ入力される４つの
入力端子７１と、タップ係数ベクトルの要素と送信候補
の要素との乗算結果が入力されるひとつの入力端子７２
と、入力端子７２の入力信号を入力端子７１のそれぞれ
の入力信号に加算する加算器７３と、それぞれの加算値
が出力される出力端子７４とを備え、４つの入力端子７
１からの入力のそれぞれに入力端子７２からの入力を加
算して出力する。
【００２７】図８は４状態のビタビアルゴリズムを適用
した場合の室内実験における伝送特性例を示す。変調方
式は伝送速度１．５ＭｂｐｓのＱＰＳＫで、伝送路は２
波独立のマルチパスフェージング伝送路であり、その遅
延スプレッドは６５０ｎｓｅｃである。マルチパス伝送
路では、遅延の効果により、遅延波なしの状態に比較し
て１０ｄＢの利得があることがわかる。理論値からの４
ｄＢ程度の劣化は、モデム等の実験機器による劣化と考
えられる。したがって、本発明によれば、伝送特性を劣
化させることなく、回路構成を小規模にすることができ
る。
した場合の室内実験における伝送特性例を示す。変調方
式は伝送速度１．５ＭｂｐｓのＱＰＳＫで、伝送路は２
波独立のマルチパスフェージング伝送路であり、その遅
延スプレッドは６５０ｎｓｅｃである。マルチパス伝送
路では、遅延の効果により、遅延波なしの状態に比較し
て１０ｄＢの利得があることがわかる。理論値からの４
ｄＢ程度の劣化は、モデム等の実験機器による劣化と考
えられる。したがって、本発明によれば、伝送特性を劣
化させることなく、回路構成を小規模にすることができ
る。
【００２８】
【発明の効果】以上説明したように、本発明の適応等化
器は、変調多値数α、拘束長Ｍに対して従来はＭ×αM
個必要であった乗算器がＭ個にまで削減でき、処理速度
を低下させることなく回路規模を小さくすることができ
る。本発明は、小型かつ低消費電力が要求される移動通
信システムの携帯機に利用して特に効果がある。
器は、変調多値数α、拘束長Ｍに対して従来はＭ×αM
個必要であった乗算器がＭ個にまで削減でき、処理速度
を低下させることなく回路規模を小さくすることができ
る。本発明は、小型かつ低消費電力が要求される移動通
信システムの携帯機に利用して特に効果がある。
【図１】本発明を実施する適応等化器のブロック構成
図。
図。
【図２】本発明を実施したレプリカ生成器のブロック構
成図。
成図。
【図３】送信ビットに対するシンボルマッピングの一例
を示す図。
を示す図。
【図４】ベクトル位相回転器の構成例を示す図。
【図５】位相回転器の構成例を示す回路図。
【図６】符号反転回路の構成例を示す図。
【図７】レプリカ生成器に用いられる加算器アレイ回路
の構成例を示す図。
の構成例を示す図。
【図８】４状態のビタビアルゴリズムを適用した室内実
験における伝送特性の測定結果例を示す図。
験における伝送特性の測定結果例を示す図。
【図９】従来例のレプリカ生成器を示す図。
１１ 入力端子
１２ 加算器
１３ 伝送路推定器
１４ レプリカ生成器
１５ 最尤系列推定器
１６ 出力端子
２１ 入力端子
２２−１〜２２−Ｍ 部分レプリカ発生器
２３−１〜２３−Ｍ ベクトル位相回転器
２４−１〜２４−Ｍ 送信シンボル発生端子
２５−１〜２５−Ｍ 乗算器
２６−２〜２６−Ｍ 加算器アレイ回路
４１ 入力端子
４２〜４５ 位相回転器
４６ 出力端子
５１、５２ 入力端子
５３、５４ 出力端子
５５〜５８ 符号反転回路
６１ 入力端子
６２ ビット反転器
６３ 加算器
６４ 出力端子
７１、７２ 入力端子
７３ 加算器
７４ 出力端子
９１ 入力端子
９２ タップ付遅延線フィルタ
９３ レプリカ出力端子
９４ 送信シンボル発生端子
９５ 乗算器
９６ 加算器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−70329（ＪＰ，Ａ)
特開 平７−22970（ＪＰ，Ａ)
特開 平10−13317（ＪＰ，Ａ)
田野 哲，斉藤 洋一，“移動通信の
ための高速処理ＱＶＬＭＳ−ＭＬＳＥ等
化器 メガビットオーダの高速通信への
適用”，電子情報通信学会論文誌 Ｂ−
ＩＩ，1998年 １月25日，Ｖｏｌ．Ｊ81
−Ｂ−ＩＩ，Ｎｏ．１，ｐｐ．10−18
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 7/005 - 7/015
H04B 3/00
Claims (4)
- 【請求項１】 多相位相変調された受信信号に対しその
受信信号が経由した伝送路のインパルス応答を推定する
伝送路推定器と、 推定されたインパルス応答を用いて各送信信号の候補系
列に対応した受信信号の推定値を出力するレプリカ生成
器と、 このレプリカ生成器の出力と受信信号との誤差から受信
信号系列を推定する最尤系列推定器とを備えた適応等化
器において、 前記レプリカ生成器はひとつの系列のレプリカに前記多
相位相変調に対応する位相回転を与えることで別の系列
のレプリカを生成する手段を含むことを特徴とする適応
等化器。 - 【請求項２】 前記多相位相変調の変調多値数はαであ
り、 前記伝送路推定器の出力するインパルス応答はタップ遅
延毎の値をＭ個の要素として含むタップ係数ベクトルＷ
k により表され、 前記レプリカ生成器は、前記タップ係数ベクトルＷk の
一部の要素を用いて変調多値数αのひとつの値に対する
受信信号の推定値ベクトルを生成する部分レプリカ生成
手段と、この部分レプリカ生成手段の出力をα分岐して
それぞれに２π／αずつ異なる位相回転を与える位相回
転手段とを含む請求項１記載の適応等化器。 - 【請求項３】 前記レプリカ生成器は、 タップ係数ベクトルＷk の１番目の要素に前記候補系列
の１組目のα個の要素のひとつを乗算する第一の部分レ
プリカ発生器と、 この第一の部分レプリカ発生器の出力をα分岐してそれ
ぞれに２π／αずつ異なる位相回転を与える第一のベク
トル位相回転器と、 ２ないしＭの整数Ｌのそれぞれに対し、タップ係数ベク
トルＷk のＬ番目の要素に前記候補系列のＬ組目のα個
の要素のひとつを乗算して前段のベクトル位相回転器の
αL-1 個の出力にそれぞれ加算する第Ｌの部分レプリカ
発生器と、 この第Ｌの部分レプリカ発生器の出力をそれぞれα分岐
してそれぞれに２π／αずつ異なる位相回転を与える第
Ｌのベクトル位相回転器とを含む請求項２記載の適応等
化器。 - 【請求項４】 変調多値数αは４である請求項２または
３記載の適応等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27370796A JP3368575B2 (ja) | 1996-10-16 | 1996-10-16 | 適応等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27370796A JP3368575B2 (ja) | 1996-10-16 | 1996-10-16 | 適応等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10126321A JPH10126321A (ja) | 1998-05-15 |
| JP3368575B2 true JP3368575B2 (ja) | 2003-01-20 |
Family
ID=17531443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27370796A Expired - Fee Related JP3368575B2 (ja) | 1996-10-16 | 1996-10-16 | 適応等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368575B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628706B1 (en) | 1999-12-06 | 2003-09-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for transforming a channel estimate |
| JP4594243B2 (ja) * | 2006-01-12 | 2010-12-08 | 富士通株式会社 | 最尤推定復号におけるレプリカ演算方法及び装置 |
| JP4640993B2 (ja) * | 2006-03-07 | 2011-03-02 | 富士通株式会社 | 尤度演算装置 |
-
1996
- 1996-10-16 JP JP27370796A patent/JP3368575B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 田野 哲，斉藤 洋一，"移動通信のための高速処理ＱＶＬＭＳ−ＭＬＳＥ等化器 メガビットオーダの高速通信への適用"，電子情報通信学会論文誌 Ｂ−ＩＩ，１９９８年 １月２５日，Ｖｏｌ．Ｊ８１−Ｂ−ＩＩ，Ｎｏ．１，ｐｐ．１０−１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10126321A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001011772A1 (en) | Method and apparatus, and computer program for producing filter coefficients for equalizers | |
| JPH03214819A (ja) | ダイバーシティ受信方式 | |
| WO1998056121A1 (fr) | Emetteur-recepteur adaptatif | |
| US8213493B2 (en) | Pilot-directed and pilot/data-directed equalizers | |
| JPS6069908A (ja) | 時間変化特性を有する歪みに影響されるデイジタル信号用アダプテイブ等化器 | |
| US7593456B2 (en) | Maximum likelihood block decision feedback estimation for CCK demodulation apparatus and method | |
| CN103368885B (zh) | 一种频域双向迭代均衡的融合方法 | |
| JP2003518340A (ja) | 乗算用ルックアップテーブルを使用するｍｌｓｅ | |
| JP3235774B2 (ja) | アダプティブ・アレー受信機 | |
| JP5083713B2 (ja) | 等化器を含む信号受信装置、端末装置、信号受信方法および信号受信プログラム | |
| JP3368575B2 (ja) | 適応等化器 | |
| JP4457657B2 (ja) | 等化器 | |
| JP3808311B2 (ja) | 受信方法及び受信機 | |
| Zhong et al. | QRD-RLS adaptive equalizer and its CORDIC-based implementation for CDMA systems | |
| WO2008081714A1 (en) | Data equalisation in a communication receiver with receive diversity | |
| CN105245476B (zh) | 适用于无循环前缀ofdm/ofdma系统的高效符号循环移位均衡方法 | |
| EP1248425A1 (en) | Calculation of DFE coefficients from CIR | |
| JP2003283385A (ja) | 等化装置 | |
| JP3180240B2 (ja) | 適応等化器 | |
| JPH0738470A (ja) | 適応等化器 | |
| JP2004221973A (ja) | ディジタル情報の無線伝送装置 | |
| JP2000013128A (ja) | アダプティブアレイ送受信機 | |
| Wang et al. | A new block adaptive filtering algorithm for decision-feedback equalization of multipath fading channels | |
| JP3379066B2 (ja) | 適応等化器およびそれに用いるゲインベクトル推定器 | |
| Denno et al. | Orthogonal-transformed variable-gain least mean squares (OVLMS) algorithm for fractional tap-spaced adaptive MLSE equalizers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |