JP3360472B2

JP3360472B2 - 高圧発生回路

Info

Publication number: JP3360472B2
Application number: JP5328595A
Authority: JP
Inventors: 宣明今村
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-02-17
Filing date: 1995-02-17
Publication date: 2002-12-24
Anticipated expiration: 2017-12-24
Also published as: JPH08223437A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機や
ディスプレイ装置等の陰極線管に高電圧を印加する高圧
発生回路に関するものである。

【０００２】

【従来の技術】周知のように、テレビジョン受像機やデ
ィスプレイ装置等の陰極線管のアノードに高電圧を印加
する高圧発生回路はフライバックトランスを有してお
り、フライバックトランスでフライバックパルスを昇圧
し陰極線管のアノードに数10KVという高電圧を印加す
る。この種の高圧発生回路には、パルス動作型の電流制
限用過電流保護回路（以下、パルス型保護回路と記す）
を備えたものや、ＤＣ型の回路動作停止用過電流保護回
路（以下、ＤＣ型保護回路と記す）を備えたものがあ
る。

【０００３】パルス型保護回路はディスプレイ装置等の
電源投入時における回路立ち上げ時に発生する突入電流
等の一時的な過電流によってスイッチ素子やダイオード
等の素子が破壊されるのを防止する目的で備えられ、過
電流を検出すると過電流を抑える方向に瞬時に動作す
る。また、ＤＣ型保護回路は、フライバックトランスの
高圧コイルにレアショート等が生じ過電流が流れ込み高
圧コイルが異常加熱し燃え出す等の危険を回避する目的
で備えられ、連続的な過電流を検出すると回路動作を停
止させる。

【０００４】

【発明が解決しようとする課題】しかしながら、ＤＣ型
保護回路を備えた高圧発生回路では、回路立ち上げ時の
突入電流等の過電流が生じても瞬時に対応せず、過電流
によって素子が破壊されてしまうという問題がある。ま
た、パルス型保護回路を備えた高圧発生回路では、高圧
コイルにレアショートが生じても回路動作は停止せず、
電流は高圧コイルに流れ続け火災発生等の危険を回避す
ることができないという問題がある。

【０００５】そこで、本出願人は、パルス型保護回路お
よびＤＣ型保護回路を共に備えた高圧発生回路を提案し
ている。図４には上記提案の高圧回路の主要構成が示さ
れている。同図において、フライバックトランス２の低
圧コイル３側に、ＭＯＳ−ＦＥＴ（ＭＯＳ型の電界効果
トランジスタ）で構成されたスイッチ素子５と、抵抗体
である電流検出用素子９と、ダンパーダイオード20と、
共振コンデンサ21と、駆動電源22とを有しており、スイ
ッチ素子５のオン時に低圧コイル３に電磁エネルギが蓄
積され、スイッチ素子５のオフ時にフライバックトラン
ス２の低圧コイル３と共振コンデンサ21とのＬＣ直列共
振によってフライバックパルスを発生させ、このフライ
バックパルスをフライバックトランス２で昇圧し高圧整
流ダイオード23を介して高圧出力電圧を陰極線管のアノ
ードに加える。

【０００６】さらに、この高圧発生回路は、抵抗体25
ａ，25ｂとを有する高圧分圧回路24と、コンパレータ44
と、パルス幅制御回路７と、トランジスタ39ａ，39ｂ等
を有する電流増幅用のプッシュプル回路（トーテムポー
ル回路）18と、ＤＣ型保護回路11と、高圧コイル４に巻
装される三次コイル46およびダイオード47および抵抗体
48を有する電流検出部45と、パルス型保護回路10とを有
している。

【０００７】図４に示すように、パルス幅制御回路７は
４個の入力端と１個の出力端を有している。４個の入力
端は、それぞれ、パルス型保護回路10の出力端と、ＤＣ
型保護回路11の出力端と、コンパレータ44の出力端と、
基準三角波信号印加手段19の出力端とに接続されてお
り、また、出力端はプッシュプル回路18を介してスイッ
チ素子５に接続されている。

【０００８】パルス幅制御回路７には、前記基準三角波
信号印加手段19から水平ドライブ信号（ＨＤ信号）に同
期した図５の（ａ）に示すような基準三角波信号が加え
られ、また、高圧コイル４にレアショート等が発生し連
続的に過電流が生じたときにはＤＣ型保護回路11から回
路動作停止信号が出力され、この信号のレベルがスレッ
シュホールド（しきい値）のレベルＡとして加えられ、
突入電流等の一時的な過電流が生じたときにはパルス型
保護回路10から電流制限信号が出力され、この信号のレ
ベルがスレッシュホールドのレベルＢとして加えられ
る。また、高圧分圧回路24で高圧出力電圧が分圧検出さ
れ、この検出された高圧出力電圧のフィードバック検出
電圧の大きさに応じて変化するスレッシュホールドのレ
ベルＣが加えられる。

【０００９】パルス幅制御回路７は、スレッシュホール
ドレベルＡが加えられると、スレッシュホールドレベル
Ａと基準三角波信号とを比較して図５の（ｂ）に示すよ
うなスイッチオフ信号をプッシュプル回路18を介してス
イッチ素子５に印加し、回路動作を停止させる。また、
スレッシュホールドレベルＢが加えられると、スレッシ
ュホールドレベルＢと基準三角波信号とを比較して図５
の（ｃ）に示されるようなオンパルス幅が狭いスイッチ
制御信号を前記同様プッシュプル回路18を介してスイッ
チ素子５に印加し、スイッチ素子５のオン期間を短くし
て電流量を制限させる。

【００１０】上記以外のときつまり回路正常時には、ス
レッシュホールドレベルＣと基準三角波信号とを比較し
て図５の（ｄ）に示すようなスイッチ制御信号を出力す
る。スレッシュホールドレベルＣはフィードバック検出
電圧の大きさに応じて可変し、例えば、フィードバック
検出電圧が降下するのに伴いレベルＣは下がって図５の
（ｄ）に示すようにスイッチ制御信号のオンパルス幅が
拡大し、スイッチ素子５のオン期間が長くなり、フライ
バックパルスの波高値が高くなって高圧出力電圧が補償
されるという如く、パルス幅制御回路７はスレッシュホ
ールドレベルＣに基づいてスイッチ制御信号のオンパル
ス幅を制御し、高圧出力電圧の安定化を行う。

【００１１】パルス型保護回路10は、図４に示すよう
に、抵抗体26と、コンデンサ27と、コンパレータ32と、
ラッチ回路であるフリップフロップ回路33とを有して構
成されている。パルス型保護回路10の入力端はスイッチ
素子５と電流検出用素子９との接続点Ｐに接続され、接
続点Ｐから図６の（ａ）や図７の（ａ）に示すような電
流を検出し抵抗体26を介してこの検出電流に対応する検
出電圧がコンパレータ32に加えられる。コンパレータ32
には基準電圧Ｅ₂が与えられており、コンパレータ32は
前記検出電圧と基準電圧Ｅ₂とを比較し、図７の（ａ）
に示すように検出電圧が基準電圧Ｅ₂以上になったとき
には回路に突入電流等の過電流が生じたと判断しラッチ
オン信号であるスイッチオン信号をフリップフロップ回
路33に出力する。また、図６の（ａ）に示すように検出
電圧が基準電圧Ｅ₂以上にならなかったときにはスイッ
チオン信号は出力されない。

【００１２】フリップフロップ回路33は過電流が発生し
たことを示すスイッチオン信号を受けると、電流制限信
号つまり前記スレッシュホールドレベルＢを前記パルス
幅制御回路７に加え、前記の如く、パルス幅制御回路７
のスイッチ制御信号のオンパルス幅を図７の（ｄ）のよ
うに狭くして回路の電流制限動作を行わせる。また、フ
リップフロップ回路33にはＨＤ信号に同期したリセット
信号が与えられており、フリップフロップ回路33は電流
制限信号を出力しているときにリセット信号を受けると
電流制限信号の出力を停止するため、過電流による素子
の破壊等の危険が回避されると、回路は通常動作時の回
路動作に復帰する。

【００１３】ＤＣ型保護回路11は、コンパレータ34と、
ラッチ回路であるフリップフロップ回路14とを有して構
成されている。ＤＣ型保護回路11の入力端は電流検出部
45の出力端に接続され、高圧コイル４にレアショート等
が生じると電流検出部45の三次コイル46に大きな電流が
生じ、この電流に対応する検出電圧が抵抗体48を介して
コンパレータ34に加えられる。コンパレータ34には基準
電圧Ｅ₃が与えられており、コンパレータ34は前記検出
電圧と基準電圧Ｅ₃とを比較し、検出電圧が基準電圧Ｅ
₃以上であるときには高圧コイル４に過電流が流れ危険
であると判断し、スイッチオン信号をフリップフロップ
回路14に出力する。また、前記検出電圧が基準電圧Ｅ₃
以上でないときにはスイッチオン信号は出力されない。

【００１４】フリップフロップ回路14は高圧コイル４に
過電流が生じたことを示すスイッチオン信号を受けると
回路動作停止信号つまりスレッシュホールドレベルＡを
パルス幅制御回路７に加え、パルス幅制御回路７は前記
の如く図５の（ｂ）に示すようなスイッチオフ信号を出
力し、回路動作を停止させ、高圧コイル４の火災発生等
の危険を回避する。また、上記フリップフロップ回路14
にはリセット信号が与えられておらず、一度回路動作停
止信号が出力されるとこの回路動作停止信号は電源を一
旦オフしない限り永久的に出力され続けて、回路が復帰
することはなく、高圧コイル４の火災発生等の危険が高
まることを防ぐことができる。

【００１５】このように、パルス型保護回路10およびＤ
Ｃ型保護回路11を備えた高圧発生回路では、突入電流等
の過電流が生じるとパルス型保護回路10が瞬時に応答
し、過電流による素子の破壊を防止し、高圧コイル２に
レアショート等が生じるとＤＣ型保護回路11が回路を停
止させ、火災発生時等の危険を回避するという如く、パ
ルス型保護回路10やＤＣ型保護回路11が適宜に動作し、
従来のようなパルス型保護回路10あるいはＤＣ型保護回
路11のどちらか一方の回路だけを備えた高圧発生回路で
の問題を回避することができる。

【００１６】しかしながら、提案におけるパルス型保護
回路10およびＤＣ型保護回路11を共に備えた高圧発生回
路では、パルス型とＤＣ型の保護回路10，11にそれぞれ
対応する電流検出用の素子が別個に設けられており、そ
の分部品点数が増加してしまうという問題がある。ま
た、ＤＣ型保護回路11の電流検出部45は高圧が加えられ
るため高圧耐久性に優れているパワー素子を用いなけれ
ばならず、このパワー素子は高価なものであり、上記部
品点数の増加と相俟って回路の価格が高価になってしま
うという問題がある。

【００１７】また、上記電流検出部43を図４の破線で示
すように、抵抗分割回路の構成として低圧コイル３側に
設けることが考えられるが、やはりパワー素子を必要と
する上に、部品点数が多くなってしまうという問題があ
る。

【００１８】本発明は上記課題を解決するためになされ
たものであり、その目的は、パワー素子を削減し、部品
点数が少なく、価格が安価な高圧発生回路を提供するこ
とである。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に本発明は次のように構成されている。すなわち、第１
の発明は、フライバックトランスの低圧コイルのコレク
タ端と基準電位間にスイッチ素子が介設され、このスイ
ッチ素子は高圧出力電圧のフィードバック検出電圧の大
きさに応じてオンパルス幅を制御するパルス幅制御回路
のスイッチ制御信号によってドライブされている高圧発
生回路において、スイッチ素子と基準電位間には電流検
出用素子が設けられ、この電流検出用素子の電流検出部
にパルス動作型の電流制限用過電流保護回路の入力端と
ＤＣ型の回路動作停止用過電流保護回路の入力端が共通
接続され、両方の過電流保護回路の出力端は前記パルス
幅制御回路のそれぞれ対応する入力部に接続されている
ことを特徴として構成されている。

【００２０】また、第２の発明は、第１の発明を構成す
るＤＣ型の回路動作停止用過電流保護回路は電流検出用
素子により検出される検出電流がリミッタ電位を越えた
ときにパルスを出力する比較回路と、比較回路からのパ
ルス出力を積分する積分回路と、この積分回路の積分値
が上限設定値を越えたときに回路動作停止用の信号を出
力するラッチ回路とを有することを特徴として構成され
ている。

【００２１】さらに、第３の発明は、パルス動作型の電
流制限用過電流保護回路は、電流検出用素子により検出
された検出電流に対応する検出電圧が基準電圧を越えた
ときにラッチオン信号を出力する比較回路と、この比較
回路からのラッチオン信号を受けたとき前記オンパルス
幅を狭くする電流制限信号をパルス幅制御回路に出力す
るラッチ回路とを有することを特徴として構成され、第
４の発明は、第２又は第３の発明を構成する積分回路の
代わりに比較回路の出力パルスをカウントするカウンタ
を設け、カウンタのカウント値が上限設定値に達したと
きにカウンタからラッチ回路にラッチオン信号を加える
構成としたことを特徴として構成されている。

【００２２】さらにまた、第５の発明は、第２又は第３
又は第４の発明を構成する電流検出用素子の電流検出部
から比較回路までの回路部分はパルス動作型とＤＣ型の
両方の過電流保護回路の共通回路とし、比較回路の出力
側をパルス動作型とＤＣ型のそれぞれの過電流保護回路
に分岐させたことを特徴として構成されている。

【００２３】

【作用】上記構成の本発明において、パルス動作型の電
流制限用過電流保護回路は、電流検出部から電流を検出
し、この検出電流が電流制限用の上限設定値を越えたと
きに電流制限用の信号をパルス幅制御回路に加え、パル
ス幅制御回路のスイッチ制御信号のオンパルス幅を狭く
し、スイッチ素子のオン期間を短くして回路の電流量を
制限させる。また、ＤＣ型の回路動作停止用過電流保護
回路は、電流検出部から電流を検出し、この検出電流が
回路動作停止用の上限設定値を越えたときに回路動作停
止用の信号をパルス幅制御回路に加え、パルス幅制御回
路からオンパルスが無いスイッチ制御信号つまりスイッ
チオフ信号をスイッチ素子に印加させ回路動作を停止さ
せる。

【００２４】本発明では、電流検出用素子の電流検出部
に、パルス動作型の電流制限用過電流保護回路の入力端
とＤＣ型の回路動作停止用過電流保護回路の入力端とが
共通接続される構成であることから、上記パルス動作型
とＤＣ型の過電流保護回路にそれぞれ対応する電流検出
用素子を設ける場合に比べて部品点数が低減する。ま
た、上記電流検出部はスイッチ素子と基準電位間に設け
られていることから、パルス動作型およびＤＣ型の過電
流保護回路に高圧が加えられることがなく、高圧耐久性
の高いパワー素子を用いる必要がなく、パワー素子の削
減が図られる。以上のように、部品点数の低減およびパ
ワー素子の削減により回路の価格を安価にすることが可
能となる。

【００２５】

【実施例】以下に本発明による実施例を図面に基づいて
説明する。なお、以下に説明する本実施例の説明におい
て、図４の提案例の高圧発生回路と同一名称部分には同
一符号を付し、その重複説明は省略する。

【００２６】図１には本実施例の高圧発生回路の主要構
成が示されている。本実施例において最も特徴とするこ
とは、パルス型保護回路（パルス動作型の電流制限用過
電流保護回路）10の入力端及びＤＣ型保護回路（ＤＣ型
の回路動作停止用過電流保護回路）11の入力端が、スイ
ッチ素子５と電流検出用素子９との接続点Ｐに共通接続
されていることである。また、本実施例では、ＤＣ型保
護回路11が、抵抗体28と、コンデンサ29と、比較回路で
あるコンパレータ12と、帰還抵抗体41と、ダイオード35
と、抵抗体36およびコンデンサ37を有する積分回路13
と、提案例同様な構成を有するコンパレータ34およびフ
リップフロップ回路14とを有して構成されていることも
特徴としている。その他の構成は提案例と同様である。

【００２７】同図に示すように、ＤＣ型保護回路11はス
イッチ素子５と電流検出用素子９との接続点Ｐから図２
の（ａ）や図３の（ａ）に示すような検出電流を検出
し、この検出電流が抵抗体28を介して対応する検出電圧
に変換されてコンパレータ12に加えられる。コンパレー
タ12にはリミッタ電位である基準電圧Ｅm が与えられて
おり、コンパレータ12は上記検出電圧と基準電圧Ｅm と
を比較し、図２の（ａ）に示すように、過電流が生じて
いるために検出電圧が基準電圧Ｅm 以上であるときには
同図の（ｄ）に示すようなパルス信号をダイオード35を
介して積分回路13に出力する。また、図３の（ａ）に示
すように回路が正常状態にあり検出電圧が基準電圧Ｅm
以上でないときには同図の（ｄ）に示すようなパルスの
無い基準電位の信号を前記同様に積分回路13に出力す
る。

【００２８】

【００２９】積分回路13は上記コンパレータ12の出力パ
ルス信号を積分し、この積分値の信号をコンパレータ34
に出力する。この積分値信号のレベルは、過電流発生時
にはコンパレータ12の出力信号のパルス幅およびパルス
の数に応じて図２の（ｅ）に示すように増加し、また、
回路正常時にはコンパレータ12の出力信号にパルスがな
いため図３の（ｅ）に示すように基準電位のままであ
る。

【００３０】コンパレータ34には上限設定値である基準
電圧Ｅ₀が与えられており、提案例同様に、コンパレー
タ34は前記積分値信号のレベルと基準電圧Ｅ₀とを比較
し、図２の（ｅ）に示すように積分値信号のレベルが基
準電圧Ｅ₀を越えたときに回路に過電流が連続して流れ
ており異常加熱による火災発生等の危険があると判断し
てスイッチオン信号を出力する。また、積分値信号のレ
ベルが基準電圧Ｅ₀を越えないときにはスイッチオン信
号は出力されない。フリップフロップ回路14はスイッチ
オン信号を受けると回路動作停止信号つまり提案例で前
述したスレッシュホールドレベルＡをパルス幅制御回路
７に出力し、パルス幅制御回路７が提案例同様に回路動
作を停止させる。

【００３１】本実施例によれば、パルス型保護回路10お
よびＤＣ型保護回路11の両方の入力端をスイッチ素子５
と電流検出用素子９との接続点Ｐに共通接続したことに
よって、図４に示す提案例におけるＤＣ型保護回路11の
電流検出部45が不要となった。この電流検出部45には高
圧がかかるためにパワー素子が必要であったが、上記の
如く、電流検出部45が不要になったためにその分パワー
素子を削減することができ、安価な高圧発生回路を提供
できる。

【００３２】また、コンパレータやフリップフロップ回
路等はＩＣ（集積回路）にまとめて組み込むことが可能
であることから、ＤＣ型保護回路11やパルス型保護回路
10をＩＣ化することができ、部品点数を削減することが
できる。また、高圧発生回路の構造が簡素化されて小型
化を図ることが可能である。

【００３３】さらに、パルス型保護回路10およびＤＣ型
保護回路11およびパルス幅制御回路７等の回路動作を制
御する制御部が、フライバックトランス２を含む高圧発
生に主に係わる高圧発生部の形成基板と別の基板に形成
されている場合には、図１および図４を比較すれば明ら
かな如く、提案例における前記高圧発生部の形成基板に
設けられる電流検出部45と、制御部の形成基板に設けら
れるＤＣ型保護回路11とを接続している引き出し線31
が、本実施例では不要となったため、その分、前記高圧
発生部の形成基板と制御部の形成基板との間を導通接続
している引き出し線を提案例と比べて削減することがで
きる。

【００３４】なお、本発明は上記実施例に限定されるも
のではなく、様々な実施の態様を採り得る。例えば、上
記実施例では比較回路として12や32や34に示すコンパレ
ータが使用されたがオペアンプや比較（差動）増幅器等
を用いてもよい。また、ＤＣ型保護回路11における積分
回路13およびコンパレータ34で構成される回路部分Ｚの
代わりにカウンタ手段を設けてもよい。このカウンタ手
段には予め回路動作停止用の上限設定値が与えられ、カ
ウンタ手段は、前記コンパレータ12の出力パルスの数を
カウントし、カウント値が上記上限設定値に達したとき
に回路に過電流が連続して流れており、火災発生等の危
険があると判断してラッチオン信号をフリップフロップ
回路14に加え、フリップフロップ回路14から回路動作停
止信号を出力し、以降本実施例同様に回路動作を停止さ
せる。

【００３５】

【００３６】さらに、上記実施例ではスイッチ素子５が
ＭＯＳ−ＦＥＴで構成されたが、バイポーラトランジス
タ等の他のスイッチ素子を用いてもよい。ただし、スイ
ッチ素子をバイポーラトランジスタで構成するときに
は、プッシュプル回路18の代わりにドライブトランスが
設けられることになる。

【００３７】さらに、上記実施例では電流検出用素子を
抵抗体としたが、カレントトランス等の他の構成の電流
検出用素子を用いてもよい。

【００３８】さらにまた、上記実施例において、ＤＣ型
保護回路11における入力端からコンパレータ12までの回
路Ｙの構成は、パルス型保護回路10における入力端から
コンパレータ32までの回路Ｘの構成と同様であることか
ら、例えば、回路Ｙを設けずに、回路ＸをＤＣ型とパル
ス型の保護回路11，10の共通回路とし、回路Ｘの出力端
Ｓに、パルス型保護回路10のフリップフロップ回路33の
入力端と、ＤＣ型保護回路11のダイオード35のアノード
側入力端とを共通接続してもよい。あるいは、回路Ｘを
設けずに、回路ＹをＤＣ型とパルス型の保護回路11，10
の共通回路とし、回路Ｙの出力端Ｒに、上記同様にフリ
ップフロップ回路33とダイオード35の両方の入力端を共
通接続してもよい。このように、回路Ｘあるいは回路Ｙ
のどちらか一方を共通回路として他方を削減すること
は、ＤＣ型保護回路11の回路部分Ｚに上記の如くカウン
タ手段が設けられてコンパレータの出力パルスの数をカ
ウントする場合に特に有効であり、回路構成の簡素化を
推し進めることができる。

【００３９】

【発明の効果】本発明によれば、フライバックトランス
の低圧コイル側に電流検出用素子が設けられ、この電流
検出用素子の電流検出部にパルス動作型とＤＣ型の過電
流保護回路の両方の入力端が共通接続されているので、
パルス動作型とＤＣ型のそれぞれの過電流保護回路が別
々の電流検出用素子を有する場合に比べて部品点数を減
少させることができる。

【００４０】また、電流検出用素子はスイッチ素子と基
準電位間に設けられているので、電流検出用素子に高圧
耐久性が要求されないため、パワー素子を用いる必要が
なく、パワー素子の削減を図ることが可能である。この
パワー素子は高価なものであり、パワー素子を削減した
分、安価な高圧発生回路を提供することができる。

【００４１】さらに、ＤＣ型の過電流保護回路が比較回
路と積分回路とラッチ回路等を有している構成にあって
は、上記回路をまとめてＩＣ（集積回路）化することが
可能であり、また、パルス型の過電流保護回路も比較回
路やラッチ回路等で構成するようにすれば、より部品点
数の低減を図ることができ、また、高圧発生回路のより
小型化を図ることも可能である。

【００４２】

【００４３】さらにまた、電流検出用素子の電流検出部
から比較回路までの回路部分がパルス動作型とＤＣ型の
両方の過電流保護回路の共通回路とした構成にあって
は、上記電流検出部から比較回路までの回路部分がパル
ス動作型とＤＣ型のそれぞれの過電流保護回路に設けら
れる場合に比べて回路構成を簡素化することができる。

【図面の簡単な説明】

【図１】本実施例の高圧発生回路の主要構成を示す回路
図である。

【図２】本実施例に特徴的なＤＣ型保護回路における過
電流発生時の各素子の出力信号を示す波形図である。

【図３】本実施例に特徴的なＤＣ型保護回路における正
常時の各素子の出力信号を示す波形図である。

【図４】提案例を示す回路図である。

【図５】図１および図４のパルス幅制御回路におけるス
イッチ制御信号のパルス幅の制御方式を示す説明図であ
る。

【図６】提案例における正常時の各素子の出力信号を示
す波形図である。

【図７】提案例における過電流発生時の各素子の出力信
号を示す波形図である。

【符号の説明】

２フライバックトランス３低圧コイル４高圧コイル５スイッチ素子７パルス幅制御回路９電流検出用素子 10 パルス型保護回路 11 ＤＣ型保護回路 12 コンパレータ 13 積分回路 14 フリップフロップ回路 16 ヒステリシス回路

Claims

(57)【特許請求の範囲】

【請求項１】フライバックトランスの低圧コイルのコ
レクタ端と基準電位間にスイッチ素子が介設され、この
スイッチ素子は高圧出力電圧のフィードバック検出電圧
の大きさに応じてオンパルス幅を制御するパルス幅制御
回路のスイッチ制御信号によってドライブされている高
圧発生回路において、スイッチ素子と基準電位間には電
流検出用素子が設けられ、この電流検出用素子の電流検
出部にパルス動作型の電流制限用過電流保護回路の入力
端と、ＤＣ型の回路動作停止用過電流保護回路の入力端
が共通接続され、両方の過電流保護回路の出力端は前記
パルス幅制御回路のそれぞれ対応する入力部に接続さ
れ、前記電流制限用過電流保護回路は、電流検出用素子
により検出された検出電流に対応する検出電圧が基準電
圧を越えたときに前記オンパルス幅を狭くする電流制限
信号を前記パルス幅制御回路に出力してスイッチ素子の
オン期間を短くし、前記回路動作停止用過電流保護回路
は、電流検出用素子により検出された検出電流に基づく
積分値が上限設定値を越えたときに前記スイッチ素子を
オフ動作させる回路動作停止信号を前記パルス幅制御回
路に出力する高圧発生回路。
【請求項２】ＤＣ型の回路動作停止用過電流保護回路
は電流検出用素子により検出された検出電流に対応する
検出電圧がリミッタ電位を越えたときにパルスを出力す
る比較回路と、この比較回路からのパルス出力を積分す
る積分回路と、この積分回路の積分値が上限設定値を越
えたときに前記スイッチ素子をオフ動作させる回路動作
停止用の信号を前記パルス幅制御回路に出力するラッチ
回路とを有する請求項１記載の高圧発生回路。
【請求項３】パルス動作型の電流制限用過電流保護回
路は、電流検出用素子により検出された検出電流に対応
する検出電圧が基準電圧を越えたときにラッチオン信号
を出力する比較回路と、この比較回路からのラッチオン
信号を受けたとき前記オンパルス幅を狭くする電流制限
信号をパルス幅制御回路に出力するラッチ回路とを有す
る請求項１又は請求項２記載の高圧発生回路。
【請求項４】積分回路の代わりに比較回路の出力パル
スをカウントするカウンタを設け、カウンタのカウント
値が上限設定値に達したときにカウンタからラッチ回路
にラッチオン信号を加える構成とした請求項２又は請求
項３記載の高圧発生回路。
【請求項５】電流検出用素子の電流検出部から比較回
路までの回路部分はパルス動作型とＤＣ型の両方の過電
流保護回路の共通回路とし、比較回路の出力側をパルス
動作型とＤＣ型のそれぞれの過電流保護回路に分岐させ
たことを特徴とする請求項２又は請求項３又は請求項４
記載の高圧発生回路。