JP3352871B2 - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JP3352871B2
JP3352871B2 JP01173896A JP1173896A JP3352871B2 JP 3352871 B2 JP3352871 B2 JP 3352871B2 JP 01173896 A JP01173896 A JP 01173896A JP 1173896 A JP1173896 A JP 1173896A JP 3352871 B2 JP3352871 B2 JP 3352871B2
Authority
JP
Japan
Prior art keywords
input
update map
programmable controller
control program
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01173896A
Other languages
Japanese (ja)
Other versions
JPH09204206A (en
Inventor
圭司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP01173896A priority Critical patent/JP3352871B2/en
Publication of JPH09204206A publication Critical patent/JPH09204206A/en
Application granted granted Critical
Publication of JP3352871B2 publication Critical patent/JP3352871B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、シーケンシャル・
ファンクション・チャート(Sequential Fanction Char
t 以下SFCと略称)によるプログラム命令を実行する
プグラマブルコントローラに係り、特に入出力の処理時
間を短縮するようにしたプログラマブルコントローラに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
Function chart (Sequential Fanction Char)
The present invention relates to a programmable controller that executes a program instruction according to SFC (hereinafter, abbreviated as SFC), and more particularly to a programmable controller that reduces input / output processing time.

【0002】[0002]

【従来の技術】プログラマブルコントローラ(以下PC
と略称)は、プログラムメモリに格納された制御プログ
ラムを高速で繰り返し実行すること(サイクリックスキ
ャン方式)により、各種の制御対象との間で多数のディ
ジタル信号やアナログ信号の入出力処理を行うもので、
鉄鋼、製紙プラントや、上下水道などの公共システム、
あるいは自動車産業の組立ラインなど、産業用システム
のプログラム制御に一般的に利用されている。
2. Description of the Related Art Programmable controllers (hereinafter referred to as PCs)
(Abbreviated as "abbreviated as"), which executes the control program stored in the program memory at high speed (cyclic scan method) to perform input / output processing of many digital and analog signals with various control targets. so,
Public systems such as steel and paper mills, water and sewage,
Or, it is generally used for program control of industrial systems such as an assembly line in the automobile industry.

【0003】また、大規模の産業用システムでは複数の
PCが用いられ、互いにデータの授受を行ったりする場
合がある。また、サイクリックスキャン方式では、制御
プログラムを1回スキャン実行する度に全ての入出力デ
ータを更新する一括入出力の処理が行われている。
In a large-scale industrial system, a plurality of PCs are used, and data may be exchanged with each other. In the cyclic scan method, batch input / output processing is performed to update all input / output data each time the control program is scanned once.

【0004】制御プログラムは、一般的にラダーダイヤ
グラム方式のプログラム命令が用いられているが、最近
ではSFC方式のプログラム命令も混在して用いられる
ようになってきた。図6はSFC方式のプログラム命令
を用いた制御プログラムの例を示したもので、制御状態
がステップ番号n−1、n、n+1と順次に遷移する工
程歩進形のプログラム制御に好適な制御方式であり、ア
クティブステップ(制御状態)がステップ番号nの場
合、内部出力による条件R26がオンになったとき、外部
出力Y52をオンにする信号を出力する。また、外部入力
による条件X60がオンになったとき、制御状態がステッ
プ番号nからステップ番号n+1へ遷移してアクティブ
ステップが変化する。従来は、上述したSFC方式のプ
ログラム命令を用いた場合でも一括入出力の処理が行わ
れていた。
As a control program, a ladder diagram-type program instruction is generally used, but recently, an SFC-type program instruction has been used in a mixed manner. FIG. 6 shows an example of a control program using SFC program instructions, which is a control method suitable for step-increment type program control in which the control state sequentially transitions to step numbers n-1, n, n + 1. When the active step (control state) is the step number n, a signal for turning on the external output Y52 is output when the condition R26 by the internal output is turned on. When the condition X60 by the external input is turned on, the control state transits from the step number n to the step number n + 1, and the active step changes. Conventionally, batch input / output processing has been performed even when the above-described SFC program instruction is used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来のPCは、制御プログラムを1回スキャン実行す
る度に全ての入出力データの更新が行われ、各スキャン
実行時点の制御状態において必要としない入出力データ
を含めて更新するので、大量の入出力データを扱う場合
にデータの更新に要する時間が増大し、制御プログラム
のスキャン周期が増大し、リアルタイム制御性が低下す
るという問題がある。
However, in the above-described conventional PC, all input / output data is updated each time the control program is scanned once, and is not necessary in the control state at the time of each scan execution. Since the update is performed including the input / output data, there is a problem that when a large amount of input / output data is handled, the time required for updating the data increases, the scan cycle of the control program increases, and the real-time controllability decreases.

【0006】本発明は上記の問題に鑑みてなされたもの
で、その目的とするところは、SFCによる制御プログ
ラムの各制御状態の制御に必要な入出力点を抽出し、抽
出された入出力点をデータ更新の対象とし、入出力の処
理時間を短縮したプログラマブルコントローラを提供す
ることにある。
The present invention has been made in view of the above problems, and has as its object to extract input / output points required for controlling each control state of a control program by an SFC, and to extract the extracted input / output points. The object of the present invention is to provide a programmable controller in which data is updated and the input / output processing time is reduced.

【0007】[0007]

【課題を解決するための手段】本発明のプログラマブル
コントローラは、プログラムメモリに格納されたシーケ
ンシャル・ファンクション・チャートによる制御プログ
ラムをスキャン実行するプログラマブルコントローラ
に、制御プログラムのスキャン実行毎にシーケンシャル
・ファンクション・チャートの現在のアクティブステッ
プに基づいて更新すべき入出力レジスタの位置情報を抽
出するための条件更新マップを格納する更新対象マップ
メモリを備え、スキャン実行毎に前記更新対象マップメ
モリの情報に基づいて入出力データの更新を行う。(請
求項1) 更に、制御プログラムのスキャン実行毎にシーケンシャ
ル・ファンクション・チャートの現在のアクティブステ
ップに基づいて更新すべき入出力レジスタの位置情報を
抽出し前記条件更新マップを作成する条件更新マップ作
成手段を備え、作成された条件更新マップに基づいて前
記更新対象マップメモリの内容を更新する。(請求項
2) 更に、前記条件更新マップ作成手段は、シーケンシャル
・ファンクション・チャートによる制御プログラムをス
キャン実行する度に、現在のアクティブステップとその
前後のステップの入出力命令を認識し更新すべき入出力
レジスタの位置情報を抽出して条件更新マップを作成す
る。(請求項3) 更に、前記条件更新マップ作成手段は、制御プログラム
の実行中に更新すべき入出力レジスタの位置情報を抽出
する。(請求項4) 更に、前記条件更新マップ作成手段は、制御プログラム
のスキャン実行終了後に更新すべき入出力レジスタの位
置情報を抽出する。(請求項5) また、前記制御プログラムはラダーダイヤグラムとシー
ケンシャル・ファンクション・チャートのプログラムが
混在して構成され、前記更新対象マップメモリは、ラダ
ーダイヤグラムによる制御プログラムの入出力レジスタ
の位置情報を抽出するための無条件更新マップを格納す
る無条件更新マップメモリと前記条件更新マップを格納
する条件更新マップメモリとで構成する。(請求項6) 更に、ラダーダイヤグラムによる制御プログラムの入出
力レジスタの位置情報を抽出して無条件更新マップを作
成する無条件更新マップ作成手段を備え、作成された無
条件更新マップを前記無条件更新マップメモリに格納す
る。(請求項7) 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムからラダーダイヤグラムによる制御プログラムを
検索し、ラダーダイヤグラムによる入出力命令のレジス
タの位置情報を抽出して無条件更新マップを作成する。
(請求項8) 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムのスキャン実行を開始する前に前記無条件更新マ
ップを作成する。(請求項9)
According to the present invention, a programmable controller scans and executes a control program based on a sequential function chart stored in a program memory. An update target map memory for storing a condition update map for extracting position information of an input / output register to be updated based on the current active step of the current active step. Update the output data. (Claim 1) Further, a condition update map is created by extracting position information of an input / output register to be updated based on the current active step of the sequential function chart each time the control program is scanned, and creating the condition update map. Means for updating the contents of the update target map memory based on the created condition update map. (Claim 2) Further, each time the control program based on the sequential function chart is scanned and executed, the condition update map creating means recognizes the current active step and the input / output instructions of the steps before and after the active step and updates the input and output instructions. A condition update map is created by extracting the position information of the output register. (Claim 3) Further, the condition update map creating means extracts position information of an input / output register to be updated during execution of the control program. (Claim 4) Further, the condition update map creating means extracts the position information of the input / output register to be updated after the scan of the control program is completed. (Claim 5) The control program includes a ladder diagram and a sequential function chart program, and the update target map memory extracts the position information of the input / output register of the control program based on the ladder diagram. And a condition update map memory for storing the condition update map. (Claim 6) Further, there is provided an unconditional update map creating means for extracting the position information of the input / output register of the control program by a ladder diagram to create an unconditional update map. Store it in the update map memory. (Claim 7) Further, the unconditional update map creating means searches the control program for a control program based on a ladder diagram, extracts position information of a register of an input / output instruction based on the ladder diagram, and creates an unconditional update map. I do.
(Claim 8) Further, the unconditional update map creating means creates the unconditional update map before starting scan execution of the control program. (Claim 9)

【0008】[0008]

【発明の実施の形態】図1は、本発明によるPCのハー
ドウエア構成の実施例を示したもので、1はPC、2は
PCの全体を統括制御するCPU、3はオペレーション
プログラムを格納するシステムメモリ、4は制御プログ
ラムを格納するプログラムメモリ、5はプログラミング
装置12との間で情報の授受を行うためのプログラマイ
ンタフェース、6は入出力信号に割り付けられた入出力
レジスタや演算途中データを格納するメモリでなるデー
タメモリ、7は制御プログラムをスキャン実行する度に
更新する入出力レジスタを決定するためのデータを格納
する更新対象マップメモリ、8は入出力バスインタフェ
ースであり、これらはCPUバス9で接続される。10
は外部装置との間で情報の授受を行う入出力装置(I/
O)、11は外部装置との間でデータ伝送を行う伝送装
置であり、これらはI/Oバス13で入出力バスインタ
フェース8に接続される。12は制御プログラムをロー
ディングしたり、プログラム制御の実行状態をモニタす
るプログラミング装置である。
FIG. 1 shows an embodiment of a hardware configuration of a PC according to the present invention, wherein 1 is a PC, 2 is a CPU for controlling the whole PC, and 3 is an operation program. A system memory, 4 is a program memory for storing a control program, 5 is a programmer interface for exchanging information with the programming device 12, and 6 is an input / output register assigned to an input / output signal and data during a calculation. A memory for storing data for determining an input / output register to be updated each time the control program is scanned; and 8, an input / output bus interface. Connected by 10
Is an input / output device (I / I) that exchanges information with external devices.
O) and 11 are transmission devices for performing data transmission with an external device, and these are connected to the input / output bus interface 8 via the I / O bus 13. A programming device 12 loads a control program and monitors the execution state of the program control.

【0009】図2は、更新対象マップメモリ7の実施例
を示したもので、無条件更新マップメモリ7aと条件更
新マップメモリ7bで構成され、無条件更新マップメモ
リ7aには制御状態に拘らずスキャン実行毎に更新する
入出力レジスタの位置(アドレス)情報が格納され、条
件更新マップメモリ7bにはスキャン実行毎にその時点
におけるアクティブステップの位置に応じて更新する入
出力レジスタの位置(アドレス)情報が格納され、いず
れも各入出力レジスタの位置(アドレス)に対応してビ
ット位置(アドレス)が割り付けられている。
FIG. 2 shows an embodiment of the map memory 7 to be updated. The map memory 7 includes an unconditional update map memory 7a and a condition update map memory 7b. The position (address) information of the input / output register to be updated each time the scan is executed is stored, and the position (address) of the input / output register to be updated in accordance with the position of the active step at that time each time the scan is executed is stored in the condition update map memory 7b. Information is stored, and bit positions (addresses) are assigned to the positions (addresses) of the respective input / output registers.

【0010】上記構成においてPCを起動させると、C
PU2はシステムメモリ3に格納されたオペレーション
プログラムに基づいて図3に示す処理を行う。まず、無
条件更新マップの作成処理21が実行され、プログラム
メモリ4に格納された制御プログラムの検索が行われ
る。制御プログラムはラダーダイヤグラムとSFCが混
在して構成され、各ラダーダイヤグラムとSFCの先頭
にはプログラム方式を判別するための識別ラベルが設け
られている。無条件更新マップは、ラダーダイヤグラム
によるプログラム部分に使用されている入出力命令(入
出力レジスタ)を検索し、当該入出力レジスタに対応す
る無条件更新マップメモリ7aのビットに1をセットす
ることによって作成する。次に条件更新マップの初期設
定22が実行され、条件更新マップメモリ7bの全ての
ビットに1をセットする。その後プログラム制御の起動
処理23が行われ、通常のプログラム制御のスキャン実
行が開始される。
When the PC is started in the above configuration, C
The PU 2 performs the processing shown in FIG. 3 based on the operation program stored in the system memory 3. First, an unconditional update map creation process 21 is executed, and a search for a control program stored in the program memory 4 is performed. The control program is composed of a ladder diagram and an SFC, and an identification label for discriminating the program system is provided at the head of each ladder diagram and the SFC. The unconditional update map is obtained by retrieving an input / output instruction (input / output register) used for a program part in the ladder diagram and setting 1 to a bit of the unconditional update map memory 7a corresponding to the input / output register. create. Next, initial setting 22 of the condition update map is executed, and 1 is set to all bits of the condition update map memory 7b. Thereafter, the program control activation process 23 is performed, and the scan execution of the normal program control is started.

【0011】プログラム制御のスキャン実行が開始され
ると、先ず一括入出力処理24が実行される。本発明の
場合、一括入出力処理は、無条件更新マップメモリ7a
と条件更新マップメモリ7bのビットデータが1にセッ
トされたビット位置に対応する入出力レジスタが更新対
象とされ、初回のスキャンでは条件更新マップメモリ7
bの全てのビットに1がセットされているので全ての入
出力データの更新が行われる。次に通常のプログラム制
御のスキャン実行処理25が行われる。本実施例の場
合、1スキャンの実行が終わるとSFCによる制御プロ
グラムのアクティブステップ(制御状態)が確定するの
でアクティブステップの番号を保持する処理26を行
う。その後、条件更新マップの更新処理27を実行し、
現アクティブステップ、その前段のステップ、その後段
のステップ、及び現アクティブステップにつながるトラ
ンジションの各々に対応するプログラム部分を検索範囲
とし、そのいずれかに存在している入出力レジスタを検
索し、対応する条件更新マップメモリ7bのビット位置
に1をセットしその他は0にクリアする。その後、一括
入出力処理24へ戻されてプログラム制御のスキャン実
行が繰り返される。従って、2回目以降の一括入出力処
理24では無条件更新マップメモリ7aと前スキャンで
更新された条件更新マップメモリ7bの1にセットされ
たビット位置に基づいて入出力データの更新が行われ
る。
When the scan execution of the program control is started, first, a batch input / output processing 24 is executed. In the case of the present invention, the batch input / output processing is performed by the unconditional update map memory 7a.
And the input / output register corresponding to the bit position where the bit data of the condition update map memory 7b is set to 1 is to be updated.
Since 1 is set to all bits of b, all input / output data is updated. Next, scan execution processing 25 under normal program control is performed. In the case of the present embodiment, when the execution of one scan is completed, the active step (control state) of the control program by the SFC is determined, so that a process 26 for holding the number of the active step is performed. After that, a condition update map update process 27 is executed,
The program portion corresponding to each of the current active step, the previous step, the subsequent step, and the transition leading to the current active step is set as a search range, and an input / output register existing in any of them is searched. The bit position of the condition update map memory 7b is set to 1 and the others are cleared to 0. Thereafter, the process returns to the batch input / output processing 24, and the scan execution of the program control is repeated. Therefore, in the second and subsequent batch input / output processing 24, the input / output data is updated based on the bit position set in the unconditional update map memory 7a and the condition update map memory 7b updated in the previous scan.

【0012】SFCの動作規定では、その時点での制御
動作に関連するのは、現在アクティブなステップ及びそ
のステップの下に接続されたトランジションのみであ
る。また、ステップ遷移が発生する時点に注目すれば、
現在アクティブなステップの前段及び後段のステップ
も、その時点での制御動作に関連すると考える必要があ
る。 本実施例によれば、その時点での制御動作に無関
係な入出力信号はデータ更新処理の対象外とし処理点数
を少なくすることができ、一括入出力の処理時間を短縮
することができ、スキャン時間の短縮を図ることができ
る。
In the SFC operating specification, only the currently active step and the transitions connected under that step are relevant to the current control operation. Also, paying attention to the time when the step transition occurs,
Steps before and after the currently active step also need to be considered as related to the control operation at that time. According to the present embodiment, input / output signals irrelevant to the control operation at that time can be excluded from data update processing, the number of processing points can be reduced, the processing time of batch input / output can be reduced, and scanning can be performed. Time can be reduced.

【0013】図4は無条件更新マップの作成処理21の
詳細を示したもので、先ずステップ21aでプログラム
メモリ4に格納された制御プログラムの先頭から検索を
開始し、ステップ21bでSFCによるプログラムか否
かを判別する。SFCのプログラムであればステップ2
1aへ戻して次の検索を行い、SFC以外のプログラム
であればステップ21cで入出力命令か否かを判別す
る。入出力命令であればステップ21dでその入出力命
令のオペランドとして使用されている入出力レジスタを
抽出し、その入出力レジスタに対応する無条件更新マッ
プメモリ7aのビット位置に1をセットする。そのプロ
グラム部分内にサブルーチンが含まれている場合には、
そのサブルーチン内についても同様に入出力レジスタを
抽出し、対応する無条件更新マップメモリ7aのビット
位置に1をセットする。図2はアドレスが0と1の入出
力レジスタが無条件更新対象としてマークされた例を示
している。入出力命令でなければステップ21dをスキ
ップする。ステップ21eは制御プログラムがENDで
あるか否かを判別し、ENDでなければステップ21a
へ戻しENDになるまで同様の処理を繰り返す。
FIG. 4 shows the details of the unconditional update map creation processing 21. First, in step 21a, a search is started from the beginning of the control program stored in the program memory 4, and in step 21b, whether or not the SFC program is It is determined whether or not. Step 2 if it is an SFC program
Returning to 1a, the next search is performed, and if it is a program other than SFC, it is determined in step 21c whether or not it is an input / output instruction. If it is an input / output instruction, an input / output register used as an operand of the input / output instruction is extracted in step 21d, and 1 is set to a bit position of the unconditional update map memory 7a corresponding to the input / output register. If the program part contains a subroutine,
The input / output registers are similarly extracted from the subroutine, and 1 is set to the corresponding bit position of the unconditional update map memory 7a. FIG. 2 shows an example in which input / output registers at addresses 0 and 1 are marked as unconditional update targets. If it is not an input / output instruction, step 21d is skipped. Step 21e determines whether or not the control program is END.
The same processing is repeated until it returns to END.

【0014】図5は条件更新マップの作成処理27の詳
細を示したもので、先ずステップ27aで条件更新マッ
プメモリ7bの全てのビットを0にリセットする。次
に、ステップ27bで保持されたアクティブステップに
対応するプログラム部分内の命令語を調べ、オペランド
として使用されている入出力レジスタを抽出し、その入
出力レジスタに対応する条件更新マップメモリ7bのビ
ット位置に1をセットする。そのプログラム部分内にサ
ブルーチンが含まれている場合には、そのサブルーチン
内についても同様に入出力レジスタを抽出し、対応する
条件更新マップメモリ7bのビット位置に1をセットす
る。更に、当該アクティブステップの前段と後段のステ
ップ及び当該アクティブステップの下に接続されたトラ
ンジションについて、同様に入出力レジスタを抽出し、
対応する条件更新マップメモリ7bのビット位置に1を
セットする。例えば、アクティブステップが図6に示す
ようにステップ番号nであるとき、前段ステップn−
1、現アクティブステップn、後段ステップn+1の外
部出力ビットオペランドY50、Y52、Y55と、現
アクティブステップnにつながるトランジションの外部
入力ビットオペランドX60、X68が更新の対象と判
断される。外部入力ビットオペランドX39及びX77
はいずれも更新対象外と判断される。また、R25及び
R26は内部ビットオペランドであるため本判断の対象
外である。
FIG. 5 shows the details of the condition update map creation processing 27. First, all bits of the condition update map memory 7b are reset to 0 in step 27a. Next, the instruction word in the program portion corresponding to the active step held in step 27b is examined, the input / output register used as the operand is extracted, and the bit of the condition update map memory 7b corresponding to the input / output register is extracted. Set 1 to the position. When a subroutine is included in the program portion, the input / output registers are similarly extracted from the subroutine, and 1 is set to the bit position of the corresponding condition update map memory 7b. Further, for the steps before and after the active step and the transition connected under the active step, the input / output registers are similarly extracted,
"1" is set to the bit position of the corresponding condition update map memory 7b. For example, when the active step is a step number n as shown in FIG.
1. The external output bit operands Y50, Y52, and Y55 of the current active step n and the succeeding step n + 1, and the external input bit operands X60 and X68 of the transition connected to the current active step n are determined to be updated. External input bit operands X39 and X77
Are determined not to be updated. Since R25 and R26 are internal bit operands, they are not subject to this determination.

【0015】図2の条件更新マップメモリ7bは、抽出
された外部出力ビットオペランドY50、Y52、Y5
5が出力レジスタのアドレス5に属するビットオペラン
ドであり、外部入力ビットオペランドX60、X68が
入力レジスタのアドレス6に属するビットオペランドの
場合を示している。従って、アドレス5と6の入出力レ
ジスタが更新され、それに属する全ての入出力ビットオ
ペランドが更新される。その後ステップ27dで他にア
クティブステップがあるか否かを判別し、全てのアクテ
ィブステップに対して同様の処理を行って終了する。
The condition update map memory 7b of FIG. 2 stores extracted external output bit operands Y50, Y52, Y5.
5 is a bit operand belonging to address 5 of the output register, and external input bit operands X60 and X68 are bit operands belonging to address 6 of the input register. Therefore, the input / output registers at addresses 5 and 6 are updated, and all the input / output bit operands belonging to them are updated. Thereafter, in step 27d, it is determined whether or not there are any other active steps. The same processing is performed for all the active steps, and the process ends.

【0016】本実施例では、選択更新マップの更新は毎
スキャンの実行終了時点で行う場合について説明した
が、スキャン実行中に行うことも可能である。また、S
FCの各ステップに対応した更新対象の入出力レジスタ
を、スキャン実行に先だって予めマップとして記憶して
おき、このマップとアクティブステップに基づいて更新
対象となる入出力レジスタを決定することも可能であ
る。この場合、別の装置によって制御プログラムから抽
出された更新対象の入出力レジスタの情報を受け取り、
更新マップメモリに記憶させることも可能である。
In this embodiment, the case in which the selection update map is updated at the end of the execution of each scan has been described. However, the update can be performed during the execution of the scan. Also, S
The input / output registers to be updated corresponding to each step of the FC may be stored in advance as a map before executing the scan, and the input / output registers to be updated may be determined based on the map and the active steps. . In this case, the information of the input / output register to be updated extracted from the control program by another device is received,
It is also possible to store it in the update map memory.

【0017】[0017]

【発明の効果】本発明のプログラマブルコントローラに
よれば、シーケンシャル、ファンクション、チャートの
制御プログラムを実行する場合、その時点での制御動作
に関係のある入出力信号だけを一括入出力処理の対象と
し、更新データ数を少なくすることができ、一括入出力
の処理時間が短縮され、スキャン時間を短縮し、リアル
タイム制御性を向上させることができる。
According to the programmable controller of the present invention, when executing a sequential, function, or chart control program, only input / output signals related to the control operation at that time are subjected to the batch input / output processing, The number of update data can be reduced, the batch input / output processing time can be reduced, the scan time can be reduced, and real-time controllability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプログラマブルコントローラのハード
ウエアの実施例図
FIG. 1 is a diagram showing an embodiment of hardware of a programmable controller according to the present invention.

【図2】更新対象マップメモリの詳細構成図FIG. 2 is a detailed configuration diagram of an update target map memory;

【図3】オペレーションプログラムの処理内容を示すフ
ローチャート
FIG. 3 is a flowchart showing processing contents of an operation program.

【図4】無条件更新マップの処理内容を示すフローチャ
ート
FIG. 4 is a flowchart showing processing contents of an unconditional update map;

【図5】条件更新マップの処理内容を示すフローチャー
FIG. 5 is a flowchart showing processing contents of a condition update map.

【図6】SFC方式のプログラム命令を用いた制御プロ
グラムの例
FIG. 6 shows an example of a control program using SFC program instructions.

【符号の説明】[Explanation of symbols]

1…プログラマブルコントローラ 2…CPU 3…システムメモリ 4…プログ
ラムメモリ 5…プログラマインタフェース 6…データ
メモリ 7…更新対象マップメモリ 7a…無条
件更新マップメモリ 7b…条件更新マップメモリ 8…入出力
バスインタフェース 9…CPUバス 10…入出力
装置 11…伝送装置 12…プロ
グラミング装置 13…I/Oバス 21…無条件更新マップの作成処理 22…条件
更新マップの初期設定 23…プログラム制御の起動処理 24…一括
入出力処理 25…プログラム制御のスキャン実行処理 26…アク
ティブステップの保持 27…条件更新マップの更新処理
DESCRIPTION OF SYMBOLS 1 ... Programmable controller 2 ... CPU 3 ... System memory 4 ... Program memory 5 ... Programmer interface 6 ... Data memory 7 ... Update target map memory 7a ... Unconditional update map memory 7b ... Condition update map memory 8 ... I / O bus interface 9 ... CPU bus 10 ... I / O device 11 ... Transmission device 12 ... Programming device 13 ... I / O bus 21 ... Unconditional update map creation process 22 ... Initial setting of condition update map 23 ... Program control activation process 24 ... Batch input / output Processing 25: Program-controlled scan execution processing 26: Active step retention 27: Condition update map update processing

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】プログラムメモリに格納されたシーケンシ
ャル・ファンクション・チャートによる制御プログラム
をスキャン実行するプログラマブルコントローラに、制
御プログラムのスキャン実行毎にシーケンシャル・ファ
ンクション・チャートの現在のアクティブステップに基
づいて更新すべき入出力レジスタの位置情報を抽出する
ための条件更新マップを格納する更新対象マップメモリ
を備え、スキャン実行毎に前記更新対象マップメモリの
情報に基づいて入出力データの更新を行うことを特徴と
するプログラマブルコントローラ。
1. A programmable controller that scans and executes a control program based on a sequential function chart stored in a program memory should be updated based on the current active step of the sequential function chart every time the control program is scanned. An update target map memory for storing a condition update map for extracting position information of the input / output register is provided, and the input / output data is updated based on the information of the update target map memory every time a scan is performed. Programmable controller.
【請求項2】請求項1に記載のプログラマブルコントロ
ーラにおいて、制御プログラムのスキャン実行毎にシー
ケンシャル・ファンクション・チャートの現在のアクテ
ィブステップに基づいて更新すべき入出力レジスタの位
置情報を抽出し前記条件更新マップを作成する条件更新
マップ作成手段を備え、作成された条件更新マップに基
づいて前記更新対象マップメモリの内容を更新すること
を特徴とするプログラマブルコントローラ。
2. The programmable controller according to claim 1, wherein each time the control program is scanned, position information of an input / output register to be updated is extracted based on a current active step of a sequential function chart, and the condition update is performed. A programmable controller comprising a condition update map creating means for creating a map, and updating the contents of the update target map memory based on the created condition update map.
【請求項3】請求項2に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、シーケ
ンシャル・ファンクション・チャートによる制御プログ
ラムをスキャン実行する度に、現在のアクティブステッ
プとその前後のステップの入出力命令を認識し更新すべ
き入出力レジスタの位置情報を抽出して条件更新マップ
を作成することを特徴とするプログラマブルコントロー
ラ。
3. The programmable controller according to claim 2, wherein the condition update map creating means scans and executes a control program based on a sequential function chart to input and output a current active step and steps before and after the current active step. A programmable controller, which recognizes an instruction, extracts position information of an input / output register to be updated, and creates a condition update map.
【請求項4】請求項2に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、制御プ
ログラムの実行中に更新すべき入出力レジスタの位置情
報を抽出することを特徴とするプログラマブルコントロ
ーラ。
4. The programmable controller according to claim 2, wherein said condition update map creating means extracts position information of an input / output register to be updated during execution of the control program.
【請求項5】請求項2に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、制御プ
ログラムのスキャン実行終了後に更新すべき入出力レジ
スタの位置情報を抽出することを特徴とするプログラマ
ブルコントローラ。
5. The programmable controller according to claim 2, wherein said condition update map creating means extracts position information of an input / output register to be updated after scanning of the control program is completed.
【請求項6】請求項1に記載のプログラマブルコントロ
ーラにおいて、前記制御プログラムはラダーダイヤグラ
ムとシーケンシャル・ファンクション・チャートのプロ
グラムが混在して構成され、前記更新対象マップメモリ
は、ラダーダイヤグラムによる制御プログラムの入出力
レジスタの位置情報を抽出するための無条件更新マップ
を格納する無条件更新マップメモリと前記条件更新マッ
プを格納する条件更新マップメモリとで構成することを
特徴とするプログラマブルコントローラ。
6. The programmable controller according to claim 1, wherein the control program includes a ladder diagram and a sequential function chart program in a mixed manner, and the update target map memory stores the control program based on the ladder diagram. A programmable controller comprising: an unconditional update map memory for storing an unconditional update map for extracting position information of an output register; and a condition update map memory for storing the condition update map.
【請求項7】請求項6に記載のプログラマブルコントロ
ーラにおいて、ラダーダイヤグラムによる制御プログラ
ムの入出力レジスタの位置情報を抽出して無条件更新マ
ップを作成する無条件更新マップ作成手段を備え、作成
された無条件更新マップを前記無条件更新マップメモリ
に格納することを特徴とするプログラマブルコントロー
ラ。
7. The programmable controller according to claim 6, further comprising an unconditional update map creating means for extracting position information of an input / output register of a control program by a ladder diagram to create an unconditional update map. A programmable controller storing an unconditional update map in the unconditional update map memory.
【請求項8】請求項7に記載のプログラマブルコントロ
ーラにおいて、前記無条件更新マップ作成手段は、前記
制御プログラムからラダーダイヤグラムによる制御プロ
グラムを検索し、ラダーダイヤグラムによる入出力命令
のレジスタの位置情報を抽出して無条件更新マップを作
成することを特徴とするプログラマブルコントローラ。
8. The programmable controller according to claim 7, wherein the unconditional update map creating means searches the control program for a control program based on a ladder diagram, and extracts position information of a register of an input / output instruction based on the ladder diagram. And generating an unconditionally updated map.
【請求項9】請求項7に記載のプログラマブルコントロ
ーラにおいて、前記無条件更新マップ作成手段は、前記
制御プログラムのスキャン実行を開始する前に前記無条
件更新マップを作成することを特徴とするプログラマブ
ルコントローラ。
9. The programmable controller according to claim 7, wherein said unconditional update map creating means creates said unconditional update map before starting scan execution of said control program. .
JP01173896A 1996-01-26 1996-01-26 Programmable controller Expired - Fee Related JP3352871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01173896A JP3352871B2 (en) 1996-01-26 1996-01-26 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01173896A JP3352871B2 (en) 1996-01-26 1996-01-26 Programmable controller

Publications (2)

Publication Number Publication Date
JPH09204206A JPH09204206A (en) 1997-08-05
JP3352871B2 true JP3352871B2 (en) 2002-12-03

Family

ID=11786380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01173896A Expired - Fee Related JP3352871B2 (en) 1996-01-26 1996-01-26 Programmable controller

Country Status (1)

Country Link
JP (1) JP3352871B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081594A4 (en) * 1998-05-27 2009-12-02 Mitsubishi Electric Corp Peripheral equipment for programmable controller and method for monitoring the same

Also Published As

Publication number Publication date
JPH09204206A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
JP3024422B2 (en) Programmable controller and method of operating programmable controller
JP3352871B2 (en) Programmable controller
US5390306A (en) Pipeline processing system and microprocessor using the system
US5586337A (en) Programmable controller with timing control
EP0270125B1 (en) Pipeline controlling system
EP0382235A2 (en) Microprogram control apparatus
EP0397414B1 (en) Control device having a function of modifying a microinstruction
US5819081A (en) Method of executing a branch instruction of jumping to a subroutine in a pipeline control system
JPH0410081B2 (en)
JP2529429B2 (en) Programmable controller
JP2000194556A (en) Instruction look-ahead system and hardware
JP3074809B2 (en) Programmable controller
JPH082727Y2 (en) Programmable sequencer
JP3085371B2 (en) Associative memory search circuit
JPS6042968B2 (en) information processing equipment
JP2692141B2 (en) Sequence controller
JPS6398704A (en) Programmable controller
JP3013619B2 (en) Programmable controller
JPH05224711A (en) Control method for programmable controller
JPH0981275A (en) Arithmetic processing unit
JPH08161010A (en) Ladder sequence program arithmetic unit
JPH10312279A (en) Bit retrieval circuit and method processor having the same
JPH06100965B2 (en) Micro program controller
JPH09185525A (en) Protocol debugging system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees