JP3347188B2 - 感光性レジストの電着塗装方法 - Google Patents
感光性レジストの電着塗装方法Info
- Publication number
- JP3347188B2 JP3347188B2 JP19029693A JP19029693A JP3347188B2 JP 3347188 B2 JP3347188 B2 JP 3347188B2 JP 19029693 A JP19029693 A JP 19029693A JP 19029693 A JP19029693 A JP 19029693A JP 3347188 B2 JP3347188 B2 JP 3347188B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodeposition
- photosensitive resist
- resist film
- energization
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/164—Coating processes; Apparatus therefor using electric, electrostatic or magnetic means; powder coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電着塗装法で感光性レ
ジスト膜を形成した後、露光現像、エッチング等を行う
精密微細加工部品の製造方法に関する。
ジスト膜を形成した後、露光現像、エッチング等を行う
精密微細加工部品の製造方法に関する。
【０００２】
【従来の技術】従来、感光性レジストを用いる精密微細
加工部品の製造方法としてはフォトエッチング法があ
り、詳細については「図解・フォトファブリゲーショ
ン」（１９８６年総合電子出版刊）に記載されている。
この中では、プリント配線板上に配線パターンを形成す
る場合、銅張積層板などの金属素材上に感光性レジスト
膜を形成し、次いでパターンマスクを重ねて露光し、次
いで未露光部を現像液で流出せしめ、さらに金属エッチ
ング液で金属露出部をエッチングしてパターンを形成す
る。上記レジスト膜形成方法としては、（i）感光性レ
ジスト層を有するフィルムを積層する方法、（ii）溶液
状の感光レジストをディップコート、ロールコート、又
はカーテンコート等で塗装する方法、（iii）電着塗装
により感光性レジスト層を形成する方法がある。電着塗
装法は、（i）素材への密着がよい、（ii）表面凹凸へ
の追随性がよい、（iii）スルーホール付基板での穴内
面の処理が可能、などの理由で注目され、近年実用化が
進んでいる。
加工部品の製造方法としてはフォトエッチング法があ
り、詳細については「図解・フォトファブリゲーショ
ン」（１９８６年総合電子出版刊）に記載されている。
この中では、プリント配線板上に配線パターンを形成す
る場合、銅張積層板などの金属素材上に感光性レジスト
膜を形成し、次いでパターンマスクを重ねて露光し、次
いで未露光部を現像液で流出せしめ、さらに金属エッチ
ング液で金属露出部をエッチングしてパターンを形成す
る。上記レジスト膜形成方法としては、（i）感光性レ
ジスト層を有するフィルムを積層する方法、（ii）溶液
状の感光レジストをディップコート、ロールコート、又
はカーテンコート等で塗装する方法、（iii）電着塗装
により感光性レジスト層を形成する方法がある。電着塗
装法は、（i）素材への密着がよい、（ii）表面凹凸へ
の追随性がよい、（iii）スルーホール付基板での穴内
面の処理が可能、などの理由で注目され、近年実用化が
進んでいる。
【０００３】
【発明が解決しようとする課題】プリント配線板の電着
塗装では、従来は、電着液中に基板を吊して浸漬し、所
定の通電プログラムに従って１〜３分所望の膜厚が得ら
れる条件で通電して電着する方法が用いられている。近
年、プリント配線板の高密度化、高精度化に伴い、微細
な回路パターンを分留まり良く生産する要求が高まって
いる。ところが、従来の電着塗装方法では、微細回路形
成時にレジストの密着不良による断線及びエッチング液
のレジスト膜通過による線細りが起こり、分留まり良く
微細回路を形成することができなかった。本発明は、上
記問題に鑑みて、感光性レジストを電着塗装するに際
し、微細回路形成能力の高いレジスト皮膜を形成させる
ことができる、精密微細加工部品における感光性レジス
ト膜の製造方法を提供するものである。
塗装では、従来は、電着液中に基板を吊して浸漬し、所
定の通電プログラムに従って１〜３分所望の膜厚が得ら
れる条件で通電して電着する方法が用いられている。近
年、プリント配線板の高密度化、高精度化に伴い、微細
な回路パターンを分留まり良く生産する要求が高まって
いる。ところが、従来の電着塗装方法では、微細回路形
成時にレジストの密着不良による断線及びエッチング液
のレジスト膜通過による線細りが起こり、分留まり良く
微細回路を形成することができなかった。本発明は、上
記問題に鑑みて、感光性レジストを電着塗装するに際
し、微細回路形成能力の高いレジスト皮膜を形成させる
ことができる、精密微細加工部品における感光性レジス
ト膜の製造方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明者らは、上記問題
を解決する為に鋭意努力した結果、電着塗装を１５０〜
３５０Ｖの定電圧通電で行い、電着電流対数値の減量速
度が一定値をはずれるまでの通電時間の８０〜２００％
の範囲で電着し、通過電流対数値の減量が一定値をはず
れる時点で通電を停止すれば、密着性・耐エッチング液
性の良好な電着被膜を形成することを見出した。すなわ
ち、電着塗装時に基板表面を全面被覆した時点を電流変
化より読み取り、通電を停止することで、感光性レジス
トに有害な過剰通電が避けられ、微細回路形成に好適な
物性を有するレジスト被膜が得られるのである。一般に
電着被膜の形成過程については、 （i）基板表面に水の電気分解によりＨ＋が蓄積される
過程としての誘導期、 （ii）電着物が表面を一旦全面被覆する過程としての被
覆過程、 （iii）被覆膜中の細孔を通して電着が進行し、被膜が
積上る過程としての積上過程、 の３過程に分かれることが知られている。
を解決する為に鋭意努力した結果、電着塗装を１５０〜
３５０Ｖの定電圧通電で行い、電着電流対数値の減量速
度が一定値をはずれるまでの通電時間の８０〜２００％
の範囲で電着し、通過電流対数値の減量が一定値をはず
れる時点で通電を停止すれば、密着性・耐エッチング液
性の良好な電着被膜を形成することを見出した。すなわ
ち、電着塗装時に基板表面を全面被覆した時点を電流変
化より読み取り、通電を停止することで、感光性レジス
トに有害な過剰通電が避けられ、微細回路形成に好適な
物性を有するレジスト被膜が得られるのである。一般に
電着被膜の形成過程については、 （i）基板表面に水の電気分解によりＨ＋が蓄積される
過程としての誘導期、 （ii）電着物が表面を一旦全面被覆する過程としての被
覆過程、 （iii）被覆膜中の細孔を通して電着が進行し、被膜が
積上る過程としての積上過程、 の３過程に分かれることが知られている。
【０００５】本発明者らは、感光性レジストを電着する
場合、上記（iii）の積上過程は現像性に極めて有害で
あり、この積上過程での電着時間が長くなる程、密着不
良によるレジストはがれに起因する断線を起こしやす
く、また耐エッチング液性低下に起因する線細りを起こ
しやすいことを見出した。ここで、上記被覆過程の終了
時点は、定電圧で電着した際の経時電流曲線から読取る
ことができる。具体的には電着電流対数値の時間変化を
追跡すれば、被覆過程中は一定速度で減量していること
から減量速度が変化する時点を終了ポイントと判断する
ことができる。例えば、図１の電着電流対数値と通電時
間とのグラフを作成し、この図１のグラフより、被覆過
程を示す直線部分から外れて積上過程に変化する点を被
覆終了時点として読み取ることができる。よって、本発
明は、電着塗装法により、導電性素材上に感光性レジス
ト膜を形成する精密加工部品の製造方法において、電着
被膜が基板表面を全面被覆した時点で通電を停止して過
剰通電を避けるように構成する。
場合、上記（iii）の積上過程は現像性に極めて有害で
あり、この積上過程での電着時間が長くなる程、密着不
良によるレジストはがれに起因する断線を起こしやす
く、また耐エッチング液性低下に起因する線細りを起こ
しやすいことを見出した。ここで、上記被覆過程の終了
時点は、定電圧で電着した際の経時電流曲線から読取る
ことができる。具体的には電着電流対数値の時間変化を
追跡すれば、被覆過程中は一定速度で減量していること
から減量速度が変化する時点を終了ポイントと判断する
ことができる。例えば、図１の電着電流対数値と通電時
間とのグラフを作成し、この図１のグラフより、被覆過
程を示す直線部分から外れて積上過程に変化する点を被
覆終了時点として読み取ることができる。よって、本発
明は、電着塗装法により、導電性素材上に感光性レジス
ト膜を形成する精密加工部品の製造方法において、電着
被膜が基板表面を全面被覆した時点で通電を停止して過
剰通電を避けるように構成する。
【０００６】さらに、この構成において、上記通電時間
が２０秒以内で、レジスト膜厚が１５μ以下であるよう
に構成することもできる。ここで、本発明における適正
通電時間は、上記したように終了時点までの８０〜２０
０％の範囲内が好ましく、この通電時間が短すぎると全
面被覆がなされず、長すぎると密着性、耐エッチング液
性が低下する。また、通電方法としては、予め上記方法
で設定された終了時間で通電を停止するプログラムで電
着する方法があるが、好ましくは、通電中の電着電流デ
ータを追跡演算し、終了ポイントを自動的に判断して通
電を停止するようにプログラムして自動制御する方式が
ある。
が２０秒以内で、レジスト膜厚が１５μ以下であるよう
に構成することもできる。ここで、本発明における適正
通電時間は、上記したように終了時点までの８０〜２０
０％の範囲内が好ましく、この通電時間が短すぎると全
面被覆がなされず、長すぎると密着性、耐エッチング液
性が低下する。また、通電方法としては、予め上記方法
で設定された終了時間で通電を停止するプログラムで電
着する方法があるが、好ましくは、通電中の電着電流デ
ータを追跡演算し、終了ポイントを自動的に判断して通
電を停止するようにプログラムして自動制御する方式が
ある。
【０００７】一般に、経時電着電流の曲線は、電着液の
温度、不揮発分、中和剤濃度、溶剤量、基板サイズ、電
極間距離、電着液の流速等で変化する為、終了時点は変
動しやすい。上記自動制御方法を用いれば、電着ライン
でこれらの変動による電着レジストの性能変化を抑える
ことができる。一般に、電着塗装可能なアニオン型感光
性レジストには、現像時に非露光部が流出除去されるネ
ガ型と露光部が流出除去されるポジ型があるが、本発明
ではいずれのレジストでも使用できる。感光性レジスト
液の組成に関しては、従来より特開平３−１７７５８６
号公報、特開平２−４２４４６号公報等において多数の
提案がなされているが、通常は、ビニル基などのラジカ
ル反応性官能基を有する光重合性ポリマー、オリゴマ
ー、モノマー及び光重合開始剤を主成分とする水分散体
である。本発明における導電性素材は、電着塗装可能な
導電体であればよく、銅、アルミ、鉄などの金属類、及
びそれらの合金、酸化物、導電性有機物質、さらに絶縁
体に導電化処理した物質などがあげられる。本発明にお
ける電着電圧は１００〜４００Ｖが好ましい。さらに好
ましくは１５０〜３５０Ｖである。この範囲より低圧側
では密着不良による断線が起こりやすく、高圧側では成
膜したレジスト膜が破壊されてピンホールが発生しやす
くなる。
温度、不揮発分、中和剤濃度、溶剤量、基板サイズ、電
極間距離、電着液の流速等で変化する為、終了時点は変
動しやすい。上記自動制御方法を用いれば、電着ライン
でこれらの変動による電着レジストの性能変化を抑える
ことができる。一般に、電着塗装可能なアニオン型感光
性レジストには、現像時に非露光部が流出除去されるネ
ガ型と露光部が流出除去されるポジ型があるが、本発明
ではいずれのレジストでも使用できる。感光性レジスト
液の組成に関しては、従来より特開平３−１７７５８６
号公報、特開平２−４２４４６号公報等において多数の
提案がなされているが、通常は、ビニル基などのラジカ
ル反応性官能基を有する光重合性ポリマー、オリゴマ
ー、モノマー及び光重合開始剤を主成分とする水分散体
である。本発明における導電性素材は、電着塗装可能な
導電体であればよく、銅、アルミ、鉄などの金属類、及
びそれらの合金、酸化物、導電性有機物質、さらに絶縁
体に導電化処理した物質などがあげられる。本発明にお
ける電着電圧は１００〜４００Ｖが好ましい。さらに好
ましくは１５０〜３５０Ｖである。この範囲より低圧側
では密着不良による断線が起こりやすく、高圧側では成
膜したレジスト膜が破壊されてピンホールが発生しやす
くなる。
【０００８】本発明の通電方法であれば、電着液が基板
全面を被覆した後に電圧がかかることがなく、電着皮膜
の破壊が起きにくい。従って、従来法より高電圧での電
着が可能になり、積上過程を省く効果と相まって極めて
短時間で電着が終了する。例えば、一般に行われている
定電圧、及び定電流法による電着条件が１５０Ｖ以下で
１〜３分要するのに対し、本発明による電着は例えば１
５０〜３５０Ｖで１〜２０秒前後でよい。なお、必要通
電時間は電圧・面積・電源容量などによる。図３参照の
こと。この本発明にかかる高電圧短時間電着の利点は、
生産タクトを縮め生産性を格段に向上させるばかりでな
く、電着槽内レジスト液の交換速度を早めることで経時
劣化を防ぐ効果がある。さらに驚くべきことに、このよ
うな高電圧短時間電着では、従来法に比べ極めて美麗で
光沢のある均一皮膜が形成されることがわかった。これ
は、従来法が長時間の積上過程中に液流中の泡及び乱
流、基板表面状態の不均一が原因となり、電着皮膜の平
滑性を低下させるのが原因であると考えられる。このよ
うに均一なレジスト被膜形成が可能であることは、ミク
ロンレベルの均一性が要求される。本発明における感光
性レジスト被膜の用途では、製造分留りという基本的な
要求性能を向上させる効果がある。
全面を被覆した後に電圧がかかることがなく、電着皮膜
の破壊が起きにくい。従って、従来法より高電圧での電
着が可能になり、積上過程を省く効果と相まって極めて
短時間で電着が終了する。例えば、一般に行われている
定電圧、及び定電流法による電着条件が１５０Ｖ以下で
１〜３分要するのに対し、本発明による電着は例えば１
５０〜３５０Ｖで１〜２０秒前後でよい。なお、必要通
電時間は電圧・面積・電源容量などによる。図３参照の
こと。この本発明にかかる高電圧短時間電着の利点は、
生産タクトを縮め生産性を格段に向上させるばかりでな
く、電着槽内レジスト液の交換速度を早めることで経時
劣化を防ぐ効果がある。さらに驚くべきことに、このよ
うな高電圧短時間電着では、従来法に比べ極めて美麗で
光沢のある均一皮膜が形成されることがわかった。これ
は、従来法が長時間の積上過程中に液流中の泡及び乱
流、基板表面状態の不均一が原因となり、電着皮膜の平
滑性を低下させるのが原因であると考えられる。このよ
うに均一なレジスト被膜形成が可能であることは、ミク
ロンレベルの均一性が要求される。本発明における感光
性レジスト被膜の用途では、製造分留りという基本的な
要求性能を向上させる効果がある。
【０００９】本発明の電着では、従来法における積上過
程がない為、従来法と同条件では同一の膜厚を得ること
ができない。しかし、図２に示すように、膜厚は電着温
度で左右される関係にある為、電着液温のコントロール
により所望の膜厚を容易に得ることができる。もちろん
本発明法に適合するようにレジスト液組成を設計し、膜
厚を制御することも可能である。レジスト膜厚は、要求
される回路微細化レベルと取り扱い作業性を考慮し、１
〜１５μが好ましい。
程がない為、従来法と同条件では同一の膜厚を得ること
ができない。しかし、図２に示すように、膜厚は電着温
度で左右される関係にある為、電着液温のコントロール
により所望の膜厚を容易に得ることができる。もちろん
本発明法に適合するようにレジスト液組成を設計し、膜
厚を制御することも可能である。レジスト膜厚は、要求
される回路微細化レベルと取り扱い作業性を考慮し、１
〜１５μが好ましい。
【００１０】
【実施例】日本ペイント（株）製ポジ型アニオン電着レ
ジスト（フォトＥＤ Ｐ−２０００）の電着液を用い、
０．６ｍｍ厚の両面銅張積層板（４０×１８０ｍｍ）を
陽極として、液温２５℃，５０、１５０、２５０、３５
０、５００Ｖの定電圧直流電源で電着塗装した。通電時
間は、予め予備電着実験で求めた経時電着電流曲線より
図１の方式で求められる被覆過程終了時点で通電停止す
るよう定めた。電着後、塗板を水洗いし、エアブローで
表裏両面の水分を取り、１００℃オーブン中７分間加熱
乾燥した。つぎに、室温２５℃でＬ／Ｓ＝３０／３０μ
の微細パターンを有するマスクフィルムを真空装置で密
着させ、超高圧水銀灯で両面に４５０ｍＪ／ｃｍ2の紫
外線照射を行った。さらにこの露光板を１ｗｔ％炭酸ソ
ーダ３５℃で現像し、塩化第２鉄を主成分とするエッチ
ング液で銅エッチングして、回路パターンを形成したプ
リント配線板を得た。回路パターンの形成状況と電着条
件及び電着膜重量を表１に示す。
ジスト（フォトＥＤ Ｐ−２０００）の電着液を用い、
０．６ｍｍ厚の両面銅張積層板（４０×１８０ｍｍ）を
陽極として、液温２５℃，５０、１５０、２５０、３５
０、５００Ｖの定電圧直流電源で電着塗装した。通電時
間は、予め予備電着実験で求めた経時電着電流曲線より
図１の方式で求められる被覆過程終了時点で通電停止す
るよう定めた。電着後、塗板を水洗いし、エアブローで
表裏両面の水分を取り、１００℃オーブン中７分間加熱
乾燥した。つぎに、室温２５℃でＬ／Ｓ＝３０／３０μ
の微細パターンを有するマスクフィルムを真空装置で密
着させ、超高圧水銀灯で両面に４５０ｍＪ／ｃｍ2の紫
外線照射を行った。さらにこの露光板を１ｗｔ％炭酸ソ
ーダ３５℃で現像し、塩化第２鉄を主成分とするエッチ
ング液で銅エッチングして、回路パターンを形成したプ
リント配線板を得た。回路パターンの形成状況と電着条
件及び電着膜重量を表１に示す。
【００１１】
【表１】 ２５０Ｖの電着塗装における終了時点前後の状況を表２
に示す。
に示す。
【００１２】
【表２】 （比較例）電着条件を定電圧直流電源５０Ｖ、１５０
Ｖ、または定電流直流電源５０ｍＡ／ｄｍ2で１分間通
電し、現像温度が３０℃であること以外は上記実施例と
同様の条件で得た。プリント配線板の結果も表１に併せ
て示す。
Ｖ、または定電流直流電源５０ｍＡ／ｄｍ2で１分間通
電し、現像温度が３０℃であること以外は上記実施例と
同様の条件で得た。プリント配線板の結果も表１に併せ
て示す。
【００１３】
【発明の効果】本発明の電着方法を適用することによ
り、従来法では断線及び線細りのため実現不可能であっ
た微細回路の形成が可能になる。
り、従来法では断線及び線細りのため実現不可能であっ
た微細回路の形成が可能になる。
【図１】 電着電流対数値と通電時間との関係を示すグ
ラフである。
ラフである。
【図２】 膜重量と電着液温との関係を示すグラフであ
る。
る。
【図３】 電着面積と通電時間との関係を示すグラフで
ある。
ある。
フロントページの続き (72)発明者 川村 和之 大阪府寝屋川市池田中町19番17号 日本 ペイント株式会社内 (56)参考文献 特開 平６−122996（ＪＰ，Ａ) 特開 昭60−207139（ＪＰ，Ａ) 特開 昭63−56918（ＪＰ，Ａ) 特開 平３−229258（ＪＰ，Ａ) 特開 平４−235557（ＪＰ，Ａ) 特開 平４−165099（ＪＰ，Ａ) 特開 平６−146079（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 C25D 13/00 309 G03F 7/16 H05K 3/06
Claims (2)
- 【請求項１】 電着塗装法により、導電性素材上に感光
性レジスト膜を形成する精密加工部品の製造方法におい
て、電着塗装を１５０〜３５０Ｖの定電圧通電で行い、
電着電流対数値の減量速度が一定値をはずれるまでの通
電時間の８０〜２００％の範囲で電着し、電着被膜が基
板表面を全面被覆した時点で通電を停止して過剰通電を
避けることを特徴とする感光性レジスト膜の製造方法。 - 【請求項２】 上記通電時間が２０秒以内で、レジスト
膜厚が１５μ以下である請求項１に記載の感光性レジス
ト膜の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029693A JP3347188B2 (ja) | 1993-07-30 | 1993-07-30 | 感光性レジストの電着塗装方法 |
| EP19940921810 EP0666587A1 (en) | 1993-07-30 | 1994-07-25 | Method for electrodeposition of photosensitive resist |
| PCT/JP1994/001221 WO1995004370A1 (fr) | 1993-07-30 | 1994-07-25 | Procede de depot electrolytique de photoresist |
| KR1019950701211A KR950703790A (ko) | 1993-07-30 | 1994-07-25 | 감광성 레지스트의 전착도장 방법(method for electrodeposition of photosensitive resist) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029693A JP3347188B2 (ja) | 1993-07-30 | 1993-07-30 | 感光性レジストの電着塗装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745505A JPH0745505A (ja) | 1995-02-14 |
| JP3347188B2 true JP3347188B2 (ja) | 2002-11-20 |
Family
ID=16255811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19029693A Expired - Fee Related JP3347188B2 (ja) | 1993-07-30 | 1993-07-30 | 感光性レジストの電着塗装方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3347188B2 (ja) |
| KR (1) | KR950703790A (ja) |
| WO (1) | WO1995004370A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2785090B1 (fr) | 1998-10-23 | 2001-01-19 | St Microelectronics Sa | Composant de puissance portant des interconnexions |
| JP2008069442A (ja) * | 2006-09-15 | 2008-03-27 | Mitsubishi Cable Ind Ltd | 電着塗膜の形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356918A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
-
1993
- 1993-07-30 JP JP19029693A patent/JP3347188B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-25 KR KR1019950701211A patent/KR950703790A/ko not_active Application Discontinuation
- 1994-07-25 WO PCT/JP1994/001221 patent/WO1995004370A1/ja not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1995004370A1 (fr) | 1995-02-09 |
| KR950703790A (ko) | 1995-09-20 |
| JPH0745505A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673458A (en) | Method for preparing a printed circuit board | |
| JPS61247090A (ja) | 半田スル−ホ−ルを有する回路板の製造方法 | |
| JPS62158393A (ja) | プリント回路の製造方法 | |
| JPS632398A (ja) | 金属原型を形成する方法 | |
| JPS61265894A (ja) | 穿孔されたスル−ホ−ルめつきプリント回路パネル製造用の電気絶縁基板材料の製法 | |
| EP0539714B1 (en) | Amphoteric compositions | |
| US4678545A (en) | Printed circuit board fine line plating | |
| JPH0465558B2 (ja) | ||
| JP3347188B2 (ja) | 感光性レジストの電着塗装方法 | |
| JPH02116193A (ja) | 導電性パターンの製造方法 | |
| KR101299556B1 (ko) | 스크린 인쇄를 위한 금속제판 제조방법 | |
| JPH0373590A (ja) | プリント基板の製造方法 | |
| EP0666587A1 (en) | Method for electrodeposition of photosensitive resist | |
| JPH03120779A (ja) | プリント配線板の製造方法 | |
| JP3828205B2 (ja) | 転写用部材の製造方法及び転写用部材 | |
| JPH03120781A (ja) | スルーホールを有するプリント配線板の製造方法 | |
| JPH0813187A (ja) | メタルマスクの製造方法 | |
| JPH03192792A (ja) | プリント配線板の製造方法 | |
| JPH03120784A (ja) | プリント配線板の製造方法 | |
| JP3750755B2 (ja) | 感光性樹脂組成物及びこれを用いた感光性エレメント | |
| JPH07176855A (ja) | プリント回路板の製造法、プリント回路板及び機器 | |
| JPH0813183A (ja) | メタルマスクの製造方法 | |
| JPH04228598A (ja) | ホトレジストフィルムの厚みと電着槽の安定性とを調整する方法 | |
| JPH03120785A (ja) | プリント配線板の製造方法 | |
| JPS5878493A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |