JP3345884B2 - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JP3345884B2 JP3345884B2 JP2000019925A JP2000019925A JP3345884B2 JP 3345884 B2 JP3345884 B2 JP 3345884B2 JP 2000019925 A JP2000019925 A JP 2000019925A JP 2000019925 A JP2000019925 A JP 2000019925A JP 3345884 B2 JP3345884 B2 JP 3345884B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- integrated circuit
- semiconductor integrated
- barrier metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、実装方法に１つで
あるフリップチップボンディングを用いた半導体集積回
路に関し、特にバリアメタル構造を改善した半導体集積
回路に関する。
あるフリップチップボンディングを用いた半導体集積回
路に関し、特にバリアメタル構造を改善した半導体集積
回路に関する。
【０００２】
【従来の技術】半導体集積回路の実装方法に１つである
フリップチップボンディングとはチップ電極のアルミニ
ウムパッド上にクロム及び銅等の金属薄膜を介してＰｂ
−Ｓｎ等のバンプを形成し、このハンダバンプをパッケ
ージ上に設けた金属電極パッドと相対応させて位置合わ
せを行い炉に通すことによりハンダをリフローしてボン
ディングを行う方法である。
フリップチップボンディングとはチップ電極のアルミニ
ウムパッド上にクロム及び銅等の金属薄膜を介してＰｂ
−Ｓｎ等のバンプを形成し、このハンダバンプをパッケ
ージ上に設けた金属電極パッドと相対応させて位置合わ
せを行い炉に通すことによりハンダをリフローしてボン
ディングを行う方法である。
【０００３】図３はこのような従来の半導体集積回路の
一例を示す部分断面図である。図３において１は基板、
２はビア、３はハンダバンプ、４はバリアメタル、５は
表面不活性化用の絶縁膜、６はアルミニウム配線、７は
半導体チップである。
一例を示す部分断面図である。図３において１は基板、
２はビア、３はハンダバンプ、４はバリアメタル、５は
表面不活性化用の絶縁膜、６はアルミニウム配線、７は
半導体チップである。
【０００４】基板１にはビア２が設けられる。一方、半
導体チップ７上にはアルミニウム配線６が形成されさら
にその上に絶縁膜５が形成され、アルミニウム配線６の
一部分の絶縁膜５はエッチング等で除去される。この部
分にはクロム−銅−金の順番でバリアメタル４が形成さ
れ、このバリアメタル４上にハンダバンプ３が形成され
る。
導体チップ７上にはアルミニウム配線６が形成されさら
にその上に絶縁膜５が形成され、アルミニウム配線６の
一部分の絶縁膜５はエッチング等で除去される。この部
分にはクロム−銅−金の順番でバリアメタル４が形成さ
れ、このバリアメタル４上にハンダバンプ３が形成され
る。
【０００５】ハンダバンプ３はビア２と相対応させて位
置合わせされた後、炉に通すことによりハンダをリフロ
ーしてボンディングが行われる。
置合わせされた後、炉に通すことによりハンダをリフロ
ーしてボンディングが行われる。
【０００６】ここで、バリアメタル４とはアルミニウム
配線６をハンダから守ると共にハンダの濡れ性及び接着
力を確保するためのものである。
配線６をハンダから守ると共にハンダの濡れ性及び接着
力を確保するためのものである。
【０００７】
【発明が解決しようとする課題】しかし、従来の半導体
集積回路ではシリコンウェハからデバイスを作り込みプ
ロービング検査までの工程にバリアメタル４の形成工程
を入れると金の汚染が生じてしまう。このため前記工程
とは別な装置で別な工程を設ける必要があった。
集積回路ではシリコンウェハからデバイスを作り込みプ
ロービング検査までの工程にバリアメタル４の形成工程
を入れると金の汚染が生じてしまう。このため前記工程
とは別な装置で別な工程を設ける必要があった。
【０００８】また、フリップチップボンディングをＭＯ
Ｓ(Metal Oxide Semiconductor)デバイスに適用した場
合にはバイリアメタル４の蒸着時にラディエーションダ
メージが生じる。
Ｓ(Metal Oxide Semiconductor)デバイスに適用した場
合にはバイリアメタル４の蒸着時にラディエーションダ
メージが生じる。
【０００９】このラディエーションダメージとはＭＯＳ
トランジスタのゲート酸化膜中に放射線等によってイオ
ン化トラップが発生し、このために、しきい値電圧の変
動やリーク電流の増大と言った現象が生じるものであ
る。
トランジスタのゲート酸化膜中に放射線等によってイオ
ン化トラップが発生し、このために、しきい値電圧の変
動やリーク電流の増大と言った現象が生じるものであ
る。
【００１０】このラディエーションダメージを回復させ
るためにアニール工程を追加することは有効であるが、
この場合、バリアメタル４に用いる金属としてはアニー
ル工程を耐えるものでなければならないと言った問題点
があった。従って本発明が解決しようとする課題は、金
の汚染がなく、アニール工程にも耐え得ることが可能な
半導体集積回路を実現することにある。
るためにアニール工程を追加することは有効であるが、
この場合、バリアメタル４に用いる金属としてはアニー
ル工程を耐えるものでなければならないと言った問題点
があった。従って本発明が解決しようとする課題は、金
の汚染がなく、アニール工程にも耐え得ることが可能な
半導体集積回路を実現することにある。
【００１１】
【課題を解決するための手段】このような課題を達成す
るために、本発明では、フリップチップボンディングを
ＭＯＳデバイスに適用した半導体集積回路において、ウ
ェハ上に形成されたアルミニウム配線と、前記ウェハ及
び前記アルミニウム配線上に形成された絶縁膜と、前記
アルミニウム配線上であって前記絶縁膜が除去された部
分に形成されたチタン薄膜及びこのチタン薄膜上にさら
に形成された銀薄膜から構成されるバリアメタルと、ラ
ディエーションダメージ回復後に前記バリアメタル上に
形成され成分がＳｎ−３ｗｔ％Ａｇであるハンダバンプ
とを備えたことを特徴とするものである。
るために、本発明では、フリップチップボンディングを
ＭＯＳデバイスに適用した半導体集積回路において、ウ
ェハ上に形成されたアルミニウム配線と、前記ウェハ及
び前記アルミニウム配線上に形成された絶縁膜と、前記
アルミニウム配線上であって前記絶縁膜が除去された部
分に形成されたチタン薄膜及びこのチタン薄膜上にさら
に形成された銀薄膜から構成されるバリアメタルと、ラ
ディエーションダメージ回復後に前記バリアメタル上に
形成され成分がＳｎ−３ｗｔ％Ａｇであるハンダバンプ
とを備えたことを特徴とするものである。
【００１２】また、本発明の製造方法では、フリップチ
ップボンディングをＭＯＳデバイスに適用した半導体集
積回路の製造方法であって、ウェハ上にアルミニウム配
線及び絶縁膜を形成する工程と、アルミニウム配線の一
部分の絶縁膜を除去する工程と、前記絶縁膜が除去され
た前記アルミニウム配線の部分にチタン薄膜及び銀薄膜
を順次形成してバリアメタルを形成する工程と、ラディ
エーションダメージを回復させるアニール工程と、ワイ
ヤボンディング法により成分がＳｎ−３ｗｔ％Ａｇであ
るハンダバンプを前記バリアメタル上に形成する工程
と、フラックス塗布処理後リフローしてハンダバンプを
整形する工程により製造することを特徴とするものであ
る。
ップボンディングをＭＯＳデバイスに適用した半導体集
積回路の製造方法であって、ウェハ上にアルミニウム配
線及び絶縁膜を形成する工程と、アルミニウム配線の一
部分の絶縁膜を除去する工程と、前記絶縁膜が除去され
た前記アルミニウム配線の部分にチタン薄膜及び銀薄膜
を順次形成してバリアメタルを形成する工程と、ラディ
エーションダメージを回復させるアニール工程と、ワイ
ヤボンディング法により成分がＳｎ−３ｗｔ％Ａｇであ
るハンダバンプを前記バリアメタル上に形成する工程
と、フラックス塗布処理後リフローしてハンダバンプを
整形する工程により製造することを特徴とするものであ
る。
【００１３】
【００１４】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る半導体集積回路の一実施
例を示す構成ブロック図である。
説明する。図１は本発明に係る半導体集積回路の一実施
例を示す構成ブロック図である。
【００１５】図１において８はウェハ、９はアルミニウ
ム配線、１０は絶縁膜、１１はチタン薄膜、１２は銀薄
膜、１３はハンダバンプである。また、１１及び１２は
バリアメタル５０を構成している。
ム配線、１０は絶縁膜、１１はチタン薄膜、１２は銀薄
膜、１３はハンダバンプである。また、１１及び１２は
バリアメタル５０を構成している。
【００１６】ウェハ８上にはアルミニウム配線９及び絶
縁膜１０が形成され、アルミニウム配線９の一部分の絶
縁膜１０はエッチング等で除去される。また、この部分
にチタン薄膜１１及び銀薄膜１２の順番でバリアメタル
５０が形成され、このバリアメタル５０上にハンダバン
プ１３が形成される。
縁膜１０が形成され、アルミニウム配線９の一部分の絶
縁膜１０はエッチング等で除去される。また、この部分
にチタン薄膜１１及び銀薄膜１２の順番でバリアメタル
５０が形成され、このバリアメタル５０上にハンダバン
プ１３が形成される。
【００１７】チタン薄膜１１及び銀薄膜１２によりバリ
アメタル５０を形成することにより、金の汚染が生じな
くなるのでシリコンウェハからデバイスを作り込みプロ
ービング検査までの工程にバリアメタル５０の形成工程
を入れることが可能になる。
アメタル５０を形成することにより、金の汚染が生じな
くなるのでシリコンウェハからデバイスを作り込みプロ
ービング検査までの工程にバリアメタル５０の形成工程
を入れることが可能になる。
【００１８】また、図２は本発明に係る半導体集積回路
のアニール工程の有無によるハンダバンプ１３のせん断
強度を示す表である。図２（ａ）はアニール工程有り、
（ｂ）はアニール工程無しを示すものであり、表から分
かるようにアニールの有無に関わりなくせん断強度は変
化しないことが分かる。
のアニール工程の有無によるハンダバンプ１３のせん断
強度を示す表である。図２（ａ）はアニール工程有り、
（ｂ）はアニール工程無しを示すものであり、表から分
かるようにアニールの有無に関わりなくせん断強度は変
化しないことが分かる。
【００１９】この結果、チタン薄膜１１及び銀薄膜１２
によりバリアメタル５０を形成することにより、金の汚
染がなく、アニール工程にも耐え得ることが可能な半導
体集積回路が実現できる。また、バリアメタル５０の表
面にくる銀薄膜１２は酸化されにくいので取り扱いが容
易になる。
によりバリアメタル５０を形成することにより、金の汚
染がなく、アニール工程にも耐え得ることが可能な半導
体集積回路が実現できる。また、バリアメタル５０の表
面にくる銀薄膜１２は酸化されにくいので取り扱いが容
易になる。
【００２０】また、ここで、図１に示す半導体集積回路
の製造方法を説明する。すなわち、第１の工程では、ウ
ェハ８上にアルミニウム配線９及び絶縁膜１０を形成
し、アルミニウム配線９の一部分の絶縁膜１０をエッチ
ング等で除去する。
の製造方法を説明する。すなわち、第１の工程では、ウ
ェハ８上にアルミニウム配線９及び絶縁膜１０を形成
し、アルミニウム配線９の一部分の絶縁膜１０をエッチ
ング等で除去する。
【００２１】第２の工程では、前記アルミニウム配線８
の部分に電子ビーム蒸着法によりチタン薄膜１１及び銀
薄膜１２を”０．２／２μｍ”の膜厚で順番に形成して
バリアメタル５０を形成する。第３の工程では、アニー
ルを行いラディエーションダメージを回復させる。
の部分に電子ビーム蒸着法によりチタン薄膜１１及び銀
薄膜１２を”０．２／２μｍ”の膜厚で順番に形成して
バリアメタル５０を形成する。第３の工程では、アニー
ルを行いラディエーションダメージを回復させる。
【００２２】第４の工程では、ワイヤボンディング法に
より「Ｓｎ−３ｗｔ％Ａｇ」のハンダバンプ１３を前記
バリアメタル５０上に形成する。第５の工程ではフラッ
クス塗布処理後リフローしてハンダバンプ１３を整形す
る。
より「Ｓｎ−３ｗｔ％Ａｇ」のハンダバンプ１３を前記
バリアメタル５０上に形成する。第５の工程ではフラッ
クス塗布処理後リフローしてハンダバンプ１３を整形す
る。
【００２３】なお、チタン薄膜１１及び銀薄膜１２の形
成方法としては電子ビーム蒸着法のみならず、真空加熱
蒸着法、スパッタ蒸着法、電解鍍金法等でも良い。
成方法としては電子ビーム蒸着法のみならず、真空加熱
蒸着法、スパッタ蒸着法、電解鍍金法等でも良い。
【００２４】また、チタン薄膜１１及び銀薄膜１２の膜
厚は前述の”０．２／２μｍ”に限るわけではない。
厚は前述の”０．２／２μｍ”に限るわけではない。
【００２５】また、ハンダバンプ１３の材質もＰｂ／Ｓ
ｎであっても良く、形成法も鍍金法、ハンダボール法、
蒸着法、ハンダディップ法等でも構わない。
ｎであっても良く、形成法も鍍金法、ハンダボール法、
蒸着法、ハンダディップ法等でも構わない。
【００２６】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。チタン薄膜及び
銀薄膜によりバリアメタルを形成することにより、金の
汚染がなく、アニール工程にも耐え得ることが可能な半
導体集積回路が実現できる。
本発明によれば次のような効果がある。チタン薄膜及び
銀薄膜によりバリアメタルを形成することにより、金の
汚染がなく、アニール工程にも耐え得ることが可能な半
導体集積回路が実現できる。
【図１】本発明に係る半導体集積回路の一実施例を示す
構成ブロック図である。
構成ブロック図である。
【図２】本発明に係る半導体集積回路のアニール工程の
有無によるハンダバンプのせん断強度を示す表である。
有無によるハンダバンプのせん断強度を示す表である。
【図３】従来の半導体集積回路の一例を示す部分断面図
である。
である。
１ 基板 ２ ビア ３，１３ ハンダバンプ ４，５０ バリアメタル ５，１０ 絶縁膜 ６，９ アルミニウム配線 ７ 半導体チップ ８ ウェハ １１ チタン薄膜 １２ 銀薄膜
フロントページの続き (72)発明者 塚田 隆士 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 昭59−181577（ＪＰ，Ａ) 特開 平５−304155（ＪＰ，Ａ) 特開 平７−142490（ＪＰ，Ａ) 特開 平１−194439（ＪＰ，Ａ) 特開 平５−136216（ＪＰ，Ａ) 特開 平７−183305（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/88 H01L 29/78
Claims (2)
- 【請求項１】フリップチップボンディングをＭＯＳデバ
イスに適用した半導体集積回路において、 ウェハ上に形成されたアルミニウム配線と、 前記ウェハ及び前記アルミニウム配線上に形成された絶
縁膜と、 前記アルミニウム配線上であって前記絶縁膜が除去され
た部分に形成されたチタン薄膜及びこのチタン薄膜上に
さらに形成された銀薄膜から構成されるバリアメタル
と、 ラディエーションダメージ回復後に前記バリアメタル上
に形成され成分がＳｎ−３ｗｔ％Ａｇであるハンダバン
プとを備えたことを特徴とする半導体集積回路。 - 【請求項２】フリップチップボンディングをＭＯＳデバ
イスに適用した半導体集積回路の製造方法であって、 ウェハ上にアルミニウム配線及び絶縁膜を形成する工程
と、 アルミニウム配線の一部分の絶縁膜を除去する工程と、 前記絶縁膜が除去された前記アルミニウム配線の部分に
チタン薄膜及び銀薄膜を順次形成してバリアメタルを形
成する工程と、 ラディエーションダメージを回復させるアニール工程
と、ワイヤボンディング法により成分がＳｎ−３ｗｔ％
Ａｇであるハンダバンプを前記バリアメタル上に形成す
る工程と、 フラックス塗布処理後リフローしてハンダバンプを整形
する工程から成ることを特徴とする半導体集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019925A JP3345884B2 (ja) | 1996-08-08 | 2000-01-28 | 半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019925A JP3345884B2 (ja) | 1996-08-08 | 2000-01-28 | 半導体集積回路及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08209512A Division JP3099744B2 (ja) | 1996-08-08 | 1996-08-08 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200801A JP2000200801A (ja) | 2000-07-18 |
| JP3345884B2 true JP3345884B2 (ja) | 2002-11-18 |
Family
ID=18546557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019925A Expired - Fee Related JP3345884B2 (ja) | 1996-08-08 | 2000-01-28 | 半導体集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3345884B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1432293A4 (en) | 2001-09-28 | 2005-12-07 | Ibiden Co Ltd | PCB AND MANUFACTURING PROCESS FOR THE PCB |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181577A (ja) * | 1983-03-31 | 1984-10-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2695175B2 (ja) * | 1988-01-29 | 1997-12-24 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH05136216A (ja) * | 1991-11-13 | 1993-06-01 | Toshiba Corp | 半導体取付装置 |
| JPH05304155A (ja) * | 1992-04-28 | 1993-11-16 | Matsushita Electric Ind Co Ltd | 半導体チップと半導体チップ実装体 |
| JPH07142490A (ja) * | 1993-11-17 | 1995-06-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH07183305A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | バンプ電極形成方法 |
-
2000
- 2000-01-28 JP JP2000019925A patent/JP3345884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200801A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US7816787B2 (en) | Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes | |
| CN102237317B (zh) | 集成电路元件与封装组件 | |
| JP2842692B2 (ja) | はんだバンプの製造方法および相互接続システム | |
| JP5118300B2 (ja) | 半導体装置及びその製造方法 | |
| JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
| US7008868B2 (en) | Passivation scheme for bumped wafers | |
| CN102593044B (zh) | 形成金属柱的方法 | |
| US20040206801A1 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| US20080099913A1 (en) | Metallization layer stack without a terminal aluminum metal layer | |
| JPH1084003A (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US11121101B2 (en) | Flip chip packaging rework | |
| JP3345884B2 (ja) | 半導体集積回路及びその製造方法 | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| JP3099744B2 (ja) | 半導体集積回路 | |
| US7569937B2 (en) | Technique for forming a copper-based contact layer without a terminal metal | |
| US20020086512A1 (en) | Method of forming solder bumps | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JP3362573B2 (ja) | バリアメタルの形成方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| KR20020060307A (ko) | 솔더 범프의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |