JP3345030B2 - 電子装置の信号シーケンス周波数監視用回路装置 - Google Patents
電子装置の信号シーケンス周波数監視用回路装置Info
- Publication number
- JP3345030B2 JP3345030B2 JP18605491A JP18605491A JP3345030B2 JP 3345030 B2 JP3345030 B2 JP 3345030B2 JP 18605491 A JP18605491 A JP 18605491A JP 18605491 A JP18605491 A JP 18605491A JP 3345030 B2 JP3345030 B2 JP 3345030B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- circuit device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Burglar Alarm Systems (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子装置、例えばマイ
クロプロセッサの信号シーケンス周波数の監視用回路装
置に関する。
クロプロセッサの信号シーケンス周波数の監視用回路装
置に関する。
【０００２】
【従来の技術】通常ウォッチドッグとも称されるこの種
の回路装置は、多くの変形実施例で公知であり、電子装
置、例えばマイクロプロセッサの正常な機能を監視する
のに用いる。そのために、監視すべき装置の出力側にて
信号シーケンスを検査する。この信号シーケンスは例え
ばプログラム経過中に所定の間隔で出力側に信号を形成
するようにして作られる。プログラム経過が正常な際に
は、この信号は完全に所定の周波数を有していなければ
ならないか、または完全に所定の周波数帯域内になけれ
ばならない。しかしこの信号シーケンスは、例えばクロ
ック周波数または発振器から導出することもできる。許
容できない偏差が所定の周波数に検出されると、監視す
べき電子装置に対するリセット信号が形成され、この信
号は電子装置をリセットないし初期化する。このように
して、この電子装置をその再スタートによって再び正常
に動作させる手段が得られる。その他の場合には、例え
ば誤機能を表す信号が形成される。
の回路装置は、多くの変形実施例で公知であり、電子装
置、例えばマイクロプロセッサの正常な機能を監視する
のに用いる。そのために、監視すべき装置の出力側にて
信号シーケンスを検査する。この信号シーケンスは例え
ばプログラム経過中に所定の間隔で出力側に信号を形成
するようにして作られる。プログラム経過が正常な際に
は、この信号は完全に所定の周波数を有していなければ
ならないか、または完全に所定の周波数帯域内になけれ
ばならない。しかしこの信号シーケンスは、例えばクロ
ック周波数または発振器から導出することもできる。許
容できない偏差が所定の周波数に検出されると、監視す
べき電子装置に対するリセット信号が形成され、この信
号は電子装置をリセットないし初期化する。このように
して、この電子装置をその再スタートによって再び正常
に動作させる手段が得られる。その他の場合には、例え
ば誤機能を表す信号が形成される。
【０００３】この公知の装置の欠点はリセット信号のみ
が形成されることである。そのため、自動車の電子制御
装置の場合、送信機の障害電磁界を通過する際に、非常
動作から正規動作への再始動ないし再切換えが可能でな
い。さらに公知のウォッチドッグでは通常、上側限界周
波数を上回ること、または下側限界周波数を下回ること
のみが監視され、そのため監視すべき周波数のそれぞれ
監視しない方向への偏差を識別することができない。公
知のウォッチドッグはさらに、このウォッチドッグによ
って監視すべき電子装置の再スタートが試みられるのみ
であり、誤機能の作用を阻止しまたは緩和する手段が設
けられていないという欠点がある。
が形成されることである。そのため、自動車の電子制御
装置の場合、送信機の障害電磁界を通過する際に、非常
動作から正規動作への再始動ないし再切換えが可能でな
い。さらに公知のウォッチドッグでは通常、上側限界周
波数を上回ること、または下側限界周波数を下回ること
のみが監視され、そのため監視すべき周波数のそれぞれ
監視しない方向への偏差を識別することができない。公
知のウォッチドッグはさらに、このウォッチドッグによ
って監視すべき電子装置の再スタートが試みられるのみ
であり、誤機能の作用を阻止しまたは緩和する手段が設
けられていないという欠点がある。
【０００４】
【発明が解決しようとする課題】本発明の課題は、許容
できない動作電圧が発生した際に、周波数発生器の出力
側でリセット信号を阻止するできるようにすることであ
る。これにより簡単に、電圧が許容できない場合にリセ
ット信号の阻止により電子装置の再スタートを阻止する
電圧監視が実現される。
できない動作電圧が発生した際に、周波数発生器の出力
側でリセット信号を阻止するできるようにすることであ
る。これにより簡単に、電圧が許容できない場合にリセ
ット信号の阻止により電子装置の再スタートを阻止する
電圧監視が実現される。
【０００５】
【課題を解決するための手段】上記課題は本発明によ
り、許容されない動作電圧を有する場合、周波数発生器
の出力側にてリセット信号を阻止する電圧監視回路が設
けられることによって解決される。
り、許容されない動作電圧を有する場合、周波数発生器
の出力側にてリセット信号を阻止する電圧監視回路が設
けられることによって解決される。
【０００６】発明の利点 請求項１の特徴を有する本発明の回路装置は、許容され
ない動作電圧を有する場合、周波数発生器の出力側にて
リセット信号を阻止する電圧監視回路が設けられてお
り、これにより簡単に、電圧が許容できない場合にリセ
ット信号の阻止により電子装置の再スタートを阻止する
電圧監視が実現されるという利点を有する。
ない動作電圧を有する場合、周波数発生器の出力側にて
リセット信号を阻止する電圧監視回路が設けられてお
り、これにより簡単に、電圧が許容できない場合にリセ
ット信号の阻止により電子装置の再スタートを阻止する
電圧監視が実現されるという利点を有する。
【０００７】周波数発生器としては特にスタート−スト
ップ発振器が適している。
ップ発振器が適している。
【０００８】リセット信号シーケンスが信号間隔と比較
して格段に短いリセット信号を有し、信号間隔が被監視
電子装置の初期化フェーズの長さに少なくとも相応する
ように構成することによって、一方では被監視電子装置
を再び正常な機能にもたらすような試行が可能な限り頻
繁に連続して行われ、他方ではその初期化フェーズの終
了がそれぞれ待機される。というのは、通常そのような
場合に初めて周期的動作が開始されるからである。
して格段に短いリセット信号を有し、信号間隔が被監視
電子装置の初期化フェーズの長さに少なくとも相応する
ように構成することによって、一方では被監視電子装置
を再び正常な機能にもたらすような試行が可能な限り頻
繁に連続して行われ、他方ではその初期化フェーズの終
了がそれぞれ待機される。というのは、通常そのような
場合に初めて周期的動作が開始されるからである。
【０００９】有利には、所定の周波数が設定可能な偏差
を上回っている持続時間の間に静的エラー信号を形成す
るエラーメモリを設け、エラー信号を周波数発生器に対
する投入信号および／または電子装置に所属する出力段
に対する遮断信号とする。従い、静的エラー信号によっ
て、エラー信号またはリセット信号を周期的に形成する
ための周波数発生器の動作を保持することができる。ま
たは、電子装置のエラーのある動作の不利な影響を阻止
するために所属の出力段を遮断することができる。ここ
では特に問題となる経路および機能領域を遮断すること
ができる。勿論、静的エラー信号が２つの機能を同時に
果すこともできる。
を上回っている持続時間の間に静的エラー信号を形成す
るエラーメモリを設け、エラー信号を周波数発生器に対
する投入信号および／または電子装置に所属する出力段
に対する遮断信号とする。従い、静的エラー信号によっ
て、エラー信号またはリセット信号を周期的に形成する
ための周波数発生器の動作を保持することができる。ま
たは、電子装置のエラーのある動作の不利な影響を阻止
するために所属の出力段を遮断することができる。ここ
では特に問題となる経路および機能領域を遮断すること
ができる。勿論、静的エラー信号が２つの機能を同時に
果すこともできる。
【００１０】エラー信号またはリセット信号を形成する
ための手段が帯域通過特性を有し、監視すべき信号シー
ケンスの周波数が帯域通過フィルタの周波数帯域外にあ
るときに、エラー信号またはリセット信号をトリガする
と特に有利である。これにより、両方向への正常周波数
値の偏差を監視することができ、監視時に最高の確実性
が達成される。
ための手段が帯域通過特性を有し、監視すべき信号シー
ケンスの周波数が帯域通過フィルタの周波数帯域外にあ
るときに、エラー信号またはリセット信号をトリガする
と特に有利である。これにより、両方向への正常周波数
値の偏差を監視することができ、監視時に最高の確実性
が達成される。
【００１１】帯域通過フィルタの上側限界周波数を監視
するために、被監視信号シーケンスによりトリガ可能な
第１の単安定スイッチ段を設け、その調整可能な保持時
間を上側限界周波数の持続期間に相応するようにする。
帯域通過フィルタの下側限界周波数を監視するために有
利には、単安定スイッチ段の出力側に接続された記憶素
子を設け、その記憶内容が単安定スイッチ段の出力信号
の持続中は一方の方向に、信号休止の持続中は他方の方
向に変化するようにする。その際、記憶素子の記憶内容
を監視する閾値段を設ける。その閾値は、被監視信号シ
ーケンスの周波数が許容される際、変化する記憶内容の
変動領域内で下側限界周波数の上側にあるようにする。
その際、記憶素子をコンデンサとして構成し、そのコン
デンサに放電抵抗を接続すれば、この放電抵抗と第１の
単安定スイッチ段の保持時間を調整する抵抗を変化する
ことにより両方の限界周波数を調整することができる。
すなわち、単に２つの抵抗の変化により調整することが
できる。
するために、被監視信号シーケンスによりトリガ可能な
第１の単安定スイッチ段を設け、その調整可能な保持時
間を上側限界周波数の持続期間に相応するようにする。
帯域通過フィルタの下側限界周波数を監視するために有
利には、単安定スイッチ段の出力側に接続された記憶素
子を設け、その記憶内容が単安定スイッチ段の出力信号
の持続中は一方の方向に、信号休止の持続中は他方の方
向に変化するようにする。その際、記憶素子の記憶内容
を監視する閾値段を設ける。その閾値は、被監視信号シ
ーケンスの周波数が許容される際、変化する記憶内容の
変動領域内で下側限界周波数の上側にあるようにする。
その際、記憶素子をコンデンサとして構成し、そのコン
デンサに放電抵抗を接続すれば、この放電抵抗と第１の
単安定スイッチ段の保持時間を調整する抵抗を変化する
ことにより両方の限界周波数を調整することができる。
すなわち、単に２つの抵抗の変化により調整することが
できる。
【００１２】静的エラー信号を形成するには、例えば閾
値段の出力によりトリガされる第２の単安定スイッチ段
が適している。このスイッチ段は有利には第２のエラー
メモリを構成する。
値段の出力によりトリガされる第２の単安定スイッチ段
が適している。このスイッチ段は有利には第２のエラー
メモリを構成する。
【００１３】周波数発生器の出力側に発生する信号は、
一方のエラーメモリをエラー状態に初期化する、このエ
ラーメモリの初期化入力側に供給され、被監視電子装置
をそれぞれ後続のリセットパルスの前に確実に初期化フ
ェーズにもたらす。それにより所定の再投入接続が散在
性の障害の場合にも可能である。
一方のエラーメモリをエラー状態に初期化する、このエ
ラーメモリの初期化入力側に供給され、被監視電子装置
をそれぞれ後続のリセットパルスの前に確実に初期化フ
ェーズにもたらす。それにより所定の再投入接続が散在
性の障害の場合にも可能である。
【００１４】電圧監視回路の簡単な構成は、一方で定電
圧が供給され、他方で被監視動作電圧の供給されるコン
パレータにより実現される。このコンパレータの出力
は、最大許容電圧を上回る際に周波数発生器の出力側を
阻止電位、有利には零電位にする。
圧が供給され、他方で被監視動作電圧の供給されるコン
パレータにより実現される。このコンパレータの出力
は、最大許容電圧を上回る際に周波数発生器の出力側を
阻止電位、有利には零電位にする。
【００１５】確実性を高めるために有利には、リセット
信号および／または許容できない動作電圧の発生中に、
外部構成群に対して遮断信号を形成する遮断回路を設け
る。この遮断回路は、特に許容できない動作電圧の際の
誤機能を阻止する。
信号および／または許容できない動作電圧の発生中に、
外部構成群に対して遮断信号を形成する遮断回路を設け
る。この遮断回路は、特に許容できない動作電圧の際の
誤機能を阻止する。
【００１６】
【実施例】本発明の実施例が図面に示されており、以下
詳細に説明する。
詳細に説明する。
【００１７】被監視マイクロコンピュータ１１のポート
１０には所定の周波数を有する信号シーケンスが印加さ
れる。この信号シーケンスはマイクロコンピュータ１１
内でプログラム制御されて形成される。プログラムが正
常に経過すれば、この信号シーケンスは所定の周波数を
有するか、または所定の周波数帯域内にある。通常、ウ
ォッチドッグと称される、この信号シーケンスの周波数
監視用回路装置の役目は、規定の周波数からの所定の偏
差を検出することである。これはマイクロコンピュータ
１１のリセット入力側１２におけるリセット信号によっ
て行われる。
１０には所定の周波数を有する信号シーケンスが印加さ
れる。この信号シーケンスはマイクロコンピュータ１１
内でプログラム制御されて形成される。プログラムが正
常に経過すれば、この信号シーケンスは所定の周波数を
有するか、または所定の周波数帯域内にある。通常、ウ
ォッチドッグと称される、この信号シーケンスの周波数
監視用回路装置の役目は、規定の周波数からの所定の偏
差を検出することである。これはマイクロコンピュータ
１１のリセット入力側１２におけるリセット信号によっ
て行われる。
【００１８】ポート１０は再トリガ可能な単安定スイッ
チ段１３のトリガ入力側と接続されており、トリガは下
降縁により行われる。単安定スイッチ段１３の保持時間
を調整するために、抵抗１４とコンデンサ１５の直列回
路が用いられる。この直列回路は供給電圧Ｕｖの正極に
接続された端子１６とアースとの間に配置されている。
コンデンサ１５から取り出される電圧は単安定スイッチ
段１３の保持時間の調整に用いられる。それによりこの
スイッチ段は抵抗１４の変化により間接的に簡単に調整
することができる。
チ段１３のトリガ入力側と接続されており、トリガは下
降縁により行われる。単安定スイッチ段１３の保持時間
を調整するために、抵抗１４とコンデンサ１５の直列回
路が用いられる。この直列回路は供給電圧Ｕｖの正極に
接続された端子１６とアースとの間に配置されている。
コンデンサ１５から取り出される電圧は単安定スイッチ
段１３の保持時間の調整に用いられる。それによりこの
スイッチ段は抵抗１４の変化により間接的に簡単に調整
することができる。
【００１９】反転出力側Ｑ￣は減結合ダイオード１７を
介して充電抵抗１８、コンデンサ１９およびアースと接
続されている。コンデンサ１９に並列に放電抵抗２０が
接続されている。減結合ダイオード１７と充電抵抗１８
との間のタップは演算増幅器２１の反転入力側と接続さ
れている。演算増幅器２１の切り換え閾値は、２つの抵
抗２２、２３からなる分圧器のタップにより、非反転入
力側にて設定される。分圧器２２、２３は端子１６とア
ースの間に接続されている。抵抗２４を介した演算増幅
器２１の帰還結合および抵抗２５を介した演算増幅器２
１と端子１６との接続により全体でコンパレータ２６が
形成される。
介して充電抵抗１８、コンデンサ１９およびアースと接
続されている。コンデンサ１９に並列に放電抵抗２０が
接続されている。減結合ダイオード１７と充電抵抗１８
との間のタップは演算増幅器２１の反転入力側と接続さ
れている。演算増幅器２１の切り換え閾値は、２つの抵
抗２２、２３からなる分圧器のタップにより、非反転入
力側にて設定される。分圧器２２、２３は端子１６とア
ースの間に接続されている。抵抗２４を介した演算増幅
器２１の帰還結合および抵抗２５を介した演算増幅器２
１と端子１６との接続により全体でコンパレータ２６が
形成される。
【００２０】コンパレータ２６の出力側は第２のトリガ
可能単安定スイッチ段２７のトリガ入力側と接続されて
いる。スイッチ段２７は上昇縁によりトリガされる。こ
の第２の単安定スイッチ段２７の保持時間は、第１の単
安定スイッチ段１３の場合と同様に相応に接続された抵
抗２８およびコンデンサ２９により調整される。単安定
スイッチ段２７の反転出力側Ｑ￣と出力側Ｑの信号は、
障害の場合に、図示しない出力段、メモリ構成素子およ
び／または安全論理回路の遮断に用いる。これはプログ
ラム経過が正常でない場合に誤機能が外部素子の損傷に
至ることを阻止するためである。
可能単安定スイッチ段２７のトリガ入力側と接続されて
いる。スイッチ段２７は上昇縁によりトリガされる。こ
の第２の単安定スイッチ段２７の保持時間は、第１の単
安定スイッチ段１３の場合と同様に相応に接続された抵
抗２８およびコンデンサ２９により調整される。単安定
スイッチ段２７の反転出力側Ｑ￣と出力側Ｑの信号は、
障害の場合に、図示しない出力段、メモリ構成素子およ
び／または安全論理回路の遮断に用いる。これはプログ
ラム経過が正常でない場合に誤機能が外部素子の損傷に
至ることを阻止するためである。
【００２１】単安定スイッチ段２７の出力側Ｑは抵抗３
０を介してスタート−ストップ発振器３１の制御入力側
と接続されている。この発振器は実質的に、演算増幅器
３２からなり、この演算増幅器の非反転入力側は制御入
力側として抵抗３３を介して端子１６と接続されてい
る。この演算増幅器３１は抵抗３４を介して帰還結合さ
れている。３つの抵抗３５〜３７からなる分圧器は端子
１６とアースの間に接続されている。抵抗３５と３６の
間の結合点はスタート−ストップ発振器３１の出力側を
形成し、演算増幅器３２の出力側と接続されている。抵
抗３６と３７の結合点は演算増幅器３２の反転入力側
と、並びにコンデンサ３８を介してアースと接続されて
いる。説明したスタート−ストップ発振器３１の回路は
それ自体公知であるから、詳細は省略する。発振時定数
は実質的に抵抗３６、３７およびコンデンサ３８により
抵抗３３と３４との共働で調整される。原則的に、説明
したスタート−ストップ発振器の代わりに、相応に制御
可能で相応の出力信号を送出する別のマルチバイブレー
タ回路を使用することも勿論できる。
０を介してスタート−ストップ発振器３１の制御入力側
と接続されている。この発振器は実質的に、演算増幅器
３２からなり、この演算増幅器の非反転入力側は制御入
力側として抵抗３３を介して端子１６と接続されてい
る。この演算増幅器３１は抵抗３４を介して帰還結合さ
れている。３つの抵抗３５〜３７からなる分圧器は端子
１６とアースの間に接続されている。抵抗３５と３６の
間の結合点はスタート−ストップ発振器３１の出力側を
形成し、演算増幅器３２の出力側と接続されている。抵
抗３６と３７の結合点は演算増幅器３２の反転入力側
と、並びにコンデンサ３８を介してアースと接続されて
いる。説明したスタート−ストップ発振器３１の回路は
それ自体公知であるから、詳細は省略する。発振時定数
は実質的に抵抗３６、３７およびコンデンサ３８により
抵抗３３と３４との共働で調整される。原則的に、説明
したスタート−ストップ発振器の代わりに、相応に制御
可能で相応の出力信号を送出する別のマルチバイブレー
タ回路を使用することも勿論できる。
【００２２】２つの抵抗４０、４１からなり、端子１６
とアースとの間に接続された分圧器のタップは、コンパ
レータとして使用される演算増幅器４２の反転入力側に
接続される。演算増幅器の非反転入力側には定電圧が印
加される。定電圧はＺダイオード４３から取り出され
る。片側がアースされたこのＺダイオード４３は抵抗４
５を介して基準電圧Ｕｂに接続されている。演算増幅器
４２の出力側はスタート−ストップ発振器４２の出力側
と共にマイクロコンピュータ１１のリセット入力側１２
と接続されている。さらにこの出力側は単安定スイッチ
段２７のリセット入力側Ｒと接続されている。
とアースとの間に接続された分圧器のタップは、コンパ
レータとして使用される演算増幅器４２の反転入力側に
接続される。演算増幅器の非反転入力側には定電圧が印
加される。定電圧はＺダイオード４３から取り出され
る。片側がアースされたこのＺダイオード４３は抵抗４
５を介して基準電圧Ｕｂに接続されている。演算増幅器
４２の出力側はスタート−ストップ発振器４２の出力側
と共にマイクロコンピュータ１１のリセット入力側１２
と接続されている。さらにこの出力側は単安定スイッチ
段２７のリセット入力側Ｒと接続されている。
【００２３】コンパレータとして使用される別の演算増
幅器４６は、電圧低下の際に図示しない端末構成素子の
遮断に用いる。その非反転入力側は演算増幅器４２の出
力側と接続されており、一方Ｚダイオード４３のゼナー
電圧はその反転入力側に印加される。
幅器４６は、電圧低下の際に図示しない端末構成素子の
遮断に用いる。その非反転入力側は演算増幅器４２の出
力側と接続されており、一方Ｚダイオード４３のゼナー
電圧はその反転入力側に印加される。
【００２４】図１に示されたウォッチドッグの実施例の
作用を以下、図２に示された信号線図に基づき説明す
る。ここで符号Ｕの後のそれぞれの数字は、図示された
電圧Ｕの印加される構成素子ないし電圧Ｕを出力する構
成素子を表す。
作用を以下、図２に示された信号線図に基づき説明す
る。ここで符号Ｕの後のそれぞれの数字は、図示された
電圧Ｕの印加される構成素子ないし電圧Ｕを出力する構
成素子を表す。
【００２５】領域Ａには、ポート１０の信号シーケンス
Ｕ１０の周波数が許容できないほど低い場合が示されて
いる。信号Ｕ１０の各下降縁により単安定スイッチ段１
３がトリガされ、それによりスイッチ段の出力側に信号
シーケンスＵ１３が形成される。信号Ｕ１３の間にコン
デンサ１９がそれぞれ充電され、信号休止の間に放電抵
抗２０を介して放電される。生成された電圧Ｕ１７はコ
ンパレータ２６に供給され、そこで２つの抵抗２２、２
３により設定された比較電圧Ｓと比較される。信号シー
ケンスＵ１０が過度に低い周波数を有している場合、信
号シーケンスＵ１３の信号対信号休止の比は、電圧値Ｓ
が電圧Ｕ１７により常に上回られるほど大きい。従っ
て、コンパレータ２６の出力電圧Ｕ２６は常に低信号レ
ベルにあり、信号エッジが発生せず、単安定スイッチ段
２７をトリガすることができない。相応して出力側Ｑ￣
とＱに形成される信号Ｕ２７とＵ￣２７は図示しない出
力段を遮断する。
Ｕ１０の周波数が許容できないほど低い場合が示されて
いる。信号Ｕ１０の各下降縁により単安定スイッチ段１
３がトリガされ、それによりスイッチ段の出力側に信号
シーケンスＵ１３が形成される。信号Ｕ１３の間にコン
デンサ１９がそれぞれ充電され、信号休止の間に放電抵
抗２０を介して放電される。生成された電圧Ｕ１７はコ
ンパレータ２６に供給され、そこで２つの抵抗２２、２
３により設定された比較電圧Ｓと比較される。信号シー
ケンスＵ１０が過度に低い周波数を有している場合、信
号シーケンスＵ１３の信号対信号休止の比は、電圧値Ｓ
が電圧Ｕ１７により常に上回られるほど大きい。従っ
て、コンパレータ２６の出力電圧Ｕ２６は常に低信号レ
ベルにあり、信号エッジが発生せず、単安定スイッチ段
２７をトリガすることができない。相応して出力側Ｑ￣
とＱに形成される信号Ｕ２７とＵ￣２７は図示しない出
力段を遮断する。
【００２６】信号Ｕ２７によりスタート−ストップ発振
器３１は投入接続され、この発振器はそれにより周期的
なリセット信号Ｕ３１を形成する。これは信号線図の一
番下に示されている。この信号Ｕ３１によりマイクロコ
ンピュータ１１は周期的にリセットされ、それぞれ新た
に初期化フェーズを実行する。この初期化フェーズは零
レベルを有する２つのリセット信号Ｕ３１の間の信号間
隔よりも短くなければならない。初期化が行われれば、
既に説明したようにそれに続くリセット信号を阻止する
ことができる。
器３１は投入接続され、この発振器はそれにより周期的
なリセット信号Ｕ３１を形成する。これは信号線図の一
番下に示されている。この信号Ｕ３１によりマイクロコ
ンピュータ１１は周期的にリセットされ、それぞれ新た
に初期化フェーズを実行する。この初期化フェーズは零
レベルを有する２つのリセット信号Ｕ３１の間の信号間
隔よりも短くなければならない。初期化が行われれば、
既に説明したようにそれに続くリセット信号を阻止する
ことができる。
【００２７】信号線図の中央領域Ｂには、信号シーケン
スＵ１０が過度に高い周波数を有する場合が示されてい
る。２つの信号シーケンスＵ１０間の信号間隔は、再ト
リガ可能単安定スイッチ段１３の保持時間よりも小さい
から、このスイッチ段をリセットすることはもはやでき
ず、連続的な信号Ｕ１３が発生する。それによりコンデ
ンサ１９は電圧値Ｓよりも低い０Ｖに放電される。これ
によりコンパレータ２６の出力信号Ｕ２６はハイレベル
を有し、それにより再び単安定スイッチ段２７のトリガ
が阻止される。結果は同じである。すなわち、再び信号
シーケンスＵ３１が発生する。
スＵ１０が過度に高い周波数を有する場合が示されてい
る。２つの信号シーケンスＵ１０間の信号間隔は、再ト
リガ可能単安定スイッチ段１３の保持時間よりも小さい
から、このスイッチ段をリセットすることはもはやでき
ず、連続的な信号Ｕ１３が発生する。それによりコンデ
ンサ１９は電圧値Ｓよりも低い０Ｖに放電される。これ
によりコンパレータ２６の出力信号Ｕ２６はハイレベル
を有し、それにより再び単安定スイッチ段２７のトリガ
が阻止される。結果は同じである。すなわち、再び信号
シーケンスＵ３１が発生する。
【００２８】このようにして、例えば上側限界周波数は
抵抗１４によってのみ、下側限界周波数は抵抗１８によ
ってのみ調整され、ウォッチドッグの帯域通過特性を簡
単に調整することができる。勿論、周波数帯域の幅は抵
抗２０、２２、２３およびコンデンサ１９、２０によっ
ても調整することができる。
抵抗１４によってのみ、下側限界周波数は抵抗１８によ
ってのみ調整され、ウォッチドッグの帯域通過特性を簡
単に調整することができる。勿論、周波数帯域の幅は抵
抗２０、２２、２３およびコンデンサ１９、２０によっ
ても調整することができる。
【００２９】信号線図の領域Ｃには、信号シーケンスＵ
１０が許容周波数帯域内にある場合が示されている。単
安定スイッチ段１３は周期的にトリガされ、再び信号シ
ーケンスＵ１３が発生する。しかし今度は次のようなデ
ューティ比を有している。すなわち、電圧Ｕ１７が電圧
値Ｓを規則的に上回ったり下回ったりするようなデュー
ティ比を有している。これによりコンパレータ２６の出
力側には信号シーケンスＵ２６が形成される。これによ
り、周期的にトリガされる単安定スイッチ段２７の保持
時間は信号シーケンスＵ２６の２つの上昇縁間の間隔よ
りも大きいから、出力Ｑは常に高信号レベルに留まる。
そのためスタート−ストップ発振器３１は投入接続され
ず、結果としてリセット信号をリセット入力側１２に形
成することができない。上に述べた場合に関連する、単
安定スイッチ段２７の出力側ＱおよびＱ￣での反転信号
レベルにより、出力段が遮断されたり、遮断が中止され
たりする。
１０が許容周波数帯域内にある場合が示されている。単
安定スイッチ段１３は周期的にトリガされ、再び信号シ
ーケンスＵ１３が発生する。しかし今度は次のようなデ
ューティ比を有している。すなわち、電圧Ｕ１７が電圧
値Ｓを規則的に上回ったり下回ったりするようなデュー
ティ比を有している。これによりコンパレータ２６の出
力側には信号シーケンスＵ２６が形成される。これによ
り、周期的にトリガされる単安定スイッチ段２７の保持
時間は信号シーケンスＵ２６の２つの上昇縁間の間隔よ
りも大きいから、出力Ｑは常に高信号レベルに留まる。
そのためスタート−ストップ発振器３１は投入接続され
ず、結果としてリセット信号をリセット入力側１２に形
成することができない。上に述べた場合に関連する、単
安定スイッチ段２７の出力側ＱおよびＱ￣での反転信号
レベルにより、出力段が遮断されたり、遮断が中止され
たりする。
【００３０】演算増幅器４２により過電圧の監視が行わ
れ、演算増幅器４６により電圧低下の監視が行われる。
端子１６の供給電圧Ｕｖが設定したウィンドの外にある
と、この演算増幅器４２、４６出力側の信号レベルが高
電位から低電位に交番する。ウィンドは抵抗４１の電圧
降下をＺダイオード４３のゼナー電圧と比較することに
より設定される。オープンコレクタ出力側により信号シ
ーケンスＵ３１は抑圧され、それにより持続的にリセッ
ト信号がマイクロコンピュータに印加される。同時に、
過電圧の際に誤機能を阻止するため、演算増幅器４６の
出力側と接続されている端末構成素子が遮断される。最
低電圧を下回ることは電圧供給部ＩＣにより監視され、
スタート−ストップ発振器３１の出力側との結合部を介
してリセット信号がトリガされる。
れ、演算増幅器４６により電圧低下の監視が行われる。
端子１６の供給電圧Ｕｖが設定したウィンドの外にある
と、この演算増幅器４２、４６出力側の信号レベルが高
電位から低電位に交番する。ウィンドは抵抗４１の電圧
降下をＺダイオード４３のゼナー電圧と比較することに
より設定される。オープンコレクタ出力側により信号シ
ーケンスＵ３１は抑圧され、それにより持続的にリセッ
ト信号がマイクロコンピュータに印加される。同時に、
過電圧の際に誤機能を阻止するため、演算増幅器４６の
出力側と接続されている端末構成素子が遮断される。最
低電圧を下回ることは電圧供給部ＩＣにより監視され、
スタート−ストップ発振器３１の出力側との結合部を介
してリセット信号がトリガされる。
【００３１】電圧低下の監視の代わりに、それぞれ付加
的または選択的に、過電圧の監視を同じように行うこと
ができる。または反対に行うことができる。
的または選択的に、過電圧の監視を同じように行うこと
ができる。または反対に行うことができる。
【００３２】マイクロコンピュータ１１のリセット入力
側１２から単安定スイッチ段２７のリセット入力側Ｒへ
の線路により、この単安定スイッチ段は投入接続の際に
所定の開始状態にセットされる。付加的にこれにより電
圧低下ないし過電圧の発生時の（演算増幅器４２の出力
側における）零レベルを次のことに用いることができ
る。すなわち、単安定スイッチ段２７を静的にリセット
し、それにより図示しない出力段をこの単安定スイッチ
段２７の出力側ＱおよびＱ￣を介して遮断するのに用い
るのである。
側１２から単安定スイッチ段２７のリセット入力側Ｒへ
の線路により、この単安定スイッチ段は投入接続の際に
所定の開始状態にセットされる。付加的にこれにより電
圧低下ないし過電圧の発生時の（演算増幅器４２の出力
側における）零レベルを次のことに用いることができ
る。すなわち、単安定スイッチ段２７を静的にリセット
し、それにより図示しない出力段をこの単安定スイッチ
段２７の出力側ＱおよびＱ￣を介して遮断するのに用い
るのである。
【００３３】２つの単安定スイッチ段１３を実現するた
めに、例えば集積回路７４ＨＣ４５３８Ｔを用いること
ができ、また演算増幅器を実現するのに集積回路ＬＭ２
９０３を用いることができる。その際、一方では演算増
幅器２１と３２に対し、他方では演算増幅器４２、４６
に対してそれぞれ１つの集積回路が必要である。周波数
帯域に対する典型的な構成は、例えば５７０〜１４００
Ｈｚまたは９４０〜１０６０Ｈｚである。
めに、例えば集積回路７４ＨＣ４５３８Ｔを用いること
ができ、また演算増幅器を実現するのに集積回路ＬＭ２
９０３を用いることができる。その際、一方では演算増
幅器２１と３２に対し、他方では演算増幅器４２、４６
に対してそれぞれ１つの集積回路が必要である。周波数
帯域に対する典型的な構成は、例えば５７０〜１４００
Ｈｚまたは９４０〜１０６０Ｈｚである。
【００３４】以下本発明の有利な実施形態をまとめる。
【００３５】周波数発生器３１をスタート−ストップ発
振器として構成する。
振器として構成する。
【００３６】リセット信号シーケンスＵ３１が信号間隔
に対して格段に短いリセット信号を有し、信号間隔が監
視すべき電子装置１１の初期化フェーズの長さに少なく
とも対応するようにする。
に対して格段に短いリセット信号を有し、信号間隔が監
視すべき電子装置１１の初期化フェーズの長さに少なく
とも対応するようにする。
【００３７】所定の周波数が設定可能な偏差を上回る持
続時間中、静的エラー信号を形成するエラーメモリ２７
が設けられており、エラー信号を周波数発生器３１に対
する投入接続信号として、および／または電子装置１１
に所属する出力段に対する遮断信号として用いる。
続時間中、静的エラー信号を形成するエラーメモリ２７
が設けられており、エラー信号を周波数発生器３１に対
する投入接続信号として、および／または電子装置１１
に所属する出力段に対する遮断信号として用いる。
【００３８】エラー信号またはリセット信号を形成する
ための手段が帯域通過特性を有し、被監視信号シーケン
スＵ１０の周波数が帯域通過フィルタの周波数帯域外に
ある際、エラー信号またはリセット信号を形成する。
ための手段が帯域通過特性を有し、被監視信号シーケン
スＵ１０の周波数が帯域通過フィルタの周波数帯域外に
ある際、エラー信号またはリセット信号を形成する。
【００３９】帯域通過フィルタの上側限界周波数を監視
するため、被監視信号シーケンス１０によりトリガ可能
な第１の単安定スイッチ段１３が設けられており、この
スイッチ段の調整可能な保持時間は上側限界周波数の周
期持続時間に相応するようにする。
するため、被監視信号シーケンス１０によりトリガ可能
な第１の単安定スイッチ段１３が設けられており、この
スイッチ段の調整可能な保持時間は上側限界周波数の周
期持続時間に相応するようにする。
【００４０】帯域通過フィルタの下側限界周波数を監視
するため、単安定スイッチ段１３の出力側に接続された
記憶素子１９が設けられており、この記憶素子の記憶内
容は、単安定スイッチ段１３の出力信号の持続中に一方
の方向へ、かつ信号休止の持続中に他方の方向へ変化
し、記憶素子１９の記憶内容を監視する閾値段２６が設
けられており、この閾値段の閾値は、被監視信号シーケ
ンスＵ１０の周波数が許容内である際、変化する記憶内
容の振動領域中の下側限界周波数の上側にあるようにす
る。
するため、単安定スイッチ段１３の出力側に接続された
記憶素子１９が設けられており、この記憶素子の記憶内
容は、単安定スイッチ段１３の出力信号の持続中に一方
の方向へ、かつ信号休止の持続中に他方の方向へ変化
し、記憶素子１９の記憶内容を監視する閾値段２６が設
けられており、この閾値段の閾値は、被監視信号シーケ
ンスＵ１０の周波数が許容内である際、変化する記憶内
容の振動領域中の下側限界周波数の上側にあるようにす
る。
【００４１】記憶素子１９は、放電抵抗２０に接続され
たコンデンサである。
たコンデンサである。
【００４２】放電抵抗２０はコンデンサに並列に接続さ
れており、減結合ダイオード１７が第１の単安定スイッ
チ段１３とコンデンサ１９との間に設けられている。
れており、減結合ダイオード１７が第１の単安定スイッ
チ段１３とコンデンサ１９との間に設けられている。
【００４３】閾値段２６の出力によりトリガ可能な第２
の単安定スイッチ段２７が設けられており、このスイッ
チ段はトリガされた状態で出力側に静的エラー信号を形
成する。
の単安定スイッチ段２７が設けられており、このスイッ
チ段はトリガされた状態で出力側に静的エラー信号を形
成する。
【００４４】エラーメモリ２７が第２の単安定スイッチ
段により構成されている。
段により構成されている。
【００４５】周波数発生器３１の出力側に発生する信号
が、エラーメモリ２７の初期化入力側に供給され、エラ
ーメモリ２７の一方をエラー状態へ初期化する。
が、エラーメモリ２７の初期化入力側に供給され、エラ
ーメモリ２７の一方をエラー状態へ初期化する。
【００４６】許容されない動作電圧が存在する場合、周
波数発生器３１の出力側にてリセット信号を阻止する電
圧監視回路４０〜４５が設けられている。
波数発生器３１の出力側にてリセット信号を阻止する電
圧監視回路４０〜４５が設けられている。
【００４７】一方で定電圧が印加され、他方で被監視動
作電圧が印加されるコンパレータが設けられており、こ
のコンパレータの出力は、最大許容電圧を上回る際に、
および／または最小電圧を下回る際に、周波数発生器３
１の出力側に遮断電位、有利には零電位を印加する。
作電圧が印加されるコンパレータが設けられており、こ
のコンパレータの出力は、最大許容電圧を上回る際に、
および／または最小電圧を下回る際に、周波数発生器３
１の出力側に遮断電位、有利には零電位を印加する。
【００４８】リセット信号および／または許容されない
動作電圧の発生中に、外部構成群に対して遮断信号を形
成する遮断スイッチ回路４６が設けられている。
動作電圧の発生中に、外部構成群に対して遮断信号を形
成する遮断スイッチ回路４６が設けられている。
【００４９】遮断スイッチ回路４６は、定電圧を電圧監
視回路の出力信号と比較するコンパレータとして構成さ
れている。
視回路の出力信号と比較するコンパレータとして構成さ
れている。
【００５０】
【発明の効果】本発明の回路装置は、被監視信号シーケ
ンス周波数偏差という形で現れる誤機能が発生した際
に、周期的なエラー信号またはリセット信号が連続的に
形成され、電子装置を再び正常機能にもたらすという利
点がある。
ンス周波数偏差という形で現れる誤機能が発生した際
に、周期的なエラー信号またはリセット信号が連続的に
形成され、電子装置を再び正常機能にもたらすという利
点がある。
【００５１】なお、本明細書において、「Ｑ￣」なる表
記は、
記は、
【００５２】
【数１】
【００５３】を表わす。
【図１】マイクロコンピュータ監視のための実施例の回
路図である。
路図である。
【図２】本発明の作用を説明するための信号線図であ
る。
る。
１０ ポート １１ マイクロコンピュータ １２ リセット入力側 １３ 単安定スイッチ段 １４ 抵抗 １５ コンデンサ １６ 端子 １７ 減結合ダイオード １８ 充電抵抗 ２１演算増幅器 ２６ コンパレータ ２７ 単安定スイッチ段 ３１ スタート−ストップ発振器 ３２ 演算増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クラウス シュナイダー ドイツ連邦共和国 ラインフェルデン １ グリムシュトラーセ 10 (56)参考文献 特開 平２−181839（ＪＰ，Ａ) 実開 昭59−88748（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/24 G06F 11/30
Claims (15)
- 【請求項１】 電子装置から出力された信号シーケンス
周波数の監視用回路装置であって、前記信号シーケンスの 所定の周波数が設定可能な偏差を
上回る際に周期的なエラー信号またはリセット信号を電
子装置に対して形成する周波数発生器（３１）を有する
形式の回路装置において、許容されない動作電圧を有する場合、前記周波数発生器
（３１）の出力側にてリセット信号を阻止する電圧監視
回路（４０〜４５）が設けられている ことを特徴とする
電子装置から出力された信号シーケンス周波数の監視用
回路装置。 - 【請求項２】 前記周波数発生器（３１）はスタート−
ストップ発振器として構成されている 請求項１に記載の
回路装置。 - 【請求項３】 リセット信号シーケンス（Ｕ３１）は、
前記信号シーケンスの信号間隔に対して格段に短いリセ
ット信号を有し、 前記信号間隔が、監視すべき電子装置（１１）の初期化
フェーズの長さに少なくとも対応するようにされている
請求項１または２に記載の回路装置。 - 【請求項４】 所定の周波数が設定可能な偏差を上回る
持続時間中、静的エラー信号を形成するエラーメモリ
（２７）が設けられており、 前記エラー信号を、周波数発生器（３１）に対する投入
接続信号として、および／または前記電子装置（１１）
に所属する出力段に対する遮断信号として使用する 請求
項１から３までのいずれか１項に記載の回路装置。 - 【請求項５】 エラー信号またはリセット信号を形成す
る周波数発生器（３１）は帯域通過特性を有しており、
被監視信号シーケンス（Ｕ１０）の周波数が前記帯域通
過フィルタの周波帯域外にある際にだけエラー信号また
はリセット信号を形成する 請求項１から４までのいずれ
か１項に記載の回路装置。 - 【請求項６】 前記帯域通過フィルタの上側限界周波数
を監視するため、被監視信号シーケンス（Ｕ１０）によ
りトリガ可能な第１の単安定スイッチ段（１３）が設け
られており、 該単安定スイッチ段の調整可能な保持時間は、上側限界
周波数の周期に相応するようにされている 請求項５に記
載の回路装置。 - 【請求項７】 前記帯域通過フィルタの下側限界周波数
を監視するため、前記単安定スイッチ段（１３）の出力
側に接続された記憶素子（１９）が設けられており、該
記憶素子の記憶内容は、単安定スイッチ段（１３）の出
力信号の持続中に一方の方向へ、かつ信号休止の持続中
に他方の方向に変化し、 前記記憶素子（１９）の記憶内容を監視する閾値段（２
６）が設けられており、 該閾値段の閾値は、被監視信号シーケンス（Ｕ１０）の
周波数が許容内である際、変化する記憶内容の振動領域
中の下側限界周波数の上側にあるようにされる 請求項６
に記載の回路装置。 - 【請求項８】 前記記憶素子（１９）は、放電抵抗（２
０）が接続されたコンデンサである 請求項７に記載の回
路装置。 - 【請求項９】 前記放電抵抗（２０）は前記コンデンサ
に並列に接続されており、 減結合ダイオード（１７）が第１単安定スイッチ段（１
３）とコンデンサ（１９）との間に設けられている 請求
項８に記載の回路装置。 - 【請求項１０】 前記閾値段（２６）の出力によりトリ
ガ可能な第２の単安定スイッチ段（２７）が設けられて
おり、 該第２単安定スイッチ段は、トリガされた状態で出力側
に静的エラー信号を形成する 請求項７から９までのいず
れか１項に記載の回路装置。 - 【請求項１１】 前記エラーメモリ（２７）は、第２の
単安定スイッチ段に よって構成されている 請求項４から
１０までのいずれか１項に記載の回路装置。 - 【請求項１２】 周波数発生器（３１）の出力側に発生
する信号は、エラーメモリ（２７）の初期化入力側に供
給され、当該エラーメモリ（２７）をエラー状態に初期
化する 請求項４から１１までのいずれか１項に記載の回
路装置。 - 【請求項１３】 一方では定電圧が印加され、他方では
被監視動作電圧が印加されるコンパレータ装置が電圧監
視スイッチとして設けられており、 該コンパレータ装置の出力側は、最大許容電圧を上回る
際に、および／または最小電圧を下回る際に、周波数発
生器（３１）の出力側を遮断電位、有利には零電位にす
る 請求項１から１２までのいずれか１項に記載の回路装
置。 - 【請求項１４】 リセット信号および／または許容され
ない動作電圧の発生中に外部構成群に対して遮断信号を
形成する遮断スイッチ回路（４６）が設けられている 請
求項１３に記載の回路装置。 - 【請求項１５】 前記遮断スイッチ回路（４６）は、定
電圧を前記電圧監視回路の出力信号と比較するコンパレ
ータとして構成されている 請求項１４に記載の回路装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4023700.1 | 1990-07-26 | ||
| DE19904023700 DE4023700C2 (de) | 1990-07-26 | 1990-07-26 | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250537A JPH04250537A (ja) | 1992-09-07 |
| JP3345030B2 true JP3345030B2 (ja) | 2002-11-18 |
Family
ID=6411022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18605491A Expired - Lifetime JP3345030B2 (ja) | 1990-07-26 | 1991-07-25 | 電子装置の信号シーケンス周波数監視用回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3345030B2 (ja) |
| DE (1) | DE4023700C2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19845220A1 (de) * | 1998-10-01 | 2000-04-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation und Überprüfung von Prozessor und Überwachungsschaltung |
| DE19855143C1 (de) * | 1998-11-30 | 2000-09-07 | Bosch Gmbh Robert | Schaltung und Verfahren zur Aufrechterhaltung der Ansteuerung von Peripherieelementen durch Mikroprozessoren |
| DE19924318A1 (de) | 1999-05-27 | 2000-11-30 | Bosch Gmbh Robert | Schaltungsanordnung eines Steuergeräts zur Überwachung einer Spannung |
| DE10030991A1 (de) | 2000-06-30 | 2002-01-10 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation eines Rechners und einer Überwachungsschaltung |
| EP4099026A1 (en) | 2021-06-02 | 2022-12-07 | Thales Management & Services Deutschland GmbH | Frequency monitoring circuit and method for monitoring the frequency of an ac-signal |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3240707A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
| DE3714630A1 (de) * | 1987-05-02 | 1988-11-17 | Hella Kg Hueck & Co | Vorrichtung zur ueberwachung elektronischer geraete |
-
1990
- 1990-07-26 DE DE19904023700 patent/DE4023700C2/de not_active Expired - Lifetime
-
1991
- 1991-07-25 JP JP18605491A patent/JP3345030B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04250537A (ja) | 1992-09-07 |
| DE4023700C2 (de) | 1998-11-12 |
| DE4023700A1 (de) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541050A (en) | Control device for a vehicle | |
| US5563799A (en) | Low cost/low current watchdog circuit for microprocessor | |
| JPH0541823B2 (ja) | ||
| EP0759175A1 (en) | Microcontroller with brown-out detection | |
| US8053925B2 (en) | Modulation monitor and control | |
| JPH08101701A (ja) | 制御装置 | |
| US6134655A (en) | Method and apparatus for initializing a microprocessor to insure fault-free operation | |
| JP3345030B2 (ja) | 電子装置の信号シーケンス周波数監視用回路装置 | |
| JPH0120777B2 (ja) | ||
| US4879623A (en) | Voltage transients | |
| US4868817A (en) | Circuit for preventing a microcomputer from malfunctioning | |
| US4900951A (en) | Latch-up restoration circuit | |
| KR0177093B1 (ko) | Cpu 리셋회로 | |
| US4477870A (en) | Digital control system monitor having a predetermined output under fault conditions | |
| US8237424B2 (en) | Regulated voltage system and method of protection therefor | |
| US20040228054A1 (en) | Fault detecting circuit | |
| JPH0143650Y2 (ja) | ||
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH04256038A (ja) | ウオッチドックタイマ検査装置 | |
| KR920005760Y1 (ko) | 전원공급장치 및 중앙처리장치의 오동작 감시회로 | |
| JP2023104606A (ja) | 車両用電子制御装置 | |
| JP3403836B2 (ja) | マイクロコンピュータのリセット回路 | |
| KR890006608Y1 (ko) | 마이컴의 오동작 방지회로 | |
| KR0112449Y1 (ko) | 단말기의 에러 감시장치 | |
| JP2722875B2 (ja) | 蓄電池過放電防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |