JP3341731B2 - 半導体素子用支持板、半導体装置及び半導体装置実装体 - Google Patents
半導体素子用支持板、半導体装置及び半導体装置実装体Info
- Publication number
- JP3341731B2 JP3341731B2 JP24382099A JP24382099A JP3341731B2 JP 3341731 B2 JP3341731 B2 JP 3341731B2 JP 24382099 A JP24382099 A JP 24382099A JP 24382099 A JP24382099 A JP 24382099A JP 3341731 B2 JP3341731 B2 JP 3341731B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- support plate
- semiconductor
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子用支持
板、半導体装置及び半導体装置実装体に関する。特に本
発明は、電力用整流ダイオード等のペレット状の半導体
素子（半導体チップ）を搭載するための半導体素子用支
持板、この半導体素子用支持板の表面上に半導体素子が
搭載（１次実装）された構造からなる電力用半導体装
置、及びこの電力用半導体装置に外部放熱板を装着（２
次実装）した構造からなる半導体装置実装体に関する。
板、半導体装置及び半導体装置実装体に関する。特に本
発明は、電力用整流ダイオード等のペレット状の半導体
素子（半導体チップ）を搭載するための半導体素子用支
持板、この半導体素子用支持板の表面上に半導体素子が
搭載（１次実装）された構造からなる電力用半導体装
置、及びこの電力用半導体装置に外部放熱板を装着（２
次実装）した構造からなる半導体装置実装体に関する。
【０００２】
【従来の技術】図９に示すように、従来技術に係る電力
用ダイオードは、平面円盤形状で厚みのある支持板１０
０と、この支持板１００の表面側に形成された凹部１０
１にマウントされた半導体素子（半導体チップ）１１０
と、この半導体チップ１１０上に取り付けられたリード
端子１１１と、凹部１０１に半導体チップ１１０を覆う
ように充填されたコーティング部材１１５とを備えて構
成されている。支持板１００は、金属で形成され、半導
体チップ１１０の動作で発生する熱を外部に放出する放
熱板（ヒートシンク）として兼用されるとともに、半導
体チップ１１０に電源を供給する電源板としても兼用さ
れている。
用ダイオードは、平面円盤形状で厚みのある支持板１０
０と、この支持板１００の表面側に形成された凹部１０
１にマウントされた半導体素子（半導体チップ）１１０
と、この半導体チップ１１０上に取り付けられたリード
端子１１１と、凹部１０１に半導体チップ１１０を覆う
ように充填されたコーティング部材１１５とを備えて構
成されている。支持板１００は、金属で形成され、半導
体チップ１１０の動作で発生する熱を外部に放出する放
熱板（ヒートシンク）として兼用されるとともに、半導
体チップ１１０に電源を供給する電源板としても兼用さ
れている。
【０００３】この従来技術に係る電力用ダイオードは、
例えばオルタネータ用整流ダイオードである。１次実装
段階では、半導体チップ１１０は、凹部１０１の底面上
に半田、導電性接着剤等の接合層１１２を介在させて、
機械的、電気的、かつ熱的に接合される。リード端子１
１１は、円盤形状のヘッダ部１１１Ａと、ヘッダ部１１
１Ａ上から真上に延伸する棒状のリード部１１１Ｂとを
一体に形成したものである。このリード端子１１１のヘ
ッダ部１１１Ａは半導体チップ１１０に接合層１１３を
介在させて機械的、かつ電気的に接続されている。リー
ド端子１１１は半導体チップ１１０に電源を供給するよ
うになっている。コーティング部材１１５には例えばポ
ッティング法で形成された樹脂が使用され、コーティン
グ部材１１５は外部環境から半導体チップ１１０を保護
することができる。
例えばオルタネータ用整流ダイオードである。１次実装
段階では、半導体チップ１１０は、凹部１０１の底面上
に半田、導電性接着剤等の接合層１１２を介在させて、
機械的、電気的、かつ熱的に接合される。リード端子１
１１は、円盤形状のヘッダ部１１１Ａと、ヘッダ部１１
１Ａ上から真上に延伸する棒状のリード部１１１Ｂとを
一体に形成したものである。このリード端子１１１のヘ
ッダ部１１１Ａは半導体チップ１１０に接合層１１３を
介在させて機械的、かつ電気的に接続されている。リー
ド端子１１１は半導体チップ１１０に電源を供給するよ
うになっている。コーティング部材１１５には例えばポ
ッティング法で形成された樹脂が使用され、コーティン
グ部材１１５は外部環境から半導体チップ１１０を保護
することができる。
【０００４】このように構成される１次実装体としての
ダイオードは、支持板１００とは別部材で形成された外
部放熱板１２０に装着（２次実装）され、半導体装置実
装体（２次実装体）を構成するようになっている。半導
体チップ１１０の動作で発生する熱は支持板１００に放
出され、さらにこの支持板１００を通して外部放熱板１
２０に熱が伝達され、この外部放熱板１２０から効率良
く熱を放出することができる。
ダイオードは、支持板１００とは別部材で形成された外
部放熱板１２０に装着（２次実装）され、半導体装置実
装体（２次実装体）を構成するようになっている。半導
体チップ１１０の動作で発生する熱は支持板１００に放
出され、さらにこの支持板１００を通して外部放熱板１
２０に熱が伝達され、この外部放熱板１２０から効率良
く熱を放出することができる。
【０００５】ダイオードには、支持板１００の側面１０
２に沿って側面１０２と同一表面上（側面上）に放熱板
結合部１０３が設けられている。一方、外部放熱板１２
０には支持板１００の外径形状に対応した円形状の被結
合部（孔）１２１が設けられており、この被結合部１２
１に支持板１００の放熱板結合部１０３がはめ込まれる
ことにより、外部放熱板１２０にダイオードを装着（２
次実装）することができる。双方のはめ込みは、外部放
熱板１２０の被結合部（孔）１２１内に、矢印Ａ方向に
支持板１００を打ち込むことにより行われている。
２に沿って側面１０２と同一表面上（側面上）に放熱板
結合部１０３が設けられている。一方、外部放熱板１２
０には支持板１００の外径形状に対応した円形状の被結
合部（孔）１２１が設けられており、この被結合部１２
１に支持板１００の放熱板結合部１０３がはめ込まれる
ことにより、外部放熱板１２０にダイオードを装着（２
次実装）することができる。双方のはめ込みは、外部放
熱板１２０の被結合部（孔）１２１内に、矢印Ａ方向に
支持板１００を打ち込むことにより行われている。
【０００６】図９には示していないが、支持板１００の
外周部である放熱板結合部１０３には支持板１００の厚
さ方向に沿って複数本の溝が予め形成されている。この
溝は、被結合部１２１内において放熱板結合部１０３の
滑りを良くしつつ、打ち込まれた際には潰れて被結合部
１２１と放熱板結合部１０３との間の密着性を向上でき
るようになっている。つまり、被結合部１２１と放熱板
結合部１０３との間を密着させることにより、双方の間
を機械的に強固に結合することができ、さらに高い熱伝
達効率が得られるように熱的に結合することができる。
外周部である放熱板結合部１０３には支持板１００の厚
さ方向に沿って複数本の溝が予め形成されている。この
溝は、被結合部１２１内において放熱板結合部１０３の
滑りを良くしつつ、打ち込まれた際には潰れて被結合部
１２１と放熱板結合部１０３との間の密着性を向上でき
るようになっている。つまり、被結合部１２１と放熱板
結合部１０３との間を密着させることにより、双方の間
を機械的に強固に結合することができ、さらに高い熱伝
達効率が得られるように熱的に結合することができる。
【０００７】
【発明が解決しようとする課題】上記従来技術に係るダ
イオード及びその半導体装置実装体においては、以下の
点について配慮がなされていなかった。
イオード及びその半導体装置実装体においては、以下の
点について配慮がなされていなかった。
【０００８】支持板１００の放熱板結合部１０３の外径
寸法は、外部放熱板１２０の被結合部１２１の内径寸法
と同等か、僅かに小さな寸法に設定されており、双方の
はめ込みの密着性が高められている。２次実装段階で
は、打ち込みにより放熱板結合部１０３が被結合部１２
１に強制的にはめ込まれるので、外部放熱板１２０によ
り支持板１００は締め付けられ、支持板１００には矢印
Ｂに示すように水平方向に圧縮応力が働く。この圧縮応
力は凹部１０１の底面と半導体チップ１００との接合界
面に応力歪みを発生させ、半導体チップ１１０の整流特
性の変化等の特性劣化を引き起こす原因になっていた。
このため、１次実装段階で、電気的特性の優れたダイオ
ードを製作しても、２次実装段階でダイオードの電気的
特性を劣化させてしまう可能性があった。
寸法は、外部放熱板１２０の被結合部１２１の内径寸法
と同等か、僅かに小さな寸法に設定されており、双方の
はめ込みの密着性が高められている。２次実装段階で
は、打ち込みにより放熱板結合部１０３が被結合部１２
１に強制的にはめ込まれるので、外部放熱板１２０によ
り支持板１００は締め付けられ、支持板１００には矢印
Ｂに示すように水平方向に圧縮応力が働く。この圧縮応
力は凹部１０１の底面と半導体チップ１００との接合界
面に応力歪みを発生させ、半導体チップ１１０の整流特
性の変化等の特性劣化を引き起こす原因になっていた。
このため、１次実装段階で、電気的特性の優れたダイオ
ードを製作しても、２次実装段階でダイオードの電気的
特性を劣化させてしまう可能性があった。
【０００９】本発明者は、このような技術的課題を解決
するために、支持板１００の凹部１０１の内壁に沿って
溝を形成し、この溝により応力緩和を試みた。しかしな
がら、凹部１０１の内部に溝が形成されるので、この溝
内にもコーティング部材１１５が充填されてしまい、溝
による充分な応力緩和を得ることができなかった。
するために、支持板１００の凹部１０１の内壁に沿って
溝を形成し、この溝により応力緩和を試みた。しかしな
がら、凹部１０１の内部に溝が形成されるので、この溝
内にもコーティング部材１１５が充填されてしまい、溝
による充分な応力緩和を得ることができなかった。
【００１０】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、２次実装段階
で発生する応力が半導体素子に及ばないような構造を有
した半導体素子用支持板を提供することである。
たものである。従って、本発明の目的は、２次実装段階
で発生する応力が半導体素子に及ばないような構造を有
した半導体素子用支持板を提供することである。
【００１１】本発明の他の目的は、外部放熱板の装着
（２次実装）時に発生する応力の半導体素子への伝搬を
減少させ、この応力伝搬による半導体素子の特性劣化を
防止し、電気的信頼性を向上させた半導体装置（１次実
装体）を提供することである。
（２次実装）時に発生する応力の半導体素子への伝搬を
減少させ、この応力伝搬による半導体素子の特性劣化を
防止し、電気的信頼性を向上させた半導体装置（１次実
装体）を提供することである。
【００１２】本発明の更に他の目的は、２次実装時に発
生する応力の半導体素子への伝搬が少なく、且つ高い放
熱効率を有した半導体装置実装体（２次実装体）を提供
することである。
生する応力の半導体素子への伝搬が少なく、且つ高い放
熱効率を有した半導体装置実装体（２次実装体）を提供
することである。
【００１３】本発明の更に他の目的は、２次実装工程を
容易且つ短時間で行うことができ、１次実装体に悪影響
を与えることのない半導体装置実装体を提供することで
ある。
容易且つ短時間で行うことができ、１次実装体に悪影響
を与えることのない半導体装置実装体を提供することで
ある。
【００１４】本発明の更に他の目的は、２次実装工程の
歩留まりを向上させることができる半導体装置実装体を
提供することである。
歩留まりを向上させることができる半導体装置実装体を
提供することである。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、板状の半導体素子固着部
（第１本体部）と、この半導体素子固着部を取り囲み、
内部に半導体素子搭載用凹部を構成する外壁部と、平面
パターン上この外壁部の外側において、半導体素子固着
部に連続し、半導体素子固着部よりも薄い板状に形成さ
れ、且つその外周部を放熱板結合部とする周辺部（第２
本体部）と、平面パターン上、外壁部の外側の位置の周
辺部に形成された応力吸収部とを備えた半導体素子用支
持板であることである。この半導体素子用支持板に半導
体素子を搭載し、モールドすることにより１次実装レベ
ルの半導体装置が完成する。「放熱板結合部」とは、こ
の半導体装置を装着（２次実装）する外部放熱板を取り
付ける部位である。
に、本発明の第１の特徴は、板状の半導体素子固着部
（第１本体部）と、この半導体素子固着部を取り囲み、
内部に半導体素子搭載用凹部を構成する外壁部と、平面
パターン上この外壁部の外側において、半導体素子固着
部に連続し、半導体素子固着部よりも薄い板状に形成さ
れ、且つその外周部を放熱板結合部とする周辺部（第２
本体部）と、平面パターン上、外壁部の外側の位置の周
辺部に形成された応力吸収部とを備えた半導体素子用支
持板であることである。この半導体素子用支持板に半導
体素子を搭載し、モールドすることにより１次実装レベ
ルの半導体装置が完成する。「放熱板結合部」とは、こ
の半導体装置を装着（２次実装）する外部放熱板を取り
付ける部位である。
【００１６】本発明の第１の特徴によれば、１次実装体
としての半導体装置を外部放熱板に装着し、２次実装体
としての半導体装置実装体を構成したとき、半導体素子
用支持板に、応力吸収部が設けられているため、放熱板
結合部からの応力を半導体素子固着部と半導体素子との
接合界面に伝搬させないか、極力減少させることが出来
る。従って、２次実装時の応力伝搬に起因する半導体素
子の特性劣化を防止することができる。
としての半導体装置を外部放熱板に装着し、２次実装体
としての半導体装置実装体を構成したとき、半導体素子
用支持板に、応力吸収部が設けられているため、放熱板
結合部からの応力を半導体素子固着部と半導体素子との
接合界面に伝搬させないか、極力減少させることが出来
る。従って、２次実装時の応力伝搬に起因する半導体素
子の特性劣化を防止することができる。
【００１７】本発明の第１の特徴に係る半導体素子用支
持板において、応力吸収部は、外壁部に沿って支持板の
周辺部の表面に、即ち、周辺部の表面から裏面側に向か
う方向を深さ方向とする溝で形成することが好ましい。
この溝の存在により、放熱板結合部からの応力伝搬を有
効に緩和し、半導体素子固着部と半導体素子との接合界
面に伝搬させないか、極力減少させることが出来る。こ
こで、応力吸収部の「溝」はＵ字溝、Ｖ字溝等を種々の
形状の溝を使用することができる。さらに、本発明の第
１の特徴に係る半導体素子用支持板において、支持板の
放熱板結合部には放熱板ガイド用傾斜面を備えることが
好ましい。放熱板ガイド用傾斜面を設けることにより、
外部放熱板の被結合部内に支持板の放熱板結合部をスム
ースに導くことが可能である。
持板において、応力吸収部は、外壁部に沿って支持板の
周辺部の表面に、即ち、周辺部の表面から裏面側に向か
う方向を深さ方向とする溝で形成することが好ましい。
この溝の存在により、放熱板結合部からの応力伝搬を有
効に緩和し、半導体素子固着部と半導体素子との接合界
面に伝搬させないか、極力減少させることが出来る。こ
こで、応力吸収部の「溝」はＵ字溝、Ｖ字溝等を種々の
形状の溝を使用することができる。さらに、本発明の第
１の特徴に係る半導体素子用支持板において、支持板の
放熱板結合部には放熱板ガイド用傾斜面を備えることが
好ましい。放熱板ガイド用傾斜面を設けることにより、
外部放熱板の被結合部内に支持板の放熱板結合部をスム
ースに導くことが可能である。
【００１８】また、半導体素子固着部（第１本体部）の
表面の水平レベル（高さ）よりも、周辺部（第２本体
部）の表面の水平レベル（高さ）が低くなるように、半
導体素子固着部（第１本体部）と周辺部（第２本体部）
とを連続して形成することが好ましい。例えば、第１本
体部の裏面と第２本体部の裏面とが同一平面レベルとな
るように、第１本体部と第２本体部とを一体として形成
すればよい。第１本体部の厚さよりも第２本体部の厚さ
が薄いので、裏面を同一平面レベルにすることにより、
第１本体部と半導体素子との接合界面のレベル（高さ）
が、第２本体部の表面のレベル（高さ）よりも上に位置
することになる。従って、仮に、応力吸収部が存在しな
いとしても、基本的に、外部放熱板を装着（２次実装）
時の応力は、第１本体部の表面近傍に伝搬しにくい構造
である。そして、このような第１本体部と第２本体部の
高さ（厚み）関係のもとで、応力吸収部を設けることに
より、２次実装時の応力は、さらに、第１本体部の表面
近傍に伝搬しにくい構造となる。従って、応力伝搬に起
因する半導体素子の特性劣化をより一層防止することが
できる。
表面の水平レベル（高さ）よりも、周辺部（第２本体
部）の表面の水平レベル（高さ）が低くなるように、半
導体素子固着部（第１本体部）と周辺部（第２本体部）
とを連続して形成することが好ましい。例えば、第１本
体部の裏面と第２本体部の裏面とが同一平面レベルとな
るように、第１本体部と第２本体部とを一体として形成
すればよい。第１本体部の厚さよりも第２本体部の厚さ
が薄いので、裏面を同一平面レベルにすることにより、
第１本体部と半導体素子との接合界面のレベル（高さ）
が、第２本体部の表面のレベル（高さ）よりも上に位置
することになる。従って、仮に、応力吸収部が存在しな
いとしても、基本的に、外部放熱板を装着（２次実装）
時の応力は、第１本体部の表面近傍に伝搬しにくい構造
である。そして、このような第１本体部と第２本体部の
高さ（厚み）関係のもとで、応力吸収部を設けることに
より、２次実装時の応力は、さらに、第１本体部の表面
近傍に伝搬しにくい構造となる。従って、応力伝搬に起
因する半導体素子の特性劣化をより一層防止することが
できる。
【００１９】本発明の第２の特徴は、少なくとも第１及
び第２の主電極領域を有する半導体素子と、この半導体
素子を搭載した半導体素子用支持板と、この半導体素子
に接続されたリード端子と、このリード端子の一部及び
半導体素子を覆うコーティング部材とから構成される１
次実装レベルの半導体装置であることである。「半導体
素子用支持板」は、上記の本発明の第１の特徴に係る半
導体素子用支持板と同様な構成である。即ち、本発明の
第２の特徴に係る半導体装置を構成している半導体素子
用支持板は、板状の半導体素子固着部（第１本体部）
と、この半導体素子固着部を取り囲み、内部に半導体素
子搭載用凹部を構成する外壁部と、平面パターン上、こ
の外壁部の外側に半導体素子固着部に連続して形成さ
れ、半導体素子固着部よりも厚みの薄い板状で、且つそ
の外周部を放熱板結合部とする周辺部（第２本体部）
と、平面パターン上、外壁部の外側で、外壁部に沿って
周辺部の表面に形成された応力吸収部とを備えている。
半導体素子固着部は、半導体素子の第１の主電極領域と
第１の接合層を介して接続されている。リード端子は、
半導体素子の第２の主電極領域と第２の接合層を介して
接続されている。コーティング部材は、半導体素子搭載
用凹部の内部において、リード端子の一部及び半導体素
子を覆うように設けられている。ここで、「第１主電極
領域」とは、整流用ダイオードにおいては、アノード領
域又はカソード領域のいずれか一方を意味する。一方、
「第２の主電極領域」とは、整流用ダイオードにおいて
は、上記第１の主電極領域とはならないカソード領域又
はアノード領域のいずれか一方を意味する。すなわち、
第１の主電極領域が、アノード領域であれば、第２の主
電極領域はカソード領域であり、第１の主電極領域がカ
ソード領域であれば、第２の主電極領域はアノード領域
である。
び第２の主電極領域を有する半導体素子と、この半導体
素子を搭載した半導体素子用支持板と、この半導体素子
に接続されたリード端子と、このリード端子の一部及び
半導体素子を覆うコーティング部材とから構成される１
次実装レベルの半導体装置であることである。「半導体
素子用支持板」は、上記の本発明の第１の特徴に係る半
導体素子用支持板と同様な構成である。即ち、本発明の
第２の特徴に係る半導体装置を構成している半導体素子
用支持板は、板状の半導体素子固着部（第１本体部）
と、この半導体素子固着部を取り囲み、内部に半導体素
子搭載用凹部を構成する外壁部と、平面パターン上、こ
の外壁部の外側に半導体素子固着部に連続して形成さ
れ、半導体素子固着部よりも厚みの薄い板状で、且つそ
の外周部を放熱板結合部とする周辺部（第２本体部）
と、平面パターン上、外壁部の外側で、外壁部に沿って
周辺部の表面に形成された応力吸収部とを備えている。
半導体素子固着部は、半導体素子の第１の主電極領域と
第１の接合層を介して接続されている。リード端子は、
半導体素子の第２の主電極領域と第２の接合層を介して
接続されている。コーティング部材は、半導体素子搭載
用凹部の内部において、リード端子の一部及び半導体素
子を覆うように設けられている。ここで、「第１主電極
領域」とは、整流用ダイオードにおいては、アノード領
域又はカソード領域のいずれか一方を意味する。一方、
「第２の主電極領域」とは、整流用ダイオードにおいて
は、上記第１の主電極領域とはならないカソード領域又
はアノード領域のいずれか一方を意味する。すなわち、
第１の主電極領域が、アノード領域であれば、第２の主
電極領域はカソード領域であり、第１の主電極領域がカ
ソード領域であれば、第２の主電極領域はアノード領域
である。
【００２０】さらに、第１及び第２の主電極領域に加え
て制御電極を設け、IGBTやパワーMOSFET等のパワーIGFE
T等の３端子デバイスを本発明の半導体素子とすること
が可能である。この場合は、「第１主電極領域」とは、
IGBTにおいてエミッタ領域又はコレクタ領域のいずれか
一方、パワーIGFETにおいてはソース領域又はドレイン
領域のいずれか一方を意味する。「第２の主電極領域」
とは、IGBTにおいては上記第１の主電極領域とはならな
いエミッタ領域又はコレクタ領域のいずれか一方、パワ
ーIGFETにおいては上記第１の主電極領域とはならない
ソース領域又はドレイン領域のいずれか一方を意味す
る。すなわち、第１の主電極領域が、エミッタ領域であ
れば、第２の主電極領域はコレクタ領域であり、第１の
主電極領域がソース領域であれば、第２の主電極領域は
ドレイン領域である。そして、制御電極として、IGBT及
びパワーIGFETのゲート電極が必要になる。従って、３
端子デバイスの場合は、本発明の第２の特徴に係る半導
体装置には、更に、制御電極用リード端子が加わること
は勿論である。
て制御電極を設け、IGBTやパワーMOSFET等のパワーIGFE
T等の３端子デバイスを本発明の半導体素子とすること
が可能である。この場合は、「第１主電極領域」とは、
IGBTにおいてエミッタ領域又はコレクタ領域のいずれか
一方、パワーIGFETにおいてはソース領域又はドレイン
領域のいずれか一方を意味する。「第２の主電極領域」
とは、IGBTにおいては上記第１の主電極領域とはならな
いエミッタ領域又はコレクタ領域のいずれか一方、パワ
ーIGFETにおいては上記第１の主電極領域とはならない
ソース領域又はドレイン領域のいずれか一方を意味す
る。すなわち、第１の主電極領域が、エミッタ領域であ
れば、第２の主電極領域はコレクタ領域であり、第１の
主電極領域がソース領域であれば、第２の主電極領域は
ドレイン領域である。そして、制御電極として、IGBT及
びパワーIGFETのゲート電極が必要になる。従って、３
端子デバイスの場合は、本発明の第２の特徴に係る半導
体装置には、更に、制御電極用リード端子が加わること
は勿論である。
【００２１】より具体的には、半導体素子の第１の主電
極領域と第１の接合層との間、及び第２の主電極領域と
第２の接合層との間には、それぞれ金属層からなる第１
の主電極層及び第２の主電極層が更に、挿入されてもか
まわない。
極領域と第１の接合層との間、及び第２の主電極領域と
第２の接合層との間には、それぞれ金属層からなる第１
の主電極層及び第２の主電極層が更に、挿入されてもか
まわない。
【００２２】「放熱板結合部」とは、本発明の第１の特
徴において説明したように、本発明の第２の特徴に係る
半導体装置を装着（２次実装）する外部放熱板を取り付
ける部位である。本発明の第２の特徴によれば、半導体
装置を外部放熱板に装着し、２次実装レベルの半導体装
置実装体を構成したとき、半導体素子用支持板に、応力
吸収部が設けられているため、放熱板結合部からの応力
を半導体素子固着部と半導体素子との接合界面に伝搬さ
せないか、極力減少させることが出来る。従って、応力
伝搬に起因する半導体素子の特性劣化を防止することが
でき、電気的信頼性の高い半導体装置を実現することが
できる。
徴において説明したように、本発明の第２の特徴に係る
半導体装置を装着（２次実装）する外部放熱板を取り付
ける部位である。本発明の第２の特徴によれば、半導体
装置を外部放熱板に装着し、２次実装レベルの半導体装
置実装体を構成したとき、半導体素子用支持板に、応力
吸収部が設けられているため、放熱板結合部からの応力
を半導体素子固着部と半導体素子との接合界面に伝搬さ
せないか、極力減少させることが出来る。従って、応力
伝搬に起因する半導体素子の特性劣化を防止することが
でき、電気的信頼性の高い半導体装置を実現することが
できる。
【００２３】本発明の第２の特徴に係る半導体装置にお
いて、応力吸収部は、外壁部に沿って支持板の周辺部の
表面に形成した溝とすればよい。この溝の存在により、
放熱板結合部からの応力伝搬を有効に緩和し、半導体素
子固着部と半導体素子との接合界面に伝搬させないか、
極力減少させることが出来る。ここで、応力吸収部の
「溝」はＵ字溝、Ｖ字溝等を種々の形状の溝を使用する
ことができる。さらに、本発明の第１の特徴において説
明したように、半導体素子用支持板の支持板の放熱板結
合部には放熱板ガイド用傾斜面を備えることが好まし
い。放熱板ガイド用傾斜面を設けることにより、外部放
熱板の被結合部内に支持板の放熱板結合部をスムースに
導くことが可能である。
いて、応力吸収部は、外壁部に沿って支持板の周辺部の
表面に形成した溝とすればよい。この溝の存在により、
放熱板結合部からの応力伝搬を有効に緩和し、半導体素
子固着部と半導体素子との接合界面に伝搬させないか、
極力減少させることが出来る。ここで、応力吸収部の
「溝」はＵ字溝、Ｖ字溝等を種々の形状の溝を使用する
ことができる。さらに、本発明の第１の特徴において説
明したように、半導体素子用支持板の支持板の放熱板結
合部には放熱板ガイド用傾斜面を備えることが好まし
い。放熱板ガイド用傾斜面を設けることにより、外部放
熱板の被結合部内に支持板の放熱板結合部をスムースに
導くことが可能である。
【００２４】さらに、本発明の第１の特徴で説明したよ
うに、半導体素子固着部（第１本体部）の表面の水平レ
ベルよりも、周辺部（第２本体部）の表面の水平レベル
が低くなるように、半導体素子固着部（第１本体部）と
周辺部（第２本体部）とを連続して形成することが好ま
しい。２次実装時の応力は、さらに、第１本体部の表面
近傍に伝搬しにくい構造となるからである。従って、応
力伝搬に起因する半導体素子の特性劣化をより一層防止
することができ、電気的信頼性の高い半導体装置を実現
することができる。
うに、半導体素子固着部（第１本体部）の表面の水平レ
ベルよりも、周辺部（第２本体部）の表面の水平レベル
が低くなるように、半導体素子固着部（第１本体部）と
周辺部（第２本体部）とを連続して形成することが好ま
しい。２次実装時の応力は、さらに、第１本体部の表面
近傍に伝搬しにくい構造となるからである。従って、応
力伝搬に起因する半導体素子の特性劣化をより一層防止
することができ、電気的信頼性の高い半導体装置を実現
することができる。
【００２５】本発明の第３の特徴は、上記の本発明の第
２の特徴に係る半導体装置（１次実装体）と、この半導
体装置の放熱板結合部の外側で、放熱板結合部をはめ込
んで配置された外部放熱板とからなる２次実装体として
の半導体装置実装体であることである。即ち、本発明の
第２の特徴に係る半導体装置実装体は、少なくとも第１
及び第２の主電極領域を有する半導体素子と、第１の主
電極領域と第１の接合層を介して接続された板状の半導
体素子固着部（第１本体部）と、この半導体素子固着部
を取り囲み、内部に半導体素子搭載用凹部を構成する外
壁部と、平面パターン上、この外壁部の外側に半導体素
子固着部に連続して形成され、半導体素子固着部よりも
厚みの薄い板状で、且つその外周部を放熱板結合部とす
る周辺部（第２本体部）と、平面パターン上、外壁部の
外側で、外壁部に沿って周辺部の表面に形成された応力
吸収部とを備えた半導体素子用支持板と、第２の主電極
領域と第２の接合層を介して接続されたリード端子と、
半導体素子搭載用凹部の内部において、リード端子の一
部及び半導体素子を覆うコーティング部材と、放熱板結
合部の外側で、放熱板結合部をはめ込んで配置された外
部放熱板とを備えている。
２の特徴に係る半導体装置（１次実装体）と、この半導
体装置の放熱板結合部の外側で、放熱板結合部をはめ込
んで配置された外部放熱板とからなる２次実装体として
の半導体装置実装体であることである。即ち、本発明の
第２の特徴に係る半導体装置実装体は、少なくとも第１
及び第２の主電極領域を有する半導体素子と、第１の主
電極領域と第１の接合層を介して接続された板状の半導
体素子固着部（第１本体部）と、この半導体素子固着部
を取り囲み、内部に半導体素子搭載用凹部を構成する外
壁部と、平面パターン上、この外壁部の外側に半導体素
子固着部に連続して形成され、半導体素子固着部よりも
厚みの薄い板状で、且つその外周部を放熱板結合部とす
る周辺部（第２本体部）と、平面パターン上、外壁部の
外側で、外壁部に沿って周辺部の表面に形成された応力
吸収部とを備えた半導体素子用支持板と、第２の主電極
領域と第２の接合層を介して接続されたリード端子と、
半導体素子搭載用凹部の内部において、リード端子の一
部及び半導体素子を覆うコーティング部材と、放熱板結
合部の外側で、放熱板結合部をはめ込んで配置された外
部放熱板とを備えている。
【００２６】本発明の第３の特徴に係る半導体装置実装
体においては、半導体装置（１次実装体）の半導体素子
固着部と放熱板結合部との間に応力吸収部を配設してい
るので、２次実装工程時に、外部放熱板に放熱板結合部
をはめ込むことで発生する応力伝搬を応力吸収部で緩和
し、半導体素子に応力が伝搬されることを防止すること
ができる。従って、応力伝搬に起因する半導体素子の特
性劣化を防止することができるので、電気的信頼性の高
い半導体装置実装体（２次実装体）を実現することがで
き、さらに外部放熱板を備えているので、高い放熱効率
を有する半導体装置実装体（２次実装体）を構成するこ
とができる。
体においては、半導体装置（１次実装体）の半導体素子
固着部と放熱板結合部との間に応力吸収部を配設してい
るので、２次実装工程時に、外部放熱板に放熱板結合部
をはめ込むことで発生する応力伝搬を応力吸収部で緩和
し、半導体素子に応力が伝搬されることを防止すること
ができる。従って、応力伝搬に起因する半導体素子の特
性劣化を防止することができるので、電気的信頼性の高
い半導体装置実装体（２次実装体）を実現することがで
き、さらに外部放熱板を備えているので、高い放熱効率
を有する半導体装置実装体（２次実装体）を構成するこ
とができる。
【００２７】さらに、本発明の第１の特徴で説明したよ
うに、第１本体部の表面のレベル（高さ）が、第２本体
部の表面のレベル（高さ）よりも上に位置するように構
成すれば、２次実装時の応力は、さらに、第１本体部の
表面近傍に伝搬しにくい構造となる。従って、応力伝搬
に起因する半導体素子の特性劣化をより一層防止するこ
とができ、電気的信頼性の高い半導体装置実装体（２次
実装体）を実現することができる。
うに、第１本体部の表面のレベル（高さ）が、第２本体
部の表面のレベル（高さ）よりも上に位置するように構
成すれば、２次実装時の応力は、さらに、第１本体部の
表面近傍に伝搬しにくい構造となる。従って、応力伝搬
に起因する半導体素子の特性劣化をより一層防止するこ
とができ、電気的信頼性の高い半導体装置実装体（２次
実装体）を実現することができる。
【００２８】
【発明の実施の形態】次に、図面を参照して、本発明の
第１の実施の形態及びその変形例を説明する。以下の図
面の記載において、同一又は類似の部分には同一又は類
似の符号を付している。ただし、図面は模式的なもので
あり、厚みと平面寸法との関係、各層の厚みの比率等は
現実のものとは異なることに留意すべきである。したが
って、具体的な厚みや寸法は以下の説明を参酌して判断
すべきものである。また図面相互間においても互いの寸
法の関係や比率が異なる部分が含まれていることはもち
ろんである。
第１の実施の形態及びその変形例を説明する。以下の図
面の記載において、同一又は類似の部分には同一又は類
似の符号を付している。ただし、図面は模式的なもので
あり、厚みと平面寸法との関係、各層の厚みの比率等は
現実のものとは異なることに留意すべきである。したが
って、具体的な厚みや寸法は以下の説明を参酌して判断
すべきものである。また図面相互間においても互いの寸
法の関係や比率が異なる部分が含まれていることはもち
ろんである。
【００２９】（第１の実施の形態）図１及び図２に示す
ように、本発明の第１の実施の形態に係る半導体装置実
装体２は１個又は複数個の半導体装置（１次実装体）１
を外部放熱板４０に装着（２次実装）することにより組
み立てられている（図１は、図２の平面図のＦ１−Ｆ１
切断線で切った断面図である。）。
ように、本発明の第１の実施の形態に係る半導体装置実
装体２は１個又は複数個の半導体装置（１次実装体）１
を外部放熱板４０に装着（２次実装）することにより組
み立てられている（図１は、図２の平面図のＦ１−Ｆ１
切断線で切った断面図である。）。
【００３０】本発明の第１の実施の形態に係る半導体装
置１は、少なくとも第１及び第２の主電極領域を有する
半導体素子２０と、この半導体素子２０を搭載した半導
体素子用支持板（以下において、単に「支持板」と略記
する。）１０と、半導体素子２０に接続されたリード端
子２１と、このリード端子２１の一部及び半導体素子２
０を覆うコーティング部材３０とから構成される１次実
装レベルの半導体装置であることである。リード端子２
１は、半導体素子２０の第２の主電極領域と第２の接合
層２６を介して接続されている。そして、本発明の第１
の実施の形態に係る半導体素子２０として、整流ダイオ
ードのペレット（シリコン単結晶チップ）が、一例とし
て用いられている。
置１は、少なくとも第１及び第２の主電極領域を有する
半導体素子２０と、この半導体素子２０を搭載した半導
体素子用支持板（以下において、単に「支持板」と略記
する。）１０と、半導体素子２０に接続されたリード端
子２１と、このリード端子２１の一部及び半導体素子２
０を覆うコーティング部材３０とから構成される１次実
装レベルの半導体装置であることである。リード端子２
１は、半導体素子２０の第２の主電極領域と第２の接合
層２６を介して接続されている。そして、本発明の第１
の実施の形態に係る半導体素子２０として、整流ダイオ
ードのペレット（シリコン単結晶チップ）が、一例とし
て用いられている。
【００３１】支持板１０は、半導体素子（ペレット）２
０を搭載するための板状の半導体素子固着部（第１本体
部）と、この半導体素子固着部を取り囲み、内部に半導
体素子搭載用凹部１１を構成する外壁部１２と、平面パ
ターン上、この外壁部１２の外側に半導体素子固着部に
連続して形成され、半導体素子固着部よりも厚みの薄い
板状で、且つその外周部を放熱板結合部１３とする周辺
部（第２本体部）と、平面パターン上、外壁部１２の外
側の位置で、外壁部１２に沿って周辺部の表面に形成さ
れた応力吸収部１６とを備えている。例えば、半導体素
子固着部（第１本体部）の厚さは５ｍｍ乃至７ｍｍ程
度、周辺部（第２本体部）の厚さは３ｍｍ乃至５ｍｍ程
度に選定すればよい。半導体素子固着部は、半導体素子
（ペレット）２０の第１の主電極領域と第１の接合層２
５を介して接続されている。コーティング部材３０は、
半導体素子搭載用凹部の内部において、リード端子２１
の一部及び半導体素子２０を覆うように設けられてい
る。
０を搭載するための板状の半導体素子固着部（第１本体
部）と、この半導体素子固着部を取り囲み、内部に半導
体素子搭載用凹部１１を構成する外壁部１２と、平面パ
ターン上、この外壁部１２の外側に半導体素子固着部に
連続して形成され、半導体素子固着部よりも厚みの薄い
板状で、且つその外周部を放熱板結合部１３とする周辺
部（第２本体部）と、平面パターン上、外壁部１２の外
側の位置で、外壁部１２に沿って周辺部の表面に形成さ
れた応力吸収部１６とを備えている。例えば、半導体素
子固着部（第１本体部）の厚さは５ｍｍ乃至７ｍｍ程
度、周辺部（第２本体部）の厚さは３ｍｍ乃至５ｍｍ程
度に選定すればよい。半導体素子固着部は、半導体素子
（ペレット）２０の第１の主電極領域と第１の接合層２
５を介して接続されている。コーティング部材３０は、
半導体素子搭載用凹部の内部において、リード端子２１
の一部及び半導体素子２０を覆うように設けられてい
る。
【００３２】支持板１０は、全体としては円盤形状で形
成されており、この支持板１０の中央部の第１本体部
（半導体素子固着部）は肉厚で、この周辺の第２本体部
（周辺部）は肉薄となるような段差部を有している。支
持板１０の周辺部（第２本体部）の表面のレベル（高
さ）は、半導体素子搭載用凹部１１の底面、即ち、支持
板１０と半導体素子２０との接合界面よりも支持板１０
の裏面側にずれたレベルに位置している。放熱板結合部
１３はこの支持板１０の周辺部の側面に配設されてい
る。すなわち、放熱板結合部１３と半導体素子２０の搭
載位置（半導体素子固着部の表面側）との間の離間距離
が充分に長く確保され、外部放熱板４０に放熱板結合部
１３をはめ込んだ時に発生する応力が放熱板結合部１３
から半導体素子固着部の表面側に伝搬されにくい構造を
構成している。
成されており、この支持板１０の中央部の第１本体部
（半導体素子固着部）は肉厚で、この周辺の第２本体部
（周辺部）は肉薄となるような段差部を有している。支
持板１０の周辺部（第２本体部）の表面のレベル（高
さ）は、半導体素子搭載用凹部１１の底面、即ち、支持
板１０と半導体素子２０との接合界面よりも支持板１０
の裏面側にずれたレベルに位置している。放熱板結合部
１３はこの支持板１０の周辺部の側面に配設されてい
る。すなわち、放熱板結合部１３と半導体素子２０の搭
載位置（半導体素子固着部の表面側）との間の離間距離
が充分に長く確保され、外部放熱板４０に放熱板結合部
１３をはめ込んだ時に発生する応力が放熱板結合部１３
から半導体素子固着部の表面側に伝搬されにくい構造を
構成している。
【００３３】図３（Ａ）は本発明の第１の実施の形態に
係る半導体装置の外部放熱板４０の装着（２次実装）前
の要部拡大断面図、図３（Ｂ）は外部放熱板４０の装着
（２次実装）後の要部拡大断面図である。図３（Ａ）に
示すように、支持板１０の放熱板結合部１３には支持板
１０の厚さ方向に向かって複数の凹凸部１３０が形成さ
れている。凹凸部１３０は、図３（Ｂ）に示すように、
２次実装後には、外部放熱板４０の被結合部４１で押し
潰されるようになっており、外部放熱板４０の被結合部
４１と支持板１０の放熱板結合部１３との間の隙間を埋
めて双方の間の密着性を高めることができる。つまり、
凹凸部１３０は、支持板１０と外部放熱板４０との間を
機械的、電気的かつ熱的に良好に結合させることができ
る。この凹凸部１３０は例えば支持板１０の円周上の全
域に、又は円周上に間欠的に延在する溝で形成すること
ができる。また、凹凸部１３０は支持板１０の厚さ方向
に延在する溝で形成することもできる。
係る半導体装置の外部放熱板４０の装着（２次実装）前
の要部拡大断面図、図３（Ｂ）は外部放熱板４０の装着
（２次実装）後の要部拡大断面図である。図３（Ａ）に
示すように、支持板１０の放熱板結合部１３には支持板
１０の厚さ方向に向かって複数の凹凸部１３０が形成さ
れている。凹凸部１３０は、図３（Ｂ）に示すように、
２次実装後には、外部放熱板４０の被結合部４１で押し
潰されるようになっており、外部放熱板４０の被結合部
４１と支持板１０の放熱板結合部１３との間の隙間を埋
めて双方の間の密着性を高めることができる。つまり、
凹凸部１３０は、支持板１０と外部放熱板４０との間を
機械的、電気的かつ熱的に良好に結合させることができ
る。この凹凸部１３０は例えば支持板１０の円周上の全
域に、又は円周上に間欠的に延在する溝で形成すること
ができる。また、凹凸部１３０は支持板１０の厚さ方向
に延在する溝で形成することもできる。
【００３４】放熱板結合部１３の上側には、角部を切り
落としたような形状の放熱板ガイド用傾斜面１４が配設
されている。放熱板結合部１３の上側とは、外部放熱板
４０の被結合部４１に挿入される側である。放熱板ガイ
ド用傾斜面１４は、２次実装時に、外部放熱板４０の被
結合部４１内に支持板１０の放熱板結合部１３がスムー
スに導かれるようにするための傾斜面であり、単なる面
取りとは異なり、このような単なる面取りに比べて放熱
板ガイド用傾斜面１４の傾斜面の長さは長く設定されて
いる。この放熱板ガイド用傾斜面１４の傾斜面の放熱板
結合部１３に対する傾斜角度θは30〜60度の範囲を使用
することができる。
落としたような形状の放熱板ガイド用傾斜面１４が配設
されている。放熱板結合部１３の上側とは、外部放熱板
４０の被結合部４１に挿入される側である。放熱板ガイ
ド用傾斜面１４は、２次実装時に、外部放熱板４０の被
結合部４１内に支持板１０の放熱板結合部１３がスムー
スに導かれるようにするための傾斜面であり、単なる面
取りとは異なり、このような単なる面取りに比べて放熱
板ガイド用傾斜面１４の傾斜面の長さは長く設定されて
いる。この放熱板ガイド用傾斜面１４の傾斜面の放熱板
結合部１３に対する傾斜角度θは30〜60度の範囲を使用
することができる。
【００３５】放熱板結合部１３の下側、詳細には支持板
１０の裏面縁部（外周部）には放熱板ストッパ１５が配
設されている。この放熱板ストッパ１５は、支持板１０
の裏面側に外部放熱板４０が抜けないようにするための
外周部に設けられた凸部である。放熱板ストッパ１５
は、基本的には支持板１０の外周部の少なくとも一カ所
に配設されていればよいが、第１の実施の形態において
は支持板１０の円周上（外周部）の全域に配設されてい
る。また、放熱板ストッパ１５は支持板１０の外周部に
間欠的に配設させることができる。
１０の裏面縁部（外周部）には放熱板ストッパ１５が配
設されている。この放熱板ストッパ１５は、支持板１０
の裏面側に外部放熱板４０が抜けないようにするための
外周部に設けられた凸部である。放熱板ストッパ１５
は、基本的には支持板１０の外周部の少なくとも一カ所
に配設されていればよいが、第１の実施の形態において
は支持板１０の円周上（外周部）の全域に配設されてい
る。また、放熱板ストッパ１５は支持板１０の外周部に
間欠的に配設させることができる。
【００３６】応力吸収部１６は、支持板１０の外壁部１
２と放熱板結合部１３との間において、支持板１０の肉
薄の周辺部の表面から裏面に向かって掘り下げたような
断面Ｕ字溝で形成されている。このＵ字溝の深さは、例
えば、０．５ｍｍ乃至３ｍｍ程度に選定し、Ｕ字溝の幅
は、例えば、０．５ｍｍ乃至２ｍｍ程度にすればよい。
そして、このＵ字溝内部は基本的には空間で空気（又は
所定のガス雰囲気中で使用される場合にはそのガス）が
存在するだけで、Ｕ字溝内部には樹脂や金属等の充填材
は充填されていない。応力吸収部１６は、連続的に形成
されており、応力吸収部１６の底面（Ｕ字溝底面）の高
さは外部放熱板４０の表面と裏面との間のほぼ中間部分
のレベルに位置するようになっている。このように応力
吸収部１６を設けることにより、外部放熱板４０の被結
合部４１に支持板１０の放熱板結合部１３を打ち込み、
かつはめ込んだ時に放熱板結合部１３部分が変形しやす
くなる。このため、放熱板結合部１３に発生した応力
は、支持板１０の中央部（半導体素子固着部）に伝搬さ
せないか、或いは応力の伝搬が減少する。なお、応力吸
収部１６は、支持板１０の円周に沿って間欠的に配設し
てもよい。
２と放熱板結合部１３との間において、支持板１０の肉
薄の周辺部の表面から裏面に向かって掘り下げたような
断面Ｕ字溝で形成されている。このＵ字溝の深さは、例
えば、０．５ｍｍ乃至３ｍｍ程度に選定し、Ｕ字溝の幅
は、例えば、０．５ｍｍ乃至２ｍｍ程度にすればよい。
そして、このＵ字溝内部は基本的には空間で空気（又は
所定のガス雰囲気中で使用される場合にはそのガス）が
存在するだけで、Ｕ字溝内部には樹脂や金属等の充填材
は充填されていない。応力吸収部１６は、連続的に形成
されており、応力吸収部１６の底面（Ｕ字溝底面）の高
さは外部放熱板４０の表面と裏面との間のほぼ中間部分
のレベルに位置するようになっている。このように応力
吸収部１６を設けることにより、外部放熱板４０の被結
合部４１に支持板１０の放熱板結合部１３を打ち込み、
かつはめ込んだ時に放熱板結合部１３部分が変形しやす
くなる。このため、放熱板結合部１３に発生した応力
は、支持板１０の中央部（半導体素子固着部）に伝搬さ
せないか、或いは応力の伝搬が減少する。なお、応力吸
収部１６は、支持板１０の円周に沿って間欠的に配設し
てもよい。
【００３７】厚肉の第１本体部（半導体素子固着部）、
薄肉の第２本体部（周辺部）、外壁部１２、放熱板結合
部１３、放熱板ストッパ１５、応力吸収部１６等は一体
的に形成されており、これらで支持板１０が構成されて
いる。支持板１０は、半導体素子２０を搭載する基板と
しての機能の他に、半導体素子２０に電源を供給する電
源板、半導体素子２０の動作で発生する熱を外部に放出
する放熱板（ヒートシンク）としての機能を備えてい
る。支持板１０には、熱伝導性、電気電導性、耐腐食性
等に優れた銅(Cu)、アルミニウム(Al)、鉄(Fe)、モリブ
デン(Mo)、タングステン(W)等の純金属を使用可能であ
る。或いは、インバー、コバール等の合金、さらにはこ
れらをクラッド材料とする複合材料等を支持板１０に使
用することができる。
薄肉の第２本体部（周辺部）、外壁部１２、放熱板結合
部１３、放熱板ストッパ１５、応力吸収部１６等は一体
的に形成されており、これらで支持板１０が構成されて
いる。支持板１０は、半導体素子２０を搭載する基板と
しての機能の他に、半導体素子２０に電源を供給する電
源板、半導体素子２０の動作で発生する熱を外部に放出
する放熱板（ヒートシンク）としての機能を備えてい
る。支持板１０には、熱伝導性、電気電導性、耐腐食性
等に優れた銅(Cu)、アルミニウム(Al)、鉄(Fe)、モリブ
デン(Mo)、タングステン(W)等の純金属を使用可能であ
る。或いは、インバー、コバール等の合金、さらにはこ
れらをクラッド材料とする複合材料等を支持板１０に使
用することができる。
【００３８】半導体素子（ペレット）２０の内部構造の
図示は省略しているが、例えば、ペレット２０の表面側
に第２の主電極領域としてのカソード領域（n型半導体
領域）、裏面側に第１の主電極領域としてのアノード領
域（p型半導体領域）が配置されている。また、高耐圧
を確保するためにペレットの側面には傾斜面からなる、
いわゆるベベル構造が構成されている。なお、これとは
逆向きに、第１の主電極領域としてのカソード領域、第
２の主電極領域としてのアノード領域を備える構成とし
てもかまわない。ペレットの裏面には図示しないが金属
層からなるアノード電極（第１の主電極層）が配設され
ており、このアノード電極が第１の接合層２５を介在さ
せて支持板１０の表面の中央部に接合されている。第１
の接合層２５には、例えばPb/Sn,Ag/Sn系等の半田、導
電性接着剤等を使用することができる。
図示は省略しているが、例えば、ペレット２０の表面側
に第２の主電極領域としてのカソード領域（n型半導体
領域）、裏面側に第１の主電極領域としてのアノード領
域（p型半導体領域）が配置されている。また、高耐圧
を確保するためにペレットの側面には傾斜面からなる、
いわゆるベベル構造が構成されている。なお、これとは
逆向きに、第１の主電極領域としてのカソード領域、第
２の主電極領域としてのアノード領域を備える構成とし
てもかまわない。ペレットの裏面には図示しないが金属
層からなるアノード電極（第１の主電極層）が配設され
ており、このアノード電極が第１の接合層２５を介在さ
せて支持板１０の表面の中央部に接合されている。第１
の接合層２５には、例えばPb/Sn,Ag/Sn系等の半田、導
電性接着剤等を使用することができる。
【００３９】ペレットの表面には図示しないが、金属層
からなるカソード電極（第２の主電極層）が配設されて
おり、このカソード電極には第２の接合層２６を介在さ
せてリード端子２１が接合されている。リード端子２１
は、カソード電極に接続される側で、円盤形状を有する
ヘッダ部２１Ｈと、このヘッダ部２１Ｈと一体に形成さ
れた棒形状のリード部２１Ｐとを備えている。リード部
２１Ｐは外部機器に接続されるようになっている。リー
ド端子２１は例えば銅(Cu)、アルミニウム(Al)、インバ
ー、コバール等の電気導電性に優れた材料で実用的に形
成することができる。第２の接合層２６は、例えば第１
の接合層２５と同様に半田、導電性接着剤等を使用する
ことができる。
からなるカソード電極（第２の主電極層）が配設されて
おり、このカソード電極には第２の接合層２６を介在さ
せてリード端子２１が接合されている。リード端子２１
は、カソード電極に接続される側で、円盤形状を有する
ヘッダ部２１Ｈと、このヘッダ部２１Ｈと一体に形成さ
れた棒形状のリード部２１Ｐとを備えている。リード部
２１Ｐは外部機器に接続されるようになっている。リー
ド端子２１は例えば銅(Cu)、アルミニウム(Al)、インバ
ー、コバール等の電気導電性に優れた材料で実用的に形
成することができる。第２の接合層２６は、例えば第１
の接合層２５と同様に半田、導電性接着剤等を使用する
ことができる。
【００４０】コーティング部材３０は、半導体素子搭載
用凹部１１の内部において、少なくともリード端子２１
のヘッダ部２１Ｈが埋め込まれるように充填されてい
る。コーティング部材３０は少なくとも半導体素子２０
を外部環境から保護するために形成されており、このコ
ーティング部材３０には例えばポッティング法で形成さ
れたポリイミド系樹脂等を使用することができる。
用凹部１１の内部において、少なくともリード端子２１
のヘッダ部２１Ｈが埋め込まれるように充填されてい
る。コーティング部材３０は少なくとも半導体素子２０
を外部環境から保護するために形成されており、このコ
ーティング部材３０には例えばポッティング法で形成さ
れたポリイミド系樹脂等を使用することができる。
【００４１】半導体装置実装体２は、このように構成さ
れる半導体装置（１次実装体）１を外部放熱板４０に装
着（２次実装）して構成されている。即ち、外部放熱板
４０の被結合部４１に支持板１０の放熱板結合部１３を
打ち込み、かつはめ込むことにより組み立てられてい
る。外部放熱板４０は平面形状が方形状の板材で形成さ
れている。被結合部４１は、支持板１０の放熱板結合部
１３の外径寸法と同等か、又は僅かに小さい外径の貫通
穴（開口形状は支持板１０と同様な円形状）で形成され
ている。外部放熱板４０は、熱伝導性の良好な、例えば
銅(Cu)、アルミニウム(Al)、インバー、コバール等の金
属材料で形成することができる。また、特に電気伝導性
が必要ない場合には、外部放熱板４０として、窒化アル
ミニウム(AlN)、アルミナ(Al２O３)等のセラミックス材
料、或いは、Al−アルマイト−エポキシ樹脂−銅箔等か
らなる多層構造材料等を使用することができる。
れる半導体装置（１次実装体）１を外部放熱板４０に装
着（２次実装）して構成されている。即ち、外部放熱板
４０の被結合部４１に支持板１０の放熱板結合部１３を
打ち込み、かつはめ込むことにより組み立てられてい
る。外部放熱板４０は平面形状が方形状の板材で形成さ
れている。被結合部４１は、支持板１０の放熱板結合部
１３の外径寸法と同等か、又は僅かに小さい外径の貫通
穴（開口形状は支持板１０と同様な円形状）で形成され
ている。外部放熱板４０は、熱伝導性の良好な、例えば
銅(Cu)、アルミニウム(Al)、インバー、コバール等の金
属材料で形成することができる。また、特に電気伝導性
が必要ない場合には、外部放熱板４０として、窒化アル
ミニウム(AlN)、アルミナ(Al２O３)等のセラミックス材
料、或いは、Al−アルマイト−エポキシ樹脂−銅箔等か
らなる多層構造材料等を使用することができる。
【００４２】次に、半導体装置実装体２の組立方法を簡
単に説明する。
単に説明する。
【００４３】（イ）まず、所定の前工程により半導体素
子（ペレット）を製造する。そして、図１に示すよう
に、支持板１０の半導体素子搭載用凹部１１の底面上に
第１の接合層２５を介在させて半導体素子２０をマウン
トし、さらに半導体素子２０上に第２の接合層２６を介
在させてリード端子２１を取り付け、そして半導体素子
２０及びリード端子２１のヘッダ部２１Ｈを覆うように
コーティング部材３０を半導体素子搭載用凹部１１内に
充填し、１次実装工程を実施し、半導体装置（１次実装
体）１を完成する。
子（ペレット）を製造する。そして、図１に示すよう
に、支持板１０の半導体素子搭載用凹部１１の底面上に
第１の接合層２５を介在させて半導体素子２０をマウン
トし、さらに半導体素子２０上に第２の接合層２６を介
在させてリード端子２１を取り付け、そして半導体素子
２０及びリード端子２１のヘッダ部２１Ｈを覆うように
コーティング部材３０を半導体素子搭載用凹部１１内に
充填し、１次実装工程を実施し、半導体装置（１次実装
体）１を完成する。
【００４４】（ロ）一方、別途、外部放熱板４０を準備
する。外部放熱板４０は被結合部４１を形成しておく。
被結合部４１は例えばエッチング法や機械的な打ち抜き
加工で形成することができる。
する。外部放熱板４０は被結合部４１を形成しておく。
被結合部４１は例えばエッチング法や機械的な打ち抜き
加工で形成することができる。
【００４５】（ハ）前述の図３（Ａ）に示すように、外
部放熱板４０の孔（被結合部）４１内に半導体装置（１
次実装体）１の支持板１０の放熱板結合部１３を挿入す
る。ここで、放熱板結合部１３の上部には放熱板ガイド
用傾斜面１４が形成されているので、放熱板ガイド用傾
斜面１４に導かれて被結合部４１内にスムースに放熱板
結合部１３を挿入することができる。
部放熱板４０の孔（被結合部）４１内に半導体装置（１
次実装体）１の支持板１０の放熱板結合部１３を挿入す
る。ここで、放熱板結合部１３の上部には放熱板ガイド
用傾斜面１４が形成されているので、放熱板ガイド用傾
斜面１４に導かれて被結合部４１内にスムースに放熱板
結合部１３を挿入することができる。
【００４６】（ニ）引き続き、被結合部４１の周囲近傍
において外部放熱板４０の表面を軽く叩き、被結合部４
１内部に放熱板結合部１３を打ち込み、かつはめ込んで
行く。外部放熱板４０の裏面が放熱板結合部１３の下部
の放熱板ストッパ１５に当接した段階で、図３（Ｂ）に
示すように、被結合部４１と放熱板結合部１３とのはめ
込み、すなわち外部放熱板４０への半導体装置１の装着
（２次実装）が完了する。ここで、被結合部４１内部に
放熱板結合部１３を打ち込んで行くと、放熱板結合部１
３に予め形成されていた凹凸部１３０が潰れ、被結合部
４１と放熱板結合部１３との間の密着性を向上すること
ができる。つまり、被結合部４１と放熱板結合部１３と
の間を機械的、電気的かつ熱的に良好に結合されること
ができる。
において外部放熱板４０の表面を軽く叩き、被結合部４
１内部に放熱板結合部１３を打ち込み、かつはめ込んで
行く。外部放熱板４０の裏面が放熱板結合部１３の下部
の放熱板ストッパ１５に当接した段階で、図３（Ｂ）に
示すように、被結合部４１と放熱板結合部１３とのはめ
込み、すなわち外部放熱板４０への半導体装置１の装着
（２次実装）が完了する。ここで、被結合部４１内部に
放熱板結合部１３を打ち込んで行くと、放熱板結合部１
３に予め形成されていた凹凸部１３０が潰れ、被結合部
４１と放熱板結合部１３との間の密着性を向上すること
ができる。つまり、被結合部４１と放熱板結合部１３と
の間を機械的、電気的かつ熱的に良好に結合されること
ができる。
【００４７】このような一連の工程を行うことにより、
前述の図１及び図２に示す半導体装置実装体（２次実装
体）２を組み立てることができる。
前述の図１及び図２に示す半導体装置実装体（２次実装
体）２を組み立てることができる。
【００４８】以上説明したように、本発明の第１の実施
の形態に係る半導体装置（１次実装体）１においては、
支持板１０の中央部（半導体素子固着部）と放熱板結合
部１３との間に応力吸収部１６を配設しているので、放
熱板結合部１３からの応力伝搬を応力吸収部１６で緩和
し、支持板１０の中央部（半導体素子固着部）と半導体
素子２０との接合界面に応力歪み等が発生することを防
止することができる。従って、応力伝搬に起因する半導
体素子２０の特性劣化を防止することができるので、電
気的信頼性の高い半導体装置１を実現することができ
る。さらに、この半導体装置（１次実装体）１に外部放
熱板４０を備えることにより、高い放熱効率を有する半
導体装置実装体（２次実装体）２を構成することができ
る。
の形態に係る半導体装置（１次実装体）１においては、
支持板１０の中央部（半導体素子固着部）と放熱板結合
部１３との間に応力吸収部１６を配設しているので、放
熱板結合部１３からの応力伝搬を応力吸収部１６で緩和
し、支持板１０の中央部（半導体素子固着部）と半導体
素子２０との接合界面に応力歪み等が発生することを防
止することができる。従って、応力伝搬に起因する半導
体素子２０の特性劣化を防止することができるので、電
気的信頼性の高い半導体装置１を実現することができ
る。さらに、この半導体装置（１次実装体）１に外部放
熱板４０を備えることにより、高い放熱効率を有する半
導体装置実装体（２次実装体）２を構成することができ
る。
【００４９】さらに、支持板１０の中央部（半導体素子
固着部）を肉厚形状に形成しているので、この部分の熱
抵抗を減少することができ、半導体素子２０の動作で発
生する熱を即座に外部に放出することができる。しか
も、支持板１０の中央部（半導体素子固着部）が肉厚で
形成されているので、この部分の変形を抑制し、この部
分に伝搬される放熱板結合部１３からの応力を減衰させ
ることができる。従って、応力伝搬に起因する半導体素
子２０の特性劣化をより一層防止することができるの
で、電気的信頼性の高い半導体装置１及び半導体装置実
装体２を実現することができる。
固着部）を肉厚形状に形成しているので、この部分の熱
抵抗を減少することができ、半導体素子２０の動作で発
生する熱を即座に外部に放出することができる。しか
も、支持板１０の中央部（半導体素子固着部）が肉厚で
形成されているので、この部分の変形を抑制し、この部
分に伝搬される放熱板結合部１３からの応力を減衰させ
ることができる。従って、応力伝搬に起因する半導体素
子２０の特性劣化をより一層防止することができるの
で、電気的信頼性の高い半導体装置１及び半導体装置実
装体２を実現することができる。
【００５０】さらに、支持板１０の周辺部を肉薄形状に
形成し、この部分に放熱板結合部１３及び応力吸収部１
６を備えているので、この部分において機械的な変形量
を大きくして放熱板結合部１３で発生する応力伝搬の大
半を緩和することができる。従って、応力伝搬に起因す
る半導体素子２０の特性劣化をより一層防止することが
できるので、電気的信頼性の高い半導体装置１及び半導
体装置実装体２を実現することができる。
形成し、この部分に放熱板結合部１３及び応力吸収部１
６を備えているので、この部分において機械的な変形量
を大きくして放熱板結合部１３で発生する応力伝搬の大
半を緩和することができる。従って、応力伝搬に起因す
る半導体素子２０の特性劣化をより一層防止することが
できるので、電気的信頼性の高い半導体装置１及び半導
体装置実装体２を実現することができる。
【００５１】さらに、支持板１０の中央部（半導体素子
固着部）と半導体素子２０との接合界面の水平レベル
（高さ）よりも低い位置、即ち、支持板１０の裏面方向
に下がったレベルになるように外部放熱板４０の表面の
水平レベルを選定して、装着（２次実装）している。こ
のため、半導体素子固着部と半導体素子２０との接合界
面と外部放熱板４０との間の離間距離を稼ぐことがで
き、放熱板結合部１３から接合界面に伝搬される応力を
減衰させることができる。従って、応力伝搬に起因する
半導体素子２０の特性劣化をより一層防止することがで
きるので、電気的信頼性の高い半導体装置１及び半導体
装置実装体２を実現することができる。
固着部）と半導体素子２０との接合界面の水平レベル
（高さ）よりも低い位置、即ち、支持板１０の裏面方向
に下がったレベルになるように外部放熱板４０の表面の
水平レベルを選定して、装着（２次実装）している。こ
のため、半導体素子固着部と半導体素子２０との接合界
面と外部放熱板４０との間の離間距離を稼ぐことがで
き、放熱板結合部１３から接合界面に伝搬される応力を
減衰させることができる。従って、応力伝搬に起因する
半導体素子２０の特性劣化をより一層防止することがで
きるので、電気的信頼性の高い半導体装置１及び半導体
装置実装体２を実現することができる。
【００５２】さらに、本発明の第１の実施の形態に係る
半導体装置実装体２においては、半導体装置１の支持板
１０に放熱板ガイド用傾斜面１４、放熱板ストッパ１５
のそれぞれを備えているので、外部放熱板４０への半導
体装置１の装着を簡易に行うことができ、２次実装工程
を容易にすることができる。この結果、２次実装工程に
おける半導体装置１の電気的特性の劣化を防止し、２次
実装工程の歩留まりを向上させることができる。
半導体装置実装体２においては、半導体装置１の支持板
１０に放熱板ガイド用傾斜面１４、放熱板ストッパ１５
のそれぞれを備えているので、外部放熱板４０への半導
体装置１の装着を簡易に行うことができ、２次実装工程
を容易にすることができる。この結果、２次実装工程に
おける半導体装置１の電気的特性の劣化を防止し、２次
実装工程の歩留まりを向上させることができる。
【００５３】（第１の実施の形態の変形例）図４乃至図
８は、本発明の第１の実施の形態に係る半導体装置１の
支持板１０の応力吸収部１６の変形例を説明するもので
ある。
８は、本発明の第１の実施の形態に係る半導体装置１の
支持板１０の応力吸収部１６の変形例を説明するもので
ある。
【００５４】第１の変形例：図４に示す半導体装置１の
支持板１０には、断面Ｖ字溝で形成された応力吸収部１
６１が配設されている。この応力吸収部１６１はＶ字溝
の内側（支持板１０の中心側）の一方の内壁を外壁部１
２と同一表面になるように形成している。このように構
成される半導体装置１においては、Ｖ字溝の頂部１６１
ａにおける応力集中を大きくすることができ、放熱板結
合部１３に発生する応力の緩和効率を向上させることが
できる。
支持板１０には、断面Ｖ字溝で形成された応力吸収部１
６１が配設されている。この応力吸収部１６１はＶ字溝
の内側（支持板１０の中心側）の一方の内壁を外壁部１
２と同一表面になるように形成している。このように構
成される半導体装置１においては、Ｖ字溝の頂部１６１
ａにおける応力集中を大きくすることができ、放熱板結
合部１３に発生する応力の緩和効率を向上させることが
できる。
【００５５】第２の変形例：図５に示す半導体装置１の
支持板１０には、図４に示す半導体装置１の支持板１０
と同様に、断面Ｖ字溝で形成された応力吸収部１６２が
配設されている。この応力吸収部１６２はＶ字溝の外側
（支持板１０の外周側）の他方の内壁を放熱板結合部１
３とほぼ平行になるように形成している。このように構
成される半導体装置１においては、図４に示す半導体装
置１と同様に、Ｖ字溝の頂部１６２ａにおける応力集中
を大きくすることができ、応力の緩和効率を向上させる
ことができる。
支持板１０には、図４に示す半導体装置１の支持板１０
と同様に、断面Ｖ字溝で形成された応力吸収部１６２が
配設されている。この応力吸収部１６２はＶ字溝の外側
（支持板１０の外周側）の他方の内壁を放熱板結合部１
３とほぼ平行になるように形成している。このように構
成される半導体装置１においては、図４に示す半導体装
置１と同様に、Ｖ字溝の頂部１６２ａにおける応力集中
を大きくすることができ、応力の緩和効率を向上させる
ことができる。
【００５６】第３の変形例：図６に示す半導体装置１の
支持板１０には、図４、図５に示すそれぞれの半導体装
置１の支持板１０と同様に、断面Ｖ字溝で形成された応
力吸収部１６３が配設されている。この応力吸収部１６
３は、Ｖ字溝の一方の内壁、他方の内壁のそれぞれが同
等の角度の傾斜面で形成されており、文字通りＶ字に最
も近い断面形状で形成されている。このように構成され
る半導体装置１においては、図４、図５にそれぞれ示す
半導体装置１と同様に、Ｖ字溝の頂部１６３ａにおける
応力集中を大きくすることができ、放熱板結合部１３に
発生する応力の緩和効率を向上させることができる。
支持板１０には、図４、図５に示すそれぞれの半導体装
置１の支持板１０と同様に、断面Ｖ字溝で形成された応
力吸収部１６３が配設されている。この応力吸収部１６
３は、Ｖ字溝の一方の内壁、他方の内壁のそれぞれが同
等の角度の傾斜面で形成されており、文字通りＶ字に最
も近い断面形状で形成されている。このように構成され
る半導体装置１においては、図４、図５にそれぞれ示す
半導体装置１と同様に、Ｖ字溝の頂部１６３ａにおける
応力集中を大きくすることができ、放熱板結合部１３に
発生する応力の緩和効率を向上させることができる。
【００５７】第４の変形例：図７に示す半導体装置１の
支持板１０には、図１に示す半導体装置１の支持板１０
と同様に、断面Ｕ字溝で形成された応力吸収部１６４が
配設されている。この応力吸収部１６４は、Ｕ字溝の底
面に湾曲を有し、文字通りＵ字に最も近い断面形状で形
成されている。このように構成される半導体装置１にお
いては、図１に示す半導体装置１と同様に、放熱板結合
部１３に発生する応力を充分に緩和することができる。
支持板１０には、図１に示す半導体装置１の支持板１０
と同様に、断面Ｕ字溝で形成された応力吸収部１６４が
配設されている。この応力吸収部１６４は、Ｕ字溝の底
面に湾曲を有し、文字通りＵ字に最も近い断面形状で形
成されている。このように構成される半導体装置１にお
いては、図１に示す半導体装置１と同様に、放熱板結合
部１３に発生する応力を充分に緩和することができる。
【００５８】第５の変形例：図８に示す半導体装置１の
支持板１０は、前述の図１に示す半導体装置１の支持板
１０と同様な構造を備えているが、支持板１０の表面の
中央部と、この中央部を取り囲む筒状の別部材の外壁部
（ダム）１８とで半導体素子搭載用凹部１７を形成して
いる。応力吸収部１６５は、図１に示す半導体装置１の
応力吸収部１６の溝幅に比べて、さらには外壁部１８の
厚さに比べて大きな溝幅を有する断面Ｕ字溝（底面は平
坦）で形成されている。外壁部１８の底面は応力吸収部
１６５のＵ字溝底面に当接するようになっている。図１
に示した半導体装置１で得られる効果と同様の効果を得
ることができ、さらに溝幅が大きい断面Ｕ字溝の応力吸
収部１６５を備えているので、外部放熱板４０に装着さ
れ半導体装置実装体２を構成することにより放熱板結合
部１３に発生する応力を充分に緩和することができる。
さらには、支持板１０の中央部（半導体素子固着部）と
半導体素子２０との接合界面と、放熱板結合部１３との
間の離間距離をより一層稼ぐことができるので、放熱板
結合部１３から双方の接合界面に伝搬される応力をより
一層減衰させることができる。
支持板１０は、前述の図１に示す半導体装置１の支持板
１０と同様な構造を備えているが、支持板１０の表面の
中央部と、この中央部を取り囲む筒状の別部材の外壁部
（ダム）１８とで半導体素子搭載用凹部１７を形成して
いる。応力吸収部１６５は、図１に示す半導体装置１の
応力吸収部１６の溝幅に比べて、さらには外壁部１８の
厚さに比べて大きな溝幅を有する断面Ｕ字溝（底面は平
坦）で形成されている。外壁部１８の底面は応力吸収部
１６５のＵ字溝底面に当接するようになっている。図１
に示した半導体装置１で得られる効果と同様の効果を得
ることができ、さらに溝幅が大きい断面Ｕ字溝の応力吸
収部１６５を備えているので、外部放熱板４０に装着さ
れ半導体装置実装体２を構成することにより放熱板結合
部１３に発生する応力を充分に緩和することができる。
さらには、支持板１０の中央部（半導体素子固着部）と
半導体素子２０との接合界面と、放熱板結合部１３との
間の離間距離をより一層稼ぐことができるので、放熱板
結合部１３から双方の接合界面に伝搬される応力をより
一層減衰させることができる。
【００５９】（その他の実施の形態）本発明は上記第１
の実施の形態及びその変形例によって記載したが、この
開示の一部をなす論述及び図面はこの発明を限定するも
のであると理解すべきではない。この開示から当業者に
は様々な代替実施の形態、実施例及び運用技術が明らか
となろう。
の実施の形態及びその変形例によって記載したが、この
開示の一部をなす論述及び図面はこの発明を限定するも
のであると理解すべきではない。この開示から当業者に
は様々な代替実施の形態、実施例及び運用技術が明らか
となろう。
【００６０】例えば、上記第１の実施の形態及びその変
形例においては、半導体素子２０には整流用ダイオード
が使用された場合について説明したが、これは単なる例
示に過ぎない。本発明においては、「半導体素子」とし
ては、整流用ダイオード以外に、パワーバイポーラトラ
ンジスタ(BJT)、絶縁ゲート型バイポーラトランジスタ
(IGBT)、パワーMOSFET、ゲートターンオフ(GTO)サイリ
スタ、電力用静電誘導トランジスタ(SIT)、静電誘導サ
イリスタ(SIサイリスタ）等種々の電力用半導体素子が
適用可能である。また、エミッタ・スイッチド・サイリ
スタ(EST)等のMOS複合デバイスを、本発明の「半導体素
子」として適用してもかまわない。これら、３端子デバ
イスにおいては、上記第１の実施の形態及びその変形例
において記載した構成に、更に、制御電極用リード端子
が加わることは勿論である。又、ダブルゲート型SIサイ
リスタやダブルゲート型IGBTではさらに、第２の制御電
極用リード端子を加えればよい。
形例においては、半導体素子２０には整流用ダイオード
が使用された場合について説明したが、これは単なる例
示に過ぎない。本発明においては、「半導体素子」とし
ては、整流用ダイオード以外に、パワーバイポーラトラ
ンジスタ(BJT)、絶縁ゲート型バイポーラトランジスタ
(IGBT)、パワーMOSFET、ゲートターンオフ(GTO)サイリ
スタ、電力用静電誘導トランジスタ(SIT)、静電誘導サ
イリスタ(SIサイリスタ）等種々の電力用半導体素子が
適用可能である。また、エミッタ・スイッチド・サイリ
スタ(EST)等のMOS複合デバイスを、本発明の「半導体素
子」として適用してもかまわない。これら、３端子デバ
イスにおいては、上記第１の実施の形態及びその変形例
において記載した構成に、更に、制御電極用リード端子
が加わることは勿論である。又、ダブルゲート型SIサイ
リスタやダブルゲート型IGBTではさらに、第２の制御電
極用リード端子を加えればよい。
【００６１】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。
【００６２】
【発明の効果】本発明によれば、２次実装段階で発生す
る応力が半導体素子（半導体チップ）に及ばないような
構造を有した半導体素子用支持板を提供することができ
る。
る応力が半導体素子（半導体チップ）に及ばないような
構造を有した半導体素子用支持板を提供することができ
る。
【００６３】本発明によれば、外部放熱板を装着する２
次実装段階で発生する応力の半導体素子への伝搬を減少
させた半導体装置（１次実装体）を提供することができ
る。
次実装段階で発生する応力の半導体素子への伝搬を減少
させた半導体装置（１次実装体）を提供することができ
る。
【００６４】さらに、本発明によれば、この応力伝搬に
よる半導体素子の特性劣化が有効に防止され、電気的信
頼性の高い半導体装置を提供することができる。
よる半導体素子の特性劣化が有効に防止され、電気的信
頼性の高い半導体装置を提供することができる。
【００６５】さらに、本発明によれば、高い放熱効率を
有し、且つ半導体素子への応力伝搬を緩和した半導体装
置実装体（２次実装体）を提供することができる。
有し、且つ半導体素子への応力伝搬を緩和した半導体装
置実装体（２次実装体）を提供することができる。
【００６６】さらに、本発明によれば、組立工程（２次
実装工程）を容易且つ短時間で行い、１次実装体に悪影
響を与えることのない半導体装置実装体を提供すること
ができる。
実装工程）を容易且つ短時間で行い、１次実装体に悪影
響を与えることのない半導体装置実装体を提供すること
ができる。
【００６７】さらに、本発明によれば、２次実装工程の
歩留まりの高い半導体装置実装体を提供することができ
る。
歩留まりの高い半導体装置実装体を提供することができ
る。
【図１】本発明の第１の実施の形態に係る半導体装置実
装体の断面図である。
装体の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置実
装体の平面図である。
装体の平面図である。
【図３】図３（Ａ）は、本発明の第１の実施の形態に係
る半導体装置を外部放熱板に装着する前の要部拡大断面
図、図３（Ｂ）は外部放熱板へ装着後の要部拡大断面図
である。
る半導体装置を外部放熱板に装着する前の要部拡大断面
図、図３（Ｂ）は外部放熱板へ装着後の要部拡大断面図
である。
【図４】第１の実施の形態の第１の変形例に係る半導体
装置実装体の断面図である。
装置実装体の断面図である。
【図５】第１の実施の形態の第２の変形例に係る半導体
装置実装体の断面図である。
装置実装体の断面図である。
【図６】第１の実施の形態の第３の変形例に係る半導体
装置実装体の断面図である。
装置実装体の断面図である。
【図７】第１の実施の形態の第４の変形例に係る半導体
装置実装体の断面図である。
装置実装体の断面図である。
【図８】第１の実施の形態の第５の変形例に係る半導体
装置実装体の断面図である。
装置実装体の断面図である。
【図９】従来技術に係る半導体装置実装体の断面図であ
る。
る。
１ 半導体装置 ２ 半導体装置実装体 １０ 支持板 １１、１７ 半導体素子搭載用凹部 １２、１８ 外壁部 １３ 放熱板結合部 １４ 放熱板ガイド用傾斜面 １５ 放熱板ストッパ １６、１６１〜１６５ 応力吸収部 ２０ 半導体素子 ２１ リード端子 ２１Ｈ ヘッダ部 ２１Ｐ リード部 ２５ 第１の接合層 ２６ 第２の接合層 ３０ コーティング部材 ４０ 外部放熱板 ４１ 被結合部
Claims (10)
- 【請求項１】 互いに対向する第１及び第２表面を有す
る板状の半導体素子固着部と、前記第１表面を 取り囲み、内部にコーティング部材を選
択的に充填する半導体素子搭載用凹部を構成するよう
に、前記第１表面に連続し、且つ前記第１表面に対して
垂直方向に延びる外壁部と、前記第２表面と同一水平レベルで、前記第２表面に連続
した裏面と、前記第１表面より前記第２表面側にずれた
水平レベルの表面を有し、前記 外壁部の底部の外側を水
平方向において取り囲み、且つその外周部を、前記表面
より前記裏面側にずれた水平レベルに位置する上面及び
前記裏面より前記表面側にずれた水平レベルに位置する
下面を有する放熱板に結合する放熱板結合部とする板状
の周辺部と、 前記外壁部の底部の外側の前記周辺部の前記表面に形成
され、前記放熱板結合部からの応力が前記第１表面に伝
搬するのを抑制する応力吸収部とを備えたことを特徴と
する半導体素子用支持板。 - 【請求項２】 前記応力吸収部は、前記外壁部の底部に
沿って配置され、前記表面と前記裏面との中間に位置す
る水平レベルの底面を有する溝部であることを特徴とす
る請求項１記載の半導体素子用支持板。 - 【請求項３】 前記放熱板結合部となる前記周辺部の端
面と前記表面との間に、放熱板ガイド用傾斜面をさらに
備えたことを特徴とする請求項１又は２記載の半導体素
子用支持板。 - 【請求項４】 少なくとも第１及び第２の主電極領域を
有する半導体素子と、 前記第１の主電極領域と第１の接合層を介して接続され
た板状の半導体素子固着部と、該半導体素子固着部を取
り囲み、内部に半導体素子搭載用凹部を構成する外壁部
と、前記半導体素子搭載用凹部の内部においてのみ前記
半導体素子を覆うコーティング部材と、前記外壁部の底
部の外側において、前記半導体素子固着部よりも薄い板
状に形成され、且つその外周部を放熱板結合部とする周
辺部と、前記外壁部の底部の外側で、前記外壁部に沿っ
て前記周辺部の表面に形成された空洞の溝部からなる応
力吸収部とを備えた半導体素子用支持板と、 前記第２の主電極領域と第２の接合層を介して接続され
たリード端子と、 前記半導体素子搭載用凹部の内部において、前記リード
端子の一部及び前記半導体素子を覆うコーティング部材
とを備えたことを特徴とする半導体装置。 - 【請求項５】 前記半導体素子固着部は、前記半導体素
子搭載用凹部の底部となる第１表面と、該第１表面に対
向した第２表面を有し、前記周辺部は、前記第２表面と
同一水平レベルで、前記第２表面に連続した裏面と、前
記第１表面より前記第２表面側にずれた水平レベルの表
面を有し、前記外壁部の底部の外側を水平方向において
取り囲んでいることを特徴とする請求項４記載の半導体
装置。 - 【請求項６】 前記応力吸収部は、前記外壁部の底部に
沿って配置され、前記表面と前記裏面との中間に位置す
る水平レベルの底面を有する溝部であることを特徴とす
る請求項４又は５記載の半導体装置。 - 【請求項７】 前記放熱板結合部となる前記周辺部の端
面と前記表面との間に、放熱板ガイド用傾斜面をさらに
備えたことを特徴とする請求項４〜６のいずれか１項記
載の半導体装置。 - 【請求項８】 少なくとも第１及び第２の主電極領域を
有する半導体素子と、 前記第１の主電極領域と第１の接合層を介して接続され
た板状の半導体素子固着部と、該半導体素子固着部を取
り囲み、内部に半導体素子搭載用凹部を構成する外壁部
と、該外壁部の底部の外側において、前記半導体素子固
着部よりも薄い板状に形成され、且つその外周部を放熱
板結合部とする周辺部と、前記外壁部の底部の外側で、
前記外壁部の底部に沿って前記周辺部の表面に形成され
た空洞の溝部からなる応力吸収部とを備えた半導体素子
用支持板と、 前記第２の主電極領域と第２の接合層を介して接続され
たリード端子と、 前記半導体素子搭載用凹部の内部においてのみ、前記リ
ード端子の一部及び前記半導体素子を覆うコーティング
部材と、 前記放熱板結合部の外側で、前記放熱板結合部をはめ込
んで配置された外部放熱板とを備えたことを特徴とする
半導体装置実装体。 - 【請求項９】 前記半導体素子固着部は、前記半導体素
子搭載用凹部の底部となる第１表面と、該第１表面に対
向した第２表面を有し、前記周辺部は、前記第２表面と
同一水平レベルで、前記第２表面に連続した裏面と、前
記第１表面より前記第２表面側にずれた水平レベルの表
面を有し、前記外壁部の底部の外側を水平方向において
取り囲んでいることを特徴とする請求項８記載の半導体
装置実装体。 - 【請求項１０】 前記外部放熱板の上面は、前記周辺部
の表面より前記裏面側にずれた水平レベルに位置し、前
記外部放熱板の下面は、前記周辺部の裏面より前記表面
側にずれた水平レベルに位置することを特徴とする請求
項９記載の半導体装置実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24382099A JP3341731B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体素子用支持板、半導体装置及び半導体装置実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24382099A JP3341731B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体素子用支持板、半導体装置及び半導体装置実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068592A JP2001068592A (ja) | 2001-03-16 |
| JP3341731B2 true JP3341731B2 (ja) | 2002-11-05 |
Family
ID=17109424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24382099A Expired - Fee Related JP3341731B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体素子用支持板、半導体装置及び半導体装置実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341731B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455697B1 (ko) * | 2002-02-27 | 2004-11-06 | 주식회사 케이이씨 | 정류 다이오드 패키지 |
| TW200527618A (en) | 2003-11-10 | 2005-08-16 | Bosch Gmbh Robert | Diode |
| US7009223B1 (en) * | 2004-08-31 | 2006-03-07 | Sung Jung Minute Industry Co., Ltd. | Rectification chip terminal structure |
| JP2009043925A (ja) * | 2007-08-08 | 2009-02-26 | Sanken Electric Co Ltd | 半導体装置及びその取付方法 |
| JP2009194284A (ja) * | 2008-02-18 | 2009-08-27 | Eito Kogyo:Kk | 放熱プリント基板 |
| JP5341380B2 (ja) * | 2008-04-04 | 2013-11-13 | 株式会社日立製作所 | 半導体装置 |
| WO2017037837A1 (ja) * | 2015-08-31 | 2017-03-09 | 株式会社日立製作所 | 半導体装置およびパワーエレクトロニクス装置 |
| EP3879565A4 (en) * | 2018-11-08 | 2022-07-27 | Kyocera Corporation | CIRCUIT BOARD, COMPOSITE BOARD AND ELECTRICAL DEVICE |
-
1999
- 1999-08-30 JP JP24382099A patent/JP3341731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068592A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003086737A (ja) | 半導体装置 | |
| US20180301422A1 (en) | Semiconductor device | |
| JP2001156219A (ja) | 半導体装置 | |
| JP2001156225A (ja) | 半導体装置 | |
| JP2017050374A (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
| US11581252B2 (en) | Semiconductor module and wire bonding method | |
| JP3341731B2 (ja) | 半導体素子用支持板、半導体装置及び半導体装置実装体 | |
| JP2001284525A (ja) | 半導体チップおよび半導体装置 | |
| WO2020241346A1 (ja) | 半導体装置 | |
| JP7338204B2 (ja) | 半導体装置 | |
| JP7322654B2 (ja) | 半導体モジュール | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| US11521941B2 (en) | Semiconductor device with a substrate having depressions formed thereon | |
| US11887902B2 (en) | Semiconductor device | |
| US20220270948A1 (en) | Semiconductor device | |
| US11749620B2 (en) | Semiconductor module | |
| EP0090651B1 (en) | Semiconductor chip assembly including a thermal radiator plate | |
| JP6992913B2 (ja) | リードフレーム配線構造及び半導体モジュール | |
| JP2006128571A (ja) | 半導体装置 | |
| JP7187814B2 (ja) | 半導体装置 | |
| JP2002158322A (ja) | 半導体モジュール | |
| JP2725696B2 (ja) | 半導体装置 | |
| US20240007014A1 (en) | Power conversion device | |
| US20230067156A1 (en) | Semiconductor device | |
| US20210280500A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |