JP3339549B2 - Glass-coated semiconductor device and method of manufacturing the same - Google Patents

Glass-coated semiconductor device and method of manufacturing the same

Info

Publication number
JP3339549B2
JP3339549B2 JP27094196A JP27094196A JP3339549B2 JP 3339549 B2 JP3339549 B2 JP 3339549B2 JP 27094196 A JP27094196 A JP 27094196A JP 27094196 A JP27094196 A JP 27094196A JP 3339549 B2 JP3339549 B2 JP 3339549B2
Authority
JP
Japan
Prior art keywords
glass
semiconductor device
film
coated
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27094196A
Other languages
Japanese (ja)
Other versions
JPH10116828A (en
Inventor
進 村上
征男 鶴岡
均 松崎
実 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27094196A priority Critical patent/JP3339549B2/en
Publication of JPH10116828A publication Critical patent/JPH10116828A/en
Application granted granted Critical
Publication of JP3339549B2 publication Critical patent/JP3339549B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラス被覆半導体
装置及びその製造方法に係り、特に、均一で良質な電極
が形成され、pn接合が金属酸化物を含有するガラスに
より被覆されたガラス被覆半導体装置及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a glass-coated semiconductor device and a method of manufacturing the same, and more particularly, to a glass-coated semiconductor in which uniform and high-quality electrodes are formed and a pn junction is coated with glass containing a metal oxide. The present invention relates to an apparatus and a method for manufacturing the same.

【0002】[0002]

【従来の技術】メサ型半導体装置(少なくとも1個のp
n接合の部分に主表面からエッチングによって溝が形成
され、溝の側壁にpn接合が露出している半導体装置)
に良質の電極をめっきによって形成するための技術が従
来から種々提案されている。
2. Description of the Related Art A mesa type semiconductor device (at least one p
A semiconductor device in which a groove is formed by etching from the main surface at the n-junction and the pn junction is exposed on the side wall of the groove)
Various techniques for forming a high-quality electrode by plating have been conventionally proposed.

【0003】この種の従来技術として、メサ型の半導体
装置の無電解めっきに関する技術が、例えば、特開昭5
6−58232号公報に記載されて知られている。この
従来技術は、メサ溝の内壁をガラスで被覆した半導体装
置の電極形成方法において、一方の主表面に設けられる
メサ溝にレジストを塗布し、一方の主表面に部分的に無
電解めっきにより第1電極を形成し、他方の主表面に全
面に第2電極を無電解めっきにより形成した後、一方の
主表面に形成したメサ溝にガラスを被覆するというもの
であり、これにより、表面保護膜形成後のウェハーの反
りを低減することができるようにしたものである。
As a prior art of this kind, a technique relating to electroless plating of a mesa type semiconductor device is disclosed in, for example, Japanese Patent Application Laid-Open No. Sho.
It is known as described in JP-A-6-58232. According to this conventional technique, in a method of forming an electrode of a semiconductor device in which the inner wall of a mesa groove is covered with glass, a resist is applied to a mesa groove provided on one main surface, and the other main surface is partially electrolessly plated by electroless plating. One electrode is formed, a second electrode is formed on the entire surface of the other main surface by electroless plating, and then the mesa groove formed on one main surface is covered with glass. The warp of the formed wafer can be reduced.

【0004】また、シリコン基板面に無電解ニッケルめ
っきを施す他の従来技術として、例えば、特開平1−1
85920号公報に記載された技術が知られている。こ
の従来技術は、まず、アルカリ性ニッケル・リンめっき
浴を使用して第1めっき膜を形成した後異なる膜質の第
2めっき膜を形成し、その後に接合形成のためのエッチ
ングを行うというものであり、これにより、半導体素子
の応力による劣化の問題を解消することができるように
したものである。
Further, as another conventional technique for electroless nickel plating on a silicon substrate surface, for example, Japanese Patent Laid-Open No. 1-1
A technique described in Japanese Patent No. 85920 is known. In this prior art, first, a first plating film is formed using an alkaline nickel-phosphorus plating bath, then a second plating film having a different film quality is formed, and then etching for forming a bond is performed. Thus, the problem of deterioration of the semiconductor element due to stress can be solved.

【0005】さらに、メサ型の半導体装置のメサ上部に
金属めっきを施す他の従来技術として、例えば、特開平
1−232719号公報に記載された技術が知られてい
る。この従来技術は、メサ部の上部にホトレジストを形
成しホトレジストの中央部を開口し、この開口部に金属
めっきを施した後、ホトレジストを除去し追加の金属め
っきを施すというものであり、これにより、金属電極周
辺部のダレの発生等の問題を解消することができるよう
にしたものである。
Further, as another conventional technique for applying metal plating to the upper part of a mesa of a mesa type semiconductor device, for example, a technique described in Japanese Patent Application Laid-Open No. 1-223219 is known. In this conventional technique, a photoresist is formed on an upper portion of a mesa portion, a central portion of the photoresist is opened, a metal plating is applied to the opening, and then the photoresist is removed and an additional metal plating is applied. In addition, it is possible to solve problems such as generation of sagging around the metal electrode.

【0006】[0006]

【発明が解決しようとする課題】しかし、前述した特開
昭56−58232号公報に記載された従来技術は、第
1電極及び第2電極を無電解めっきで形成した後、表面
保護膜であるガラスを被覆しているので、ウェハーの反
りを低減することができるが、ガラス焼成の温度や雰囲
気に限界があり、高耐圧で低リーク電流の半導体装置を
得ることが困難であるという問題点を有している。
However, in the prior art described in Japanese Patent Application Laid-Open No. 56-58232, the surface protection film is formed after the first electrode and the second electrode are formed by electroless plating. Since the glass is coated, the warpage of the wafer can be reduced, but the temperature and atmosphere of firing the glass are limited, and it is difficult to obtain a semiconductor device with high withstand voltage and low leakage current. Have.

【0007】また、前述の特開平1−185920号公
報に記載された従来技術は、第1めっき膜及び第2めっ
き膜を形成した後に接合形成のためのエッチングを行っ
ているため、前記特開昭56−58232号公報に記載
された技術と同様に、高耐圧で低リーク電流の半導体装
置を得ることが困難であるいう問題点を有している。
In the prior art described in Japanese Patent Laid-Open No. 1-185920, since the first plating film and the second plating film are formed and then etched to form a junction, the conventional technology is not disclosed. As in the technique described in Japanese Patent Application Laid-Open No. 56-58232, there is a problem that it is difficult to obtain a semiconductor device having a high breakdown voltage and a low leakage current.

【0008】さらに、前述した特開平1−232719
号公報に記載された従来技術は、メサ部の上部及びメサ
部の側壁部にホトレジストを形成加工する工程を含むた
め、ホトレジストを均一に塗布することが困難であり、
メサ部の上部の中央部のみに金属電極を均一にめっきす
ることが困難であるという問題点を有している。
Further, the above-mentioned Japanese Patent Application Laid-Open No. 1-223719
Since the prior art described in Japanese Patent Application Laid-Open Publication No. H11-209550 includes a process of forming and processing a photoresist on the upper portion of the mesa portion and the side wall portion of the mesa portion, it is difficult to uniformly apply the photoresist,
There is a problem that it is difficult to uniformly plate the metal electrode only on the central portion of the upper portion of the mesa portion.

【0009】本発明の目的は、前述した各従来技術の問
題点を解決し、メサ部が金属酸化物を含有するガラスに
より被覆されたメサ型半導体装置の電極を、均一で高品
質な無電解ニッケルめっきにより形成したガラス被覆半
導体装置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems of the prior art and to provide a uniform and high-quality electroless electro-mechanical electrode of a mesa semiconductor device whose mesa portion is covered with glass containing a metal oxide. A glass-coated semiconductor device formed by nickel plating and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明によれば前記目的
は、一対の主表面を有する半導体基板の一方の主表面か
ら基板と反対導電型の不純物を拡散してpn接合が形成
され、この一方の主表面から所定の領域にpn接合が露
出するようメサ型に溝が設けられ、このメサ部に金属酸
化物を含むガラス(酸化鉛、二酸化珪素、アルミナから
なる鉛系ガラス、あるいは、酸化亜鉛、二酸化珪素、酸
化ホウ素からなる亜鉛系ガラス)被膜が形成されるガラ
ス被覆半導体装置において、前記ガラス被膜の表面に、
ガラス被膜内の金属酸化物を還元し金属酸化物の金属を
ガラス外に排出したガラス還元膜を1ナノメートル〜3
マイクロメートルの厚さで設けたことにより達成され
る。
According to the present invention, the object is to form a pn junction by diffusing impurities of the opposite conductivity type from one main surface of a semiconductor substrate having a pair of main surfaces. A mesa-shaped groove is provided so that a pn junction is exposed in a predetermined region from one main surface, and a glass containing a metal oxide (lead-based glass made of lead oxide, silicon dioxide, alumina, or oxidized oxide) is formed in the mesa portion. In a glass-coated semiconductor device on which a zinc-based glass comprising zinc, silicon dioxide, and boron oxide) film is formed,
The glass reduced film, in which the metal oxide in the glass coating is reduced and the metal of the metal oxide is discharged out of the glass, has a thickness of 1 nm to 3 nm.
This is achieved by providing a micrometer thickness.

【0011】また、前記目的は、一対の主表面を有する
半導体基板の一方の主表面から基板と反対導電型の不純
物を拡散してpn接合が形成され、この一方の主表面か
ら所定の領域にpn接合が露出するようメサ型に溝が設
けられ、このメサ部に金属酸化物を含むガラス被膜が形
成されるガラス被覆半導体装置の製造方法において、前
記ガラス被膜を形成した後に、ガラス被膜を水素または
水素を含むガス中でアニールしてガラス被膜内の金属酸
化物を還元し金属酸化物の金属をガラス外に排出したガ
ラス還元膜を形成する工程と、フッ化水素酸と硝酸との
混合液に半導体基板を浸漬して前記ガラス被膜で被覆さ
れていない半導体表面を清浄化する工程と、希釈フッ化
水素酸と塩化パラジウムとの水溶液に半導体基板を浸漬
して前記ガラス被膜で被覆されていない半導体表面を触
媒化する工程と、半導体基板全体をめっき液中に浸漬し
て無電解ニッケルめっきを施す工程とを含むことにより
達成される。
Another object of the present invention is to form a pn junction by diffusing impurities of the opposite conductivity type from one main surface of a semiconductor substrate having a pair of main surfaces and forming a pn junction from the one main surface to a predetermined region. In a method of manufacturing a glass-coated semiconductor device in which a mesa-shaped groove is provided so that a pn junction is exposed, and a glass film containing a metal oxide is formed in the mesa portion, the glass film is formed after forming the glass film. Or a step of forming a glass reduced film in which the metal oxide in the glass coating is reduced by annealing in a gas containing hydrogen to discharge the metal of the metal oxide out of the glass, and a mixed solution of hydrofluoric acid and nitric acid Immersing the semiconductor substrate in an aqueous solution of dilute hydrofluoric acid and palladium chloride to clean the semiconductor surface not covered with the glass coating; In the step of catalyzing the semiconductor surface not covered, it is achieved by including a step of performing electroless nickel plating by immersing the entire semiconductor substrate to the plating solution.

【0012】[0012]

【発明の実施の形態】以下、本発明によるガラス被覆半
導体装置及びその製造方法の実施形態を図面により詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a glass-coated semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings.

【0013】図1は本発明の第1の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図、図2は図1
に示すガラス被覆半導体装置の一方の主表面から見た平
面図である。図1、図2において、1はn型半導体領
域、2はp+ 型半導体領域、3はn+ 型半導体領域、5
はガラス被膜、8はpn接合、20はアノード電極、3
0はカソード電極、51はガラス還元膜である。
FIG. 1 is a sectional view illustrating the structure of a glass-coated semiconductor device according to a first embodiment of the present invention, and FIG.
FIG. 3 is a plan view of the glass-coated semiconductor device shown in FIG. 1 and 2, 1 is an n-type semiconductor region, 2 is a p + type semiconductor region, 3 is an n + type semiconductor region,
Is a glass coating, 8 is a pn junction, 20 is an anode electrode, 3
0 is a cathode electrode and 51 is a glass reduction film.

【0014】本発明の第1の実施形態によるガラス被覆
半導体装置は、図1、図2に示すように、n型半導体基
板の一方の主表面に高不純物濃度のp+ 型半導体領域2
が形成され、他方の主表面に高不純物濃度のn+ 型半導
体領域3が形成され、一方の主表面から所定の領域にp
n接合8が露出するようメサ溝が設けられ、このメサ部
にガラス被膜5、ガラス成分の金属を含まないガラス還
元膜51が順次形成され、n型半導体基板がn型半導体
領域1を形成して構成されている。また、図示半導体装
置は、アノード層となるp+ 型半導体領域2にはアノー
ド電極20が、カソード層となるn+ 型半導体領域3に
はカソード電極30がそれぞれオーミック接触して設け
られている。
As shown in FIGS. 1 and 2, a glass-coated semiconductor device according to a first embodiment of the present invention has a p + -type semiconductor region 2 having a high impurity concentration on one main surface of an n-type semiconductor substrate.
Is formed, an n + -type semiconductor region 3 having a high impurity concentration is formed on the other main surface, and p +
A mesa groove is provided so that the n-junction 8 is exposed, and a glass coating 5 and a glass reduction film 51 not containing a glass component metal are sequentially formed on the mesa portion, and the n-type semiconductor substrate forms the n-type semiconductor region 1. It is configured. In the illustrated semiconductor device, an anode electrode 20 is provided in the p + -type semiconductor region 2 serving as an anode layer, and a cathode electrode 30 is provided in ohmic contact with the n + -type semiconductor region 3 serving as a cathode layer.

【0015】そして、本発明の第1の実施形態によるガ
ラス被覆半導体装置は、図2に一方の主表面から見た平
面図に示すように、アノード電極20の周辺にガラス成
分の金属を含まない絶縁膜としてのガラス還元膜51が
配置される構造を持ち、さらに、第1半導体領域として
のn型半導体領域1と第2半導体領域としてのp+ 型半
導体領域2とにより形成されるpn接合8が、アノード
電極20の周囲に形成されている。なお、図2におい
て、A−A’部で示した箇所の断面の概略図が図1に相
当する。
The glass-coated semiconductor device according to the first embodiment of the present invention does not include a glass component metal around the anode electrode 20, as shown in a plan view of FIG. It has a structure in which a glass reduction film 51 as an insulating film is arranged, and further has a pn junction 8 formed by an n-type semiconductor region 1 as a first semiconductor region and a p + -type semiconductor region 2 as a second semiconductor region. Are formed around the anode electrode 20. In FIG. 2, a schematic cross-sectional view of a portion indicated by AA ′ corresponds to FIG.

【0016】図1、図2に示した本発明の第1の実施形
態によるガラス被覆半導体装置は、無電解ニッケルめっ
きを行った場合に、第2半導体領域2及び第3半導体領
域としてのn+ 型半導体領域3のそれぞれの表面には均
一に密着性良く無電解ニッケルめっきを行うことがで
き、ガラス被膜5上にはニッケルめっきがされないとい
う効果を得ることができる。
The glass-coated semiconductor device according to the first embodiment of the present invention shown in FIGS. 1 and 2 has a structure in which, when electroless nickel plating is performed, n + as the second semiconductor region 2 and the third semiconductor region. Electroless nickel plating can be uniformly performed on each surface of the mold semiconductor region 3 with good adhesion, and an effect that nickel plating is not performed on the glass coating 5 can be obtained.

【0017】すなわち、図1、図2に示す半導体装置
は、アノード電極20及びカソード電極30が、ガラス
被膜5を形成した後にガラス成分の金属を含まないガラ
ス還元膜51を形成し、その後に無電解ニッケルめっき
を行うことにより形成される。これにより、第2半導体
領域2及び第3半導体領域3のそれぞれの表面には、均
一に密着性が良く無電解ニッケルめっきが施されて電極
20、30を形成することができる。しかし、この場
合、ガラス被膜5の上に形成されているガラス還元膜5
1上にはニッケルめっきが形成されることがない。この
理由は、ガラス成分の金属酸化物はめっきに対して触媒
作用を持つが、本発明の第1の実施形態の場合のように
ガラス被膜5上にガラス成分の金属を含まないガラス還
元膜51を設けておくと、このガラス還元膜51内には
めっきに対して触媒作用を持つ金属酸化物が含まれない
ためである。
That is, in the semiconductor device shown in FIGS. 1 and 2, the anode electrode 20 and the cathode electrode 30 form the glass coating 5 and then form the glass reduction film 51 containing no glass component metal. It is formed by performing electrolytic nickel plating. Thereby, the electrodes 20 and 30 can be formed by uniformly applying electroless nickel plating to the surfaces of the second semiconductor region 2 and the third semiconductor region 3 with good adhesion. However, in this case, the glass reduced film 5 formed on the glass film 5
No nickel plating is formed on 1. The reason is that the metal oxide of the glass component has a catalytic action on the plating, but the glass reduction film 51 containing no metal of the glass component on the glass coating 5 as in the first embodiment of the present invention. This is because the metal oxide having a catalytic action on plating is not contained in the glass reduced film 51.

【0018】図3は前述した本発明の第1の実施形態に
よるガラス被覆半導体装置の製造方法を説明する主な工
程毎の断面図であり、以下、図3を参照して、ガラス被
覆半導体装置の製造方法を説明する。
FIGS. 3A to 3C are cross-sectional views showing main steps for explaining a method of manufacturing the glass-coated semiconductor device according to the first embodiment of the present invention described above. Will be described.

【0019】(1)n型半導体領域1となるシリコン基
板として、CZ(111)の比抵抗35Ωcm〜45Ω
cmを持つn型シリコン基板を用意し、一方の主表面に
表面不純物濃度が1×1019/cm2 以上となるように、
B(ボロン)を40±5μmの深さにイオン打ち込み
法、あるいは、ボロンナイトライドを拡散源とした熱拡
散法によりp+ 型半導体領域2を形成し、次に、他方の
主表面に表面不純物濃度が1×1020/cm2 以上となる
ように、P(リン)を45±10μmの深さにイオン打
ち込み法、あるいは、次亜塩素酸リンを拡散源とした熱
拡散法によりn+ 型半導体領域3を形成した後、ドライ
酸化あるいはウェット酸化により約2μm〜3μmのシ
リコン酸化膜6a、6bを形成する〔図3(a)〕。
(1) As the silicon substrate to be the n-type semiconductor region 1, the specific resistance of CZ (111) is 35Ωcm to 45Ω.
An n-type silicon substrate having a surface impurity concentration of 1 × 10 19 / cm 2 or more is prepared on one main surface.
B (boron) is implanted to a depth of 40 ± 5 μm by ion implantation or thermal diffusion using boron nitride as a diffusion source to form a p + -type semiconductor region 2, and then a surface impurity is formed on the other main surface. An ion implantation method of P (phosphorus) to a depth of 45 ± 10 μm or a thermal diffusion method using phosphorus hypochlorite as a diffusion source so that the concentration becomes 1 × 10 20 / cm 2 or more, and n + type. After the formation of the semiconductor region 3, silicon oxide films 6a and 6b having a thickness of about 2 μm to 3 μm are formed by dry oxidation or wet oxidation (FIG. 3A).

【0020】(2)次に、通常のホトリソグラフィによ
り一方の主表面のシリコン酸化膜6aの一部を除去した
後、残っているシリコン酸化膜6aをエッチングのマス
クとして使用し、U01エッチャントにより約60μm
の深さにエッチングを行うことにより、p+ 型半導体領
域2とn型半導体領域1とによるpn接合が露出するよ
うメサ溝9を形成する〔図3(b)〕。
(2) Next, after a part of the silicon oxide film 6a on one main surface is removed by ordinary photolithography, the remaining silicon oxide film 6a is used as an etching mask, and the U01 etchant is used. 60 μm
Then, a mesa groove 9 is formed so that a pn junction between the p + -type semiconductor region 2 and the n-type semiconductor region 1 is exposed by etching to a depth of FIG. 3 (FIG. 3B).

【0021】(3)図3(b)の工程でエッチングのマ
スクとして使用したシリコン酸化膜6a、6bをHFを
含む酸で除去し、スクリーン印刷法によりペースト状の
鉛系ガラス(主成分:PbO、SiO2、Al23)、あ
るいは亜鉛系ガラス(主成分:ZnO、SiO2、B2
3)を55±10μm塗布し、ガラス焼成処理として酸素
雰囲気中で700℃〜850℃、40分の熱処理を行
い、ガラス被膜5を形成する〔図3(c)〕。
(3) The silicon oxide films 6a and 6b used as an etching mask in the step of FIG. 3B are removed with an acid containing HF, and paste-like lead-based glass (main component: PbO , SiO 2 , Al 2 O 3 ) or zinc-based glass (main components: ZnO, SiO 2 , B 2 O)
3 ) is applied at 55 ± 10 μm and heat treated at 700 ° C. to 850 ° C. for 40 minutes in an oxygen atmosphere as a glass baking treatment to form a glass film 5 (FIG. 3C).

【0022】(4)その後、ガラス被膜5中の金属を含
まないガラス還元膜51を約1ナノメートル〜3マイク
ロメートルの厚さに形成する。このガラス還元膜51
は、ガラス被膜5を形成した後に、620±50℃の水
素あるいは水素を含むガス中でアニールすることにより
ガラス成分の金属酸化物を還元し金属酸化物の金属をガ
ラス外に排出して形成することができる。このガラス成
分の金属酸化物としては、鉛系ガラスの場合PbO、亜
鉛系ガラスの場合ZnOであり、金属としては、金属鉛
あるいは金属亜鉛である〔図3(d)〕。
(4) Thereafter, a metal-free glass reduction film 51 in the glass coating 5 is formed to a thickness of about 1 nanometer to 3 micrometers. This glass reduction film 51
Is formed by forming a glass film 5 and then annealing in hydrogen or a gas containing hydrogen at 620 ± 50 ° C. to reduce the metal oxide of the glass component and discharge the metal of the metal oxide out of the glass. be able to. The metal oxide of the glass component is PbO for lead-based glass and ZnO for zinc-based glass, and the metal is metal lead or metal zinc (FIG. 3D).

【0023】(5)その後、フッ化水素酸と硝酸との混
合液に半導体基板を浸漬して半導体表面を清浄化し、さ
らに、希釈フッ化水素酸と塩化パラジウムとの水溶液に
半導体基板を浸漬してニッケルめっきに対する触媒化処
理を行い、次亜燐酸ソーダを還元剤とする塩化ニッケル
を含む溶液中で無電解ニッケルめっきを実施する。これ
により、p+ 型半導体領域2及びn+ 型半導体領域3の
表面にニッケルめっきによるアノード電極20及びカソ
ード電極30が形成される。次に、焼成されたガラス被
膜5の中心部を切断線10に沿ってダイシングすること
により、半導体ペレットが完成し、図1に示したガラス
被覆半導体装置が得られる〔図3(e)〕。
(5) Thereafter, the semiconductor substrate is immersed in a mixed solution of hydrofluoric acid and nitric acid to clean the semiconductor surface, and further immersed in an aqueous solution of diluted hydrofluoric acid and palladium chloride. Then, a catalytic treatment is performed on the nickel plating, and electroless nickel plating is performed in a solution containing nickel chloride using sodium hypophosphite as a reducing agent. Thus, the anode electrode 20 and the cathode electrode 30 are formed on the surfaces of the p + -type semiconductor region 2 and the n + -type semiconductor region 3 by nickel plating. Next, by dicing the central portion of the fired glass coating 5 along the cutting line 10, a semiconductor pellet is completed, and the glass-coated semiconductor device shown in FIG. 1 is obtained [FIG. 3 (e)].

【0024】本発明の実施形態による半導体装置の製造
方法は、金属酸化物あるいは金属を含まないガラス還元
膜51を存在させることにより、ガラス被膜5の表面に
はニッケルめっきが行われず、p+ 型半導体領域2及び
n+ 型半導体領域3のそれぞれの表面には、均一に密着
性が良く無電解ニッケルめっきが施されるという極めて
優れた選択性無電解めっきを行うことができる。
In the method for fabricating a semiconductor device according to the embodiment of the present invention, the presence of the glass reduced film 51 containing no metal oxide or metal prevents the surface of the glass film 5 from being nickel-plated, and The surface of each of the semiconductor region 2 and the n @ + -type semiconductor region 3 can be subjected to extremely excellent selective electroless plating in which electroless nickel plating is uniformly applied with good adhesion.

【0025】図4は本発明の第2の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図である。図4
において、7は絶縁膜であり、他の符号は図1の場合と
同一である。
FIG. 4 is a sectional view illustrating the structure of a glass-coated semiconductor device according to a second embodiment of the present invention. FIG.
In the figure, reference numeral 7 denotes an insulating film, and other reference numerals are the same as those in FIG.

【0026】図4に示す本発明の第2の実施形態による
ガラス被覆半導体装置は、図1、図2により説明した本
発明の第1の実施形態によるガラス被覆半導体装置にお
けるガラス被膜5とp+ 型半導体領域2及びn型半導体
領域1の表面との間にシリコン酸化膜等による絶縁膜7
を介在させて形成されている。このような本発明の第2
の実施形態は、シリコン酸化膜等による絶縁膜7を付加
したことにより、半導体表面の界面準位を低減すること
が可能となり、半導体表面を流れる表面発生電流の低減
を図ることができる。
The glass-coated semiconductor device according to the second embodiment of the present invention shown in FIG. 4 is similar to the glass-coated semiconductor device according to the first embodiment of the present invention described with reference to FIGS. Insulating film 7 such as a silicon oxide film between the surface of n-type semiconductor region 2 and n-type semiconductor region 1
Is formed. Such a second aspect of the present invention
In the first embodiment, the addition of the insulating film 7 made of a silicon oxide film or the like makes it possible to reduce the interface state on the semiconductor surface, and to reduce the surface generated current flowing on the semiconductor surface.

【0027】図5は本発明の第3の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図である。図5
において、4はn+ 型半導体領域であり、他の符号は図
1の場合と同一である。
FIG. 5 is a sectional view illustrating the structure of a glass-coated semiconductor device according to a third embodiment of the present invention. FIG.
In the figure, reference numeral 4 denotes an n @ + type semiconductor region, and other reference numerals are the same as those in FIG.

【0028】図5に示す本発明の第3の実施形態による
ガラス被覆半導体装置は、図1、図2により説明した本
発明の第1の実施形態によるガラス被覆半導体装置のチ
ップ周辺に、p+ 型半導体領域2を取り囲むようにn型
半導体領域1に隣接して高不純物濃度のn+ 型半導体領
域4を形成して構成されている。このような、本発明の
第3の実施形態によるガラス被覆半導体装置は、主pn
接合から延びる空乏層がチップ端部にまで延びることを
防止してリーク電流の増大を防止することができるだけ
でなく、ダイシング時にガラスを切らなくてすむので、
ガラスにクラックが発生することによる耐圧不良を低減
することができる。
The glass-coated semiconductor device according to the third embodiment of the present invention shown in FIG. 5 has p + around the chip of the glass-coated semiconductor device according to the first embodiment of the present invention described with reference to FIGS. A high impurity concentration n + type semiconductor region 4 is formed adjacent to the n type semiconductor region 1 so as to surround the type semiconductor region 2. Such a glass-coated semiconductor device according to the third embodiment of the present invention has a main pn
Not only can the depletion layer extending from the junction be prevented from extending to the chip end to prevent an increase in leakage current, but also the glass does not need to be cut during dicing,
It is possible to reduce the withstand voltage failure due to the occurrence of cracks in the glass.

【0029】図6は本発明の第4の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図であり、図の
符号は図4、図5の場合と同一である。
FIG. 6 is a cross-sectional view for explaining the structure of a glass-coated semiconductor device according to a fourth embodiment of the present invention. The reference numerals in FIG. 6 are the same as those in FIGS.

【0030】図6に示す本発明の第3の実施形態による
ガラス被覆半導体装置は、図1、図2により説明した本
発明の第1の実施形態によるガラス被覆半導体装置に、
図5により説明した高不純物濃度のn+ 型半導体領域4
及び図4により説明したシリコン酸化膜7を併合して設
けて構成されている。このような本発明の第4の実施形
態は、主pn接合から延びる空乏層がチップ端部にまで
延びることによるリーク電流増大を防止することがで
き、ダイシング時にガラスを切らなくてすむので、ガラ
スのクラックの発生による耐圧不良を低減できる効果を
有すると共に、さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
The glass-coated semiconductor device according to the third embodiment of the present invention shown in FIG. 6 is different from the glass-coated semiconductor device according to the first embodiment of the present invention described with reference to FIGS.
High impurity concentration n @ + -type semiconductor region 4 described with reference to FIG.
And the silicon oxide film 7 described with reference to FIG. According to the fourth embodiment of the present invention, it is possible to prevent an increase in leak current due to the depletion layer extending from the main pn junction extending to the end of the chip, and it is not necessary to cut the glass at the time of dicing. This has the effect of reducing the withstand voltage failure due to the generation of cracks, and further, it is possible to reduce the interface state on the semiconductor surface, and it is possible to reduce the surface generation current flowing on the semiconductor surface.

【0031】前述した本発明の各実施形態によるガラス
被覆半導体装置は、ガラス被膜として、PbO−SiO
2−Al23 からなる鉛系ガラスを使用するとして説明
したが、本発明は、ガラス被膜として前述の鉛系ガラス
に限らず、前述のAl23をB23に置き換えたPbO
−SiO2−B23からなる鉛系ガラス、Al23とB2
3とを含む4成分系のPbO−SiO2−Al23−B
23系の鉛系ガラスを使用する場合にも適用することが
できる。
The glass-coated semiconductor device according to each of the above-described embodiments of the present invention has a PbO—SiO
Although the description has been made assuming that a lead-based glass made of 2- Al 2 O 3 is used, the present invention is not limited to the above-described lead-based glass as a glass coating, and PbO in which the above-described Al 2 O 3 is replaced with B 2 O 3 is used.
Lead-based glass composed of —SiO 2 —B 2 O 3 , Al 2 O 3 and B 2
O 3 PbO-SiO 2 of the 4-component system containing -Al 2 O 3 -B
The present invention can also be applied to the case where a 2 O 3 -based lead glass is used.

【0032】さらに、前述した本発明の各実施形態によ
るガラス被覆半導体装置は、ガラス被膜として、ZnO
−B23−SiO2系の亜鉛系ガラスを使用することが
できるとして説明したが、本発明は、ガラス被膜として
前述の亜鉛系ガラスに限らず、前述の金属酸化物として
PbOとZnOとを含むPbO−ZnO−SiO2系の
鉛亜鉛系ガラスやこの鉛亜鉛系ガラスにAl23あるい
はB23を含むガラスを使用する場合にも適用すること
ができる。
Further, the glass-coated semiconductor device according to each of the above-described embodiments of the present invention has a glass coating of ZnO.
Although it has been described that a zinc-based glass of —B 2 O 3 —SiO 2 system can be used, the present invention is not limited to the above-described zinc-based glass as a glass coating, and PbO and ZnO may be used as the metal oxide described above. can be applied to a case of using a glass comprising Al 2 O 3 or B 2 O 3 in the lead-zinc glass and the lead-zinc glass of PbO-ZnO-SiO 2 system comprising.

【0033】前述したように、本発明の各実施形態によ
るガラス被覆半導体装置及びその製造方法によれば、表
面安定化膜として鉛系ガラス被膜あるは亜鉛系ガラス被
膜を使用し、無電解ニッケルめっきによる電極をウェハ
ー内において均一に、緻密に、半導体領域と密着性良く
オーミック接触して形成することができ、その後の半田
との濡れ性も極めて良好とすることができ、高耐圧、高
信頼のガラス被覆半導体装置を得ることができ、かつ、
このような半導体装置を歩留まり良く製造することがで
きる。
As described above, according to the glass-coated semiconductor device and the method of manufacturing the same according to the embodiments of the present invention, a lead-based glass coating or a zinc-based glass coating is used as a surface stabilizing film, and electroless nickel plating is used. Electrodes can be uniformly and densely formed in the wafer in ohmic contact with the semiconductor region with good adhesion, the subsequent wettability with solder can be extremely good, and high withstand voltage and high reliability can be obtained. A glass-coated semiconductor device can be obtained, and
Such a semiconductor device can be manufactured with high yield.

【0034】また、本発明の実施形態によるガラス被覆
半導体装置の耐圧は、約800±100Vであり、リー
ク電流も逆方向印加電圧が400Vの場合に10nA以
下とすることができ、極めて阻止特性の優れたガラス被
覆半導体装置及びその製造方法を得ることができた。さ
らに、高温逆バイアス試験(DC400V、接合温度1
50℃、時間1000h)を実施したが、リーク電流は
初期値の50%の増加にとどまり、高信頼性を得ること
ができた。
The withstand voltage of the glass-coated semiconductor device according to the embodiment of the present invention is about 800 ± 100 V, and the leakage current can be reduced to 10 nA or less when the reverse direction applied voltage is 400 V. An excellent glass-coated semiconductor device and a method for manufacturing the same were obtained. Furthermore, a high temperature reverse bias test (DC 400 V, junction temperature 1
(50 ° C., 1000 h), the leakage current was increased by only 50% of the initial value, and high reliability was obtained.

【0035】[0035]

【発明の効果】以上説明したように本発明によれば、金
属酸化物を含有するガラスにより被覆されたメサ型半導
体装置の電極を、均一で高品質な無電解ニッケルめっき
により形成した高耐圧、高信頼のガラス被覆半導体装置
を提供することができ、無電解ニッケルめっきによる電
極を、ウェハー内において均一に、緻密に、半導体領域
と密着性良くオーミック接触して形成することができ、
その後の半田との濡れ性も極めて良好とすることができ
る製造方法を提供することができる。
As described above, according to the present invention, an electrode of a mesa semiconductor device covered with glass containing a metal oxide is formed by uniform and high quality electroless nickel plating, A highly reliable glass-coated semiconductor device can be provided, and electrodes formed by electroless nickel plating can be formed uniformly, densely, and in ohmic contact with a semiconductor region in a wafer with good adhesion.
It is possible to provide a manufacturing method capable of making the subsequent wettability with solder extremely good.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
FIG. 1 is a cross-sectional view illustrating a structure of a glass-coated semiconductor device according to a first embodiment of the present invention.

【図2】図1に示すガラス被覆半導体装置の一方の主表
面から見た平面図である。
FIG. 2 is a plan view of the glass-coated semiconductor device shown in FIG. 1 as viewed from one main surface.

【図3】本発明の第1の実施形態によるガラス被覆半導
体装置の製造方法を説明する主な工程毎の断面図であ
る。
FIGS. 3A to 3C are cross-sectional views illustrating main steps of a method for manufacturing the glass-coated semiconductor device according to the first embodiment of the present invention. FIGS.

【図4】本発明の第2の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
FIG. 4 is a cross-sectional view illustrating a structure of a glass-coated semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
FIG. 5 is a sectional view illustrating a structure of a glass-coated semiconductor device according to a third embodiment of the present invention.

【図6】本発明の第4の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
FIG. 6 is a sectional view illustrating a structure of a glass-coated semiconductor device according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 n型半導体領域 2 p+型半導体領域 3、4 n+型半導体領域 5 ガラス被膜 6a、6b シリコン酸化膜 7 絶縁膜 8 pn接合端 9 エッチング領域 10 ペレタイズ線 20 アノ−ド電極 30 カソ−ド電極 51 ガラス還元膜 REFERENCE SIGNS LIST 1 n-type semiconductor region 2 p + -type semiconductor region 3, 4 n + -type semiconductor region 5 glass coating 6 a, 6 b silicon oxide film 7 insulating film 8 pn junction end 9 etching region 10 pelletizing line 20 anode electrode 30 cathodic Electrode 51 Glass reduction film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町三丁目1番1号 株式 会社 日立製作所 日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番2号 日 立原町電子工業株式会社内 (56)参考文献 特開 平9−246571(JP,A) 特開 昭53−96765(JP,A) 特開 昭57−79618(JP,A) 特開 昭61−226931(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 23/30 H01L 29/861 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hitoshi Matsuzaki 3-1-1 Sachimachi, Hitachi-shi, Ibaraki Hitachi, Ltd. Inside Hitachi Plant (72) Inventor Minoru Sugano 3-chome Bentencho, Hitachi-shi, Ibaraki No. 2 Tachiharacho Electronics Co., Ltd. (56) References JP-A-9-246571 (JP, A) JP-A-53-96765 (JP, A) JP-A-57-79618 (JP, A) 1986-226931 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 23/30 H01L 29/861

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の主表面を有する半導体基板の一方
の主表面から基板と反対導電型の不純物を拡散してpn
接合が形成され、この一方の主表面から所定の領域にp
n接合が露出するようメサ型に溝が設けられ、このメサ
部に金属酸化物を含むガラス被膜が形成されるガラス被
覆半導体装置において、前記ガラス被膜の表面に、ガラ
ス被膜内の金属酸化物を還元し金属酸化物の金属をガラ
ス外に排出したガラス還元膜を設けたことを特徴とする
ガラス被覆半導体装置。
1. A semiconductor substrate having a pair of main surfaces, an impurity of a conductivity type opposite to that of the substrate is diffused from one of the main surfaces to form a pn.
A junction is formed, and p
In a glass-coated semiconductor device in which a mesa-shaped groove is provided so that an n-junction is exposed, and a glass film containing a metal oxide is formed in the mesa portion, the metal oxide in the glass film is formed on the surface of the glass film. A glass-coated semiconductor device provided with a glass reduction film that reduces and discharges metal of a metal oxide out of glass.
【請求項2】 前記ガラス被膜は、酸化鉛、二酸化珪
素、アルミナからなる鉛系ガラス、あるいは、酸化亜
鉛、二酸化珪素、酸化ホウ素からなる亜鉛系ガラスであ
ることを特徴とする請求項1記載のガラス被覆半導体装
置。
2. The glass coating according to claim 1, wherein the glass coating is a lead-based glass made of lead oxide, silicon dioxide, and alumina, or a zinc-based glass made of zinc oxide, silicon dioxide, and boron oxide. Glass-coated semiconductor device.
【請求項3】 前記ガラス還元膜の厚さが、1ナノメー
トル〜3マイクロメートルであることを特徴とする請求
項1または2記載のガラス被覆半導体装置。
3. The glass-coated semiconductor device according to claim 1, wherein the thickness of the glass reduction film is 1 nm to 3 μm.
【請求項4】 一対の主表面を有する半導体基板の一方
の主表面から基板と反対導電型の不純物を拡散してpn
接合が形成され、この一方の主表面から所定の領域にp
n接合が露出するようメサ型に溝が設けられ、このメサ
部に金属酸化物を含むガラス被膜が形成されるガラス被
覆半導体装置の製造方法において、前記ガラス被膜を形
成した後に、ガラス被膜内の金属酸化物を還元し金属酸
化物の金属をガラス外に排出したガラス還元膜を形成す
る工程と、前記ガラス被膜で被覆されていない半導体表
面を清浄化する工程と、前記ガラス被膜で被覆されてい
ない半導体表面を触媒化する工程と、半導体基板全体を
めっき液中に浸漬して無電解ニッケルめっきを施す工程
とを含むことを特徴とするガラス被覆半導体装置の製造
方法。
4. A semiconductor substrate having a pair of main surfaces, wherein impurities of the opposite conductivity type are diffused from one main surface of the semiconductor substrate to form a pn.
A junction is formed, and p
In a method of manufacturing a glass-coated semiconductor device in which a mesa-shaped groove is provided so that an n-junction is exposed, and a glass film containing a metal oxide is formed in the mesa portion, after forming the glass film, A step of forming a glass reduced film in which the metal oxide is reduced and the metal of the metal oxide is discharged out of the glass, a step of cleaning a semiconductor surface not covered with the glass coating, and a step of cleaning the semiconductor surface which is not coated with the glass coating. A method for producing a glass-coated semiconductor device, comprising: a step of catalyzing a non-existent semiconductor surface; and a step of dipping the entire semiconductor substrate in a plating solution to perform electroless nickel plating.
【請求項5】 前記半導体表面を清浄化する工程は、フ
ッ化水素酸と硝酸との混合液に半導体基板を浸漬して行
われ、半導体表面を触媒化する工程は、希釈フッ化水素
酸と塩化パラジウムとの水溶液に半導体基板を浸漬して
行われることを特徴とする請求項記載のガラス被覆半
導体装置の製造方法。
5. The step of cleaning the semiconductor surface is performed by immersing a semiconductor substrate in a mixed solution of hydrofluoric acid and nitric acid, and the step of catalyzing the semiconductor surface is performed by diluting hydrofluoric acid with dilute hydrofluoric acid. The method according to claim 4, wherein the method is performed by immersing the semiconductor substrate in an aqueous solution of palladium chloride.
【請求項6】 前記ガラス還元膜を形成する工程は、ガ
ラス被膜を水素または水素を含むガス中でアニールする
工程であることを特徴とする請求項4または5記載のガ
ラス被覆半導体装置の製造方法。
Forming a wherein said glass reducing film, method of manufacturing a glass-covered semiconductor device according to claim 4 or 5, wherein it is a process of annealing the glass coated with a gas containing hydrogen or hydrogen .
JP27094196A 1996-10-14 1996-10-14 Glass-coated semiconductor device and method of manufacturing the same Expired - Fee Related JP3339549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27094196A JP3339549B2 (en) 1996-10-14 1996-10-14 Glass-coated semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27094196A JP3339549B2 (en) 1996-10-14 1996-10-14 Glass-coated semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10116828A JPH10116828A (en) 1998-05-06
JP3339549B2 true JP3339549B2 (en) 2002-10-28

Family

ID=17493147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27094196A Expired - Fee Related JP3339549B2 (en) 1996-10-14 1996-10-14 Glass-coated semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3339549B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294772A (en) * 2004-04-06 2005-10-20 Renesas Technology Corp Semiconductor device
US9159549B2 (en) * 2011-05-26 2015-10-13 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN103890919B (en) 2012-05-08 2016-07-06 新电元工业株式会社 Semiconductor bond protection glass composite, the manufacture method of semiconductor device and semiconductor device
CN103518254B (en) 2012-05-08 2016-07-20 新电元工业株式会社 The manufacture method of semiconductor device and semiconductor device
WO2013168236A1 (en) 2012-05-08 2013-11-14 新電元工業株式会社 Resin-sealed semiconductor device and production method for resin-sealed semiconductor device
JP2017103404A (en) * 2015-12-04 2017-06-08 シャープ株式会社 Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JPH10116828A (en) 1998-05-06

Similar Documents

Publication Publication Date Title
JP3339549B2 (en) Glass-coated semiconductor device and method of manufacturing the same
US6143627A (en) Method for electrochemical oxidation of silicon
JP3340633B2 (en) Method for forming electrode of glass-coated semiconductor device
JP5165906B2 (en) Method for manufacturing photoelectric conversion element
US4476621A (en) Process for making transistors with doped oxide densification
JP3340648B2 (en) Method for forming electrode of semiconductor device
JP3361717B2 (en) Method for forming electrode of semiconductor device
JPH1012897A (en) Glass-coated semiconductor device and manufacture thereof
JP4241650B2 (en) Gate oxide film formation method
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JP3793605B2 (en) diode
JP2754693B2 (en) Manufacturing method of plated electrode
JPS6123363A (en) Semiconductor device and manufacture of the same
KR850000037B1 (en) The method of mos with self alignment metal electroid
JP2808933B2 (en) Method for manufacturing semiconductor device
JPS6081833A (en) Semiconductor device
JPH06196674A (en) Manufacture of semiconductor substrate
JPS62247534A (en) Manufacture of semiconductor device
JPS63208270A (en) Semiconductor device and manufacture thereof
JPS6250974B2 (en)
JPS5889869A (en) Manufacture of semiconductor device
JPH1167756A (en) Formation treatment of oxide film on surface of semiconductor substrate
JPS60193330A (en) Method for diffusing impurities into semiconductor
JPS59119746A (en) Manufacture of semiconductor device
JPS63244875A (en) Manufacture of mos type semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees