JPH06196674A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH06196674A
JPH06196674A JP35774592A JP35774592A JPH06196674A JP H06196674 A JPH06196674 A JP H06196674A JP 35774592 A JP35774592 A JP 35774592A JP 35774592 A JP35774592 A JP 35774592A JP H06196674 A JPH06196674 A JP H06196674A
Authority
JP
Japan
Prior art keywords
substrate
type silicon
type
silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35774592A
Other languages
Japanese (ja)
Inventor
Jun Nakayama
潤 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35774592A priority Critical patent/JPH06196674A/en
Publication of JPH06196674A publication Critical patent/JPH06196674A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PURPOSE:To realize the manufacture of a semiconductor substrate, in which a dicing process is eliminated and the contamination of silicon powder generated by the dicing process and the reduction of the area of the substrate are prevented, in manufacture, in which the semiconductor substrate with a single- crystal semiconductor layer is acquired on an insulator through a laminating method. CONSTITUTION:The manufacture of a semiconductor substrate has a process (1), in which a P-type silicon substrate 5 with a thin N-type silicon layer 4 is formed onto one main surface, a process (2), in which the side of the N-type silicon layer 4 of the substrate is laminated on another substrate 13 through an insulating film 3, a process (3), in which an N-type semiconductor 14 is shaped on the peripheral section of at least the N-type silicon layer 4 and an opening section is formed to the main surface of the P-type silicon substrate 5, and a process (4), in which the P-type silicon substrate 5 is removed through etching electrochemically while the N-type semiconductor 14 is used as one electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の製造方法
に関し、特に絶縁物上の単結晶層に形成される集積回路
に適する半導体基板の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly to a method for forming a semiconductor substrate suitable for an integrated circuit formed on a single crystal layer on an insulator.

【0002】[0002]

【従来の技術】[従来例A]従来、絶縁物上の単結晶層
に形成される集積回路に適する半導体基板の製造方法と
して次の方法が知られている。2枚のシリコン基板を用
い、一方のシリコン基板上はシリコン酸化膜やシリコン
窒化膜などの絶縁膜を形成し、もう一方のP型シリコン
基板は表面にN型シリコンを形成してから酸化膜を形成
し、さらに、絶縁膜を介して2枚のシリコン基板を熱を
かけて貼り合わせた後、一方のシリコン基板を電界エッ
チングにより薄膜化して、絶縁膜の上に単結晶シリコン
薄膜を形成する方法がある。
[Prior Art A] Conventionally, the following method has been known as a method for manufacturing a semiconductor substrate suitable for an integrated circuit formed in a single crystal layer on an insulator. Two silicon substrates are used, one silicon substrate is formed with an insulating film such as a silicon oxide film or a silicon nitride film, and the other P-type silicon substrate is formed with N-type silicon on the surface and then an oxide film is formed. A method of forming a single crystal silicon thin film on an insulating film by forming two layers of silicon substrates by heating and bonding the two silicon substrates through an insulating film There is.

【0003】この方法は、図3−(1)に示すようにシ
リコン酸化膜1を形成した第1のシリコン基板2に、表
面がシリコン酸化膜3で覆われた薄い膜厚のN型シリコ
ン層4を持つ第2のP型シリコン基板5を準備する。
According to this method, a thin N-type silicon layer having a surface covered with a silicon oxide film 3 is formed on a first silicon substrate 2 on which a silicon oxide film 1 is formed as shown in FIG. A second P-type silicon substrate 5 having 4 is prepared.

【0004】次に、図3−(2)に示すように、第1の
シリコン基板2と第2のシリコン基板5を、薄い膜厚の
N型シリコン層4が第1のシリコン基板2に向かい合う
ように貼り合わせた後、第1のシリコン基板2に面して
いない部分の第2のシリコン基板5を覆っているシリコ
ン酸化膜3をエッチングにより除去した後、電極6を形
成する。
Next, as shown in FIG. 3- (2), the first silicon substrate 2 and the second silicon substrate 5 are arranged such that the thin N-type silicon layer 4 faces the first silicon substrate 2. After the bonding, the silicon oxide film 3 covering the portion of the second silicon substrate 5 not facing the first silicon substrate 2 is removed by etching, and then the electrode 6 is formed.

【0005】次に、図3−(3)に示すように電極6以
外の第2のP型シリコン基板5を図4の装置を用いてN
型シリコン層4に形成した電極6を正にしてエッチング
すると、シリコン酸化膜1と3の上に薄い膜厚のN型シ
リコン層4が形成される。
Next, as shown in FIG. 3- (3), the second P-type silicon substrate 5 other than the electrode 6 is N-doped by using the apparatus shown in FIG.
When the electrode 6 formed on the type silicon layer 4 is positively etched, the thin N-type silicon layer 4 is formed on the silicon oxide films 1 and 3.

【0006】図4において、7は容器、8は電界液、9
は白金電極、10はヒーター、11は第1のシリコン基
板2と第2のP型シリコン基板5を貼り合わせたシリコ
ン基板、12は定電圧源である。
In FIG. 4, 7 is a container, 8 is an electrolytic solution, and 9
Is a platinum electrode, 10 is a heater, 11 is a silicon substrate obtained by bonding the first silicon substrate 2 and the second P-type silicon substrate 5, and 12 is a constant voltage source.

【0007】次に、図3−(4)に示すように第2のシ
リコン基板5直下の第1のシリコン基板2と電極6の部
分の第2のP型シリコン基板5をダイシングにより除去
する。
Next, as shown in FIG. 3- (4), the first silicon substrate 2 immediately below the second silicon substrate 5 and the second P-type silicon substrate 5 at the portion of the electrode 6 are removed by dicing.

【0008】[従来例B]また、従来、絶縁物上の単結
晶層に形成される集積回路に適する半導体基板の製造方
法として次の方法が知られている。2枚のシリコン基板
を用い、一方のシリコン基板上はシリコン酸化膜やシリ
コン窒化膜などの絶縁膜を形成し、もう一方のP型シリ
コン基板は表面にN型シリコンを形成してから酸化膜を
形成し、さらに、絶縁膜を介して2枚のシリコン基板を
熱をかけて貼り合わせた後、一方のシリコン基板を電界
エッチングにより薄膜化して、絶縁膜の上に単結晶シリ
コン薄膜を形成する方法がある。
[Conventional Example B] Further, conventionally, the following method has been known as a method for manufacturing a semiconductor substrate suitable for an integrated circuit formed in a single crystal layer on an insulator. Two silicon substrates are used, one silicon substrate is formed with an insulating film such as a silicon oxide film or a silicon nitride film, and the other P-type silicon substrate is formed with N-type silicon on the surface and then an oxide film is formed. A method of forming a single crystal silicon thin film on an insulating film by forming two layers of silicon substrates by heating and bonding the two silicon substrates through an insulating film There is.

【0009】この方法は、図8−(1)に示すようにシ
リコン酸化膜1を形成した第1のシリコン基板2に、表
面がシリコン酸化膜3で覆われた薄い膜厚のN型シリコ
ン層4を持つ第2のP型シリコン基板5を準備する。
According to this method, a thin N-type silicon layer having a surface covered with a silicon oxide film 3 is formed on a first silicon substrate 2 on which a silicon oxide film 1 is formed as shown in FIG. 8- (1). A second P-type silicon substrate 5 having 4 is prepared.

【0010】次に、図8−(2)に示すように、第1の
シリコン基板2と第2のシリコン基板5を薄い膜厚のN
型シリコン層4が第1のシリコン基板2に向かい合うよ
うに貼り合わせた後、N型シリコン層4とP型シリコン
基板5を覆っているシリコン酸化膜3を部分的にエッチ
ングにより除去した後、電極6と電極26を形成する。
Next, as shown in FIG. 8- (2), the first silicon substrate 2 and the second silicon substrate 5 are formed into a thin film of N.
After bonding the type silicon layer 4 to the first silicon substrate 2 so as to face each other, the silicon oxide film 3 covering the N type silicon layer 4 and the P type silicon substrate 5 is partially removed by etching, and then the electrode 6 and the electrode 26 are formed.

【0011】次に、図8−(3)に示すように、電極6
に接続しているN型シリコン層4にプラスの電位を加
え、電極26に接続しているP型シリコン基板にマイナ
スの電位を加えて、電極6と電極26以外の第2のP型
シリコン基板5を図9の装置を用いてN型シリコン層4
に至るまでエッチングすると、シリコン酸化膜1と3の
上に薄い膜厚のN型シリコン層4が形成される。
Next, as shown in FIG. 8- (3), the electrode 6
The second P-type silicon substrate other than the electrodes 6 and 26 by applying a positive potential to the N-type silicon layer 4 connected to the electrode 26 and a negative potential to the P-type silicon substrate connected to the electrode 26. 5 to the N-type silicon layer 4 using the apparatus of FIG.
When the etching is performed up to, the thin N-type silicon layer 4 is formed on the silicon oxide films 1 and 3.

【0012】図9において、7は容器、8は電界液、9
は白金電極、10はヒーター、11は第1のシリコン基
板2と第2のP型シリコン基板5を貼り合わせたシリコ
ン基板、32はポテンショスタット、33は参照電極で
ある。
In FIG. 9, 7 is a container, 8 is an electrolytic solution, and 9
Is a platinum electrode, 10 is a heater, 11 is a silicon substrate obtained by bonding the first silicon substrate 2 and the second P-type silicon substrate 5, 32 is a potentiostat, and 33 is a reference electrode.

【0013】次に、図8−(4)に示すように第2のシ
リコン基板直下の第1のシリコン基板2と電極6と電極
26の部分の第2のP型シリコン基板5をダイシングに
より除去する。
Next, as shown in FIG. 8- (4), the first silicon substrate 2 immediately below the second silicon substrate and the second P-type silicon substrate 5 at the electrode 6 and the electrode 26 are removed by dicing. To do.

【0014】[0014]

【発明が解決しようとしている課題】しかしながら、前
述した従来の貼り合わせ方法では、電極を第2のP型シ
リコン基板と、N型シリコン層4に形成するため、エッ
チング後にダイシングにより、これらの電極を除去する
必要があり、このダイシングの際に生じるシリコン粉に
より、N型シリコン層4が汚染され、このような基板を
用いた半導体集積素子の特性を劣化させるという欠点が
あった。
However, in the above-mentioned conventional bonding method, since the electrodes are formed on the second P-type silicon substrate and the N-type silicon layer 4, the electrodes are formed by dicing after etching. It has to be removed, and the silicon powder produced during this dicing contaminates the N-type silicon layer 4 and deteriorates the characteristics of the semiconductor integrated device using such a substrate.

【0015】また、電極の除去時にN型シリコン層の面
積が小さくなるという欠点もあった。
Another problem is that the area of the N-type silicon layer is reduced when the electrodes are removed.

【0016】[発明の目的]本発明の目的は、絶縁物上
に単結晶半導体層を有する半導体基板を貼り合わせ法で
得る製造方法において、ダイシング工程を無くし、ダイ
シング工程により生じるシリコン粉汚染を防止し、汚染
の無い高品質な半導体基板を得るとともに、従来、ダイ
シング工程による基板面積の減少も防止した半導体基板
の製造方法を実現することにある。
[Object of the Invention] An object of the present invention is to eliminate a dicing step and prevent silicon powder contamination caused by the dicing step in a manufacturing method in which a semiconductor substrate having a single crystal semiconductor layer on an insulator is obtained by a bonding method. Another object of the present invention is to realize a semiconductor substrate manufacturing method that can obtain a high-quality semiconductor substrate without contamination and can prevent the reduction of the substrate area due to the dicing process.

【0017】[0017]

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、一方の主面に薄いN型シ
リコン層を持つP型シリコン基板を形成する工程と、前
記基板の前記N型シリコン層の側を、絶縁膜を介して他
の基板と貼り合わせる工程と、前記P型シリコン基板の
主面に開口部を残して、少なくとも該N型シリコン層の
周縁部にN型半導体を形成する工程と、前記N型半導体
を1つの電極として、前記P型シリコン基板を電気化学
的にエッチング除去する工程と、を有することを特徴と
する半導体基板の製造方法を提供するものである。
As a means for solving the above-mentioned problems, the present invention comprises a step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, and the step of forming the substrate. A step of adhering the N-type silicon layer side to another substrate via an insulating film; and an N-type semiconductor at least at the peripheral portion of the N-type silicon layer, leaving an opening in the main surface of the P-type silicon substrate. And a step of electrochemically removing the P-type silicon substrate by using the N-type semiconductor as one electrode, and a method of manufacturing the semiconductor substrate is provided. .

【0018】また、他の手段として、一方の主面に薄い
N型シリコン層を持つP型シリコン基板を形成する工程
と、該基板を絶縁膜で覆う工程と、前記基板の前記N型
シリコン層の側を、前記絶縁膜を介して他の基板と貼り
合わせる工程と、前記基板周縁部の絶縁膜を除去する工
程と、前記P型シリコン基板の主面に開口部を残して、
少なくとも該N型シリコン層の周縁部にN型半導体を形
成する工程と、前記N型半導体を1つの電極として、前
記P型シリコン基板を電気化学的にエッチング除去する
工程と、を有することを特徴とする半導体基板の製造方
法も有する。
As another means, a step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, a step of covering the substrate with an insulating film, and the N-type silicon layer of the substrate. The side of the substrate is bonded to another substrate via the insulating film, the step of removing the insulating film at the peripheral portion of the substrate, leaving an opening in the main surface of the P-type silicon substrate,
At least the step of forming an N-type semiconductor in the peripheral portion of the N-type silicon layer, and the step of electrochemically removing the P-type silicon substrate by using the N-type semiconductor as one electrode are removed. And a method for manufacturing a semiconductor substrate.

【0019】また更に、前記N型半導体が金属であり、
該金属を前記電極としてもよい。
Furthermore, the N-type semiconductor is a metal,
The metal may be used as the electrode.

【0020】また、一方の主面に薄いN型シリコン層を
持つP型シリコン基板を形成する工程と、前記基板の前
記N型シリコン層の側を絶縁膜を介して、もう一方の基
板と貼り合わせる工程と、前記基板周縁部の絶縁膜を除
去する工程と、前記P型シリコン基板の主面に開口部を
残して、該N型シリコン層の周縁部にN型シリコン層を
形成する工程と、該P型シリコン基板の下部周縁部にP
型シリコン層を形成する工程と、前記N型シリコン層と
P型シリコン層を2つの電極として、前記P型シリコン
基板を電気化学的にエッチング除去する工程と、を有す
ることを特徴とする半導体基板の製造方法を、その手段
とするものである。
Further, a step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, and a step of attaching the N-type silicon layer side of the substrate to the other substrate via an insulating film. A step of combining, a step of removing the insulating film on the peripheral portion of the substrate, and a step of forming an N-type silicon layer on the peripheral portion of the N-type silicon layer while leaving an opening on the main surface of the P-type silicon substrate. , P on the lower peripheral edge of the P-type silicon substrate
A semiconductor substrate comprising: a step of forming a P-type silicon layer; and a step of electrochemically removing the P-type silicon substrate by using the N-type silicon layer and the P-type silicon layer as two electrodes. The manufacturing method is used as the means.

【0021】また、前記周縁部が前記N型シリコン層の
主面の一部を含むことを特徴とする半導体基板の製造方
法でもある。
Also, the semiconductor substrate manufacturing method is characterized in that the peripheral portion includes a part of the main surface of the N-type silicon layer.

【0022】[0022]

【作用】本発明の手段によれば、N型シリコン層とP型
シリコン基板の周縁部に、電極領域となる、N型半導体
層や、金属層や、N型シリコン層やP型シリコン層を堆
積し、これらの層を電極として、P型シリコン基板を電
気化学的にエッチングすることにより、P型シリコン基
板の主面の開口部からP型シリコン基板がエッチングで
除去され、さらにエッチング終了時に残された電極も特
に除去する必要のない形状となる。このため、電極領域
の除去のためのダイシング工程が不要となり、シリコン
粉による基板の汚染や、ダイシングによる基板面積の減
少を無くすことができる。
According to the means of the present invention, an N-type semiconductor layer, a metal layer, an N-type silicon layer, and a P-type silicon layer, which are electrode regions, are formed on the peripheral portions of the N-type silicon layer and the P-type silicon substrate. By depositing and electrochemically etching the P-type silicon substrate using these layers as electrodes, the P-type silicon substrate is removed by etching from the opening portion of the main surface of the P-type silicon substrate, and is left at the end of etching. The formed electrode also has a shape that does not particularly need to be removed. Therefore, a dicing process for removing the electrode region is not necessary, and it is possible to prevent contamination of the substrate with silicon powder and reduction of the substrate area due to dicing.

【0023】また、貼り合わせ界面のN型シリコン層の
主面の一部を含む周縁部の絶縁膜を除去し、N型シリコ
ン層の下部周縁部にもN型半導体層等の電極用の薄膜を
堆積することにより、P型シリコン基板がエッチングで
除去された後のN型シリコン層の表面を平坦にすること
ができる。
Further, the insulating film at the peripheral portion including a part of the main surface of the N-type silicon layer at the bonding interface is removed, and a thin film for an electrode such as an N-type semiconductor layer is also formed at the lower peripheral portion of the N-type silicon layer. Can be deposited to flatten the surface of the N-type silicon layer after the P-type silicon substrate is removed by etching.

【0024】[0024]

【実施例】[実施態様例A]本発明の一実施形態とし
て、表面にN型層を有するP型シリコン基板ともう一方
の基板の少なくとも一方の基板の表面にシリコン酸化膜
を形成する。表面に形成する膜はシリコン酸化膜に限ら
ず絶縁膜であれば、シリコン窒化膜、SiON膜でも良
い。
EXAMPLES Example A As one embodiment of the present invention, a silicon oxide film is formed on the surface of at least one of a P-type silicon substrate having an N-type layer on the surface and the other substrate. The film formed on the surface is not limited to the silicon oxide film, but may be a silicon nitride film or a SiON film as long as it is an insulating film.

【0025】次に、前記P型シリコン基板ともう一方の
基板を貼り合わせる。
Next, the P-type silicon substrate and the other substrate are bonded together.

【0026】また、N型層を有するシリコン基板をシリ
コン基板に限らず石英基板やセラミック等の絶縁基板に
貼り合わせても良い。N型層を有するシリコン基板に
は、絶縁膜がなくとも良い。
Further, the silicon substrate having the N-type layer is not limited to the silicon substrate and may be attached to an insulating substrate such as a quartz substrate or ceramic. The silicon substrate having the N-type layer may not have the insulating film.

【0027】次に、貼り合わせた界面の絶縁膜をN型シ
リコン層の周縁までエッチングし、周縁部に電極領域と
してN型多結晶シリコンを形成する。N型シリコン層の
周縁部に形成する膜は、多結晶シリコンに限らずアモル
ファスシリコンやP型シリコンをエッチングするエッチ
ャントに耐性がある金属でも良い。
Next, the bonded insulating film at the interface is etched up to the peripheral edge of the N-type silicon layer to form N-type polycrystalline silicon as an electrode region on the peripheral edge. The film formed on the peripheral portion of the N-type silicon layer is not limited to polycrystalline silicon, but may be a metal having resistance to an etchant for etching amorphous silicon or P-type silicon.

【0028】次に、P型シリコンを選択的にエッチング
する。
Next, the P-type silicon is selectively etched.

【0029】[実施例A1]以下、本発明の実施例を図
面を用いて詳細に説明する。図1−(1)〜(4)は、
本発明の半導体基板の製造方法の第1の実施例の工程を
説明するための断面図である。なお、図3の構成部材と
同一構成部材については同一符合とする。
[Embodiment A1] An embodiment of the present invention will be described below in detail with reference to the drawings. 1- (1) to (4)
FIG. 6 is a cross-sectional view for explaining a process of the first embodiment of the method for manufacturing a semiconductor substrate of the present invention. The same components as those in FIG. 3 have the same reference numerals.

【0030】まず、図1−(1)に示すように、基板濃
度が1E16(cm-3)のP型シリコン基板5に、Pを
6E13(cm-2)、30KeVで注入してから110
0℃でアニールして、表面にN型シリコン層4を形成
し、更に酸化をしてシリコン酸化膜3を5000Å形成
する。
First, as shown in FIG. 1- (1), P is implanted into a P-type silicon substrate 5 having a substrate concentration of 1E16 (cm −3 ) at 6E13 (cm −2 ) and 30 KeV, and then 110
Annealing is performed at 0 ° C. to form an N-type silicon layer 4 on the surface, and further oxidation is performed to form a silicon oxide film 3 of 5000 Å.

【0031】次に図1−(2)に示すように、P型シリ
コン基板5のN型シリコン層4が石英基板13と向かい
合うように貼り合わせ、500℃の窒素中で熱処理しP
型シリコン基板5と石英基板13の貼り合わせを強固に
する。
Next, as shown in FIG. 1- (2), the N-type silicon layer 4 of the P-type silicon substrate 5 is attached so that the N-type silicon layer 4 faces the quartz substrate 13 and heat-treated in nitrogen at 500 ° C.
The bonding between the mold silicon substrate 5 and the quartz substrate 13 is strengthened.

【0032】次に、図1−(3)に示すように、フッ酸
とフッ化アンモニウムの比率が1:8のバッファードフ
ッ酸を用いて、15分間エッチングしシリコン酸化膜3
をN型シリコン層4の周縁部までエッチングした後、P
がドープされた多結晶シリコン14を5000Å堆積す
るとN型シリコン基板周縁部のシリコン酸化膜3が除去
された領域は、多結晶シリコン14で充填される。さら
に、P型シリコン基板5上の多結晶シリコン14を除去
する。
Next, as shown in FIG. 1- (3), the silicon oxide film 3 is etched for 15 minutes using buffered hydrofluoric acid in which the ratio of hydrofluoric acid and ammonium fluoride is 1: 8.
Is etched to the peripheral portion of the N-type silicon layer 4, and then P
When 5000 Å of doped polycrystalline silicon 14 is deposited, the region where the silicon oxide film 3 is removed at the peripheral portion of the N-type silicon substrate is filled with the polycrystalline silicon 14. Further, the polycrystalline silicon 14 on the P-type silicon substrate 5 is removed.

【0033】次に、図1−(4)に示すように、P型シ
リコン基板5を図5の装置を用いてエッチングすると、
シリコン酸化膜3の上にN型シリコン層4の薄膜が形成
される。
Next, as shown in FIG. 1- (4), the P-type silicon substrate 5 is etched using the apparatus of FIG.
A thin film of the N-type silicon layer 4 is formed on the silicon oxide film 3.

【0034】図5のエッチング装置において図4と同一
構成部材については、同一符合を用いる。図5におい
て、15は石英基板13をエッチングせず多結晶シリコ
ン14と電極16のコンタクトをとるために用いる電気
伝導性の電解液、17は、電気伝導性の電解液15とP
型シリコン基板5をエッチングするエッチング液8を隔
離するシール部である。
In the etching apparatus of FIG. 5, the same components as those in FIG. 4 are designated by the same reference numerals. In FIG. 5, reference numeral 15 is an electrically conductive electrolytic solution used for making contact between the polycrystalline silicon 14 and the electrode 16 without etching the quartz substrate 13, and 17 is an electrically conductive electrolytic solution 15 and P.
This is a seal portion that isolates the etching solution 8 that etches the mold silicon substrate 5.

【0035】エッチング液8の例として、ヒドラジンと
水を1:1に混合して90℃に加熱して、厚さ525μ
mのP型シリコン基板5をエッチングすると、エッチン
グ速度が4μm/分であるので、130分でエッチング
される。多結晶シリコン14と電極16のコンタクトを
とる電界液15は、多結晶シリコン14がエッチングさ
れない電界液であればヒドラジンの他に硫酸等の酸でも
良い。また、電界液15を用いずに電極16と多結晶シ
リコン14を直接接触させても良い。
As an example of the etching solution 8, hydrazine and water are mixed at a ratio of 1: 1 and heated to 90 ° C. to have a thickness of 525 μm.
When the m-type P-type silicon substrate 5 is etched, since the etching rate is 4 μm / min, the etching is performed in 130 minutes. The electrolytic solution 15 for making contact between the polycrystalline silicon 14 and the electrode 16 may be an acid such as sulfuric acid other than hydrazine as long as the electrolytic solution does not etch the polycrystalline silicon 14. Alternatively, the electrode 16 and the polycrystalline silicon 14 may be brought into direct contact with each other without using the electrolytic solution 15.

【0036】[実施例A2]以下本発明の他の実施例を
図面を用いて説明する。図2は、本発明による基板の製
造方法を示す工程断面図である。
[Embodiment A2] Another embodiment of the present invention will be described below with reference to the drawings. 2A to 2D are process sectional views showing a method for manufacturing a substrate according to the present invention.

【0037】図2−(1)に示すように、第1の実施例
と同様に、P型シリコン基板5にN型シリコン層4を形
成した後、シリコン酸化膜3を形成する。
As shown in FIG. 2- (1), as in the first embodiment, after the N-type silicon layer 4 is formed on the P-type silicon substrate 5, the silicon oxide film 3 is formed.

【0038】さらに、シリコン基板18とP型シリコン
基板5のN型シリコン層4が向かい合うように貼り合わ
せた後、1000℃の窒素中で熱処理し貼り合わせ強度
を向上させる。
Further, after bonding the silicon substrate 18 and the N-type silicon layer 4 of the P-type silicon substrate 5 so as to face each other, heat treatment is performed in nitrogen at 1000 ° C. to improve the bonding strength.

【0039】次に、図2−(2)に示すように、バッフ
ァードフッ酸を用いてシリコン酸化膜3をN型シリコン
層4の周縁までエッチングし、タングステン19を50
00Å堆積すると、タングステン19は、P型シリコン
基板5とシリコン基板18の上に堆積する。
Next, as shown in FIG. 2- (2), the silicon oxide film 3 is etched to the peripheral edge of the N-type silicon layer 4 using buffered hydrofluoric acid, and the tungsten 19 is removed by 50.
When deposited by 00Å, tungsten 19 is deposited on the P-type silicon substrate 5 and the silicon substrate 18.

【0040】次に、図2−(3)に示すように、プラズ
マ・エッチングによりP型シリコン基板5とシリコン基
板18の表面のタングステン19をエッチングしたの
ち、図5に示すエッチング装置を用いて、P型シリコン
基板5をエッチングすると、シリコン基板18上の酸化
膜3上にN型シリコン層4の薄膜が形成される。
Next, as shown in FIG. 2- (3), after the tungsten 19 on the surfaces of the P-type silicon substrate 5 and the silicon substrate 18 is etched by plasma etching, the etching apparatus shown in FIG. When the P-type silicon substrate 5 is etched, a thin film of the N-type silicon layer 4 is formed on the oxide film 3 on the silicon substrate 18.

【0041】[実施態様例B]本発明の一実施形態とし
て、表面にN型層を有するP型シリコン基板を貼り合わ
せるもう一方の基板の表面にシリコン酸化膜を形成す
る。表面に形成する膜はシリコン酸化膜に限らず絶縁膜
であれば、シリコン窒化膜、SiON膜でも良い。
[Embodiment B] As one embodiment of the present invention, a silicon oxide film is formed on the surface of the other substrate to which a P-type silicon substrate having an N-type layer is attached. The film formed on the surface is not limited to the silicon oxide film, but may be a silicon nitride film or a SiON film as long as it is an insulating film.

【0042】N型層を有するP型シリコン基板表面に絶
縁膜を形成しても良い。
An insulating film may be formed on the surface of the P type silicon substrate having the N type layer.

【0043】次に、前記P型シリコン基板のN型層とも
う一方の基板を貼り合わせる。また、N型層を有するシ
リコン基板をシリコン基板に限らず石英基板やセラミッ
ク等の絶縁基板に貼り合わせても良い。N型層を有する
シリコン基板には、絶縁膜がなくとも良い。
Next, the N-type layer of the P-type silicon substrate and the other substrate are bonded together. Further, the silicon substrate having the N-type layer is not limited to the silicon substrate and may be attached to an insulating substrate such as a quartz substrate or ceramic. The silicon substrate having the N-type layer may not have the insulating film.

【0044】次に、貼り合わせた界面の絶縁膜をN型シ
リコン層の周縁までエッチングし、周縁部にN型多結晶
シリコンとP型多結晶シリコンを形成する。N型シリコ
ン層の周縁部に形成する膜は、多結晶シリコンに限らず
アモルファスシリコンやP型シリコンをエッチングする
エッチャントに耐性がある金属でも良い。
Next, the insulating film at the bonded interface is etched up to the peripheral edge of the N-type silicon layer to form N-type polycrystalline silicon and P-type polycrystalline silicon at the peripheral edge. The film formed on the peripheral portion of the N-type silicon layer is not limited to polycrystalline silicon, but may be a metal having resistance to an etchant for etching amorphous silicon or P-type silicon.

【0045】次に、N型多結晶シリコンとP型多結晶シ
リコンを電極にしてP型シリコンを選択的にエッチング
する。
Next, the P-type silicon is selectively etched using the N-type polycrystalline silicon and the P-type polycrystalline silicon as electrodes.

【0046】[実施例B1]以下、本発明の実施例を図
面を用いて詳細に説明する。図6−(1)〜(4)は、
本発明の半導体基板の製造方法の実施例の工程を説明す
るための断面図である。なお、図8の構成部材と同一構
成部材については同一符合とする。
[Embodiment B1] An embodiment of the present invention will be described in detail below with reference to the drawings. 6- (1) to (4)
FIG. 6 is a cross-sectional view for explaining a process of the embodiment of the method for manufacturing a semiconductor substrate of the present invention. The same components as those of FIG. 8 are designated by the same reference numerals.

【0047】まず、図6−(1)に示すように、基板濃
度が1E16(cm-3)のP型シリコン基板5に、Pを
6E13(cm-2)、30KeVで注入してから110
0℃でアニールして、表面にN型シリコン層4を形成
し、更に酸化をしてシリコン酸化膜3を5000Å形成
する。
First, as shown in FIG. 6- (1), P is implanted into a P-type silicon substrate 5 having a substrate concentration of 1E16 (cm −3 ) at 6E13 (cm −2 ) and 30 KeV, and then 110
Annealing is performed at 0 ° C. to form an N-type silicon layer 4 on the surface, and further oxidation is performed to form a silicon oxide film 3 of 5000 Å.

【0048】次に、P型シリコン基板5のN型シリコン
層4が石英基板34と向かい合うように貼り合わせ、5
00℃の窒素中で熱処理しP型シリコン基板5と石英基
板34の貼り合わせを強固にする。
Next, the N-type silicon layer 4 of the P-type silicon substrate 5 is bonded so as to face the quartz substrate 34, and 5
Heat treatment is performed in nitrogen at 00 ° C. to firmly bond the P-type silicon substrate 5 and the quartz substrate 34.

【0049】次に、図6−(2)に示すように、フッ酸
とフッ化アンモニウムの比率が1:8のバッファードフ
ッ酸を用いて、15分間エッチングしシリコン酸化膜3
をN型シリコン層4の周縁部までエッチングした後、多
結晶シリコン35を5000Å堆積するとシリコン基板
周縁部のシリコン酸化膜3が除去された領域は、多結晶
シリコン35で充填される。
Next, as shown in FIG. 6- (2), the silicon oxide film 3 is etched for 15 minutes using buffered hydrofluoric acid in which the ratio of hydrofluoric acid and ammonium fluoride is 1: 8.
Is etched to the peripheral edge of the N-type silicon layer 4 and then 5000 Å of polycrystalline silicon 35 is deposited, the region where the silicon oxide film 3 is removed at the peripheral edge of the silicon substrate is filled with the polycrystalline silicon 35.

【0050】次に、図6−(3)に示すように、RIE
にてP型シリコン基板5上の多結晶シリコン35を除去
し、さらにイオン注入にてPイオン36とBイオン37
を斜めから注入した後、CVD法にて酸化膜38を30
00Å堆積する。さらに、アニールすると、Pがドープ
されたN型多結晶シリコン39とBがドープされたP型
多結晶シリコン20及びP型拡散層21が形成される。
Next, as shown in FIG. 6- (3), RIE is performed.
The polycrystalline silicon 35 on the P-type silicon substrate 5 is removed by ion implantation, and P ions 36 and B ions 37 are further implanted by ion implantation.
After obliquely injecting, the oxide film 38 is formed to 30 by CVD.
00Å Accumulate. Further, when annealed, P-doped N-type polycrystalline silicon 39, B-doped P-type polycrystalline silicon 20 and P-type diffusion layer 21 are formed.

【0051】次に、図6−(4)に示す様に、電極22
と23を形成し、P型シリコン基板5を図9の装置を用
いてP型シリコン基板5をエッチングすると、シリコン
酸化膜3の上にN型シリコン層4の薄膜が形成される。
Next, as shown in FIG. 6- (4), the electrode 22
And 23 are formed, and the P-type silicon substrate 5 is etched using the apparatus of FIG. 9, a thin film of the N-type silicon layer 4 is formed on the silicon oxide film 3.

【0052】エッチング液8の例として、ヒドラジンと
水を1:1に混合して90℃に加熱して、厚さ525μ
mのP型シリコン基板5をエッチングすると、エッチン
グ速度が4μm/分であるので、130分でエッチング
される。
As an example of the etching solution 8, hydrazine and water are mixed at a ratio of 1: 1 and heated to 90 ° C. to have a thickness of 525 μm.
When the m-type P-type silicon substrate 5 is etched, since the etching rate is 4 μm / min, the etching is performed in 130 minutes.

【0053】[実施例B2]以下本発明の他の実施例を
図面を用いて説明する。図7は、本発明による基板の製
造方法を示す工程断面図である。
[Embodiment B2] Another embodiment of the present invention will be described below with reference to the drawings. 7A to 7D are process cross-sectional views showing a method for manufacturing a substrate according to the present invention.

【0054】図7−(1)に示すように、実施例B1と
同様に、P型シリコン基板5にN型シリコン層4を形成
した後、シリコン酸化膜3を形成する。
As shown in FIG. 7- (1), as in Example B1, the N-type silicon layer 4 is formed on the P-type silicon substrate 5, and then the silicon oxide film 3 is formed.

【0055】さらに、N型シリコン基板24上にシリコ
ン窒化膜25を1500Å形成した後、部分的に開口す
る。
Further, a silicon nitride film 25 having a thickness of 1500 Å is formed on the N-type silicon substrate 24 and then partially opened.

【0056】次に、図7−(2)に示すように、P型シ
リコン基板5のN型シリコン層4が向かい合うように貼
り合わせた後、1000℃の窒素中で熱処理し貼り合わ
せ強度を向上させる。さらに、バッファードフッ酸を用
いてシリコン酸化膜3をN型シリコン層4の周縁までエ
ッチングした後、多結晶シリコン35を5000Å堆積
する。
Next, as shown in FIG. 7- (2), the N-type silicon layers 4 of the P-type silicon substrate 5 are bonded so as to face each other, and then heat-treated in nitrogen at 1000 ° C. to improve the bonding strength. Let Further, the silicon oxide film 3 is etched to the peripheral edge of the N-type silicon layer 4 using buffered hydrofluoric acid, and then the polycrystalline silicon 35 is deposited at 5000 Å.

【0057】次に、図7−(3)に示すように、RIE
を用いて、P型シリコン基板5に面した多結晶シリコン
35をエッチングした後、イオン注入にてBイオン37
を斜めから注入し、さらにCVD酸化膜38を3000
Å堆積する。
Next, as shown in FIG. 7- (3), RIE
Is used to etch the polycrystalline silicon 35 facing the P-type silicon substrate 5, and then B ions 37 are formed by ion implantation.
Is obliquely implanted, and a CVD oxide film 38 is further added to 3000
Å Accumulate.

【0058】次にアニールをすると、N型不純物がN型
シリコン基板24から多結晶シリコン35に拡散しN型
多結晶シリコン層39が形成され、イオン注入したP型
不純物が多結晶シリコン35に拡散してP型多結晶シリ
コン層20とP型拡散層21が形成される。
Next, when annealing is performed, N-type impurities diffuse from the N-type silicon substrate 24 into the polycrystalline silicon 35 to form an N-type polycrystalline silicon layer 39, and the ion-implanted P-type impurities diffuse into the polycrystalline silicon 35. Thus, the P-type polycrystalline silicon layer 20 and the P-type diffusion layer 21 are formed.

【0059】次に、電極22と23を形成した後、図9
の装置を用いて参照電極33に対し、電極22をプラ
ス、電極23をマイナスにして、P型シリコン基板5を
エッチングすると、シリコン基板24上のシリコン窒化
膜25と酸化膜3上に、N型シリコン層4の薄膜が形成
される。
Next, after forming the electrodes 22 and 23, as shown in FIG.
When the P-type silicon substrate 5 is etched with the electrode 22 made positive and the electrode 23 made negative with respect to the reference electrode 33 by using the device of No. 3, the N-type is formed on the silicon nitride film 25 and the oxide film 3 on the silicon substrate 24. A thin film of the silicon layer 4 is formed.

【0060】[0060]

【発明の効果】以上説明したように、本発明によれば、
薄いN型シリコン層の周縁部に電極領域を形成すること
により、P型シリコンを電気化学的にエッチングする際
に、電極領域の不要な部分も同時にエッチング除去さ
れ、さらにエッチング終了時に残された電極も特に除去
する必要のない形状である。このため、電極領域の除去
のためのダイシング工程が不要となり、シリコン粉によ
る基板の汚染や、ダイシングによる基板面積の減少を無
くすことができる。従って、高品質な半導体基板を無駄
なく製造でき、かつ、この基板を用いた集積回路の特性
を向上させる効果も得られる。
As described above, according to the present invention,
By forming the electrode region on the peripheral portion of the thin N-type silicon layer, when the P-type silicon is electrochemically etched, unnecessary portions of the electrode region are simultaneously removed by etching, and the electrode left at the end of the etching is also removed. Also, it is a shape that does not particularly need to be removed. Therefore, a dicing process for removing the electrode region is not necessary, and it is possible to prevent contamination of the substrate with silicon powder and reduction of the substrate area due to dicing. Therefore, a high-quality semiconductor substrate can be manufactured without waste, and the effect of improving the characteristics of an integrated circuit using this substrate can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す模式的工程断面図。FIG. 1 is a schematic process sectional view showing an embodiment of the present invention.

【図2】本発明の他の実施例を示す模式的工程断面図。FIG. 2 is a schematic process sectional view showing another embodiment of the present invention.

【図3】従来の半導体基板の製造方法を示す模式的工程
断面図。
FIG. 3 is a schematic process sectional view showing a conventional method for manufacturing a semiconductor substrate.

【図4】従来例のエッチング装置の概略構成図。FIG. 4 is a schematic configuration diagram of a conventional etching apparatus.

【図5】実施例のエッチング装置の概略構成図。FIG. 5 is a schematic configuration diagram of an etching apparatus of an embodiment.

【図6】本発明の一実施例を示す模式的工程断面図。FIG. 6 is a schematic process sectional view showing an embodiment of the present invention.

【図7】本発明の他の実施例を示す模式的工程断面図。FIG. 7 is a schematic process sectional view showing another embodiment of the present invention.

【図8】従来の半導体基板の製造方法を示す模式的工程
断面図。
FIG. 8 is a schematic process cross-sectional view showing a conventional method for manufacturing a semiconductor substrate.

【図9】エッチング装置の概略構成図。FIG. 9 is a schematic configuration diagram of an etching apparatus.

【符号の説明】[Explanation of symbols]

1,3 シリコン酸化膜 2 シリコン基板 4 N型シリコン層 5 P型シリコン基板 6 電極 7 容器 8 エッチング液 9 白金電極 10 ヒーター 11 貼り合わせたシリコン基板 12 定電圧電源 13 石英基板 14 多結晶シリコン膜 15 電解液 16 電極 17 シール部 18 シリコン基板 19 タングステン 20 Bドープ多結晶シリコン膜 21 P型拡散層 22,23,26 電極 24 N型シリコン基板 25 シリコン窒化膜 32 ポテンショスタット 33 参照電極 34 石英基板 35 多結晶シリコン膜 36 Pイオン 37 Bイオン 38 CVD酸化膜 39 Pドープ多結晶シリコン膜 1,3 Silicon oxide film 2 Silicon substrate 4 N-type silicon layer 5 P-type silicon substrate 6 Electrode 7 Container 8 Etching solution 9 Platinum electrode 10 Heater 11 Bonded silicon substrate 12 Constant voltage power supply 13 Quartz substrate 14 Polycrystalline silicon film 15 Electrolyte 16 Electrode 17 Seal part 18 Silicon substrate 19 Tungsten 20 B-doped polycrystalline silicon film 21 P-type diffusion layer 22, 23, 26 Electrode 24 N-type silicon substrate 25 Silicon nitride film 32 Potentiostat 33 Reference electrode 34 Quartz substrate 35 Multi Crystal silicon film 36 P ion 37 B ion 38 CVD oxide film 39 P-doped polycrystalline silicon film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 一方の主面に薄いN型シリコン層を持つ
P型シリコン基板を形成する工程と、 前記基板の前記N型シリコン層の側を、絶縁膜を介して
他の基板と貼り合わせる工程と、 前記P型シリコン基板の主面に開口部を残して、少なく
とも該N型シリコン層の周縁部にN型半導体層を形成す
る工程と、 前記N型半導体を1つの電極として、前記P型シリコン
基板を電気化学的にエッチング除去する工程と、を有す
ることを特徴とする半導体基板の製造方法。
1. A step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, and bonding the N-type silicon layer side of the substrate to another substrate via an insulating film. A step of forming an N-type semiconductor layer on at least a peripheral portion of the N-type silicon layer while leaving an opening in the main surface of the P-type silicon substrate; and using the N-type semiconductor as one electrode, A step of electrochemically removing the type silicon substrate, and a method of manufacturing a semiconductor substrate.
【請求項2】 一方の主面に薄いN型シリコン層を持つ
P型シリコン基板を形成する工程と、 該基板を絶縁膜で覆う工程と、 前記基板の前記N型シリコン層の側を、前記絶縁膜を介
して他の基板と貼り合わせる工程と、 前記基板周縁部の絶縁膜を除去する工程と、 前記P型シリコン基板の主面に開口部を残して、少なく
とも該N型シリコン層の周縁部にN型半導体層を形成す
る工程と、 前記N型半導体を1つの電極として、前記P型シリコン
基板を電気化学的にエッチング除去する工程と、を有す
ることを特徴とする半導体基板の製造方法。
2. A step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, a step of covering the substrate with an insulating film, and a step of covering the N-type silicon layer side of the substrate with A step of adhering to another substrate via an insulating film; a step of removing the insulating film at the peripheral portion of the substrate; and an opening portion left on the main surface of the P-type silicon substrate to leave at least the peripheral edge of the N-type silicon layer. A step of forming an N-type semiconductor layer in the portion, and a step of electrochemically removing the P-type silicon substrate by etching using the N-type semiconductor as one electrode. .
【請求項3】 前記N型半導体が金属であり、該金属を
前記電極とすることを特徴とする請求項1又は2に記載
の半導体基板の製造方法。
3. The method for manufacturing a semiconductor substrate according to claim 1, wherein the N-type semiconductor is a metal, and the metal is used as the electrode.
【請求項4】 一方の主面に薄いN型シリコン層を持つ
P型シリコン基板を形成する工程と、 前記基板の前記N型シリコン層の側を、絶縁膜を介して
他の基板と貼り合わせる工程と、 前記基板周縁部の絶縁膜を除去する工程と、 前記P型シリコン基板の主面に開口部を残して、該N型
シリコン層の周縁部にN型シリコン層を形成する工程
と、該P型シリコン基板の下部周縁部にP型シリコン層
を形成する工程と、 前記N型シリコン層とP型シリコン層を2つの電極とし
て、前記P型シリコン基板を電気化学的にエッチング除
去する工程と、を有することを特徴とする半導体基板の
製造方法。
4. A step of forming a P-type silicon substrate having a thin N-type silicon layer on one main surface, and bonding the N-type silicon layer side of the substrate to another substrate via an insulating film. A step of removing the insulating film on the peripheral portion of the substrate, and a step of forming an N-type silicon layer on the peripheral portion of the N-type silicon layer leaving an opening on the main surface of the P-type silicon substrate, Forming a P-type silicon layer on the lower peripheral portion of the P-type silicon substrate, and electrochemically removing the P-type silicon substrate by using the N-type silicon layer and the P-type silicon layer as two electrodes And a method for manufacturing a semiconductor substrate.
【請求項5】 前記周縁部が前記N型シリコン層の主面
の一部を含むことを特徴とする請求項1〜4のいずれか
1項に記載の半導体基板の製造方法。
5. The method of manufacturing a semiconductor substrate according to claim 1, wherein the peripheral portion includes a part of a main surface of the N-type silicon layer.
【請求項6】 前記貼り合わせる工程が熱処理を含むこ
とを特徴とする請求項1〜4のいずれか1項に記載の半
導体基板の製造法。
6. The method of manufacturing a semiconductor substrate according to claim 1, wherein the bonding step includes heat treatment.
JP35774592A 1992-12-25 1992-12-25 Manufacture of semiconductor substrate Pending JPH06196674A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35774592A JPH06196674A (en) 1992-12-25 1992-12-25 Manufacture of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35774592A JPH06196674A (en) 1992-12-25 1992-12-25 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH06196674A true JPH06196674A (en) 1994-07-15

Family

ID=18455709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35774592A Pending JPH06196674A (en) 1992-12-25 1992-12-25 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH06196674A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100268A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US9028990B2 (en) 2005-03-07 2015-05-12 Airbus Operations Gmbh Fuel cell emergency system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100268A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US7341923B2 (en) 2003-05-06 2008-03-11 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US9028990B2 (en) 2005-03-07 2015-05-12 Airbus Operations Gmbh Fuel cell emergency system

Similar Documents

Publication Publication Date Title
JP3395661B2 (en) Method for manufacturing SOI wafer
EP2709140B1 (en) Method for producing laminated substrate having insulating layer at portion of substrate
JP2822656B2 (en) Semiconductor device and manufacturing method thereof
JP3911901B2 (en) SOI wafer and method for manufacturing SOI wafer
JPH03129765A (en) Semiconductor device and manufacture thereof
JPH08250713A (en) Insulated-gate field-effect transistor and manufacture thereof
JPH06196674A (en) Manufacture of semiconductor substrate
JPH0964319A (en) Soi substrate and its manufacture
JPH04186746A (en) Semiconductor and manufacture thereof
JP3339549B2 (en) Glass-coated semiconductor device and method of manufacturing the same
JP3864886B2 (en) SOI wafer
JPS63246841A (en) Dielectric isolating method of silicon crystal body
JPH05217822A (en) Manufacture of silicon-on-insulator substrate
JP2001144273A (en) Method for fabricating semiconductor device
JPH1197654A (en) Manufacture of semiconductor board
JPH09213916A (en) Manufacture of soi substrate
JPH1187669A (en) Production of semiconductor substrate
JP2000307089A (en) MANUFACTURE OF SUBSTRATE WITH SiC LAYER
JPH06151896A (en) Manufacture of semiconductor device
JPH1074830A (en) Soi substrate and its manufacture
JPS62221122A (en) Manufacture of semiconductor device
JPH06163678A (en) Semiconductor device and manufacture thereof
JPS62247534A (en) Manufacture of semiconductor device
JPH02126650A (en) Manufacture of dielectric isolation semiconductor device
JPH02228061A (en) Manufacture of soi substrate