JP2002170942A - Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus - Google Patents

Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus

Info

Publication number
JP2002170942A
JP2002170942A JP2000365714A JP2000365714A JP2002170942A JP 2002170942 A JP2002170942 A JP 2002170942A JP 2000365714 A JP2000365714 A JP 2000365714A JP 2000365714 A JP2000365714 A JP 2000365714A JP 2002170942 A JP2002170942 A JP 2002170942A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
silicon
film
oxide film
surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000365714A
Other languages
Japanese (ja)
Other versions
JP4507395B2 (en )
Inventor
Masahiro Yasukawa
昌宏 安川
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

PROBLEM TO BE SOLVED: To provide an SOI substrate and its manufacturing method which perfectly prevents impurities contained in a support substrate or adsorbed to a cladding surface of the substrate support with a single crystal silicon substrate from diffusing to a single crystal silicon layer. SOLUTION: The SOI substrate 200 is manufactured by steps of thermally oxidating a single crystal silicon substrate 202A surface to form a first silicon oxide film 203B, nitriding or oxynitriding the single crystal silicon substrate 202A surface to form a silicon nitride film or a silicon oxynitride film 204, thermally oxidating the single crystal silicon substrate 202A surface to form a second silicon oxide film 203A, cladding the support substrate 201 with the single crystal silicon substrate 202A through a cladding surface using the first silicon oxide film 203B surface, and finally thinning the single crystal silicon substrate 202A clad to the support substrate 201 to form a single crystal silicon layer 202.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、支持基板の一方の表面上に単結晶シリコン層を具備するSOI基板、該S The present invention relates to the, SOI substrate having a monocrystalline silicon layer on the one surface of the supporting substrate, the S
OI基板を備えた素子基板、該素子基板を備えた電気光学装置及び電子機器、並びにSOI基板の製造方法、素子基板の製造方法に関するものである。 OI element substrate having a substrate, an electro-optical device and an electronic apparatus equipped with the element substrate, and a method of manufacturing a SOI substrate, a method of manufacturing the element substrate.

【0002】 [0002]

【従来の技術】絶縁基体上に単結晶シリコン薄膜を形成し、その単結晶シリコン薄膜を用いて半導体デバイスを形成する半導体技術はSOI(Silicon On BACKGROUND ART forming a single-crystal silicon thin film on an insulating substrate, a semiconductor technology to form a semiconductor device using the single-crystal silicon thin film SOI (Silicon On
Insulator)技術とよばれ、素子の高速化や低消費電力化、高集積化等の利点を有することから広く用いられている。 Insulator) called technique, speed and lower power consumption of the device, it has been widely used because it has advantages such as high integration.

【0003】このSOI技術の1つとして、単結晶シリコン基板の貼り合わせによるSOI基板の作製技術がある。 As one of the SOI technology, there are techniques for making SOI substrate by bonding a single crystal silicon substrate. 図18に基づいて、従来のSOI基板の製造方法と構造について簡単に説明する。 Based on FIG. 18 will be briefly described a method for manufacturing a structure of a conventional SOI substrate.

【0004】はじめに、図18(a)に示すように、支持基板1001の表面に、あらかじめ貼り合わせ側の表面を酸化して酸化シリコン膜1002を形成した単結晶シリコン基板1003を水素結合力を利用して貼り合わせ、熱処理によって貼り合わせ強度を高めた後、図18 [0004] First, as shown in FIG. 18 (a), the surface of the support substrate 1001, a single crystal silicon substrate 1003 to form a silicon oxide film 1002 is oxidized in advance bonding surface of the use of hydrogen bonding and bonded, after increasing the bonding strength by heat treatment, FIG. 18
(b)に示すように、単結晶シリコン基板1003を研削や研磨、エッチング等により薄膜化して単結晶シリコン薄膜1004を形成することにより、支持基板100 (B), the single crystal silicon substrate 1003 grinding or polishing, by forming a single-crystal silicon thin film 1004 is thinned by etching or the like, the supporting substrate 100
1の表面上に酸化シリコン膜1002、単結晶シリコン層1004が順次積層形成された構造のSOI基板が製造される。 Silicon oxide film 1002 on the first surface, SOI substrate of single-crystal silicon layer 1004 are sequentially stacked structure is manufactured.

【0005】以上のSOI基板の製造方法によれば、単結晶シリコン基板1003を薄膜化するために結晶性に優れた単結晶シリコン薄膜1004を形成することができるので、高性能なデバイスを作製することができる。 [0005] According to the manufacturing method of the above SOI substrate, since a single crystal silicon substrate 1003 can be formed of single-crystal silicon thin film 1004 with excellent crystallinity to thinning, to create a high-performance device be able to.

【0006】このような貼り合わせ法によるSOI基板は通常のバルク半導体基板(半導体集積回路)と同様に、さまざまなデバイスの作製に用いられているが、バルク基板と異なる特徴として、支持基板として様々な材料の基板を使用することが可能な点を挙げることができる。 [0006] Similar to the SOI substrate is usually of a bulk semiconductor substrate by such a bonding method (semiconductor integrated circuit), it has been used in the fabrication of various devices, as a feature different from the bulk substrate, various as the supporting substrate it can be mentioned point capable of using a substrate of such material.

【0007】すなわち、支持基板として通常のシリコン基板はもちろんのこと、透明な(光透過性を有する)石英基板、あるいはガラス基板などを用いることができる。 Namely, it normal silicon substrate as well as the supporting substrate, (having light transparency) transparent quartz substrate, or the like can be used a glass substrate. そのため、例えば、光透過性を有する基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば透過型の液晶表示装置などにおいても、結晶性に優れた単結晶シリコン薄膜を用いて、高性能な液晶駆動用のMOSFET等のトランジスタ素子を形成することが可能となる。 Therefore, for example, by forming a single-crystal silicon thin film on a substrate having optical transparency, a device that requires a light transmitting property, for example, even in such a transmission type liquid crystal display device, a single crystal silicon having excellent crystallinity using a thin film, it is possible to form a transistor element such as a MOSFET for high-performance liquid crystal driving.

【0008】 [0008]

【発明が解決しようとする課題】支持基板として石英基板やガラス基板を用いてSOI基板を製造し、その表面にトランジスタ素子を形成した場合、支持基板に含まれる不純物が酸化シリコン膜を透過して、トランジスタ素子側に拡散し、素子の特性を劣化させるという恐れがある。 A quartz substrate or a glass substrate to produce an SOI substrate as the supporting substrate [0005], in the case of forming the transistor elements on the surface, impurities contained in the supporting substrate is transmitted through the silicon oxide film diffuses into the transistor element side, there is a possibility that degrade the characteristics of the device.

【0009】また、支持基板の種類に関係なく、SOI [0009] In addition, regardless of the type of the supporting substrate, SOI
基板の製造工程において、支持基板と単結晶シリコン基板とを貼り合わせる際に、雰囲気中からNa + 、K + 、C In the manufacturing process of the substrate, when bonding the support substrate and the single crystal silicon substrate, Na from the atmosphere +, K +, C
-などの不純物が貼り合わせ面に吸着する場合があり、この場合には、得られるSOI基板は、支持基板と酸化シリコン膜との間に上記の不純物が挟持されたものとなる。 l - may be adsorbed to impurities adhered surface, such as, in this case, SOI substrate obtained has a supporting substrate as the above impurities are sandwiched between the silicon oxide film.

【0010】このような構造のSOI基板を用いて、その表面にトランジスタ素子を形成した場合、支持基板と酸化シリコン膜との間に挟持された不純物が酸化シリコン膜を透過して、トランジスタ素子側に拡散し、素子の特性を劣化させるという恐れがある。 [0010] using the SOI substrate of this structure, when forming a transistor element on the surface, impurities which are sandwiched between the supporting substrate and the silicon oxide film is passed through the silicon oxide film, a transistor element side diffuse into, there is a possibility that degrade the characteristics of the device.

【0011】従来、支持基板と単結晶シリコン基板とを貼り合わせる際に、雰囲気中から不純物が支持基板に吸着することを防止するために、防塵フィルターを用いるなどしているが、防塵フィルターを用いた場合においても、雰囲気中から不純物が貼り合わせ面に吸着することを完全には防止することができないのが現状である。 Conventionally, when bonding the support substrate and the single crystal silicon substrate, in order to prevent impurities from the atmosphere is adsorbed to the supporting substrate, although such as with anti-dust filter, use the anti-dust filter in the case where Some, at present, can not be completely prevented from being adsorbed to the impurities bonded surface from the atmosphere.

【0012】そこで、本発明は、以上の問題を解決するためになされたもので、支持基板に含有された不純物、 [0012] The present invention has been made to solve the above problems, impurities contained in the supporting substrate,
あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することを完全に防止することができるSOI基板及びその製造方法を提供することを目的としている。 Alternatively aims at supporting substrate and the adsorbed impurities bonding surface of the single crystal silicon substrate to provide a SOI substrate and a manufacturing method thereof can be completely prevented from being diffused into the single crystal silicon layer side.

【0013】また、支持基板に含有された不純物、あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物によるトランジスタ素子への影響を完全に防止することができる素子基板及びその製造方法を提供することを目的としている。 Furthermore, impurities contained in the support substrate or support substrate and the element substrate and a manufacturing method thereof can be completely prevented the effect of the adsorbed impurities by transistor elements on the bonding surface of the single crystal silicon substrate, is an object of the present invention to provide a.

【0014】さらに、この素子基板を備え、トランジスタ素子の特性の劣化を防止することができ、性能の優れた電気光学装置、電子機器を提供することを目的としている。 Furthermore, including the element substrate, it is possible to prevent deterioration of the characteristics of the transistor element, excellent electro-optical device performance, and its object is to provide an electronic device.

【0015】 [0015]

【課題を解決するための手段】上記課題を解決するために、本発明者は、種々検討を行った結果、窒化シリコン膜若しくは窒化酸化シリコン膜が支持基板に含有された不純物や支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物を透過させないことを見出し、この点に着目して本発明を完成した。 In order to solve the above problems SUMMARY OF THE INVENTION The present inventor has conducted various studies, the impurity silicon nitride film or a silicon nitride oxide film is contained in the supporting substrate and the supporting substrate and the single found that does not transmit bonding surface in adsorbed impurities and crystalline silicon substrate, the present invention has been completed by paying attention to this point.

【0016】本発明のSOI基板は、支持基板の一方の表面上に単結晶シリコン層を具備するSOI基板であって、前記支持基板と前記単結晶シリコン層との間に、絶縁膜の単層又は積層構造からなる絶縁部が設けられ、該絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備することを特徴とする。 SOI substrate [0016] The present invention relates to a SOI substrate having a monocrystalline silicon layer on one surface of the supporting substrate, between the supporting substrate and the single crystal silicon layer, a single layer of the insulating film or an insulating unit having a stacked structure is provided, the insulating portion is characterized by comprising at least a silicon nitride film or a silicon nitride oxide film.

【0017】このように、支持基板と単結晶シリコン層との間に、少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備する絶縁部を設ける構成とすることにより、支持基板に含有された不純物が窒化シリコン膜若しくは窒化酸化シリコン膜を透過しないので、支持基板に含有された不純物が単結晶シリコン層側に拡散することを完全に防止することができる。 [0017] Thus, between the supporting substrate and the single crystal silicon layer has the structure in which an insulating portion comprising at least a silicon nitride film or a silicon nitride oxide film, an impurity contained in the supporting substrate nitridation does not transmit the silicon film or silicon nitride oxide film, it can be prevented completely that the impurities contained in the supporting substrate from diffusing into the single crystal silicon layer side.

【0018】なお、本発明のSOI基板において、絶縁部を構成する窒化シリコン膜若しくは窒化酸化シリコン膜以外の絶縁膜としては具体的には酸化シリコン膜を挙げることができる。 [0018] Incidentally, in the SOI substrate of the present invention, as specifically insulating film other than the silicon film or silicon nitride oxide nitride film constituting the insulating portion can be mentioned silicon oxide film.

【0019】以上の構造を有する本発明のSOI基板は、単結晶シリコン基板又は支持基板のいずれかの一方の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面に酸化シリコン膜を形成する工程と、 The above SOI substrate of the present invention having the structure includes the steps of forming a single crystal silicon substrate or any one surface of the silicon film or silicon nitride oxide nitride film of the support substrate, the silicon nitride film or a nitride forming a silicon oxide film on the surface of the silicon oxide film,
前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と前記支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化して単結晶シリコン層を形成する工程とを有することを特徴とする本発明のSOI基板の製造方法によって製造することができる。 Forming a surface bonding surface of the silicon oxide film, wherein the step of bonding the single crystal silicon substrate and the supporting substrate, the supporting substrate and bonding said monocrystalline silicon substrate is thinned monocrystalline silicon layer that a step of can be produced by a production method of an SOI substrate of the present invention characterized by.

【0020】また、このように、単結晶シリコン基板又は支持基板のいずれかの一方の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成し、さらにその表面に酸化シリコン膜を形成してから、酸化シリコン膜の表面を貼り合わせ面として、単結晶シリコン基板と支持基板とを貼り合わせることにより、単結晶シリコン基板と支持基板との密着性を向上させることができる。 Moreover, in this way, the single crystal silicon substrate or any silicon nitride on one surface of the film or silicon nitride oxide film of the support substrate is formed, further after forming a silicon oxide film on the surface, oxidation as the bonding surface of the surface of the silicon film, by bonding the single crystal silicon substrate and the supporting substrate, thereby improving adhesion between the single crystal silicon substrate and the supporting substrate. なお、窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜の形成の順序はいずれが先であっても構わない。 The silicon nitride film or a silicon nitride oxide film, any order of formation of the silicon oxide film may be a first.

【0021】また、本発明のSOI基板の製造方法において、単結晶シリコン基板の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成することが望ましく、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板と支持基板を貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜を支持基板と単結晶シリコン基板との貼り合わせ面よりも単結晶シリコン層側に位置させることができるので、支持基板に含有された不純物のみだけでなく、貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することも完全に防止することができる。 [0021] In the method for manufacturing an SOI substrate of the present invention, it is desirable to form a silicon nitride film or a silicon nitride oxide film on the surface of the single crystal silicon substrate, a single crystal was formed a silicon nitride film or a silicon nitride oxide film by bonding the silicon substrate and the supporting substrate, it is possible to than the bonding surface between the supporting substrate and the single crystal silicon substrate, a silicon nitride film or a silicon nitride oxide film is positioned on the single crystal silicon layer side, the supporting substrate not only the impurities contained, can also be completely prevented that impurities adsorbed on the bonding surface from diffusing into the single crystal silicon layer side.

【0022】また、単結晶シリコン基板若しくは支持基板の表面上にCVD法などにより窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜を形成しても良いが、製造工程を簡略化するとともに、均一な膜厚の平坦な窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜を形成し、さらに、単結晶シリコン基板と窒化シリコン膜若しくは窒化酸化シリコン膜との密着性を向上させることができることから、単結晶シリコン基板の表面を熱酸化することにより、酸化シリコン膜を形成した後、酸化シリコン膜を形成した単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、酸化シリコン膜の単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成し、必 [0022] Further, the single crystal silicon substrate or a silicon nitride film by CVD on the surface of the support substrate or a silicon nitride oxide film may be formed a silicon oxide film, but to simplify the manufacturing process, uniform flat silicon film or a silicon nitride oxide nitride film having a film thickness of silicon oxide film is formed, further, since it is possible to improve the adhesion between the single crystal silicon substrate and a silicon nitride film or a silicon nitride oxide film, a single crystal by the surface of the silicon substrate is thermally oxidized after forming a silicon oxide film, by nitriding or oxynitride at nitrous or nitric oxide the surface of the single crystal silicon substrate having a silicon oxide film, single crystal silicon substrate side in the silicon nitride film or a silicon nitride oxide film of the silicon oxide film is formed, 必 に応じてさらに、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板の表面を再熱酸化することにより、窒化シリコン膜若しくは窒化酸化シリコン膜の単結晶シリコン基板側に第2の酸化シリコン膜を形成することが望ましい。 Furthermore, by re-thermally oxidizing the surface of the single crystal silicon substrate formed with the silicon nitride film or a silicon nitride oxide film, a second silicon oxide on the single crystal silicon substrate of the silicon nitride film or a silicon nitride oxide film in accordance with the it is desirable to form a film.

【0023】すなわち、この場合の本発明のSOI基板の製造方法は、単結晶シリコン基板の表面に酸化シリコン膜を形成する工程と、前記酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とする。 [0023] That is, a method of manufacturing an SOI substrate of the present invention in this case, a step of forming a silicon oxide film on the surface of the single crystal silicon substrate, wherein the single crystal silicon substrate to a silicon nitride film of the silicon oxide film or a forming a silicon nitride oxide film, a surface bonding surface of the silicon oxide film, wherein the step of bonding the single crystal silicon substrate supporting substrate, the single crystal silicon substrate was bonded to the supporting substrate characterized by a step of thinning.

【0024】また、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板の表面に第2の酸化シリコン膜を形成する場合の本発明のSOI基板の製造方法は、単結晶シリコン基板の表面に第1の酸化シリコン膜を形成する工程と、前記第1の酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン基板側に第2の酸化シリコン膜を形成する工程と、前記第1の酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とする。 Further, the method for manufacturing an SOI substrate of the present invention in the case of forming the second silicon oxide film on the surface of the single crystal silicon substrate formed with the silicon nitride film or a silicon nitride oxide film, the surface of the single crystal silicon substrate step and, wherein the step of forming a single crystal silicon substrate side in the silicon nitride film or a silicon nitride oxide film, the silicon film or nitride silicon oxynitride of the first silicon oxide film to form a first silicon oxide film forming a second silicon oxide film on the single crystal silicon substrate side of the film, as the surface bonding surface of the first silicon oxide film, a step of bonding the supporting substrate and the single crystal silicon substrate characterized by a step of thinning the single crystal silicon substrate was bonded to the supporting substrate.

【0025】酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜をこのように形成し、均一な膜厚の平坦な膜とすることにより、支持基板と単結晶シリコン基板との貼り合わせ面にボイドが発生することを防止することができるので、貼り合わせ強度を向上させることができるとともに、窒化シリコン膜若しくは窒化酸化シリコン膜が貼り合わせのストレス緩和の効果を有するため、SOI基板を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、 The silicon oxide film, a silicon nitride film or a silicon nitride oxide film thus formed, by a flat film of uniform thickness, voids the bonding surface between the supporting substrate and the single crystal silicon substrate it is possible to prevent the occurrence, it is possible to improve the bonding strength, because it has the effect of silicon nitride film or a silicon nitride oxide film is bonded stress relaxation, such as a transistor device using the SOI substrate when forming a can prevent the film peeling occurs,
製品の歩留まりを向上させることができる。 It is possible to improve the yield of the product.

【0026】また、上記の製造方法により、前記絶縁部が、前記窒化シリコン膜若しくは窒化酸化シリコン膜と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜との積層構造からなるSOI基板を提供することができ、このS Further, by the above method of manufacturing, the insulating portion is laminated between the the silicon nitride film or a silicon nitride oxide film, an upper surface or a lower surface formed a silicon oxide film of the silicon nitride film or a silicon nitride oxide film It can be provided an SOI substrate composed of a structure, the S
OI基板は支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物の単結晶シリコン層側への拡散を完全に防止することができるものであるとともに、支持基板と単結晶シリコン基板との貼り合わせ強度が高く、信頼性の高いものとなる。 With OI substrate is one capable of completely preventing the diffusion of the impurity contained in the supporting substrate, and the single-crystal silicon layer side of the support substrate and impurities adsorbed on the bonding surface of the single crystal silicon substrate, bonding strength between the supporting substrate and the single crystal silicon substrate is high, and high reliability.

【0027】また、支持基板を石英基板やガラス基板などの光透過性を有する基板で構成することによって、S Further, by configuring the substrate at a substrate having light transmissivity, such as a quartz substrate or a glass substrate, S
OI基板を透過型の液晶装置などの光を透過させるデバイスに適用することができる。 Can be applied OI substrate to a device for transmitting light, such as a transmissive liquid crystal device. また、この場合には、窒化シリコン膜若しくは窒化酸化シリコン膜の存在によって光の透過率が低下することを防止するために、絶縁部を構成する窒化シリコン膜若しくは窒化酸化シリコン膜の膜厚を100nm以下に設定することが望ましい。 Further, in this case, 100 nm to the transmittance of the light is prevented from being lowered, the thickness of the silicon nitride film or a silicon nitride oxide film constituting the insulating portion by the presence of the silicon nitride film or a silicon nitride oxide film it is desirable to set the following.

【0028】以上の本発明のSOI基板を用いて素子基板を製造することができる。 [0028] it is possible to manufacture the device substrate using the SOI substrate of the present invention described above. 本発明の素子基板の製造方法は、本発明のSOI基板の製造方法により製造されたSOI基板を用い、該SOI基板の前記単結晶シリコン層によりトランジスタ素子を構成する半導体層を形成する工程を有することを特徴とする。 Method of manufacturing an element substrate of the present invention, an SOI substrate manufactured by the manufacturing method of an SOI substrate of the present invention comprises forming a semiconductor layer included in the transistor element by the single crystal silicon layer of the SOI substrate it is characterized in.

【0029】また、この素子基板の製造方法により、本発明のSOI基板の単結晶シリコン層からなる半導体層を具備するトランジスタ素子を有することを特徴とする素子基板を提供することができる。 Further, by the manufacturing method of the element substrate, it is possible to provide an element substrate which comprises a transistor element having a semiconductor layer made of single-crystal silicon layer of the SOI substrate of the present invention.

【0030】本発明の素子基板は、支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物がトランジスタ素子側へ拡散することを完全に防止することができるので、トランジスタ素子の特性の劣化を防止することができるものとなる。 Element substrate [0030] The present invention, impurities contained in the supporting substrate, and the supporting substrate and the impurities adsorbed on the bonding surface of the single crystal silicon substrate can be prevented completely from being diffused to the transistor element side since it becomes that it is possible to prevent deterioration of the characteristics of the transistor element.

【0031】また、本発明の素子基板と、該素子基板のトランジスタ素子が形成された面と対向するように配置された他の基板と、これら2枚の基板の間に挟持された電気光学材料層とを具備することを特徴とする電気光学装置、及びこの本発明の電気光学装置を備えた電子機器を提供することができる。 Further, the element substrate of the present invention, and the other substrate disposed opposite to the surface on which the transistor element is formed in the element substrate, an electro-optical material sandwiched between the two substrates it is possible to provide an electro-optical device, and an electronic apparatus including the electro-optical device of the present invention which is characterized by comprising a layer. 本発明の電気光学装置において、前記窒化シリコン膜若しくは窒化酸化シリコン膜の下面に酸化シリコン膜からなる絶縁膜を介して遮光膜が形成されていることが望ましい。 In the electro-optical device of the present invention, it is desirable that the light shielding film is formed via an insulating film made of a silicon oxide film on the lower surface of the silicon nitride film or a silicon nitride oxide film.

【0032】本発明の素子基板を備えた電気光学装置及び電子機器は、トランジスタ素子の特性の劣化を防止することができ、性能の優れたものとなる。 The electro-optical device and an electronic apparatus equipped with the element substrate of the present invention, it is possible to prevent deterioration of the characteristics of the transistor element, and is excellent in performance.

【0033】 [0033]

【発明の実施の形態】以下、本発明に係る実施の形態について詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained in detail embodiments according to the present invention.

【0034】[SOI基板]はじめに、図1に本発明に係る実施形態のSOI基板の断面構造を示し、このSO [0034] [SOI substrate] First, it shows the sectional structure of SOI substrate according to the embodiment of the present invention in FIG. 1, the SO
I基板200の構造について説明する。 It will be described the structure of the I substrate 200.

【0035】図1に示すように、本実施形態のSOI基板200は、シリコン、石英、ガラスなどからなる支持基板201と単結晶シリコン層202とを具備し、支持基板201と単結晶シリコン層202との間には複数の絶縁膜の積層構造からなる絶縁部205が形成されている。 As shown in FIG. 1, SOI substrate 200 of the present embodiment, silicon, quartz, includes the supporting substrate 201 made of glass and the single crystal silicon layer 202, and the supporting substrate 201 a single crystal silicon layer 202 insulating portion 205 is formed having a laminated structure of a plurality of insulating films between the. 本実施形態において、絶縁部205は支持基板20 In the present embodiment, the insulating portion 205 supporting substrate 20
1側から第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aが順次積層されたものとなっている。 1 side first silicon oxide film 203B, a silicon film or a silicon nitride oxide film 204 nitride, the second silicon oxide film 203A has to have been sequentially stacked.

【0036】次に、図2、図3に基づいて、本実施形態のSOI基板の製造方法として、上記構造を有するSO Next, FIG. 2, on the basis of FIG. 3, as a manufacturing method of an SOI substrate of the present embodiment, SO having the structure
I基板200の製造方法について説明する。 A method for manufacturing the I substrate 200. 図2(a) FIGS. 2 (a)
〜(e)、図3(a)〜(c)は断面図を示している。 ~ (E), FIG. 3 (a) ~ (c) is a cross-sectional view.
なお、以下に記載の製造方法は一例であって、本発明は以下に記載のものに限定されるものではない。 Incidentally, the manufacturing method described below is one example, the present invention is not limited to those described below.

【0037】はじめに、図2(a)に示すように、例えば300〜900μm程度の膜厚を有する単結晶シリコン基板202Aを用意し、図2(b)に示すように、単結晶シリコン基板202Aの一方の表面をO 2若しくはH 2 O雰囲気下、700〜1150℃で熱酸化することにより、単結晶シリコン基板202Aの一方の表面に例えば5〜400nm程度の膜厚を有する第1の酸化シリコン膜203Bを形成する。 [0037] First, as shown in FIG. 2 (a), for example, providing a single crystal silicon substrate 202A having a thickness of about 300~900Myuemu, as shown in FIG. 2 (b), the single crystal silicon substrate 202A under one surface of O 2 or H 2 O atmosphere, by thermally oxidizing at 700-1150 ° C., the first silicon oxide film having a thickness of one about 5~400nm example on the surface of the single crystal silicon substrate 202A to form a 203B.

【0038】次に、図2(c)に示すように、第1の酸化シリコン膜203Bを形成した単結晶シリコン基板2 Next, FIG. 2 (c), the single crystal silicon substrate 2 to form a first silicon oxide film 203B
02Aの表面を一酸化二窒素若しくは一酸化窒素雰囲気下、800〜1150℃で窒化若しくは酸窒化することにより、第1の酸化シリコン膜203Bの単結晶シリコン基板202A側に窒化シリコン膜若しくは窒化酸化シリコン膜204を形成する。 Surface dinitrogen monoxide or under nitrogen monoxide atmosphere 02A, 800-1150 by nitriding or oxynitride at ° C., the single crystal silicon substrate 202A side silicon film or nitride silicon oxynitride of the first silicon oxide film 203B to form a film 204.

【0039】支持基板201が石英基板、ガラス基板等の光透過性を有する基板からなり、SOI基板200が透過型の液晶装置など、光を透過させるデバイスに適用されるものである場合には、窒化シリコン膜若しくは窒化酸化シリコン膜204の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜若しくは窒化酸化シリコン膜204の膜厚を100nm以下とすることが望ましい。 The quartz substrate supporting substrate 201 is composed of a substrate having optical transparency such as a glass substrate, such as a SOI substrate 200 is a transmissive liquid crystal device, when it is intended to be applied to a device that transmits light, the presence of the silicon film or silicon nitride oxide nitride film 204, since the light transmittance is prevented from lowering, it is desirable that the film thickness of the silicon film or a silicon nitride oxide nitride film 204 100 nm or less.

【0040】次に、図2(d)に示すように、窒化シリコン膜若しくは窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aの表面をO 2若しくはH 2 O雰囲気下、700〜1150℃で熱酸化することにより、 Next, as shown in FIG. 2 (d), the surface of the single crystal silicon substrate 202A forming a silicon nitride film or a silicon nitride oxide film 204 O 2 or H 2 O atmosphere at 700-1150 ° C. by thermal oxidation,
窒化シリコン膜若しくは窒化酸化シリコン膜204の単結晶シリコン基板202A側に、例えば5〜400nm The single crystal silicon substrate 202A side of the silicon nitride film or a silicon nitride oxide film 204, for example 5~400nm
程度の膜厚を有する第2の酸化シリコン膜203Aを形成する。 Forming a second silicon oxide film 203A having a thickness on the order. 以上のようにして、単結晶シリコン基板202 As described above, the single crystal silicon substrate 202
A表面に、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aからなる絶縁部205が形成される。 The A surface, a first silicon oxide film 203B, a silicon film or a silicon nitride oxide film 204 nitride, an insulating portion 205 made of the second silicon oxide film 203A is formed.

【0041】次に、図2(e)に示すように、表面に絶縁部205を形成した単結晶シリコン基板202Aの絶縁部205側の表面に水素イオン(H + )を例えば加速電圧100keV、ドーズ量10×10 16 /cm 2にて注入する。 Next, as shown in FIG. 2 (e), the hydrogen on the surface of the insulating portion 205 of the single-crystal silicon substrate 202A forming the insulating portion 205 on the surface ions (H +) and an acceleration voltage of 100 keV, a dose injected in an amount 10 × 10 16 / cm 2. この処理によって、単結晶シリコン基板20 This process, a single crystal silicon substrate 20
2A中に水素イオンの高濃度層206を形成する。 To form a high concentration layer 206 of hydrogen ions in 2A.

【0042】次に、図3(a)に示すように、絶縁部2 Next, as shown in FIG. 3 (a), the insulating portion 2
05表面(第1の酸化シリコン膜203B表面)を貼り合わせ面として、単結晶シリコン基板202Aと、シリコン、石英、ガラスなどからなる支持基板201との貼り合わせを行う。 As 05 surface bonding surface (the first silicon oxide film 203B surface), the single crystal silicon substrate 202A, a silicon, quartz, a bonding of the supporting substrate 201 made of glass or the like performed. 貼り合わせ工程は、例えば300℃で2時間熱処理することによって2枚の基板を直接貼り合わせる方法を採用することができる。 Bonding process can employ a method of bonding two substrates directly by heat treatment for 2 hours at for example 300 ° C.. また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて450℃程度にする必要があるが、石英などからなる支持基板201と単結晶シリコン基板202Aの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるSOI基板200の品質が劣化する恐れがある。 In order to further enhance the bonding strength, it is necessary to further approximately 450 ° C. by increasing the heat treatment temperature, a large difference in thermal expansion coefficient between the supporting substrate 201 made of quartz single crystal silicon substrate 202A some reason, this state defects such as heating to a crack on the single crystal silicon layer is generated, the quality of the SOI substrate 200 to be manufactured may be deteriorated.

【0043】そこで、このようなクラックなどの欠陥の発生を抑制するためには、一度300℃にて貼り合わせのための熱処理を行った単結晶シリコン基板202AをウエットエッチングまたはCMP(化学的機械研磨)法によって100〜150μm程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。 [0043] Therefore, in order to suppress the occurrence of defects such as these cracks, wet etching or CMP (chemical mechanical polishing a single crystal silicon substrate 202A subjected to heat treatment for bonding at a time 300 ° C. ) after thinned to about 100~150μm by methods, it is preferable to further carry out the heat treatment at high temperature. 例えば80℃ For example, 80 ℃
のKOH水溶液を用い、単結晶シリコン基板202Aの厚さが150μmなるようエッチングを行った後、支持基板201との貼り合わせを行い、さらに450℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。 Using a KOH aqueous solution to the thickness of the single crystal silicon substrate 202A is etched so that 150 [mu] m, performs a bonding of the supporting substrate 201, heat-treated again at further 450 ° C., to enhance the bonding strength desirable.

【0044】次に、図3(b)に示すように、貼り合わせた2枚の基板を熱処理することにより、支持基板20 Next, as shown in FIG. 3 (b), by heat-treating the two substrates bonded together, the supporting substrate 20
1の表面上に薄膜の単結晶シリコン層202を残して大部分の単結晶シリコン基板202Aの剥離を行う。 Performing separation of most of the single-crystal silicon substrate 202A leaving a monocrystalline silicon layer 202 of the thin film on the first surface. この基板の剥離現象は、単結晶シリコン基板202A中に導入された水素イオンによって、シリコンの結合が分断されるために生じるものである。 The peeling of the substrate by the introduced hydrogen ions into the single crystal silicon substrate 202A, is caused to bond the silicon is divided. すなわち、単結晶シリコン基板202Aにおいて、水素イオンの高濃度層206 That is, in the single crystal silicon substrate 202A, the hydrogen ion high-concentration layer 206
と水素イオンが注入されていない部分との境界近傍部分で、単結晶シリコン基板202Aを分断させることができる。 And near the boundary portion between the portion where the hydrogen ions are not implanted, it is possible to separate the single crystal silicon substrate 202A.

【0045】単結晶シリコン基板202Aを剥離するための熱処理は例えば、貼り合わせた2枚の基板を毎分2 The heat treatment for peeling the single crystal silicon substrate 202A, for example, every minute two substrates were bonded 2
0℃の昇温速度にて600℃まで加熱することにより行うことができる。 Increased at a rate of temperature increase of 0 ℃ it can be carried out by heating to 600 ° C.. この熱処理によって、貼り合わされた単結晶シリコン基板202Aの大部分が支持基板201 This heat treatment, the majority of the single-crystal silicon substrate 202A having bonded support substrate 201
と分離され、支持基板201の表面上には例えば約20 Is separated and, on the surface of the support substrate 201, for example about 20
0nm±5nm程度の膜厚を有する単結晶シリコン層2 0nm monocrystalline silicon layer 2 having a thickness of about ± 5 nm
02が形成される。 02 is formed. なお、単結晶シリコン層202は、 Incidentally, a single crystal silicon layer 202,
前に述べた単結晶シリコン基板202Aに対して行われる水素イオン注入の加速電圧を変えることによって50 50 by changing the accelerating voltage of the hydrogen ion implantation performed on the monocrystalline silicon substrate 202A described before
nm〜3000nmまで任意の膜厚で形成することが可能である。 It can be formed in any thickness up Nm~3000nm.

【0046】以上のようにして、図3(c)に示すように、SOI基板200が製造される。 [0046] As described above, as shown in FIG. 3 (c), SOI substrate 200 is manufactured.

【0047】なお、単結晶シリコン基板202Aと支持基板201とを貼り合わせた後、単結晶シリコン基板2 [0047] Incidentally, after bonding the single crystal silicon substrate 202A and the supporting substrate 201, a single crystal silicon substrate 2
02Aを薄膜化して単結晶シリコン層202を形成する方法は上述した水素イオンを用いる方法に限定されるものではなく、薄膜の単結晶シリコン層202は、単結晶シリコン基板と支持基板とを貼り合わせた後、単結晶シリコン基板の表面を研磨してその膜厚を3〜5μmとした後、さらにPACE(Plasma Assiste Method for forming a single crystal silicon layer 202 is thinned to 02A is not limited to the method using hydrogen ions as described above, the single crystal silicon layer 202 of the thin film, bonding the single crystal silicon substrate supporting substrate after, after the film thickness 3~5μm by polishing the surface of the single crystal silicon substrate, further PACE (Plasma Assiste
d Chemical Etching)法によってその膜厚を0.05〜0.8μm程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ支持基板上に転写するELTRAN d Chemical Etching) method by a method of finishing by etching the film thickness to about 0.05 to 0.8 .mu.m, the epitaxial silicon layer formed on the porous silicon bonded by selective etching of the porous silicon layer supported on a substrate It is transferred to the ELTRAN
(Epitaxial Layer Transfe (Epitaxial Layer Transfe
r)法によっても得ることができる。 It can also be obtained by r) method.

【0048】本実施形態のSOI基板の製造方法によれば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aと支持基板201とを貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜204を支持基板201と単結晶シリコン基板202Aとの貼り合わせ面よりも単結晶シリコン層202側に位置させることができるので、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することを完全に防止することができる。 [0048] According to the manufacturing method of an SOI substrate of the present embodiment, by bonding the single crystal silicon substrate 202A forming a silicon nitride film or a silicon nitride oxide film 204 on the surface and the supporting substrate 201, a silicon nitride film or a since the silicon nitride oxide film 204 can also be positioned on a single crystal silicon layer 202 side of the bonding surface between the supporting substrate 201 and the single crystal silicon substrate 202A, impurities are contained in the supporting substrate 201, and the support substrate 201 an impurity adsorbed on the bonding surface of the single crystal silicon substrate 202A are diffused into the single crystal silicon layer 202 side can be prevented completely.

【0049】また、CVD法などを用いて、第2の酸化シリコン膜203A、窒化シリコン膜若しくは窒化酸化シリコン膜204、第1の酸化シリコン膜203Bを、 [0049] Further, by using a CVD method, the second silicon oxide film 203A, a silicon film or a silicon nitride oxide film 204 nitride, the first silicon oxide film 203B,
単結晶シリコン基板202Aの表面上に順次積層形成してもよい。 It may be sequentially laminated on the surface of the single crystal silicon substrate 202A. ただし、この場合には、製造工程が複雑化するとともに、第2の酸化シリコン膜203A、窒化シリコン膜若しくは窒化酸化シリコン膜204、第1の酸化シリコン膜203Bの膜厚が不均一になる恐れがある。 However, in this case, the manufacturing process is complicated, the second silicon oxide film 203A, a silicon film or a silicon nitride oxide film 204 nitride, may the thickness of the first silicon oxide film 203B becomes uneven is there.

【0050】しかしながら、本実施形態では、単結晶シリコン基板202A表面を熱酸化することにより第1の酸化シリコン膜203Bを形成した後、第1の酸化シリコン膜203Bを形成した単結晶シリコン基板202A [0050] However, in the present embodiment, after forming the first silicon oxide film 203B by a single crystal silicon substrate 202A surface is thermally oxidized single-crystal silicon substrate 202A forming a first silicon oxide film 203B
表面を窒化若しくは酸窒化することにより、第1の酸化シリコン膜203Bの単結晶シリコン基板202A側に窒化シリコン膜若しくは窒化酸化シリコン膜204を形成し、さらに窒化シリコン膜若しくは窒化酸化シリコン膜204を形成した単結晶シリコン基板202A表面を熱酸化することにより、窒化シリコン膜若しくは窒化酸化シリコン膜204の単結晶シリコン基板202A側に第2の酸化シリコン膜203Aを形成する方法を採用したので、均一な膜厚を有する平坦な第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aを形成することができる。 By nitriding or oxynitriding the surface, forming a first silicon oxide film on the single crystal silicon substrate 202A side 203B to form a silicon film or a silicon nitride oxide film 204 nitride, silicon further nitride film or a silicon nitride oxide film 204 by the monocrystalline silicon substrate 202A surface is thermally oxidized, since adopted a method of forming a second silicon oxide film 203A on the single crystal silicon substrate 202A side of the silicon nitride film or a silicon nitride oxide film 204, uniform film the first silicon oxide flat with thick film 203B, a silicon film or a silicon nitride oxide film 204 nitride, it is possible to form the second silicon oxide film 203A.

【0051】このように均一な膜厚を有するこれらの膜を形成することにより、支持基板201と単結晶シリコン基板202Aとの貼り合わせ面にボイドが発生することを防止することができ、貼り合わせ強度を向上させることができるとともに、SOI基板200を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、製品の歩留まりを向上させることができる。 [0051] By forming these films having a uniform thickness in this manner, it is possible to void the bonding surface between the supporting substrate 201 and the single crystal silicon substrate 202A is prevented from occurring, bonding it is possible to improve the strength, in the case of forming the such as a transistor element using the SOI substrate 200 can prevent the film peeling occurs, it is possible to improve the yield of products.

【0052】また、この方法によれば、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aを単結晶シリコン基板202Aと一体に形成することができるので、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203A、単結晶シリコン層202の密着性が高いS Further, according to this method, it is possible to form the first silicon oxide film 203B, a silicon nitride film or a silicon nitride oxide film 204, the second silicon oxide film 203A on the single crystal silicon substrate 202A integral since the first silicon oxide film 203B, a silicon film or a silicon nitride oxide film 204 nitride, the second silicon oxide film 203A, S is high adhesion of the single crystal silicon layer 202
OI基板200を製造することができる。 It is possible to manufacture the OI substrate 200.

【0053】また、本実施形態によれば、窒化シリコン膜若しくは窒化酸化シリコン膜204の表面に第1の酸化シリコン膜203Bを形成し、第1の酸化シリコン膜203Bの表面を貼り合わせ面としたので、窒化シリコン膜若しくは窒化酸化シリコン膜204の表面に第1の酸化シリコン膜203Bを形成せず、窒化シリコン膜若しくは窒化酸化シリコン膜204の表面を貼り合わせ面とする場合よりも支持基板201と単結晶シリコン基板202Aとの密着性を向上することができ、貼り合わせ強度を向上させることができる。 Furthermore, according to the present embodiment, the first silicon oxide film 203B is formed on the surface of the silicon nitride film or a silicon nitride oxide film 204, and the first surface of the bonding surface of the silicon oxide film 203B because, without forming the first silicon oxide film 203B on the surface of the silicon film or a silicon nitride oxide nitride film 204, and the support substrate 201 than would be bonding surface of the surface of the silicon nitride film or a silicon nitride oxide film 204 it is possible to improve adhesion between the single crystal silicon substrate 202A, it is possible to improve the bonding strength.

【0054】なお、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2 [0054] The first oxide silicon film 203B, a silicon nitride film or a silicon nitride oxide film 204, the second
の酸化シリコン膜203Aを単結晶シリコン基板202 Silicon oxide film 203A single crystal silicon substrate 202 of
Aと一体形成せずに、CVD法などを用いて形成しても平坦な膜を形成できる場合には、上記の製造方法で説明した以外の、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aの形成方法及び単結晶シリコン基板202Aと支持基板201との貼り合わせのパターンを例示することができる。 Without A integrally formed, if it can form a flat film be formed by using a CVD method, other than those described in the above manufacturing method, the first silicon oxide film 203B, a silicon nitride film or a silicon nitride oxide film 204, the bonding pattern of the forming method and the single crystal silicon substrate 202A of the second silicon oxide film 203A and the supporting substrate 201 can be exemplified.

【0055】また、本実施形態においては、第2の酸化シリコン膜203Aは窒化シリコン膜若しくは窒化酸化シリコン膜204の後に形成されているが、これは単結晶シリコン基板202A上に窒化シリコン膜若しくは窒化酸化シリコン膜204を直接形成したときに格子欠陥が形成される場合のみである。 [0055] In the present embodiment, the second silicon oxide film 203A is formed after the silicon nitride film or a silicon nitride oxide film 204, which is a single crystal silicon substrate 202A silicon film or a nitride nitride on If the lattice defects are formed at the time of forming the silicon oxide film 204 directly only. 特に、窒化酸化シリコン膜を形成するときには格子欠陥が形成されにくいので、 In particular, since the hard lattice defects are formed when forming the silicon nitride oxide film,
第2の酸化シリコン膜203Aは形成されなくても良い。 The second silicon oxide film 203A may not be formed.

【0056】図4(a)〜(d)に基づいて、上記以外の第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aの形成方法及び貼り合わせのパターンについて簡単に説明する。 [0056] Based on FIG. 4 (a) ~ (d), the other of the first silicon oxide film 203B, a silicon film or a silicon nitride oxide film 204 nitride, forming method and bonding of the second silicon oxide film 203A It will be briefly described the pattern. 図4(a)〜(d)は貼り合わせを行う支持基板201と単結晶シリコン基板202Aとを取り出して、その組み合わせを示したものである。 Figure 4 (a) ~ (d) are taken out and the supporting substrate 201 for bonding the single crystal silicon substrate 202A, shows the combination thereof.

【0057】図4(a)に示すように、CVD法により、単結晶シリコン基板202Aの表面上に第2の酸化シリコン膜203A、窒化シリコン膜若しくは窒化酸化シリコン膜204、第1の酸化シリコン膜203Bを順次形成した後、この単結晶シリコン基板202Aと支持基板201とを貼り合わせてもよい。 [0057] As shown in FIG. 4 (a), by a CVD method, a single second silicon oxide film 203A on the surface of the crystalline silicon substrate 202A, a silicon film or a silicon nitride oxide film 204 nitride, the first silicon oxide film after sequentially formed 203B, it may be bonded to the single crystal silicon substrate 202A and the supporting substrate 201.

【0058】また、第2の酸化シリコン膜203Aを単結晶シリコン基板202Aの表面を熱酸化することにより形成した後、CVD法により窒化シリコン膜若しくは窒化酸化シリコン膜204、第1の酸化シリコン膜20 [0058] Also, the second silicon oxide film 203A and after the surface of the single crystal silicon substrate 202A is formed by thermally oxidizing the silicon nitride by CVD film or silicon nitride oxide film 204, the first oxide silicon film 20
3Bを順次形成するなど、上記で説明した方法とCVD Etc. are sequentially formed 3B, a method and a CVD described above
法とを組み合わせて形成しても良い。 It may be formed by combining the law.

【0059】また、CVD法を用いて単結晶シリコン基板202Aの表面上に酸化シリコン膜及び窒化シリコン膜若しくは窒化酸化シリコン膜を形成する場合、図4 [0059] In the case of forming a silicon oxide film and a silicon nitride film or a silicon nitride oxide film on the surface of the single crystal silicon substrate 202A by CVD, 4
(b)に示すように、単結晶シリコン基板202Aの表面上に第2の酸化シリコン膜203Aを設けずに、直接窒化シリコン膜若しくは窒化酸化シリコン膜204を形成してもよい。 (B), the without a second silicon oxide film 203A provided on the surface of the single crystal silicon substrate 202A, may be formed directly silicon nitride film or a silicon nitride oxide film 204.

【0060】このような構成としても、窒化シリコン膜若しくは窒化酸化シリコン膜204を支持基板201と単結晶シリコン基板202Aとの貼り合わせ面よりも単結晶シリコン層202側に位置させることができるので、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することも完全に防止することができる。 [0060] Even with this configuration, it is possible to position the single crystal silicon layer 202 side of the bonding surface of the silicon nitride film or a silicon nitride oxide film 204 and the supporting substrate 201 and the single crystal silicon substrate 202A, it can be impurities contained in the supporting substrate 201, and a support substrate 201 impurity adsorbed on the bonding surface of the single crystal silicon substrate 202A is also completely prevented from diffusing into the single crystal silicon layer 202 side.

【0061】図4(a)、(b)においては、酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を単結晶シリコン基板202A側に形成してから貼り合わせを行う場合について説明したが、本発明はこれに限定されるものではない。 [0061] FIG. 4 (a), in the (b), a silicon oxide film, but a silicon nitride film or a silicon nitride oxide film has been described a case where bonding is performed after forming a single crystal silicon substrate 202A side, the invention is not limited thereto. 以下に、図4(c)、(d)に基づいて、酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を支持基板201側に形成してから貼り合わせを行う場合について説明する。 Hereinafter, FIG. 4 (c), based on (d), the silicon oxide film, will be described a case where bonding is performed after forming a silicon nitride film or a silicon nitride oxide film to the supporting substrate 201 side.

【0062】図4(c)に示すように、CVD法により支持基板201の表面上に第1の酸化シリコン膜203 [0062] As shown in FIG. 4 (c), the first silicon oxide film by a CVD method on the surface of the support substrate 201 203
B、窒化シリコン膜若しくは窒化酸化シリコン膜20 B, the silicon film or a silicon nitride oxide nitride film 20
4、第2の酸化シリコン膜203Aを順次形成した後、 4, after the second silicon oxide film 203A are sequentially formed,
この支持基板201と単結晶シリコン基板202Aとの貼り合わせを行ってもよい。 The the support substrate 201 bonded to each of the single crystal silicon substrate 202A may be performed.

【0063】この場合には、熱酸化又はCVD法により単結晶シリコン基板202Aの表面上にあらかじめ酸化シリコン膜203Cを形成しておくことが望ましく、このように支持基板201、単結晶シリコン基板202A [0063] In this case, it is desirable to be formed in advance silicon oxide film 203C by thermal oxidation or CVD method on the surface of the single crystal silicon substrate 202A, thus supporting substrate 201, a single crystal silicon substrate 202A
のいずれの基板についても貼り合わせ側の最表面を酸化シリコン膜にしておくことで、貼り合わせた後の2枚の基板の密着性を向上させることができる。 By leaving the outermost surface of the silicon oxide film also bonded side for any of the substrate, it is possible to improve the adhesion of the two substrates after bonding.

【0064】また、支持基板201が石英基板又はガラス基板からなる場合には、支持基板201の主成分が酸化シリコンであるため、図4(d)に示すように、支持基板201の表面上に第1の酸化シリコン膜203Bを形成しなくても良く、CVD法を用いて支持基板201 [0064] When the supporting substrate 201 is a quartz substrate or a glass substrate, because the main component of the support substrate 201 is silicon oxide, as shown in FIG. 4 (d), on the surface of the support substrate 201 It may not form a first silicon oxide film 203B, the supporting substrate 201 using the CVD method
側に窒化シリコン膜若しくは窒化酸化シリコン膜20 Silicon nitride on the side film or a silicon nitride oxide film 20
4、第2の酸化シリコン膜203Aを順次形成した後、 4, after the second silicon oxide film 203A are sequentially formed,
この支持基板201と表面に酸化シリコン膜203Cを形成した単結晶シリコン基板202Aとを貼り合わせてもよい。 This support substrate 201 and the surface to form a silicon oxide film 203C may be bonded to the single crystal silicon substrate 202A.

【0065】なお、図4(c)、(d)に示した貼り合わせのパターンでは、窒化シリコン膜若しくは窒化酸化シリコン膜204が貼り合わせ面よりも支持基板201 [0065] Incidentally, FIG. 4 (c), the in bonding pattern shown (d), the support than the mating surface silicon film or a silicon nitride oxide film 204 nitride bonded substrate 201
側に形成されるため、支持基板201に含有された不純物が単結晶シリコン層202側に拡散することを防止することはできるが、貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することを防止することができない。 Because it is formed on a side, although it is possible that the impurities contained in the supporting substrate 201 to prevent the diffusion into the single crystal silicon layer 202 side, the impurities adsorbed to the bonding surface is diffused into the single crystal silicon layer 202 side it is not possible to prevent that. すなわち、図4(c)、(d)に示した貼り合わせのパターンは、支持基板201として、石英基板又はガラス基板などの不純物を含む基板を用いた場合に有効である。 In other words, bonding pattern shown in FIG. 4 (c), (d), as the supporting substrate 201, it is effective when using a substrate containing an impurity such as a quartz substrate or a glass substrate.

【0066】[素子基板]次に、図5に基づいて、上記構造のSOI基板200を用いて製造された本発明に係る実施形態の素子基板210の構造について説明する。 [0066] [element substrate] Next, with reference to FIG. 5, the structure of the element substrate 210 of the embodiment of the present invention produced will be described with reference to the SOI substrate 200 having the above structure.
図5に示す素子基板210は、SOI基板200の単結晶シリコン層202を所定のパターンに形成した後、この単結晶シリコン層を用いてTFT(トランジスタ素子)を形成することにより製造されたものである。 Element substrate 210 shown in FIG. 5, after forming a single crystal silicon layer 202 of the SOI substrate 200 in a predetermined pattern, which has been prepared by forming a TFT using a single crystal silicon layer (transistor element) is there.

【0067】図5において、図1と同じ構成要素については同じ符号を付し、説明は省略する。 [0067] In FIG. 5, the same reference numerals denote the same components as FIG. 1, description is omitted. 図5において符号220はTFTを示し、符号208はSOI基板20 Reference numeral 220 in FIG. 5 shows a TFT, reference numeral 208 is the SOI substrate 20
0の単結晶シリコン層202から形成され、TFTを構成する半導体層を示している。 Is formed from a single crystal silicon layer 202 of 0 indicates the semiconductor layer constituting the TFT. また、図5において、支持基板201、第1の酸化シリコン膜203Bと窒化シリコン膜若しくは窒化酸化シリコン膜204と第2の酸化シリコン膜203Aとからなる絶縁部205、及び単結晶シリコン層202から形成された半導体層208がSOI基板となっている。 The formation 5, from the supporting substrate 201, a first silicon oxide film 203B and a silicon film or a silicon nitride oxide nitride film 204 and the insulating portion 205 and a second silicon oxide film 203A, and the single crystal silicon layer 202 semiconductor layer 208 is a SOI substrate.

【0068】図5に示すように、絶縁部205の表面上には、半導体層208、ゲート絶縁膜209、ゲート電極211、ソース電極215、ドレイン電極216、層間絶縁膜212からなるTFT220が形成されている。 [0068] As shown in FIG. 5, on the surface of the insulating portion 205, the semiconductor layer 208, the gate insulating film 209, gate electrode 211, source electrode 215, drain electrode 216, TFT 220 composed of the interlayer insulating film 212 is formed ing.

【0069】より詳細には、半導体層208を形成した支持基板201の表面上にゲート絶縁膜209が形成され、ゲート絶縁膜209の表面上にゲート電極211が形成されている。 [0069] More specifically, the gate insulating film 209 is formed on the surface of the supporting substrate 201 forming a semiconductor layer 208, the gate electrode 211 on the surface of the gate insulating film 209 is formed. さらに、ゲート電極211を形成した支持基板201の表面上には層間絶縁膜212が設けられている。 Further, the interlayer insulating film 212 is provided on the surface of the supporting substrate 201 forming the gate electrode 211.

【0070】層間絶縁膜212及びゲート絶縁膜209 [0070] interlayer insulating film 212 and the gate insulating film 209
には、半導体層208に形成されたソース領域、ドレイン領域(いずれも図示せず)に各々通じるコンタクトホール217、218が形成されており、ソース電極21 , The source region formed in the semiconductor layer 208, and each communicating contact holes 217 and 218 are formed in the drain region (both not shown), a source electrode 21
5、ドレイン電極216が各々コンタクトホール21 5, the drain electrode 216 each contact hole 21
7、218を介して半導体層208のソース領域、ドレイン領域に電気的に接続するように形成されている。 A source region of the semiconductor layer 208 through a 7,218, are formed to be electrically connected to the drain region.

【0071】本実施形態の素子基板210は、上記のS [0071] element substrate 210 of the present embodiment, the above S
OI基板200を用いて形成されたものであるので、支持基板201に含有された不純物、及び支持基板201 Since those formed using the OI substrate 200, impurity is contained in the support substrate 201, and the supporting substrate 201
と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを完全に防止することができるので、TFT2 And since the impurity adsorbed on the bonding surface of the single crystal silicon substrate 202A can be completely prevented from being diffused into the semiconductor layer 208 (TFT 220) side, TFT 2
20の特性の劣化を防止することができるものとなる。 It becomes capable of preventing deterioration of 20 properties.

【0072】[電気光学装置]次に、本発明に係る実施形態の電気光学装置の例として、プロジェクタ等の投射型表示装置に好適に用いられる、TFT(トランジスタ素子)をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて説明する。 [0072] [electro-optical device] Next, as an example of an electro-optical apparatus according to an embodiment of the present invention, the active using suitably used in a projection type display device such as a projector, a TFT (transistor element) as a switching element pick up the matrix type liquid crystal device will be described.

【0073】なお、本実施形態の液晶装置は、本発明のSOI基板を用いて製造された素子基板を備えたものである。 [0073] The liquid crystal device of the present embodiment is provided with an element substrate which is manufactured using the SOI substrate of the present invention. すなわち、本実施形態の電気光学装置を構成する素子基板の基本構造は、先に説明したように、支持基板に相当する基板本体の表面上に第1の酸化シリコン膜、 That is, the basic structure of the element substrate constituting the electro-optical device of the present embodiment, as described above, the first silicon oxide film on the surface of the substrate main body which corresponds to the supporting substrate,
窒化シリコン膜若しくは窒化酸化シリコン膜、第2の酸化シリコン膜からなる絶縁部が設けられ、その表面上に単結晶シリコン層から形成された半導体層を具備するT Silicon nitride film or a silicon nitride oxide film, provided with a second insulating portion formed of a silicon oxide film is, T having a semiconductor layer formed from a single crystal silicon layer on the surface thereof
FTが形成されたものとなっている。 It has become a thing that FT has been formed.

【0074】また、投射型表示装置では、通常、液晶装置を構成する2枚の基板のうち、素子基板と対向する側の基板側(液晶装置の表面)から光が入射するが、この光が素子基板の表面上に形成されたTFTのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにTF [0074] In the projection display device, usually of the two substrates constituting the liquid crystal device, the light is incident from the substrate side of the side facing the element substrate (surface of the liquid crystal device), this light TF in order to prevent the resulting light leakage current enters the channel region of the TFT formed on the surface of the element substrate
Tの光が入射する側に遮光層を設ける構造とするのが一般的である。 It is common to T light a structure of providing a light shielding layer on the side of incidence.

【0075】しかしながら、TFTの光が入射する側に遮光層を設けても、液晶装置に入射した光が素子基板の裏面の界面で反射してTFTのチャネル部に戻り光として入射することがある。 [0075] However, even if the light-shielding layer provided on the side where the light of the TFT is incident, is made incident as a return light channel portion of the TFT light incident on the liquid crystal device is reflected at the interface between the back surface of the element substrate . この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、 This return light is a little as a percentage of the quantity of light incident from the surface of the liquid crystal device,
プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。 It can sufficiently produce light leakage current in the device using a very powerful light source such as a projector. すなわち、素子基板の裏面からの戻り光はTFTのスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。 That is, the return light from the back surface of the element substrate degrades device characteristics affect the switching characteristics of the TFT.

【0076】そこで、本実施形態においては、このような戻り光によるTFTの特性の劣化を防止するために、 [0076] Therefore, in the present embodiment, in order to prevent deterioration of the TFT characteristics due to such return light,
支持基板に相当する基板本体の直上に各TFT(トランジスタ素子)に対応させて遮光膜を設け、さらに金属等からなる遮光膜とTFTを構成する半導体層とを電気的に絶縁するための第1層間絶縁膜を設け、その第1層間絶縁膜の表面上に、第1の酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜、第2の酸化シリコン膜からなる絶縁部を設ける構成としている。 Corresponding to each TFT (transistor element) directly on the substrate main body which corresponds to the supporting substrate a light shielding film provided, first for electrically insulating the semiconductor layer constituting the light-shielding film and the TFT further comprising a metal or the like an interlayer insulating film provided on the surface of the first interlayer insulating film, the first silicon oxide film, a silicon nitride film or a silicon nitride oxide film, and a configuration in which the second insulating portion made of a silicon oxide film.

【0077】(電気光学装置の構造)はじめに、本発明に係る実施形態の電気光学装置の構造について、液晶装置を取り上げて説明する。 [0077] (the electrical structure of the optical device) First, the structure of the electro-optical apparatus according to an embodiment of the present invention will be described by taking a liquid crystal device.

【0078】図6は液晶装置の画素部(表示領域)を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。 [0078] Figure 6 various elements in a plurality of pixels formed in a matrix constituting a pixel portion of a liquid crystal device (display area), an equivalent circuit of the wiring or the like. また、図7は、データ線、走査線、画素電極、遮光膜等が形成された素子基板の相隣接する複数の画素群を拡大して示す平面図である。 Further, FIG. 7, the data lines, scanning lines, is an enlarged plan view showing a plurality of pixel groups adjacent to each of the pixel electrodes, an element substrate having the light-shielding film or the like is formed. また、図8は、図7のA−A'断面図である。 8 is a A-A 'sectional view of FIG.

【0079】図6〜図8において、符号30がTFT [0079] In Figures 6-8, reference numeral 30 is TFT
(トランジスタ素子)、符号1aが単結晶シリコン層から形成され、TFTを構成する半導体層を示している。 (Transistor element), reference numeral 1a is formed from a single crystal silicon layer shows a semiconductor layer constituting the TFT.
また、図6〜図8において、図1、図5と同じ構成要素については同じ参照符号を付し、説明は省略する。 Further, in FIGS. 6 to 8, FIG. 1 are denoted by the same reference numerals for the same elements as FIG. 5, description will be omitted. 尚、 still,
図6〜図8においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 In 6 to 8, to a size capable of recognizing the layers and members in the drawings are different scales for each layer and each member.

【0080】図6において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極9aと画素電極9aを制御するためのTFT30とからなり、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。 [0080] In FIG. 6, a plurality of pixels formed in a matrix in the pixel portion of the liquid crystal device consists TFT30 Metropolitan for controlling the pixel electrode 9a and the pixel electrode 9a having a plurality formed in a matrix, data lines 6a to which image signals are supplied are electrically connected to the source of the TFT 30. データ線6aに書き込む画像信号S1、 Image signal S1 is written to the data lines 6a,
S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6aに対して、グループ毎に供給するようにしても良い。 S2, ..., Sn are to may be supplied line-sequentially in this order, the phase with respect to a plurality of adjacent data lines 6a, may be supplied to each group. また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、 The scanning line 3a to the gate of TFT30 are electrically connected, at a predetermined timing pulse to the scan signal G1 to the scan lines 3a,
G2、…、Gmを、この順に線順次で印加するように構成されている。 G2, ..., and Gm, and is configured to apply in this order in a line sequential manner.

【0081】画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTF [0081] The pixel electrode 9a is electrically connected to the drain of the TFT 30, a switching element TF
T30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、 By closing the switch for a certain period of time T30, the image signals S1, S2 supplied from the data line 6a,
…、Snを所定のタイミングで書き込む。 ... writes the Sn at a predetermined timing. 画素電極9a Pixel electrodes 9a
を介して液晶に書き込まれた所定レベルの画像信号S Image signal S of a predetermined level written to the liquid crystal through the
1、S2、…、Snは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。 1, S2, ..., Sn are held for a predetermined period between the counter electrode to be described later formed on the counter substrate to be described later.

【0082】液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、 [0082] The liquid crystal, by alignment or order of molecular association is changed by an applied voltage level, modulating the light,
階調表示を可能にする。 To allow for gray-scale display. ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。 In a normally white mode, incident light according to the applied voltage is impossible pass through the liquid crystal portion, in a normally black mode, the incident light according to the applied voltage to the liquid crystal portion It is can pass through, light having a contrast according to an image signal from the liquid crystal device as a whole is emitted.

【0083】ここで、保持された画像信号がリークすることを防止するために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。 [0083] Here, in order to image signals held is prevented from leaking, a storage capacitor 70 is added in parallel with liquid crystal capacitance formed between the pixel electrode 9a and the counter electrode. 例えば、画素電極9aの電圧は、データ線に電圧が印加された時間よりも3桁も長い時間だけ蓄積容量70 For example, the voltage of the pixel electrode 9a, accumulated by three orders of magnitude longer than the time the voltage on the data line is applied volume 70
により保持される。 It is held by. これにより、保持特性は更に改善され、コントラスト比の高い液晶装置を実現することができる。 Thus, holding characteristic is further improved, it is possible to realize a high contrast ratio liquid crystal device. 本実施形態では特に、このような蓄積容量70を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線3bを設けている。 Particularly in this embodiment, in order to form such a storage capacitor 70, is provided with a low resistance is capacitive line 3b by using the same layer as the scan line as described below, or a conductive light shielding film.

【0084】次に、図7に基づいて、素子基板の画素部(表示領域)内の平面構造について詳細に説明する。 [0084] Next, based on FIG. 7 will be described in detail planar structure of the pixel portion of the element substrate (display region). 図7に示すように、液晶装置の素子基板上の画素部内には、マトリクス状に複数の透明な画素電極9a(点線部9a'により輪郭が示されている)が設けられており、 As shown in FIG. 7, in the pixel portion of the element substrate of the liquid crystal device, a plurality of transparent pixel electrodes 9a (shown contour by dotted lines 9a ') are provided in a matrix,
画素電極9aの縦横の境界に各々沿ってデータ線6a、 Each along data lines 6a in the vertical and horizontal boundaries of the pixel electrodes 9a,
走査線3a及び容量線3bが設けられている。 Scanning line 3a and the capacitor line 3b are provided. データ線6aは、コンタクトホール5を介して単結晶シリコン層の半導体層1aのうち後述のソース領域に電気的に接続されており、画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気的に接続されている。 Data line 6a is electrically connected to the source region below the semiconductor layer 1a through a contact hole 5 single crystal silicon layer, the pixel electrode 9a, of the semiconductor layer 1a through a contact hole 8 and it is electrically connected to the drain region of the later. また、半導体層1aのうちチャネル領域(図中右上りの斜線の領域)に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。 Further, the scanning line 3a so as to face the channel region (hatched region in the drawing right up) of the semiconductor layer 1a is arranged, scanning line 3a serves as a gate electrode.

【0085】容量線3bは、走査線3aに沿ってほぼ直線状に伸びる本線部(即ち、平面的に見て、走査線3a [0085] capacitor line 3b are main portion extending approximately in a straight line along the scanning line 3a (i.e., in plan view, the scanning line 3a
に沿って形成された第1領域)と、データ線6aと交差する箇所からデータ線6aに沿って前段側(図中、上向き)に突出した突出部(即ち、平面的に見て、データ線6aに沿って延設された第2領域)とを有する。 A first region) formed along the along the portion that intersects the data line 6a to the data lines 6a front side (in the figure, the protruding portion protruding upward) (i.e., in plan view, the data line a second region) and that extends along 6a.

【0086】そして、図中右上がりの斜線で示した領域には、複数の第1遮光膜11aが設けられている。 [0086] Then, in a region indicated by oblique lines in the figure right-up it is provided with a plurality of first light shielding film 11a. より具体的には、第1遮光膜11aは夫々、画素部において半導体層1aのチャネル領域を含むTFTを素子基板の後述する基板本体側から見て覆う位置に設けられており、更に、容量線3bの本線部に対向して走査線3aに沿って直線状に伸びる本線部と、データ線6aと交差する箇所からデータ線6aに沿って隣接する段側(即ち、 More specifically, the first light shielding film 11a are each provided at a position covering viewed from the substrate main body described later of the element substrate to the TFT including the channel region of the semiconductor layer 1a in the pixel portion, further, the capacitor line 3b a main line portion extending linearly so as to face the main portion along the scanning line 3a, the stage adjacent along a portion that intersects the data line 6a to the data line 6a (i.e.,
図中下向き)に突出した突出部とを有する。 And a protrusion protruding in the figure downwards). 第1遮光膜11aの各段(画素行)における下向きの突出部の先端は、データ線6a下において次段における容量線3bの上向きの突出部の先端と重ねられている。 The tip of the downward projecting portion in each stage (pixel row) of the first light-shielding film 11a is overlapped with the front end of the upward protruding part of the capacitor line 3b in the next stage under the data line 6a. この重なった箇所には、第1遮光膜11aと容量線3bとを相互に電気的に接続するコンタクトホール13が設けられている。 The overlapped portion, a contact hole 13 for electrically connecting the first light shielding film 11a and the capacitor line 3b mutually is provided. 即ち、本実施形態では、第1遮光膜11aは、コンタクトホール13により前段あるいは後段の容量線3b That is, in this embodiment, the first light shielding film 11a is a front or rear stage through the contact hole 13 capacitor line 3b
に電気的に接続されている。 It is electrically connected to.

【0087】次に、図8に基づいて、液晶装置の画素部内の断面構造について説明する。 [0087] Next, with reference to FIG. 8, will be described cross-sectional structure of the pixel portion of the liquid crystal device. 図8に示すように、液晶装置において、素子基板10と、これに対向配置される対向基板20との間に液晶層(電気光学材料層)50 As shown in FIG. 8, in the liquid crystal device, the device substrate 10, a liquid crystal layer between the counter substrate 20 disposed opposite thereto (electro-optical material layer) 50
が挟持されている。 There has been pinched.

【0088】素子基板10は、シリコン、石英、ガラスなどの光透過性基板からなる基板本体(支持基板)10 [0088] the element substrate 10 includes a substrate main body (supporting substrate) 10 made of light transmitting substrate made of silicon, quartz, glass,
Aとその液晶層50側表面上に形成された画素電極9 Pixels formed on A and its liquid crystal layer 50 side surface electrode 9
a、画素スイッチング用TFT(トランジスタ素子)3 a, pixel switching TFT (transistor element) 3
0、配向膜16を主体として構成されており、対向基板20は透明なガラスや石英などの光透過性基板からなる基板本体20Aとその液晶層50側表面上に形成された対向電極(共通電極)21と配向膜22とを主体として構成されている。 0, the alignment film 16 is constituted mainly of the opposed substrate 20 counter electrode (common electrode formed on the light transmissive consisting substrate substrate body 20A and the liquid crystal layer 50 side surface of the transparent glass or quartz ) as a major component, a 21 and the alignment film 22.

【0089】素子基板10の基板本体10Aの液晶層5 [0089] The liquid crystal layer of the substrate main body 10A of the element substrate 105
0側表面上には、画素電極9aが設けられており、その液晶層50側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられ、各画素電極9aに隣接する位置に、各画素電極9aをスイッチング制御する画素スイッチング用TFT30が設けられている。 On side 0 surface is provided with pixel electrodes 9a, Its liquid crystal layer 50 side, a predetermined alignment process such as rubbing treatment is provided an alignment film 16 subjected adjacent each pixel electrode 9a in position, pixel switching TFT30 is provided for switching controlling each pixel electrode 9a. 画素電極9aは、例えばITO(インジウム・ティン・オキサイド)などの透明導電性薄膜からなり、配向膜16は、 Pixel electrodes 9a is made of a transparent conductive thin film such as ITO (indium tin oxide), the alignment film 16,
例えばポリイミドなどの有機薄膜からなる。 For example, an organic thin film such as polyimide.

【0090】素子基板10の基板本体10Aの直上(液晶層50側表面上)には、各画素スイッチング用TFT [0090] Immediately above the substrate body 10A of the element substrate 10 (liquid crystal layer 50 side surface), the pixel switching TFT
30に対応する位置に、第1遮光膜11aが設けられている。 At positions corresponding to 30, it is provided first light shielding film 11a. 第1遮光膜11aは、好ましくは不透明な高融点金属であるTi、Cr、W、Ta、Mo及びPdのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成されている。 The first light-shielding film 11a is preferably constructed of an opaque refractory is a metal Ti, including Cr, W, Ta, at least one of Mo and Pd, a metal simple substance, an alloy, a metal silicide.

【0091】本実施形態においては、このように素子基板10に第1遮光膜11aが形成されているので、素子基板10側からの戻り光等が画素スイッチング用TFT [0091] In the present embodiment, since the first light shielding film 11a in this way the element substrate 10 is formed, TFT for return light and the like pixel switching from the element substrate 10 side
30のチャネル領域1a'やLDD領域1b、1cに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用TFT30の特性が劣化することを防止することができる。 30 of the channel region 1a 'and the LDD regions 1b, being incident can be prevented to 1c, the pixel characteristics of the switching TFT30 for a transistor element by the generation of the photocurrent can be prevented from being deteriorated.

【0092】また、第1遮光膜11aの表面上には基板本体10Aの表面上の全面に渡って、画素スイッチング用TFT30を構成する半導体層1aを第1遮光膜11 [0092] Further, the first light shielding film to 11a on the surface over the entire surface of the surface of the substrate main body 10A, the semiconductor layer 1a of the first light-shielding film 11 of the pixel switching TFT30
aから電気的に絶縁するとともに、第1遮光膜11aが形成された基板本体10Aの表面を平坦化するために、 With electrically isolated from a, in order to planarize the surface of the substrate main body 10A of the first light-shielding film 11a is formed,
NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1層間絶縁膜12が設けられ、第1層間絶縁膜12の表面上には、さらに、第1の酸化シリコン膜203B、窒化シリコン膜若しくは窒化酸化シリコン膜204、第2の酸化シリコン膜203Aからなる絶縁部205が設けられ、絶縁部205の表面上に画素スイッチング用TFT30が設けられている。 NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (borophosphosilicate glass) silicate such as glass membranes, silicon nitride film, the first interlayer insulating film made of a silicon oxide film or the like 12 is provided, on the surface of the first interlayer insulating film 12, further, the first silicon oxide film 203B, a silicon film or a silicon nitride oxide film 204 nitride, an insulating portion 205 made of the second silicon oxide film 203A provided, pixel switching TFT30 is provided on the surface of the insulating portion 205. TFT30は、 TFT30 is,
絶縁部205の表面上に設けられ、単結晶シリコン層から形成された半導体層1aを具備するものとなっている。 Provided on the surface of the insulating portion 205, which is intended to include a semiconductor layer 1a formed from a single crystal silicon layer. また、本実施形態においては、窒化シリコン膜若しくは窒化酸化シリコン膜204の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜若しくは窒化酸化シリコン膜204の膜厚は100nm In the present embodiment, the presence of silicon nitride film or a silicon nitride oxide film 204, since the light transmittance is prevented from being lowered, the thickness of the silicon nitride film or a silicon nitride oxide film 204 100 nm
以下に設定されていることが望ましい。 It is desirable to set below. なお、絶縁部2 In addition, the insulating part 2
05の構造については、コンタクトホール13が開孔している点を除いて、上記のSOI基板200及び素子基板210の絶縁部205の構造と同一であるので、説明を省略する。 The structure of 05, except that the contact hole 13 is opening, is identical to the structure of the insulating portion 205 of the SOI substrate 200 and the element substrate 210 described above, the description thereof is omitted.

【0093】他方、対向基板20の基板本体20Aの液晶層50側表面上には、その全面に渡って対向電極(共通電極)21が設けられており、その液晶層50側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。 [0093] On the other hand, on the liquid crystal layer 50 side surface of the substrate main body 20A of the counter substrate 20, and the counter electrode (common electrode) 21 is provided over its entire surface, and its liquid crystal layer 50 side, rubbing alignment film 22 subjected to a predetermined alignment process has been performed and the like are provided. 対向電極21は、例えばITO Counter electrode 21 is, for example ITO
などの透明導電性薄膜からなり、配向膜22は、例えばポリイミドなどの有機薄膜からなる。 A transparent conductive thin film such as the alignment film 22 is made of, for example, an organic thin film such as polyimide.

【0094】また、基板本体20Aの液晶層50側表面上には、更に図8に示すように、各画素部の開口領域以外の領域に第2遮光膜23が設けられている。 [0094] Further, on the liquid crystal layer 50 side surface of the substrate main body 20A, as further shown in FIG. 8, the second light-shielding film 23 is provided in a region other than the opening area of ​​each pixel portion. このように対向基板20側に第2遮光膜23を設けることにより、対向基板20側から入射光が画素スイッチング用T The provision of the second light-shielding film 23 on the counter substrate 20 side, T pixel switching incident light from the counter substrate 20 side
FT30の半導体層1aのチャネル領域1a'やLDD The channel region 1a 'and the LDD FT30 semiconductor layer 1a
(Lightly Doped Drain)領域1b及び1cに侵入することを防止することができるとともに、コントラストを向上させることができる。 It is possible to prevent the entering the (Lightly Doped Drain) regions 1b and 1c, it is possible to improve the contrast.

【0095】このように構成され、画素電極9aと対向電極21とが対向するように配置された素子基板10と対向基板20との間には、両基板の周縁部間に形成されたシール材(図示略)により囲まれた空間に液晶(電気光学材料)が封入され、液晶層(電気光学材料層)50 [0095] Thus configured, between the arranged element substrate 10 and the counter substrate 20 so that the pixel electrode 9a and the counter electrode 21 is opposed, sealing material formed between the periphery of the substrates liquid crystal surrounded by (not shown) space (electrooptic material) is sealed, the liquid crystal layer (electro-optical material layer) 50
が形成されている。 There has been formed.

【0096】液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極9aからの電界が印加されていない状態で配向膜16 [0096] The liquid crystal layer 50, for example one or several have become a liquid crystal mixed with the nematic liquid crystal, the alignment film in a state where no electric field is applied from the pixel electrode 9a 16
及び22により所定の配向状態を採る。 And a predetermined alignment state by 22.

【0097】また、シール材は、素子基板10及び対向基板20をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。 [0097] Further, the sealing material, for bonding the element substrate 10 and the counter substrate 20 at their periphery, for example, an adhesive such as a photocurable adhesive or thermosetting adhesive, in its interior fiberglass for the distance to a predetermined value between the substrates, spacers such as glass beads are mixed.

【0098】また、本実施形態では、ゲート絶縁膜2を走査線3aに対向する位置から延設して誘電体膜として用い、半導体膜1aを延設して第1蓄積容量電極1fとし、更にこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。 [0098] Further, in the present embodiment, and it extends from a position facing the gate insulating film 2 to the scanning line 3a used as a dielectric film, a first storage capacitor electrode 1f to extend the semiconductor film 1a, further by a part of the capacitor line 3b opposed to these a second storage capacitor electrode, the storage capacitor 70 is formed.

【0099】より詳細には、半導体層1aの高濃度ドレイン領域1eが、データ線6a及び走査線3aの下に延設されて、同じくデータ線6a及び走査線3aに沿って伸びる容量線3b部分に絶縁膜2を介して対向配置されて、第1蓄積容量電極(半導体層)1fとされている。 [0099] More specifically, the high-concentration drain region 1e of the semiconductor layer 1a is formed to extend below the data line 6a and the scanning line 3a, capacitive line 3b portions extending also along the data lines 6a and scanning lines 3a are oppositely disposed via the insulating film 2, there is a first storage capacitor electrode (semiconductor layer) 1f.
特に蓄積容量70の誘電体としての絶縁膜2は、高温酸化により単結晶シリコン層上に形成されるTFT30のゲート絶縁膜2に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量70は比較的小面積で大容量の蓄積容量として構成できる。 In particular the insulating film 2 as a dielectric of the storage capacitor 70, since nothing but the gate insulating film 2 of TFT30 to be formed on a single crystal silicon layer by high temperature oxidation may be a thin and high breakdown voltage of the insulating film, the storage capacitor 70 can be configured as a storage capacitor of a large capacity in a relatively small area.

【0100】更に、蓄積容量70においては、図7及び図8から分かるように、第1遮光膜11aを、第2蓄積容量電極としての容量線3bの反対側において第1蓄積容量電極1fに第1層間絶縁膜12を介して第3蓄積容量電極として対向配置させることにより(図8の図示右側の蓄積容量70参照)、蓄積容量が更に付与されるように構成されている。 [0100] Further, in the storage capacitor 70, as can be seen from FIGS. 7 and 8, the first light shielding film 11a, the first storage capacitor electrode 1f the opposite side of the capacitor line 3b as a second storage capacitor electrode first by facing the third storage capacitor electrode via the first interlayer insulating film 12 (see the storage capacitor 70 of the right side of FIG. 8), the storage capacitor is configured to be further imparted. 即ち、本実施形態では、第1蓄積容量電極1fを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。 That is, in this embodiment, are constructed double storage capacitor structure storage capacitor is applied to both sides of the first storage capacitor electrode 1f is, the storage capacity increases more. このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。 With such a structure, with the liquid crystal device of the present embodiment, it is possible to improve the function of preventing flicker or sticking in the display image.

【0101】これらの結果、データ線6a下の領域及び走査線3aに沿って液晶のディスクリネーションが発生する領域(即ち、容量線3bが形成された領域)という開口領域を外れたスペースを有効に利用して、画素電極9aの蓄積容量を増やすことが出来る。 [0102] These results, regions disclination of the liquid crystal is generated along the region and the scanning line 3a under the data line 6a (i.e., a region where the capacitor line 3b are formed) a space outside the opening area of ​​effective using the can increase the storage capacity of the pixel electrodes 9a.

【0102】また、本実施形態では、第1遮光膜11a [0102] Further, in the present embodiment, the first light shielding film 11a
(及びこれに電気的に接続された容量線3b)は定電位源に電気的に接続されており、第1遮光膜11a及び容量線3bは、定電位とされている。 (And this is electrically connected a capacitor line 3b) are electrically connected to the constant potential source, the first light-shielding film 11a and the capacitance line 3b is a constant potential. 従って、第1遮光膜11aに対向配置される画素スイッチング用TFT30 Therefore, for pixel switching is disposed opposite to the first light shielding film 11a TFT 30
に対し第1遮光膜11aの電位変動が悪影響を及ぼすことはない。 Potential variation of the first light-shielding film 11a does not adversely affect to. また、容量線3bは、蓄積容量70の第2蓄積容量電極として良好に機能し得る。 Further, the capacitor line 3b may well serve as a second storage capacitor electrode of the storage capacitor 70.

【0103】また、図7及び図8に示したように、本実施形態では、素子基板10に第1遮光膜11aを設けるのに加えて、コンタクトホール13を介して第1遮光膜11aは、前段あるいは後段の容量線3bに電気的に接続するように構成されている。 [0103] Further, as shown in FIGS. 7 and 8, in this embodiment, in addition to providing the first light shielding film 11a on the element substrate 10, the first light shielding film 11a via the contact hole 13, and it is configured to be electrically connected to the preceding stage or the subsequent stage of the capacitor line 3b. このような構成とした場合には、各第1遮光膜11aが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線6aに重ねて容量線3b及び第1遮光膜11aが形成される領域の他の領域に対する段差が少なくて済む。 Such a when the configuration, the first light-shielding film 11a is, as compared with the case that is electrically connected to a capacitor line of the stage, along the edge of the opening region of the pixel unit, the data line 6a fewer steps are to other areas of the region capacitive line 3b and the first light-shielding film 11a is formed to overlap the. このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション(配向不良)を低減できるので、画素部の開口領域を広げることが可能となる。 With such a step is less along the edge of the opening region of the pixel portion, it is possible to reduce the liquid crystal disclination caused in accordance with the step (orientation defect), and can be expanded opening region of the pixel portion Become.

【0104】また、第1遮光膜11aは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール13が開孔されている。 [0104] The first light-shielding film 11a is opening the contact hole 13 to the projecting portion projecting from the main line portion extending linearly as described above. ここで、コンタクトホール13の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。 Here, the opening portion of the contact hole 13, closer to the edge, for reasons such as stress is likely to diverge from the edge, the crack is less likely to occur. 従って、どれだけ突出部の先端に近づけてコンタクトホール13を開孔するかに応じて(好ましくは、マージンぎりぎりまで先端に近づけるかに応じて)、製造工程中に第1遮光膜11aにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。 Therefore, how much depending on whether a contact hole 13 closer to the tip of the projecting portion (preferably, depending on whether approach the tip to the margin last minute), the stress applied to the first light shielding film 11a during the manufacturing process There is relieved, resulting to prevent more effectively the crack, it is possible to improve the yield.

【0105】また、容量線3bと走査線3aとは、同一のポリシリコン膜からなり、蓄積容量70の誘電体膜とTFT30のゲート絶縁膜2とは、同一の高温酸化膜からなり、第1蓄積容量電極1fと、TFT30のチャネル形成領域1aおよびソース領域1d、ドレイン領域1 [0105] Further, the scanning line 3a and the capacitor line 3b, made of the same polysilicon film, the gate insulating film 2 of the dielectric film and the TFT30 of the storage capacitor 70 is made of the same high-temperature oxidation film, the first a storage capacitor electrode 1f, forming the channel of the TFT30 region 1a and the source region 1d, the drain region 1
e等とは、同一の半導体層1aからなっている。 The e etc., are made of the same semiconductor layer 1a. このため、素子基板10の基板本体10Aの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線3b及び走査線3aを同時に形成でき、蓄積容量70の誘電体膜及びゲート絶縁膜2を同時に形成することができる。 Therefore, simplifies the laminated structure formed on the surface of the substrate main body 10A of the element substrate 10, further, in the manufacturing method of the liquid crystal device described below, in the same thin film formation process the capacitance line 3b and the scanning line 3a at the same time forming possible, the dielectric film and the gate insulating film 2 of the storage capacitor 70 can be formed simultaneously.

【0106】容量線3bと第1遮光膜11aとは、第1 [0106] capacitance line 3b and the first light shielding film 11a, the first
層間絶縁膜12に開孔されたコンタクトホール13を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール13は、 Have surely and reliably through a contact hole 13 which is opened in the interlayer insulating film 12, although both are electrically connected, such contact holes 13,
画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。 May be opened in each pixel, it may be opened in every pixel group composed of a plurality of pixels.

【0107】このような画素毎或いは画素グループ毎に設けられるコンタクトホール13は、対向基板20側から見てデータ線6aの下に開孔されている。 [0107] Contact holes 13 provided for each such pixel or each pixel group are openings below the data line 6a as viewed from the counter substrate 20 side. このため、 For this reason,
コンタクトホール13は、画素部の開口領域から外れており、しかもTFT30や第1蓄積容量電極1fが形成されていない第1層間絶縁膜12の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール13の形成によるTFT30や他の配線等の不良化を防ぐことができる。 The contact hole 13 is deviated from the opening region of the pixel portion, and since TFT30 and first storage capacitor electrode 1f is provided in a portion of the first interlayer insulating film 12 is not formed, the effective use of the pixel portion It aims while, it is possible to prevent the TFT30 and other defects of the wiring or the like due to the formation of the contact hole 13.

【0108】また、図3において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1 [0108] Further, in FIG. 3, pixel switching TFT30 is, LDD (Lightly Doped Drain) structure has a scanning line 3a, the channel region of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a 1
a'、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、データ線6a、半導体層1aの低濃度ソース領域(ソース側LDD領域)1b及び低濃度ドレイン領域(ドレイン側LDD領域)1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。 a ', the scanning line 3a and the gate insulating film 2 for insulating the semiconductor layer 1a, the data line 6a, the lightly doped source region (source side LDD region) of the semiconductor layer 1a 1b and the lightly doped drain region (the drain-side LDD region) 1c , and a heavily doped source region 1d and the heavily doped drain region 1e of the semiconductor layer 1a.

【0109】高濃度ドレイン領域1eには、複数の画素電極9aのうちの対応する一つが接続されている。 [0109] The heavily doped drain region 1e, the corresponding one of the plurality of pixel electrodes 9a are connected. ソース領域1b及び1d並びにドレイン領域1c及び1eは後述するように、半導体層1aに対し、N型又はP型のチャネルを形成するかに応じて所定濃度のN型用又はP Source region 1b and 1d and the drain region 1c and 1e, as described below, to the semiconductor layer 1a, an N-type or P-type having a predetermined concentration, depending on whether to form the channel of the N-type or P
型用のドーパントをドープすることにより形成されている。 It is formed by doping a dopant for the mold. N型チャネルのTFTは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用TFT30として用いられることが多い。 TFT of the N-type channel has the advantage that the operating speed is fast, it is often used as a pixel switching TFT30 is a switching element of a pixel.

【0110】データ線6aは、Al等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。 [0110] Data lines 6a is composed of light-shielding thin film such as an alloy film such as a metal film or a metal silicide such as Al. また、走査線3a、ゲート絶縁膜2及び第1層間絶縁膜12の上には、高濃度ソース領域1dへ通じるコンタクトホール5及び高濃度ドレイン領域1eへ通じるコンタクトホール8が各々形成された第2層間絶縁膜4 The scanning lines 3a, on the gate insulating film 2 and the first interlayer insulating film 12, a second contact hole 8 leading to the contact hole 5 and the heavily doped drain region 1e leading to the heavily doped source region 1d are respectively formed interlayer insulating film 4
が形成されている。 There has been formed. このソース領域1bへのコンタクトホール5を介して、データ線6aは高濃度ソース領域1 Via the contact hole 5 to the source region 1b, the data line 6a is high-concentration source region 1
dに電気的に接続されている。 It is electrically connected to the d.

【0111】更に、データ線6a及び第2層間絶縁膜4 [0111] Furthermore, the data lines 6a and the second interlayer insulating film 4
の上には、高濃度ドレイン領域1eへのコンタクトホール8が形成された第3層間絶縁膜7が形成されている。 Above the third interlayer insulating film 7 a contact hole 8 to the high-concentration drain region 1e are formed is formed.
この高濃度ドレイン領域1eへのコンタクトホール8を介して、画素電極9aは高濃度ドレイン領域1eに電気的に接続されている。 Via the contact hole 8 to the high-concentration drain region 1e, the pixel electrode 9a is electrically connected to the heavily doped drain region 1e. 前述の画素電極9aは、このように構成された第3層間絶縁膜7の上面に設けられている。 Pixel electrodes 9a described above, is provided on the upper surface of the third interlayer insulating film 7 thus constructed. 尚、画素電極9aと高濃度ドレイン領域1eとは、 Incidentally, the pixel electrode 9a and the heavily doped drain region 1e is
データ線6aと同一のAl膜や走査線3bと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。 The data lines 6a and the same Al film and the scanning line 3b and the same polysilicon film and relays may be electrically connected.

【0112】画素スイッチング用TFT30は、好ましくは上述のようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極(走査線3a)をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。 [0112] pixel switching TFT30 preferably but has an LDD structure as described above, may have an offset structure in which the low-concentration source region 1b and the lightly doped drain region 1c are not implanted impurity ions high concentration implanted impurity ions in the gate electrode (scanning line 3a) as a mask, it may be a self-aligned type TFT forming the self-aligned manner heavily doped source and drain regions.

【0113】また、画素スイッチング用TFT30のゲート電極(走査線3a)をソース−ドレイン領域1b及び1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。 [0113] The gate electrode of the pixel switching TFT30 (scanning line 3a) source - but a single gate structure in which only one between the drain region 1b and 1e, two or more gate electrodes between them it may be arranged. この際、各々のゲート電極には同一の信号が印加されるようにする。 In this case, the respective gate electrodes of the to same signal is applied. このようにダブルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。 By configuring the TFT in this way double gate or triple gate or more, the channel and the source - prevents leakage current of the drain region junction, it is possible to reduce the current during off. これらのゲート電極の少なくとも1個をLDD構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。 If at least one of the gate electrodes to the LDD structure or offset structure can further be reduced OFF current, obtain a stable switching element.

【0114】ここで、一般には、半導体層1aのチャネル領域1a'、低濃度ソース領域1b及び低濃度ドレイン領域1c等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用TFT30のトランジスタ特性が劣化するが、本実施形態では、走査線3aを上側から覆うようにデータ線6aがAl等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1 [0114] Here, in general, a channel region 1a 'of the semiconductor layer 1a', single-crystal silicon layer constituting the low-concentration source region 1b and the lightly doped drain region 1c, etc., by photoelectric conversion effect included in the silicon when light is incident the transistor characteristics of the pixel switching TFT30 will photocurrent is generated is degraded, in the present embodiment, the data line 6a to cover the scanning line 3a from the upper side is formed from a light blocking metal film such as Al since at least the semiconductor layer 1
aのチャネル領域1a'及びLDD領域1b、1cへの入射光の入射を防止することが出来る。 a channel region 1a 'and the LDD regions 1b, it is possible to prevent the incidence of the incident light to 1c.

【0115】また、前述のように、画素スイッチング用TFT30の下側(基板本体10A側)には、第1遮光膜11aが設けられているので、少なくとも半導体層1 [0115] Further, as described above, the lower side of the pixel switching TFT 30 (substrate main body 10A side), since the first light shielding film 11a is provided, at least the semiconductor layer 1
aのチャネル領域1a'及びLDD領域1b、1cへの戻り光の入射を防止することが出来る。 a channel region 1a 'and the LDD regions 1b, it is possible to prevent the incidence of the return light to 1c.

【0116】尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線3bと第1遮光膜11aとを接続しているため、最上段あるいは最下段の画素に対して第1遮光膜11aに定電位を供給するための容量線3bが必要となる。 [0116] In the present embodiment, since the connecting mutually adjacent front or rear stage of the capacitance line 3b provided in a pixel and a first light-shielding film 11a, against the uppermost or lowermost pixel capacity line 3b for supplying a constant potential to the first light-shielding film 11a is required. そこで、容量線3bの数を垂直画素数に対して1本余分に設けておくようにすると良い。 Therefore, it is preferable to so advance provided one extra with respect to the number of vertical pixel number of the capacitor line 3b.

【0117】(電気光学装置の製造方法)次に、上記構造を有する液晶装置の製造方法について説明する。 [0117] Next (method of manufacturing an electro-optical device), a method for manufacturing a liquid crystal device having the above structure. はじめに、図9〜図14に基づいて、本発明に係る実施形態の素子基板の製造方法として、素子基板10の製造方法について説明する。 First, based on FIGS. 9-14, a manufacturing method of an element substrate of the embodiment of the present invention, a method for manufacturing the element substrate 10. なお、図9〜図14は各工程における素子基板の一部分を、図8と同様に、図7のA−A' Incidentally, FIGS. 9 to 14 are a portion of the element substrate in each step, similar to FIG. 8, A-A 'in FIG. 7
断面に対応させて示す工程図である。 It is a process diagram illustrating in correspondence to the cross section. また、図10〜図14においては、図面を簡略化するために、絶縁部20 Further, in FIGS. 10 to 14, in order to simplify the drawing, the insulating portion 20
5の図示を省略している。 5 are not shown.

【0118】はじめに、シリコン基板、石英基板、ガラス基板等の基板本体(支持基板)10Aを用意する。 [0118] First, a silicon substrate, a quartz substrate, such as glass substrate of the substrate main body (supporting substrate) 10A. ここで、好ましくはN 2 (窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃ Here, preferably N 2 (nitrogen) inert gas atmosphere such as about 850 to 1,300 ° C., more preferably 1000 ° C.
の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体10Aに生じる歪みが少なくなるように前処理しておく。 The high temperature anneal process, keep pretreated as distortion caused in the substrate main body 10A is reduced in a high temperature process to be performed later. 即ち、製造プロセスにおいて処理される最高温に合わせて、事前に基板本体10Aを同じ温度かそれ以上の温度で熱処理しておく。 That is, in accordance with the highest temperature to be processed in the manufacturing process, previously have heat-treating the substrate main body 10A at the same temperature or higher temperatures.

【0119】このように処理された基板本体10Aの全面に、図9(a)に示すように、Ti、Cr、W、T [0119] the entire surface of the treated substrate body 10A in this manner, as shown in FIG. 9 (a), Ti, Cr, W, T
a、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、100〜500 a, a metal alloy film such as a metal or metal silicide such as Mo and Pd, by a sputtering method, 100-500
nm程度の膜厚、好ましくは約200nmの膜厚の遮光層11を形成する。 of nm thickness, preferably to form a light shielding layer 11 having a thickness of about 200 nm.

【0120】次に、図9(b)に示すように、フォトリソグラフィにより第1遮光膜11aのパターン(図7参照)に対応するフォトレジスト207を形成する。 [0120] Next, as shown in FIG. 9 (b), a photoresist 207 corresponding to the pattern of the first light-shielding film 11a (refer to FIG. 7) by photolithography.

【0121】次に、図9(c)に示すように、フォトレジスト207を介して遮光層11に対しエッチングを行うことにより、図7に示したようなパターンの第1遮光膜11aを形成する。 [0121] Next, as shown in FIG. 9 (c), by etching to the light-shielding layer 11 through the photoresist 207 to form the first light shielding film 11a of the pattern shown in FIG. 7 .

【0122】次に、図9(d)に示すように、第1遮光膜11aの上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、T [0122] Next, as shown in FIG. 9 (d), on the first light-shielding film 11a, for example, atmospheric or TEOS by low pressure CVD method or the like (tetraethyl orthosilicate) gas, TEB (tetra ethyl-boat rate) gas, T
MOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1層間絶縁膜12を形成する。 With MOP (tetramethyl oxy Foss rate) gas or the like, to form NSG, PSG, BSG, silicate glass film such as BPSG, a silicon nitride film, a first interlayer insulating film 12 made of silicon oxide or the like. この第1層間絶縁膜12の膜厚は、例えば、約400〜1000n The thickness of the first interlayer insulating film 12 is, for example, about 400~1000n
m、より好ましくは800nm程度とする。 m, more preferably about 800 nm.

【0123】次に、図9(e)に示すように、第1層間絶縁膜12の表面全体を、CMP(化学的機械研磨)法などにより研磨して平坦化する。 [0123] Next, as shown in FIG. 9 (e), the entire surface of the first interlayer insulating film 12 is planarized by polishing or the like CMP (chemical mechanical polishing) method.

【0124】次に、図9(f)に示すように、表面が平坦化された第1層間絶縁膜12を形成した図9(e)に示す基板本体10Aと、表面に第1の酸化シリコン膜2 [0124] Next, as shown in FIG. 9 (f), the substrate main body 10A shown in FIG. 9 (e) forming a first interlayer insulating film 12 whose surface is planarized, a first silicon oxide on the surface film 2
03B、窒化シリコン膜若しくは窒化酸化シリコン膜2 03B, a silicon nitride film or a silicon nitride oxide film 2
04、第2の酸化シリコン膜203Aからなる絶縁部2 04, the insulating portion 2 consisting of the second silicon oxide film 203A
05を形成した単結晶シリコン基板202Aとの貼り合わせを行う。 05 was formed performing bonding between the single crystal silicon substrate 202A. 次いで、図9(g)に示すように、基板本体10Aの表面上に薄膜の単結晶シリコン層202を残して大部分の単結晶シリコン基板202Aの剥離を行う。 Then, as shown in FIG. 9 (g), leaving a monocrystalline silicon layer 202 of the thin film performs a release of a large portion of the single crystal silicon substrate 202A on the surface of the substrate main body 10A.

【0125】なお、単結晶シリコン基板202Aの表面に絶縁部205を形成する方法、表面に絶縁部205を形成した単結晶シリコン基板202Aと基板本体10A [0125] The method of forming the insulating portion 205 on the surface of the single crystal silicon substrate 202A, a single crystal silicon substrate 202A to form an insulating portion 205 on the surface and the substrate main body 10A
との貼り合わせ方法、及び単結晶シリコン基板202A Bonding method with, and the single crystal silicon substrate 202A
の剥離方法については、上記のSOI基板200の製造方法において詳細に説明したので、説明を省略する。 For separation method has been described in detail in the method for manufacturing an SOI substrate 200 described above, the description thereof is omitted.

【0126】次に、図9(h)に示すように、単結晶シリコン層202をフォトリソグラフィ工程、エッチング工程等を経て所定のパターンに形成することにより、図7に示した如き所定パターンの半導体層1aを形成する。 [0126] Next, as shown in FIG. 9 (h), a photolithography process a single crystal silicon layer 202, by via etching process or the like is formed into a predetermined pattern, a semiconductor having a predetermined pattern such as shown in FIG. 7 forming a layer 1a. 即ち、特にデータ線6a下で容量線3bが形成される領域及び走査線3aに沿って容量線3bが形成される領域には、画素スイッチング用TFT30を構成する半導体層1aから延設された第1蓄積容量電極1fを形成する。 That is, particularly in the area of ​​the capacitor line 3b are formed along the region and the scanning line 3a capacitor line 3b is formed under the data line 6a, the extended from the semiconductor layer 1a constituting the pixel switching TFT30 forming a first storage capacitor electrode 1f.

【0127】次に、図9(i)に示すように、画素スイッチング用TFT30を構成する半導体層1aと共に第1蓄積容量電極1fを約850〜1300℃の温度、好ましくは約1000℃の温度で72分程度熱酸化することにより、約60nmの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用TFT30のゲート絶縁膜2と共に容量形成用のゲート絶縁膜2を形成する。 [0127] Next, as shown in FIG. 9 (i), the first storage capacitor electrode 1f a temperature of about from 850 to 1300 ° C. together with the semiconductor layer 1a constituting the pixel switching TFT 30, preferably at a temperature of about 1000 ° C. by about 72 minutes thermally oxidized to form a relatively thin thermal silicon oxide film of about 60 nm, to form a gate insulating film 2 for capacitor forming a gate insulating film 2 of the pixel switching TFT 30. この結果、半導体層1a及び第1蓄積容量電極1f As a result, the semiconductor layer 1a and the first storage capacitor electrode 1f
の厚さは、約30〜170nmの厚さ、ゲート絶縁膜2 The thickness of the thickness of about 30~170Nm, the gate insulating film 2
の厚さは、約60nmの厚さとなる。 Thickness of, a thickness of about 60nm.

【0128】次に、図10(a)に示すように、Nチャネルの半導体層1aに対応する位置にレジスト膜301 [0128] Next, as shown in FIG. 10 (a), the resist film 301 at positions corresponding to the semiconductor layer 1a of the N-channel
を形成し、Pチャネルの半導体層1aにPなどのV族元素のドーパント302を低濃度で(例えば、Pイオンを70keVの加速電圧、2×10 11 /cm 2のドーズ量にて)ドープする。 Forming a low-concentration dopant 302 of the V group element such as P in the semiconductor layer 1a of the P-channel (e.g., an acceleration voltage of 70keV P ions, of 2 × 10 11 / cm 2 at a dose) to dope .

【0129】次に、図10(b)に示すように、図示を省略するPチャネルの半導体層1aに対応する位置にレジスト膜を形成し、Nチャネルの半導体層1aにBなどのIII族元素のドーパント303を低濃度で(例えば、 [0129] Next, as shown in FIG. 10 (b), a resist film is formed at a position corresponding to the semiconductor layer 1a of the P-channel, not shown, III group element and B in the semiconductor layers 1a of the N-channel the dopant 303 low concentration (e.g.,
Bイオンを35keVの加速電圧、1×10 12 /cm 2 B ion acceleration voltage of 35keV, 1 × 10 12 / cm 2
のドーズ量にて)ドープする。 Be of at dose) doped.

【0130】次に、図10(c)に示すように、Pチャネル、Nチャネル毎に各半導体層1aのチャネル領域1 [0130] Next, as shown in FIG. 10 (c), P-channel, the channel region of the N per-channel the semiconductor layers 1a 1
a'の端部を除く基板10の表面にレジスト膜305を形成し、Pチャネルについて、図10(a)に示した工程の約1〜10倍のドーズ量のPなどのV族元素のドーパント306、Nチャネルについて図10(b)に示した工程の約1〜10倍のドーズ量のBなどのIII族元素のドーパント306をドープする。 The resist film 305 is formed on the surface of the substrate 10 except for the end of a ', the P-channel dopant group V element such as P in about 1 to 10 times the dose of steps shown in FIG. 10 (a) 306, N-channel group III element of the dopant 306 and B of about 1 to 10 times the dose of steps shown in FIG. 10 (b) is doped for.

【0131】次に、図10(d)に示すように、半導体層1aを延設してなる第1蓄積容量電極1fを低抵抗化するため、基板本体10Aの表面の走査線3a(ゲート電極)に対応する部分にレジスト膜307(走査線3a [0131] Next, as shown in FIG. 10 (d), to reduce the resistance of the first storage capacitor electrode 1f formed by extending the semiconductor layer 1a, the scanning line 3a (gate electrode of the surface of the substrate main body 10A resist film 307 (the scanning line 3a to the portion corresponding to)
よりも幅が広い)を形成し、これをマスクとしてその上からPなどのV族元素のドーパント308を低濃度で(例えば、Pイオンを70keVの加速電圧、3×10 Wider than the) to form, thereon from the V group element of the dopant 308, such as P low concentration (e.g., an acceleration voltage of 70keV P ions as a mask, 3 × 10
14 /cm 2のドーズ量にて)ドープする。 14 / cm at 2 dose) to dope.

【0132】次に、図11(a)に示すように、第1層間絶縁膜12及び絶縁部205(図示略)に第1遮光膜11aに至るコンタクトホール13を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。 [0132] Next, as shown in FIG. 11 (a), the first interlayer insulating film 12 and the insulating portion 205 a contact hole 13 reaching the first light-shielding film 11a to (not shown) reactive etching, reactive ion beam by dry etching such as etching or is formed by wet etching. この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。 In this case, reactive ion etching, by anisotropic etching such as reactive ion beam etching, better to the contact hole 13 or the like, can be advantageously an opening shape substantially the same as the mask shape. 但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール13等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。 However, if aperture combination of dry etching and wet etching, it is possible these contact holes 13 or the like in a tapered shape, the advantage that disconnection during wire connection can be prevented is obtained.

【0133】次に、図11(b)に示すように、減圧C [0133] Next, as shown in FIG. 11 (b), reduced pressure C
VD法等によりポリシリコン層3を350nm程度の厚さで堆積した後、リン(P)を熱拡散し、ポリシリコン膜3を導電化する。 After the polysilicon layer 3 was deposited to a thickness of about 350nm by VD method, phosphorus (P) was thermally diffused, a is conductive polysilicon film 3. 又は、Pイオンをポリシリコン膜3 Or, a polysilicon film 3 P ions
の成膜と同時に導入したドープトシリコン膜を用いてもよい。 Doped silicon film introduced simultaneously deposited with the may be used. これにより、ポリシリコン層3の導電性を高めることができる。 This can increase the conductivity of the polysilicon layer 3.

【0134】次に、図11(c)に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図7に示した如き所定パターンの走査線3aと共に容量線3bを形成する。 [0134] Next, as shown in FIG. 11 (c), a photolithography process using a resist mask, an etching process or the like, to form the capacitor line 3b with the scanning line 3a with a predetermined pattern such as shown in FIG. 尚、この後、基板本体10Aの裏面に残存するポリシリコンを基板本体10 Incidentally, thereafter, the substrate main body 10 of the polysilicon remaining on the back surface of the substrate main body 10A
Aの表面をレジスト膜で覆ってエッチングにより除去する。 Covers the surface of A in the resist film is removed by etching.

【0135】次に、図11(d)に示すように、半導体層1aにPチャネルのLDD領域を形成するために、N [0135] Next, as shown in FIG. 11 (d), in order to form an LDD region of the P-channel semiconductor layer 1a, N
チャネルの半導体層1aに対応する位置をレジスト膜3 Resist the position corresponding to the semiconductor layer 1a of the channel layer 3
09で覆い、走査線3a(ゲート電極)を拡散マスクとして、まずBなどのIII族元素のドーパント310を低濃度で(例えば、BF 2イオンを90keVの加速電圧、3×10 13 /cm 2のドーズ量にて)ドープし、P Covered with 09, as a diffusion mask scanning line 3a (gate electrode), first, the group III element of the dopant 310 and B low concentration (e.g., a BF 2 ion acceleration voltage of 90 keV, the 3 × 10 13 / cm 2 at dose) doped, P
チャネルの低濃度ソース領域1b及び低濃度ドレイン領域1cを形成する。 Forming a lightly doped source region 1b and the lightly doped drain region 1c of the channel.

【0136】続いて、図11(e)に示すように、半導体層1aにPチャネルの高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、Nチャネルの半導体層1aに対応する位置をレジスト膜309で覆った状態で、かつ、図示はしていないが走査線3aよりも幅の広いマスクでレジスト層をPチャネルに対応する走査線3a上に形成した状態、同じくBなどのIII族元素のドーパント311を高濃度で(例えば、BF 2イオンを90keVの加速電圧、2×10 15 /cm 2のドーズ量にて)ドープする。 [0136] Subsequently, as shown in FIG. 11 (e), in order to form a high-concentration source region 1d and the heavily doped drain region 1e of the P-channel semiconductor layer 1a, a position corresponding to the semiconductor layer 1a of the N-channel in state covered with the resist film 309, and the state is not shown forming a resist layer with a wide mask width than the scanning line 3a on the scanning line 3a corresponding to the P-channel, likewise III and B the dopant 311 families element at a high concentration (e.g., an acceleration voltage of 90keV with BF 2 ions, of 2 × 10 15 / cm 2 at a dose) to dope.

【0137】次に、図12(a)に示すように、半導体層1aにNチャネルのLDD領域を形成するために、P [0137] Next, as shown in FIG. 12 (a), in order to form an LDD region of the N-channel semiconductor layer 1a, P
チャネルの半導体層1aに対応する位置をレジスト膜(図示せず)で覆い、走査線3a(ゲート電極)を拡散マスクとして、PなどのV族元素のドーパント60を低濃度で(例えば、Pイオンを70keVの加速電圧、6 Covers the position corresponding to the semiconductor layer 1a of the channel in the resist film (not shown), the scanning line 3a (gate electrode) as a diffusion mask, a dopant 60 of the V group element such as P low concentration (e.g., P ions the acceleration voltage of 70keV, 6
×10 12 /cm 2のドーズ量にて)ドープし、Nチャネルの低濃度ソース領域1b及び低濃度ドレイン領域1c × 10 12 / cm at 2 dose) doped, N channel lightly doped source region 1b and the lightly doped drain region 1c
を形成する。 To form.

【0138】続いて、図12(b)に示すように、半導体層1aにNチャネルの高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広いマスクでレジスト62をNチャネルに対応する走査線3a上に形成した後、同じくPなどのV族元素のドーパント61を高濃度で(例えば、Pイオンを70 [0138] Subsequently, as shown in FIG. 12 (b), in order to form the heavily doped source region 1d and the heavily doped drain region 1e of the N-channel semiconductor layer 1a, a wide mask width than the scanning line 3a after the resist 62 was formed on the scanning line 3a corresponding to the N-channel, also a dopant 61 of the V group element such as P at a high concentration (e.g., the P ions 70
keVの加速電圧、4×10 15 /cm 2のドーズ量にて)ドープする。 accelerating voltage of keV, at a dose of 4 × 10 15 / cm 2) is doped.

【0139】次に、図12(c)に示すように、画素スイッチング用TFT30における走査線3aと共に容量線3b及び走査線3aを覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PS [0139] Next, as shown in FIG. 12 (c), so as to cover the capacitance line 3b and the scanning line 3a together with the scanning line 3a in the pixel switching TFT 30, for example, the atmospheric pressure or reduced pressure CVD method or TEOS gas or the like using, NSG, PS
G、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第2層間絶縁膜4を形成する。 G, BSG, silicate glass film such as BPSG, silicon nitride film, a second interlayer insulating film 4 made of a silicon oxide film or the like. 第2層間絶縁膜4の膜厚は、約500〜 The thickness of the second interlayer insulating film 4 is about 500
1500nmが好ましく、更に800nmがより好ましい。 1500nm are preferred, 800nm ​​is more preferable.

【0140】この後、高濃度ソース領域1d及び高濃度ドレイン領域1eを活性化するために約850℃のアニール処理を20分程度行う。 [0140] Thereafter, annealing is performed for about 850 ° C. for about 20 minutes in order to activate the heavily doped source region 1d and the heavily doped drain region 1e.

【0141】次に、図12(d)に示すように、データ線31に対するコンタクトホール5を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。 [0141] Next, as shown in FIG. 12 (d), the contact hole 5 to the data line 31, reactive etching, is formed by dry etching such as reactive ion beam etching or by wet etching. また、走査線3aや容量線3bを図示しない配線と接続するためのコンタクトホールも、コンタクトホール5と同一の工程により第2層間絶縁膜4に開孔する。 Further, a contact hole for connection with unillustrated scanning lines 3a and the capacitor line 3b wire also be opened in the second interlayer insulating film 4 by the contact hole 5 and the same step.

【0142】次に、図13(a)に示すように、第2層間絶縁膜4の上に、スパッタ処理等により、遮光性のA [0142] Next, as shown in FIG. 13 (a), on the second interlayer insulating film 4 by sputtering or the like, light-shielding A
l等の低抵抗金属や金属シリサイド等を金属膜6として、約100〜700nmの厚さ、好ましくは約350 The low resistance metal or metal silicide of l such as a metal film 6, approximately 100~700nm thick, preferably about 350
nmに堆積し、更に図13(b)に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線6aを形成する。 Deposited nm, further as shown in FIG. 13 (b), a photolithography process, an etching process or the like, to form the data line 6a.

【0143】次に、図13(c)に示すように、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、 [0143] Next, as shown in FIG. 13 (c), so as to cover the data lines 6a, for example, atmospheric pressure or by using a low pressure CVD method or TEOS gas or the like, NSG, PSG, BSG,
BPSGなどのシリケートガラス膜、窒化シリコン膜、 Silicate glass film, such as BPSG, a silicon nitride film,
酸化シリコン膜等からなる第3層間絶縁膜7を形成する。 A third interlayer insulating film 7 made of a silicon oxide film or the like. 第3層間絶縁膜7の膜厚は、約500〜1500n The thickness of the third interlayer insulating film 7 is about 500~1500n
mが好ましく、更に800nmがより好ましい。 m is preferable, and further 800nm ​​is more preferable.

【0144】次に、図14(a)に示すように、画素スイッチング用TFT30において、画素電極9aと高濃度ドレイン領域1eとを電気的に接続するためのコンタクトホール8を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。 [0144] Next, as shown in FIG. 14 (a), in the pixel switching TFT 30, a contact hole 8 for electrically connecting the pixel electrode 9a and the heavily doped drain region 1e, reactive etching, reactive It is formed by dry etching such as sex ion beam etching.

【0145】次に、図14(b)に示すように、第3層間絶縁膜7の上に、スパッタ処理等により、ITO等の透明導電性薄膜9を、約50〜200nmの厚さに堆積し、更に図14(c)に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極9aを形成する。 [0145] Next, as shown in FIG. 14 (b), deposited on the third interlayer insulating film 7 by the sputtering process or the like, a transparent conductive thin film 9 such as ITO, to a thickness of about 50~200nm and, further as shown in FIG. 14 (c), a photolithography process, an etching process or the like, to form the pixel electrode 9a. 尚、本実施形態の液晶装置が反射型液晶装置である場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成してもよい。 Note that when the liquid crystal device of this embodiment is a reflective type liquid crystal device may form the pixel electrode 9a of an opaque material with high reflectance such as Al.

【0146】続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜16(図8参照)が形成される。 [0146] Subsequently, after applying the coating liquid for alignment film of polyimide on the pixel electrode 9a, so as to have a predetermined pretilt angle, and by the like rubbed in a predetermined direction, the alignment film 16 ( see FIG. 8) is formed.

【0147】以上のようにして、素子基板10が製造される。 [0147] As described above, the element substrate 10 is manufactured.

【0148】本実施形態の素子基板の製造方法によれば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aと基板本体10Aとを貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜204を基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面よりも半導体層1a(TFT30)側に位置させることができるので、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層1a(TFT30)側に拡散することを完全に防止することができる。 [0148] According to the manufacturing method of the element substrate of this embodiment, by bonding a single-crystal silicon substrate 202A to form a silicon nitride film or a silicon nitride oxide film 204 on the surface and the substrate main body 10A, a silicon nitride film or a since the silicon nitride oxide film 204 can be positioned on the semiconductor layer 1a (TFT 30) side than the bonding surface between the substrate main body 10A and the single crystal silicon substrate 202A, impurities contained in the substrate main body 10A, and the substrate body 10A and adsorbed on the bonding surface of the single crystal silicon substrate 202A impurities can be completely prevented from being diffused into the semiconductor layer 1a (TFT 30) side.

【0149】また、本実施形態の素子基板の製造方法により製造された素子基板10は、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層1a(TFT30)側へ拡散することを完全に防止することができるので、TFT30の特性の劣化を防止することができるものとなる。 [0149] Further, the element substrate 10 manufactured by the manufacturing method of the element substrate of this embodiment, the adsorbed impurities contained in the substrate main body 10A, and the bonding surface of the substrate main body 10A and the single crystal silicon substrate 202A because impurities can be prevented completely from being diffused into the semiconductor layer 1a (TFT 30) side and which can prevent deterioration of the characteristics of the TFT 30.

【0150】次に、対向基板20の製造方法及び素子基板10と対向基板20とから液晶装置を製造する方法について説明する。 [0150] Next, a description from the manufacturing process and the element substrate 10 and the counter substrate 20. of the counter substrate 20 a method for manufacturing a liquid crystal device.

【0151】図8に示した対向基板20については、基板本体20Aとしてガラス基板等の光透過性基板を用意し、基板本体20Aの表面上に、第2遮光膜23及び後述する周辺見切りとしての第2遮光膜を形成する。 [0151] The counter substrate 20 shown in FIG. 8, the light-transmitting substrate such as a glass substrate was prepared as a substrate main body 20A, on the surface of the substrate main body 20A, as peripheral partition of the second light-shielding film 23 and described below forming a second light-shielding film. 第2 The second
遮光膜23及び後述する周辺見切りとしての第2遮光膜は、例えばCr、Ni、Alなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。 The second light-shielding film as a peripheral parting light shielding film 23 and will be described later, for example Cr, Ni, after sputtering a metal material such as Al, is formed through a photolithography process, an etching process. 尚、これらの第2遮光膜は、上記の金属材料の他、カーボンやTiなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。 Note that these second light-shielding film, in addition to the above-mentioned metallic material may be formed such as carbon or Ti of a material such as resin black dispersed in the photoresist.

【0152】その後、基板本体20Aの表面上の全面にスパッタリング法などにより、ITO等の透明導電性薄膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。 [0152] Then, due entirely to the sputtering method on the surface of the substrate main body 20A, a transparent conductive thin film of ITO or the like, by depositing a thickness of about 50 to 200 nm, to form a counter electrode 21. 更に、対向電極21の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜22(図3参照)を形成する。 Further, after applying the coating liquid for alignment film such as polyimide on the entire surface of the surface of the counter electrode 21, so as to have a predetermined pretilt angle, and by the like rubbed in a predetermined direction, the alignment film 22 (FIG. 3 reference) to form. 以上のようにして、対向基板20 As described above, the counter substrate 20
が製造される。 There are produced.

【0153】最後に、上述のようにして製造された素子基板10と対向基板20とを、配向膜16及び22が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層50を形成することにより、上記構造の液晶装置が製造される。 [0153] Finally, the opposed substrate 20 element substrate 10 manufactured as described above, bonded with a sealing material such that the orientation films 16 and 22 are opposed to each other, by a method such as a vacuum suction method, both the space between the substrates, for example by sucking liquid crystal obtained by mixing a plurality of types of nematic liquid crystal, by forming a liquid crystal layer 50 having a predetermined thickness, the liquid crystal device of the above structure is manufactured.

【0154】(液晶装置の全体構成)上記のように構成された本実施形態の液晶装置の全体構成を図15及び図16を参照して説明する。 [0154] will be described with reference to FIGS. 15 and 16 the overall configuration of a liquid crystal device of the present embodiment configured as described above (overall configuration of a liquid crystal device). 尚、図15は、素子基板10 Incidentally, FIG. 15, the element substrate 10
を対向基板20側から見た平面図であり、図16は、対向基板20を含めて示す図15のH−H'断面図である。 The is a plan view seen from the counter substrate 20 side, FIG. 16 is a H-H 'sectional view of FIG. 15 illustrating including the counter substrate 20.

【0155】図15において、素子基板10の表面上には、シール材52がその縁に沿って設けられており、図16に示すように、図15に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52により素子基板10に固着されている。 [0155] In FIG. 15, on the surface of the element substrate 10, the sealing member 52 is provided along its edges, as shown in FIG. 16, almost the same contour as the sealant 52 shown in FIG. 15 counter substrate 20 is fixed to the element substrate 10 by the sealing member 52 with.

【0156】図15に示すように、対向基板20の表面上にはシール材52の内側に並行させて、例えば第2遮光膜23と同じ或いは異なる材料から成る周辺見切りとしての第2遮光膜53が設けられている。 [0156] As shown in FIG. 15, is on the surface of the counter substrate 20 by parallel inside the sealing material 52, for example, the second light-shielding film as a peripheral partition of the same or different material as the second light-shielding film 23 53 It is provided.

【0157】また、素子基板10において、シール材5 [0157] Further, in the element substrate 10, the sealant 5
2の外側の領域には、データ線駆動回路101及び実装端子102が素子基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。 The second outer area, the data line driving circuit 101 and mounting terminals 102 are provided along one side of the element substrate 10, the scanning line driving circuit 104 is provided along two sides adjacent to the one side ing. 走査線3aに供給される走査信号遅延が問題にならない場合には、走査線駆動回路1 When the scanning signal delay that is supplied to the scanning line 3a is not a problem, the scanning line driving circuit 1
04は片側だけでも良いことは言うまでもない。 04 it is of course may be only one side.

【0158】また、データ線駆動回路101を表示領域(画素部)の辺に沿って両側に配列してもよい。 [0158] Alternatively, it may be arranged on both sides along the side of the display data line driving circuit 101 region (pixel portion). 例えば奇数列のデータ線6aは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線6aは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。 For example, the data lines 6a in the odd-numbered columns and supplies the image signals from along one edge arranged data line driving circuit of the display area, the data lines 6a in the even-numbered columns along the opposite side of the display area distribution from setting data line driving circuit may be supplied image signal. この様にデータ線6aを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。 By this way the data line 6a to drive in a comb shape, it is possible to extend the area occupied by the data line driving circuit, it is possible to configure a complicated circuit.

【0159】更に素子基板10の残る一辺には、表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、更に、周辺見切りとしての第2遮光膜53の下に隠れてプリチャージ回路を設けてもよい。 [0159] In addition the remaining one side of the element substrate 10, a plurality of wires 105 for connecting the scanning line driving circuits 104 provided on both sides of the display area is provided, further, the second light-shielding as a peripheral parting it may be provided a precharge circuit hidden under the film 53. また、素子基板10と対向基板20間のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間で電気的導通をとるための導通材106が設けられている。 Further, in at least one position of the corner portion between the element substrate 10 and the counter substrate 20, conductive material 106 for electrically connecting it is disposed between the element substrate 10 and the counter substrate 20.

【0160】また、素子基板10の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。 [0160] Furthermore, even on the surface of the element substrate 10, the quality during manufacture and shipment liquid crystal device may be an inspection circuit for inspecting the defects. また、データ線駆動回路101及び走査線駆動回路104を素子基板10の表面上に設ける代わりに、例えばTAB(テープオートメイテッドボンディング基板)上に実装された駆動用L Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the surface of the element substrate 10, for example, TAB L drive mounted on (tape automated bonding substrate)
SIに、素子基板10の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。 In SI, it may be electrically and mechanically connected through an anisotropic conductive film provided in the peripheral region of the element substrate 10.

【0161】また、対向基板20の光が入射する側及び素子基板10の光が出射する側には各々、例えば、TN [0161] Further, each of the side where the light side and the element substrate 10 where the light of the counter substrate 20 is incident is emitted, for example, TN
(ツイステッドネマティック)モード、STN(スーパーTN)モード、D−STN(デュアルスキャン−ST (Twisted nematic) mode, STN (super TN) mode, D-STN (dual scan -ST
N)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。 N) operation mode or the like mode, according to another normally white mode / normally black mode, a polarizing film, a retardation film, etc. polarizing means are arranged in a predetermined direction.

【0162】本実施形態の液晶装置がカラー液晶プロジェクタ(投射型表示装置)に適用される場合には、3枚の液晶装置がRGB用のライトバルブとして各々用いられ、各パネルには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。 [0162] When the liquid crystal device of the present embodiment is applied to a color liquid crystal projector (projection display device), three liquid crystal devices are used respectively as the light valve for RGB, each RGB color for each panel dichroic each color decomposed through the dichroic mirror light for decomposition is to be respectively incident as projection light. 従って、その場合には上記実施形態で示したように、対向基板20に、カラーフィルタは設けられていない。 Therefore, in that case, as shown in the above embodiment, the counter substrate 20, a color filter is not provided.

【0163】しかしながら、対向基板20の基板本体2 [0163] However, the substrate of the counter substrate 20 body 2
0Aの液晶層50側表面上において、第2遮光膜23の形成されていない画素電極9aに対向する所定領域にR In the liquid crystal layer 50 side surface of the 0A, R in a predetermined area facing the pixel electrode 9a is not formed of the second light-shielding film 23
GBのカラーフィルタをその保護膜と共に形成してもよい。 The GB color filter may be formed together with the protective film. このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。 With such a configuration, the color liquid crystal device, such as a direct view type or a reflective type color liquid crystal television other than the liquid crystal projector can be applied to the liquid crystal device of this embodiment.

【0164】更に、対向基板20の表面上に1画素に1 [0164] 1 further to one pixel on the surface of the counter substrate 20
個対応するようにマイクロレンズを形成してもよい。 It may form a microlens as number corresponding. このようにすれば、入射光の集光効率を向上することで、 In this way, by improving the condensing efficiency of the incident light,
明るい液晶装置が実現できる。 Bright liquid crystal device can be realized. 更にまた、対向基板20 Furthermore, the counter substrate 20
の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。 On the surface of, to deposit an interference layer having different refractive indexes several layers, by utilizing the interference of light, it may be formed dichroic filter that creates RGB color. このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。 According to the dichroic filter with the opposite substrate, a brighter color liquid crystal device can be realized.

【0165】なお、本実施形態における液晶装置では、 [0165] In the liquid crystal device of this embodiment,
入射光を対向基板20側から入射させることとしたが、 Although it was decided to light is incident from the counter substrate 20 side,
素子基板10に第1遮光膜11aを設ける構成としているので、素子基板10側から入射光を入射させ、対向基板20側から出射するようにしても良い。 Since the configuration in which the first light shielding film 11a on the element substrate 10, light is incident from the element substrate 10 side, it may be emitted from the counter substrate 20 side. 即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層1aのチャネル領域1a'及びLDD領域1b、1 That is, even if in this way attach the liquid crystal device in the liquid crystal projector, a channel region 1a 'of the semiconductor layer 1a' and the LDD regions 1b, 1
cに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。 Light can be prevented from entering the c, it is possible to display a high-quality image.

【0166】また、本実施形態の液晶装置は、本実施形態の素子基板の製造方法により製造された素子基板10 [0166] The liquid crystal device of this embodiment, the element substrate 10 manufactured by the manufacturing method of the element substrate of this embodiment
を備えたものであるので、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板20 Since those having a impurity contained in the substrate main body 10A, and the substrate main body 10A and the monocrystalline silicon substrate 20
2Aとの貼り合わせ面に吸着した不純物が半導体層1a Impurity semiconductor layers 1a adsorbed on the bonding surface between the 2A
(TFT30)側へ拡散することを完全に防止することができるので、TFT(トランジスタ素子)30の特性の劣化を防止することができ、性能の優れたものとなる。 It is possible to completely prevent the diffusion of the (TFT 30) side, it is possible to prevent the deterioration of the characteristics of the TFT (transistor element) 30, and excellent performance.

【0167】(電子機器)上記の実施形態の液晶装置(電気光学装置)を用いた電子機器の一例として、投射型表示装置の構成について、図17を参照して説明する。 [0167] As an example of an electronic apparatus using the liquid crystal device (electro-optical device) of Electronic Apparatus The above embodiments, the configuration of the projection type display device will be described with reference to FIG. 17.

【0168】図17において、投射型表示装置1100 [0168] In FIG. 17, the projection display device 1100
は、上記の実施形態の液晶装置を3個用意し、夫々RG Is a liquid crystal device of the above embodiment and three prepared, each RG
B用の液晶装置962R、962G及び962Bとして用いた投射型液晶装置の光学系の概略構成図を示す。 The liquid crystal device 962R for B, submitted a schematic configuration diagram of an optical system of a projection type liquid crystal device using a 962G and 962B.

【0169】本例の投射型表示装置の光学系には、光源装置920と、均一照明光学系923が採用されている。 [0169] The optical system of the projection type display device of this embodiment includes a light source device 920, the uniform illumination optical system 923 is employed. そして、投射型表示装置は、この均一照明光学系9 The projection display device, the uniform illumination optical system 9
23から出射される光束Wを赤(R)、緑(G)、青(B)に分離する色分離手段としての色分離光学系92 Red (R) light beam W emitted from 23, green (G), and the color separation optical system as a color separating means for separating the blue (B) 92
4と、各色光束R、G、Bを変調する変調手段としての3つのライトバルブ925R、925G、925Bと、 4, three light valves 925R as modulating means for modulating the color beams R, G, and B, 925G, and 925B,
変調された後の色光束を再合成する色合成手段としての色合成プリズム910と、合成された光束を投射面10 A color synthesis prism 910 as a color combining means for recombining the color light beams after being modulated, the projection surface 10 of the combined light beam
0の表面に拡大投射する投射手段としての投射レンズユニット906を備えている。 0 of the surface and a projection lens unit 906 as a projection means for enlarging and projecting. また、青色光束Bを対応するライトバルブ925Bに導く導光系927をも備えている。 It is also provided with a light guide system 927 for guiding the light valve 925B corresponding to the blue light flux B.

【0170】均一照明光学系923は、2つのレンズ板921、922と反射ミラー931を備えており、反射ミラー931を挟んで2つのレンズ板921、922が直交する状態に配置されている。 [0170] uniform illumination optical system 923 is provided with two lens plates 921 and 922 and the reflection mirror 931, two lens plates 921 and 922 are disposed in a state orthogonal across the reflecting mirror 931. 均一照明光学系923 Uniform illumination optical system 923
の2つのレンズ板921、922は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。 Two lens plates 921 and 922 is provided with a plurality of rectangular lenses arranged in a matrix, respectively. 光源装置920から出射された光束は、第1のレンズ板92 The light flux emitted from the light source device 920, a first lens plate 92
1の矩形レンズによって複数の部分光束に分割される。 It is divided into a plurality of partial light beams by one of the rectangular lenses.
そして、これらの部分光束は、第2のレンズ板922の矩形レンズによって3つのライトバルブ925R、92 And these partial light beams, the three light valves by the rectangular lenses of the second lens plate 922 925R, 92
5G、925B付近で重畳される。 5G, is superimposed in the vicinity 925B. 従って、均一照明光学系923を用いることにより、光源装置920が出射光束の断面内で不均一な照度分布を有している場合でも、3つのライトバルブ925R、925G、925B Thus, by using the uniform illumination optical system 923, even when the light source device 920 has a non-uniform illumination distribution in a section of the emitted light beam, three light valves 925R, 925G, 925B
を均一な照明光で照明することが可能となる。 It is possible to illuminate the uniform illumination light.

【0171】各色分離光学系924は、青緑反射ダイクロイックミラー941と、緑反射ダイクロイックミラー942と、反射ミラー943から構成される。 [0171] Each color separation optical system 924 includes a blue and green reflecting dichroic mirror 941, a green reflecting dichroic mirror 942, and a reflecting mirror 943. まず、青緑反射ダイクロイックミラー941において、光束Wに含まれている青色光束Bおよび緑色光束Gが直角に反射され、緑反射ダイクロイックミラー942の側に向かう。 First, in the blue and green reflecting dichroic mirror 941, the blue light flux B and the green light beam G contained in the light beam W are reflected at a right angle toward the side of the green reflecting dichroic mirror 942. 赤色光束Rはこのミラー941を通過して、後方の反射ミラー943で直角に反射されて、赤色光束Rの出射部944からプリズムユニット910の側に出射される。 The red beam R passes through this mirror 941, is reflected at a right angle behind the reflecting mirror 943, and is emitted from the emitting portion 944 for the red beam R toward the prism unit 910.

【0172】次に、緑反射ダイクロイックミラー942 [0172] Next, the green-reflecting dichroic mirror 942
において、青緑反射ダイクロイックミラー941において反射された青色、緑色光束B、Gのうち、緑色光束G In the blue reflected in the blue and green reflecting dichroic mirror 941, green light beams B, of the G, the green light beam G
のみが直角に反射されて、緑色光束Gの出射部945から色合成光学系の側に出射される。 Only it is reflected at a right angle, and is emitted from the emitting portion 945 of the green beam G toward the color synthesizing optical system.

【0173】緑反射ダイクロイックミラー942を通過した青色光束Bは、青色光束Bの出射部946から導光系927の側に出射される。 [0173] green reflecting dichroic blue light beam B passing through the dichroic mirror 942 is emitted from the emitting portion 946 for the blue beam B toward the light guide system 927. 本例では、均一照明光学素子の光束Wの出射部から、色分離光学系924における各色光束の出射部944、945、946までの距離がほぼ等しくなるように設定されている。 In this example, the emitting portion of the light beam W of the uniform illumination optical device, the distance to the emitting portion 944, 945, and 946 of the color beams in the color separating optical system 924 are set to be substantially equal.

【0174】色分離光学系924の赤色、緑色光束R、 [0174] The red color separation optical system 924, the green light flux R,
Gの出射部944、945の出射側には、それぞれ集光レンズ951、952が配置されている。 On the emission side of the emission part 944 and 945 of the G, respectively condenser lenses 951 and 952 are disposed. したがって、 Therefore,
各出射部から出射した赤色、緑色光束R、Gは、これらの集光レンズ951、952に入射して平行化される。 Red emitted from the emitting portion, the green light flux R, G, is collimated incident on these condenser lenses 951 and 952.

【0175】このように平行化された赤色、緑色光束R、Gは、ライトバルブ925R、925Gに入射して変調され、各色光に対応した画像情報が付加される。 [0175] Thus collimated red and green light beams R, G, the light valves 925R, is modulated incident on 925G, image information corresponding to each color light is added. すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。 That is, these liquid crystal devices are subjected to switching control according to image information by a driving means which is not shown, thereby, the modulation of each color light is passing therethrough. 一方、青色光束Bは、導光系927を介して対応するライトバルブ925Bに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。 On the other hand, the blue light beam B, and through the light guide system 927 is guided to the corresponding light valve 925B, wherein the modulation is performed according to the same manner as the image information. 尚、本例のライトバルブ925R、925G、925Bは、それぞれさらに入射側偏光手段960R、960G、960Bと、出射側偏光手段961R、961G、961Bと、これらの間に配置された液晶装置962R、962G、962 Incidentally, the light valves 925R of this embodiment, 925G, 925B are further incident side polarizing means 960R respectively, 960G, 960B and the outgoing-side polarizing means 961R, 961G, 961B and the liquid crystal device 962R disposed therebetween, 962G , 962
Bとからなる液晶ライトバルブである。 A liquid crystal light valve comprising a B.

【0176】導光系927は、青色光束Bの出射部94 [0176] light guide system 927, the exit portion of the blue light beam B 94
6の出射側に配置した集光レンズ954と、入射側反射ミラー971と、出射側反射ミラー972と、これらの反射ミラーの間に配置した中間レンズ973と、ライトバルブ925Bの手前側に配置した集光レンズ953とから構成されている。 A condenser lens 954 disposed on the emission side of the 6, an incident-side reflecting mirror 971, an outgoing side reflecting mirror 972, an intermediate lens 973 disposed between these reflecting mirrors, disposed in front of the light valve 925B and a condensing lens 953. 集光レンズ946から出射された青色光束Bは、導光系927を介して液晶装置962B The blue light beam emitted from the condenser lens 946 B, the liquid crystal device 962B via the light guide system 927
に導かれて変調される。 The guided and is modulated. 各色光束の光路長、すなわち、 Optical path lengths of the color beams, i.e.,
光束Wの出射部から各液晶装置962R、962G、9 Each liquid crystal device 962R from the exit portion of the light beam W, 962G, 9
62Bまでの距離は青色光束Bが最も長くなり、したがって、青色光束の光量損失が最も多くなる。 Distance to 62B becomes longest blue light beam B, therefore most light amount loss of the blue light beam. しかし、導光系927を介在させることにより、光量損失を抑制することができる。 However, by interposing the light guide system 927, it is possible to suppress the light loss.

【0177】各ライトバルブ925R、925G、92 [0177] each of the light valves 925R, 925G, 92
5Bを通って変調された各色光束R、G、Bは、色合成プリズム910に入射され、ここで合成される。 Color beams R that are modulated through 5B, G, B are incident on the color synthesizing prism 910, where they are synthesized. そして、この色合成プリズム910によって合成された光が投射レンズユニット906を介して所定の位置にある投射面100の表面に拡大投射されるようになっている。 Then, so that the light synthesized by the color synthesizing prism 910 is enlarged and projected on the projection surface 100 surface in a predetermined position via the projection lens unit 906.

【0178】上記構造を有する投射型表示装置1100 [0178] projection display apparatus having the above structure 1100
は、上記の実施形態の液晶装置を備えたものであるので、TFT(トランジスタ素子)の特性の劣化を防止することができ、性能の優れたものとなる。 Since those provided with a liquid crystal device of the above embodiment, it is possible to prevent the deterioration of the characteristics of the TFT (transistor element), and is excellent in performance.

【0179】 [0179]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
支持基板と単結晶シリコン層との間に少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備する絶縁部を設ける構成としたので、支持基板に含有された不純物が単結晶シリコン層側に拡散することを完全に防止することができるSOI基板を提供することができる。 Since the configuration in which at least the insulating part having a silicon nitride film or a silicon nitride oxide film between the supporting substrate and the single crystal silicon layer, that the impurities contained in the supporting substrate from diffusing into the single crystal silicon layer side it is possible to provide an SOI substrate which can be completely prevented.

【0180】また、単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成してから、単結晶シリコン基板と支持基板とを貼り合わせることによって、支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することを完全に防止することができるSOI基板の製造方法を提供することができる。 [0180] Further, after forming a silicon nitride film or a silicon nitride oxide film on the single crystal silicon substrate, by bonding the single crystal silicon substrate and the supporting substrate, an impurity is contained in the supporting substrate, and the support substrate a method for manufacturing an SOI substrate which can completely prevent the adsorbed impurities bonding surface of the single crystal silicon substrate is diffused into the single crystal silicon layer side can be provided.

【0181】また、本発明のSOI基板を用いて素子基板を製造することができ、本発明の素子基板は、支持基板に含有された不純物、あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物によるトランジスタ素子への影響を防止し、トランジスタ素子の特性の劣化を防止することができるものとなる。 [0181] Further, it is possible to manufacture the device substrate using the SOI substrate of the present invention, the element substrate of the present invention, the bonding surface between the impurities contained or supporting substrate and the single crystal silicon substrate, the support substrate by adsorbed impurities to prevent the influence on the transistor element, and that it is possible to prevent deterioration of the characteristics of the transistor element.

【0182】また、本発明の素子基板を備えることにより、トランジスタ素子の特性の劣化を防止することができ、性能の優れた電気光学装置及び電子機器を提供することができる。 [0182] Further, by providing the element substrate of the present invention, it is possible to prevent deterioration of the characteristics of the transistor element, it is possible to provide an excellent electro-optical device and electronic equipment performance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 図1は、本発明に係る実施形態のSOI基板の構造を示す断面図である。 FIG. 1 is a cross-sectional view showing the structure of an SOI substrate according to the embodiment of the present invention.

【図2】 図2(a)〜(e)は、本発明に係る実施形態のSOI基板の製造方法を示す工程図である。 [2] Figure 2 (a) ~ (e) are process views showing a method for manufacturing an SOI substrate according to the embodiment of the present invention.

【図3】 図3(a)〜(c)は、本発明に係る実施形態のSOI基板の製造方法を示す工程図である。 [3] FIG. 3 (a) ~ (c) are process diagrams showing a method for manufacturing an SOI substrate according to the embodiment of the present invention.

【図4】 図4(a)〜(d)は、本発明に係る実施形態のSOI基板の製造方法において、支持基板と単結晶シリコン基板の貼り合わせのパターンを示す図である。 [4] FIG. 4 (a) ~ (d) is a method of manufacturing a SOI substrate according to the embodiment of the present invention, illustrating a bonding pattern of the supporting substrate and the single crystal silicon substrate.

【図5】 図5は、本発明に係る実施形態の素子基板の構造を示す断面図である。 Figure 5 is a sectional view showing a structure of an element substrate according to the embodiment of the present invention.

【図6】 図6は、本発明に係る実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。 Figure 6 is in the electro-optical apparatus according to an embodiment of the present invention, various elements included in the pixel portion is an equivalent circuit diagram of the wiring and the like.

【図7】 図7は、本発明に係る実施形態の電気光学装置において、素子基板の相隣接する複数の画素群の平面図である。 Figure 7, in the electro-optical apparatus according to an embodiment of the present invention, is a plan view of a plurality of pixel groups adjacent to each of the element substrate.

【図8】 図8は、図7のA−A'断面図である。 Figure 8 is an A-A 'sectional view of FIG.

【図9】 図9(a)〜(i)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [9] FIG. 9 (a) ~ (i) are process drawings showing a manufacturing method of an element substrate according to the embodiment of the present invention.

【図10】 図10(a)〜(d)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [10] FIG. 10 (a) ~ (d) are process views showing a method of manufacturing an element substrate according to the embodiment of the present invention.

【図11】 図11(a)〜(e)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [11] FIG. 11 (a) ~ (e) are process views showing a method of manufacturing an element substrate according to the embodiment of the present invention.

【図12】 図12(a)〜(d)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [12] FIG. 12 (a) ~ (d) are process views showing a method of manufacturing an element substrate according to the embodiment of the present invention.

【図13】 図13(a)〜(c)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [13] FIG. 13 (a) ~ (c) are process views showing a method of manufacturing an element substrate according to the embodiment of the present invention.

【図14】 図14(a)〜(c)は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。 [14] FIG. 14 (a) ~ (c) are process views showing a method of manufacturing an element substrate according to the embodiment of the present invention.

【図15】 図15は、本発明に係る実施形態の電気光学装置の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。 Figure 15 is a plan view seen from a counter substrate together with the respective components formed an element substrate on which the electro-optical device according to the embodiment of the present invention.

【図16】 図16は、図15のH−H'断面図である。 Figure 16 is a H-H 'sectional view of FIG. 15.

【図17】 図17は、本発明に係る実施形態の電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。 Figure 17 is a block diagram of an example of an electronic apparatus is a projection display apparatus using an electro-optical device according to the embodiment of the present invention.

【図18】 図18(a)、(b)は、従来のSOI基板の製造方法を示す工程図である。 [18] FIG. 18 (a), (b) are process diagrams showing a method of manufacturing a conventional SOI substrate.

【符号の説明】 DESCRIPTION OF SYMBOLS

200…SOI基板 201…支持基板 202…単結晶シリコン層 202A…単結晶シリコン基板 203B…第1の酸化シリコン膜 203A…第2の酸化シリコン膜 204…窒化シリコン膜若しくは窒化酸化シリコン膜 205…絶縁部 210…素子基板 220…TFT(トランジスタ素子) 208…半導体層 1a…半導体層 1a'…チャネル領域 1b…低濃度ソース領域(ソース側LDD領域) 1c…低濃度ドレイン領域(ドレイン側LDD領域) 1d…高濃度ソース領域 1e…高濃度ドレイン領域 10…素子基板 10A…基板本体(支持基板) 20…対向基板 20A…基板本体 11a…第1遮光膜 12…第1層間絶縁膜 30…画素スイッチング用TFT(トランジスタ素子) 50…液晶層(電気光学材料層) 200 ... SOI substrate 201 ... supporting substrate 202 ... monocrystalline silicon layer 202A ... monocrystalline silicon substrate 203B ... first silicon oxide film 203A ... second silicon oxide film 204 ... silicon nitride film or a silicon nitride oxide film 205: insulating portion 210 ... device substrate 220 ... TFT (transistor element) 208 ... semiconductor layer 1a ... semiconductor layer 1a '... channel region 1b ... lightly doped source region (source side LDD region) 1c ... lightly doped drain region (the drain-side LDD region) 1d ... heavily doped source region 1e ... high-concentration drain region 10 ... device substrate 10A ... substrate body (supporting substrate) 20 ... facing substrate 20A ... substrate body 11a ... first shielding film 12 ... first interlayer insulating film 30 ... pixel switching TFT ( transistor element) 50 ... liquid crystal layer (electro-optical material layer)

フロントページの続き Fターム(参考) 2H092 GA29 JA24 JA37 JA41 JA46 JB51 KA03 KB25 MA13 MA17 NA27 PA01 PA12 QA07 QA10 5F110 AA26 BB01 BB04 CC02 DD02 DD03 DD05 DD13 DD14 DD15 DD17 DD25 EE45 FF02 FF23 GG02 GG12 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL07 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN44 NN45 NN46 NN47 NN54 NN72 NN73 QQ17 Front page of the continued F-term (reference) 2H092 GA29 JA24 JA37 JA41 JA46 JB51 KA03 KB25 MA13 MA17 NA27 PA01 PA12 QA07 QA10 5F110 AA26 BB01 BB04 CC02 DD02 DD03 DD05 DD13 DD14 DD15 DD17 DD25 EE45 FF02 FF23 GG02 GG12 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL07 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN44 NN45 NN46 NN47 NN54 NN72 NN73 QQ17

Claims (17)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 支持基板の一方の表面上に単結晶シリコン層を具備するSOI基板であって、 前記支持基板と前記単結晶シリコン層との間に、絶縁膜の単層又は積層構造からなる絶縁部が設けられ、 該絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備することを特徴とするSOI基板。 1. A SOI substrate comprising one single crystal silicon layer on the surface of the supporting substrate, between the supporting substrate and the single crystal silicon layer, a single layer or a stacked structure of the insulating film insulating portion is provided, SOI substrate insulating portion is characterized by comprising at least a silicon nitride film or a silicon nitride oxide film.
  2. 【請求項2】 前記絶縁部が、前記窒化シリコン膜若しくは窒化酸化シリコン膜と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜との積層構造からなることを特徴とする請求項1に記載のSOI基板。 Wherein said insulating portion, characterized in that a layered structure of the silicon nitride film or a silicon nitride oxide film, an upper surface or a lower surface which is formed on the silicon oxide film of the silicon nitride film or a silicon nitride oxide film SOI substrate according to claim 1,.
  3. 【請求項3】 前記支持基板が光透過性を有するものであることを特徴とする請求項1又は請求項2に記載のS 3. The S according to claim 1 or claim 2, wherein the supporting substrate is one having optical transparency
    OI基板。 OI board.
  4. 【請求項4】 前記絶縁部を構成する前記窒化シリコン膜若しくは窒化酸化シリコン膜の膜厚が100nm以下とされたことを特徴とする請求項3に記載のSOI基板。 4. A SOI substrate according to claim 3, characterized in that the thickness of the silicon nitride film or a silicon nitride oxide film constituting the insulating portion is as 100nm or less.
  5. 【請求項5】 請求項1から請求項4までのいずれか1 5. The one of claims 1 to 4 1
    項に記載のSOI基板の前記単結晶シリコン層からなる半導体層を具備するトランジスタ素子を有することを特徴とする素子基板。 Element substrate, which comprises a transistor element having a semiconductor layer made of the single crystal silicon layer of the SOI substrate according to claim.
  6. 【請求項6】 請求項5に記載の素子基板と、 該素子基板のトランジスタ素子が形成された面と対向するように配置された他の基板と、 これら2枚の基板の間に挟持された電気光学材料層とを具備することを特徴とする電気光学装置。 An element substrate according to 6. The method of claim 5, and the other substrate disposed opposite to the surface on which the transistor element is formed in the element substrate, which is held between the two substrates electro-optical device characterized by comprising an electro-optical material layer.
  7. 【請求項7】 前記窒化シリコン膜若しくは窒化酸化シリコン膜の下面に酸化シリコン膜からなる絶縁膜を介して遮光膜が形成されていることを特徴とする請求項6に記載の電気光学装置。 7. The electro-optical device according to claim 6, characterized in that the light-shielding film with an insulating film made of a silicon oxide film on the lower surface of the silicon nitride film or a silicon nitride oxide film is formed.
  8. 【請求項8】 請求項6又は請求項7に記載の電気光学装置を備えたことを特徴とする電子機器。 8. An electronic apparatus comprising the electro-optical device according to claim 6 or claim 7.
  9. 【請求項9】 単結晶シリコン基板又は支持基板のいずれかの一方の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面に酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と前記支持基板とを貼り合わせる工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とするSOI基板の製造方法。 Forming a 9. The single crystal silicon substrate or any one surface of the silicon film or silicon nitride oxide nitride film of the supporting substrate, a silicon oxide film on the surface of the silicon nitride film or a silicon nitride oxide film forming, as a surface bonding surface of the silicon oxide film, wherein the step of bonding the single crystal silicon substrate and the supporting substrate, a step of thinning the single crystal silicon substrate was bonded to the supporting substrate the method for manufacturing an SOI substrate, characterized in that it comprises and.
  10. 【請求項10】 単結晶シリコン基板の表面に酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とするSOI基板の製造方法。 10. A process for forming a silicon oxide film on the surface of the single crystal silicon substrate, and forming the silicon oxide film the monocrystalline silicon substrate silicon nitride side film or silicon nitride oxide film, the silicon oxide as the bonding surface of the surface of the membrane, SOI that the the step of bonding the single crystal silicon substrate and the supporting substrate, characterized by a step of thinning the single crystal silicon substrate was bonded to the supporting substrate method of manufacturing a substrate.
  11. 【請求項11】 前記酸化シリコン膜を形成する工程において、前記単結晶シリコン基板の表面を熱酸化することにより、前記酸化シリコン膜を形成し、 前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程において、前記酸化シリコン膜を形成した前記単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、前記窒化シリコン膜若しくは窒化酸化シリコン膜を前記酸化シリコン膜と前記単結晶シリコン基板の間に形成することを特徴とする請求項10に記載のSOI基板の製造方法。 11. A process of forming the silicon oxide film, said by the surface of the single crystal silicon substrate is thermally oxidized, the step of the silicon oxide film is formed, to form the silicon nitride film or a silicon nitride oxide film in, by nitriding or oxynitride at nitrous or nitric oxide to the surface of the single crystal silicon substrate formed with the silicon oxide film, the silicon nitride film or a silicon nitride oxide film and the silicon oxide film the method for manufacturing an SOI substrate according to claim 10, characterized in that formed between the single crystal silicon substrate.
  12. 【請求項12】 単結晶シリコン基板又は支持基板のいずれかの一方の表面に第1の酸化シリコン膜を形成する工程と、 前記第1の酸化シリコン膜の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面に第2の酸化シリコン膜を形成する工程と、 前記第2の酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とするSOI基板の製造方法。 12. The single-crystal silicon substrate or a step of forming a first silicon oxide film on either one surface of the supporting substrate, the first surface of the silicon nitride film of silicon oxide film or a silicon nitride oxide film forming a said forming a second silicon oxide film on the surface of the silicon nitride film or a silicon nitride oxide film, a bonding surface of the surface of the second silicon oxide film, the monocrystalline silicon substrate and the supporting substrate and the step of bonding, a method for manufacturing an SOI substrate, characterized by a step of thinning the single crystal silicon substrate was bonded to the supporting substrate.
  13. 【請求項13】 単結晶シリコン基板の表面に第1の酸化シリコン膜を形成する工程と、 前記第1の酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン基板側に第2の酸化シリコン膜を形成する工程と、 前記第1の酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とするSOI基板の製造方法。 13. A process of forming a first silicon oxide film on the surface of the single crystal silicon substrate, forming the first silicon oxide film the monocrystalline silicon silicon nitride substrate film or a silicon nitride oxide film a step, a step of forming a second silicon oxide film on the single crystal silicon substrate side of the silicon nitride film or a silicon nitride oxide film, as the bonding surface of the surface of the first silicon oxide film, the monocrystalline a step of bonding the silicon substrate and the supporting substrate, SOI substrate manufacturing method characterized by a step of thinning the single crystal silicon substrate was bonded to the supporting substrate.
  14. 【請求項14】 前記第1の酸化シリコン膜を形成する工程において、前記単結晶シリコン基板の表面を熱酸化することにより、前記第1の酸化シリコン膜を形成し、 前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程において、前記第1の酸化シリコン膜を形成した前記単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、 14. The step of forming the first silicon oxide film, said by the surface of the single crystal silicon substrate is thermally oxidized to form the first silicon oxide film, the silicon nitride film or a nitride oxide in the step of forming the silicon film, by nitriding or oxynitride at nitrous or nitric oxide to the surface of the single crystal silicon substrate formed with the first silicon oxide film,
    前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成し、 前記第2の酸化シリコン膜を形成する工程において、前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成した前記単結晶シリコン基板の表面を熱酸化することにより、前記第2の酸化シリコン膜を形成することを特徴とする請求項13に記載のSOI基板の製造方法。 Wherein a silicon nitride film or a silicon nitride oxide film, in the step of forming the second silicon oxide film, the surface of the single crystal silicon substrate formed with the silicon nitride film or a silicon nitride oxide film is thermally oxidized the method for producing a SOI substrate according to claim 13, wherein forming said second silicon oxide film.
  15. 【請求項15】 前記支持基板の表面に遮光膜を形成する工程と、 前記遮光膜を含む前記支持基板の表面に第2の酸化シリコン膜を形成する工程と、 前記第2の酸化シリコン膜の表面を平坦化する工程とを更に有することを特徴とする請求項10又は請求項11 15. A process for forming a light shielding film on the surface of the supporting substrate, and forming a second silicon oxide film on the surface of the supporting substrate including the light-shielding film, the second silicon oxide film claim, characterized by further comprising the step of flattening the surface 10 or claim 11
    に記載のSOI基板の製造方法。 The method for manufacturing an SOI substrate according to.
  16. 【請求項16】 前記支持基板の表面に遮光膜を形成する工程と、 前記遮光膜を含む前記支持基板の表面に第3の酸化シリコン膜を形成する工程と、 前記第3の酸化シリコン膜の表面を平坦化する工程とを更に有することを特徴とする請求項13又は請求項14 A step of 16. forming a light shielding film on the surface of the supporting substrate, and forming a third silicon oxide film on the surface of the supporting substrate including the light-shielding film, said third silicon oxide film claim, characterized by further comprising the step of flattening the surface 13 or claim 14
    に記載のSOI基板の製造方法。 The method for manufacturing an SOI substrate according to.
  17. 【請求項17】 請求項9から請求項16までのいずれか1項に記載のSOI基板の製造方法により製造されたSOI基板を用い、 該SOI基板の前記単結晶シリコン層によりトランジスタ素子を構成する半導体層を形成する工程を有することを特徴とする素子基板の製造方法。 17. Using SOI substrate manufactured by the manufacturing method of an SOI substrate according to any one of claims 9 to claim 16, in the transistor element by the single crystal silicon layer of the SOI substrate device substrate manufacturing method characterized by having a step of forming a semiconductor layer.
JP2000365714A 2000-11-30 2000-11-30 Method for producing a device substrate for an electro-optical device Expired - Fee Related JP4507395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000365714A JP4507395B2 (en) 2000-11-30 2000-11-30 Method for producing a device substrate for an electro-optical device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000365714A JP4507395B2 (en) 2000-11-30 2000-11-30 Method for producing a device substrate for an electro-optical device
US09988332 US6583440B2 (en) 2000-11-30 2001-11-19 Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
KR20010075247A KR100468502B1 (en) 2000-11-30 2001-11-30 Soi substrate, element substrate, method of manufacturing the soi substrate, and method of manufacturing the element substrate
US10431401 US6818921B2 (en) 2000-11-30 2003-05-08 SOI substrate, element substrate, semiconductor device, electro-optical apparatus and electronic equipment
US10431390 US7112514B2 (en) 2000-11-30 2003-05-08 SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
KR20040021340A KR100475502B1 (en) 2000-11-30 2004-03-29 Semiconductor device having soi substrate, electro-optical apparatus and electronic equipment having element substrate, and method of manufacturing the electro-optical apparatus

Publications (2)

Publication Number Publication Date
JP2002170942A true true JP2002170942A (en) 2002-06-14
JP4507395B2 JP4507395B2 (en) 2010-07-21

Family

ID=18836434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000365714A Expired - Fee Related JP4507395B2 (en) 2000-11-30 2000-11-30 Method for producing a device substrate for an electro-optical device

Country Status (1)

Country Link
JP (1) JP4507395B2 (en)

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087606A (en) * 2002-08-23 2004-03-18 Sharp Corp Soi substrate, display device using the same and manufacturing method of soi substrate
JP2004260170A (en) * 2003-02-27 2004-09-16 Sharp Corp Crystalline silicon die array and method for assembling crystalline silicon thin film on substrate
JP2005072043A (en) * 2003-08-26 2005-03-17 Shin Etsu Handotai Co Ltd Method for manufacturing laminated wafer, and soi wafer
JP2005150356A (en) * 2003-11-14 2005-06-09 Seiko Epson Corp Substrate for electrooptic device, method of manufacturing same, electrooptic device and electronic apparatus
CN1300822C (en) * 2002-12-20 2007-02-14 精工爱普生株式会社 Manfacturing method for electro-optical base plate and manfacturing method electro-optical device
JP2008270775A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2008270774A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
JP2008306166A (en) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate for manufacturing semiconductor device and method of manufacturing semiconductor device
JP2008311627A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2008311635A (en) * 2007-05-11 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2009004736A (en) * 2007-03-16 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device, semiconductor display device, and manufacturing method of semiconductor display device
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009004749A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor substrate, semiconductor device and manufacturing method thereof
JP2009010351A (en) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and method of manufacturing semiconductor device
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
JP2009027150A (en) * 2007-06-20 2009-02-05 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device, and method for manufacturing the same
JP2009033138A (en) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate and method of manufacturing semiconductor device
JP2009033136A (en) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate and method of manufacturing semiconductor device
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
JP2009033135A (en) * 2007-06-26 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method of manufacturing semiconductor substrate, semiconductor device, and electronic device
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009105391A (en) * 2007-10-04 2009-05-14 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate
JP2009111373A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135448A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
WO2009084287A1 (en) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Semiconductor device, and its manufacturing method
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
US7619250B2 (en) 2002-03-26 2009-11-17 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
WO2009157369A1 (en) * 2008-06-25 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010041044A (en) * 2008-07-08 2010-02-18 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010515254A (en) * 2006-12-26 2010-05-06 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ Method of manufacturing a semiconductor on insulator structure
US7816725B2 (en) 2005-12-06 2010-10-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2012160713A (en) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd Manufacturing method for soi substrate
JP2012164975A (en) * 2011-01-21 2012-08-30 Semiconductor Energy Lab Co Ltd Manufacturing method for soi substrate
US8383491B2 (en) 2008-09-29 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8936999B2 (en) 2011-01-07 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US9059087B2 (en) 2012-06-20 2015-06-16 Canon Kabushiki Kaisha SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device
US9136141B2 (en) 2010-08-05 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
KR101558190B1 (en) * 2007-11-01 2015-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A semiconductor substrate and its manufacturing method, and manufacturing method of a semiconductor device
US9431574B2 (en) 2007-05-18 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including color filter and black matrix
JPWO2014080874A1 (en) * 2012-11-22 2017-01-05 信越化学工業株式会社 Manufacturing method and composite substrate of the composite substrate
KR101846151B1 (en) 2008-10-16 2018-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030370A1 (en) * 1997-12-09 1999-06-17 Seiko Epson Corporation Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it
JP2000286425A (en) * 1999-01-28 2000-10-13 Seiko Epson Corp Electro-optic device, manufacture of the electro-optic device and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030370A1 (en) * 1997-12-09 1999-06-17 Seiko Epson Corporation Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it
JP2000286425A (en) * 1999-01-28 2000-10-13 Seiko Epson Corp Electro-optic device, manufacture of the electro-optic device and electronic apparatus

Cited By (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619250B2 (en) 2002-03-26 2009-11-17 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7884367B2 (en) 2002-03-26 2011-02-08 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004087606A (en) * 2002-08-23 2004-03-18 Sharp Corp Soi substrate, display device using the same and manufacturing method of soi substrate
CN1300822C (en) * 2002-12-20 2007-02-14 精工爱普生株式会社 Manfacturing method for electro-optical base plate and manfacturing method electro-optical device
JP2004260170A (en) * 2003-02-27 2004-09-16 Sharp Corp Crystalline silicon die array and method for assembling crystalline silicon thin film on substrate
JP2005072043A (en) * 2003-08-26 2005-03-17 Shin Etsu Handotai Co Ltd Method for manufacturing laminated wafer, and soi wafer
JP4581348B2 (en) * 2003-08-26 2010-11-17 信越半導体株式会社 Production methods and soi wafer of the bonded wafer
JP4599831B2 (en) * 2003-11-14 2010-12-15 セイコーエプソン株式会社 Method of manufacturing an electro-optical device substrate
JP2005150356A (en) * 2003-11-14 2005-06-09 Seiko Epson Corp Substrate for electrooptic device, method of manufacturing same, electrooptic device and electronic apparatus
US7816725B2 (en) 2005-12-06 2010-10-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US8298899B2 (en) 2005-12-06 2012-10-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2010515254A (en) * 2006-12-26 2010-05-06 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ Method of manufacturing a semiconductor on insulator structure
JP2009004736A (en) * 2007-03-16 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device, semiconductor display device, and manufacturing method of semiconductor display device
JP2008270774A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2008270775A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
US9536774B2 (en) 2007-04-03 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
US8823063B2 (en) 2007-04-03 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
KR101441939B1 (en) * 2007-04-03 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi substrate, method for manufacturing the same, and semiconductor device
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
US8847314B2 (en) 2007-04-27 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method of the same, and semiconductor device
JP2008306166A (en) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate for manufacturing semiconductor device and method of manufacturing semiconductor device
JP2008311635A (en) * 2007-05-11 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
US8629433B2 (en) 2007-05-11 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008311627A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
US9431574B2 (en) 2007-05-18 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including color filter and black matrix
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
US8552499B2 (en) 2007-05-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate, semiconductor device and manufacturing method thereof
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009004749A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor substrate, semiconductor device and manufacturing method thereof
US8592908B2 (en) 2007-06-01 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device
JP2009010351A (en) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and method of manufacturing semiconductor device
KR101473200B1 (en) * 2007-06-15 2014-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Substrate and a manufacturing method for manufacturing a semiconductor device
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
US8912624B2 (en) 2007-06-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP2009027150A (en) * 2007-06-20 2009-02-05 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device, and method for manufacturing the same
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
JP2009033135A (en) * 2007-06-26 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method of manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101530230B1 (en) * 2007-06-29 2015-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing an soi substrate and method of manufacturing a semiconductor device
JP2009033138A (en) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate and method of manufacturing semiconductor device
JP2009033136A (en) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate and method of manufacturing semiconductor device
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2009088497A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic appliance
JP2009105391A (en) * 2007-10-04 2009-05-14 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate
KR101499175B1 (en) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method for fabricating a semiconductor substrate
US8772128B2 (en) 2007-10-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009111373A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8207045B2 (en) 2007-10-31 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9837300B2 (en) 2007-10-31 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
KR101558192B1 (en) 2007-11-01 2015-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101499486B1 (en) * 2007-11-01 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 The manufacturing method of a manufacturing method of a semiconductor substrate and a semiconductor device
KR101511070B1 (en) 2007-11-01 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 The manufacturing method of a semiconductor substrate, a semiconductor device, and an electronic apparatus
KR101558190B1 (en) * 2007-11-01 2015-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A semiconductor substrate and its manufacturing method, and manufacturing method of a semiconductor device
JP2009135448A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device
KR101523569B1 (en) * 2007-11-05 2015-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
WO2009084287A1 (en) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Semiconductor device, and its manufacturing method
US7829432B2 (en) 2008-06-25 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8198173B2 (en) 2008-06-25 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009157369A1 (en) * 2008-06-25 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010034523A (en) * 2008-06-25 2010-02-12 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010041044A (en) * 2008-07-08 2010-02-18 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof
US8633542B2 (en) 2008-07-08 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8884371B2 (en) 2008-07-08 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8383491B2 (en) 2008-09-29 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
KR101846151B1 (en) 2008-10-16 2018-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device
US9136141B2 (en) 2010-08-05 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8936999B2 (en) 2011-01-07 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8877607B2 (en) 2011-01-14 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2012160713A (en) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd Manufacturing method for soi substrate
JP2012164975A (en) * 2011-01-21 2012-08-30 Semiconductor Energy Lab Co Ltd Manufacturing method for soi substrate
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9059087B2 (en) 2012-06-20 2015-06-16 Canon Kabushiki Kaisha SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device
JPWO2014080874A1 (en) * 2012-11-22 2017-01-05 信越化学工業株式会社 Manufacturing method and composite substrate of the composite substrate

Also Published As

Publication number Publication date Type
JP4507395B2 (en) 2010-07-21 grant

Similar Documents

Publication Publication Date Title
US5815223A (en) Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
US6556265B1 (en) LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6657230B1 (en) Electro-optical device having a symmetrically located contact hole and method of producing the same
US6320204B1 (en) Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6330044B1 (en) Apparatus for providing light shielding in a liquid crystal display
US6569717B1 (en) Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device
US6852653B2 (en) Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment
US6750476B2 (en) Substrate device manufacturing method and substrate device, electrooptical device manufacturing method and electrooptical device and electronic unit
US6358759B1 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
US6583440B2 (en) Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US20020036818A1 (en) Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film
US20020021378A1 (en) Electro-optical device
JP2003045966A (en) Thin film semiconductor device, electro-optical device, projection liquid crystal display device using the same and electronic equipment
JP2002156652A (en) Electro-optical device and its manufacturing method
JPH11194360A (en) Liquid crystal device, electronic equipment, and projection display device
US6697136B1 (en) Liquid crystal device, projector, and method of manufacturing the liquid crystal device
JPH10177190A (en) Active matrix substrate, liquid crystal device using the active matrix substrate, and display device using the liquid crystal device
JP2000098409A (en) Electrooptical device and its manufacture, and electronic equipment
JP2001235765A (en) The liquid crystal display device
JP2000323715A (en) Thin film semiconductor element for display and display device
US20030057489A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus
JPH1164891A (en) Substrate for liquid crystal panel, liquid crystal panel, electronic equipment using the same and projection type display device
JP2002170942A (en) Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus
JPH11218781A (en) Liquid crystal device and its manufacture, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees