JPS6250974B2 - - Google Patents

Info

Publication number
JPS6250974B2
JPS6250974B2 JP53162689A JP16268978A JPS6250974B2 JP S6250974 B2 JPS6250974 B2 JP S6250974B2 JP 53162689 A JP53162689 A JP 53162689A JP 16268978 A JP16268978 A JP 16268978A JP S6250974 B2 JPS6250974 B2 JP S6250974B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
semiconductor substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53162689A
Other languages
Japanese (ja)
Other versions
JPS5588325A (en
Inventor
Kyokazu Inoe
Masami Yamaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP16268978A priority Critical patent/JPS5588325A/en
Publication of JPS5588325A publication Critical patent/JPS5588325A/en
Publication of JPS6250974B2 publication Critical patent/JPS6250974B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明はプレーナ型の半導体装置の製造方法に
関し、更に具体的にいえば、シリコン酸化膜に燐
を拡散不純物源として形成された燐ガラス膜及び
メツキ電極を有する半導体装置の製造方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a planar semiconductor device, and more specifically, to a semiconductor device having a phosphor glass film formed in a silicon oxide film using phosphorus as a diffused impurity source and a plating electrode. Relating to a manufacturing method.

プレーナ型半導体装置の動作期間中の安定性を
増大する目的で、半導体装置の製造工程途中の
N+型不純物拡散源として用いた燐により形成さ
れた燐ガラス膜を残存し、且つこれを最終的な半
導体装置の表面安定化保護膜として用いることは
広く周知の技術である。例えばNPN型のシリコ
ントランジスタを得る場合、エミツタ形成不純物
として燐Pを用いるのが普通であるが、よく知ら
れているように表面にシリコン酸化膜を有する基
体中に燐を拡散すると、燐は上記シリコン酸化膜
とも化合し、シリコン酸化膜表面に燐ガラス膜を
形成する。この燐ガラス膜は、トランジスタの表
面安定化に極めて有効な作用をするため、そのま
ま残存させておくことが望ましい。
In order to increase the stability of planar semiconductor devices during operation,
It is a widely known technique to leave a phosphorous glass film formed from phosphorus used as an N + type impurity diffusion source and use it as a final surface stabilizing protective film of a semiconductor device. For example, when obtaining an NPN type silicon transistor, it is common to use phosphorus P as an emitter-forming impurity, but as is well known, when phosphorus is diffused into a substrate having a silicon oxide film on its surface, the phosphorus is It also combines with the silicon oxide film to form a phosphorous glass film on the surface of the silicon oxide film. Since this phosphorus glass film has an extremely effective effect on stabilizing the surface of the transistor, it is desirable to leave it as it is.

しかしながら、特にプレーナ型メツキ電極トラ
ンジスタ等を製造する工程においては、電極形成
方法として例えば無電解ニツケルメツキ法を用い
た場合、ニツケル電極形成を容易ならしむるた
め、メツキ前処理液(例えば四塩化金とフツ酸と
水との混液)中にウエハーを浸漬した後、無電解
ニツケルメツキ液(例えば、次亜燐酸ソーダと塩
化アンモニウムとクエン酸ソーダと塩化ニツケル
と水よりなる混液)を80〜98℃に加熱しながら電
極付を行なう。このメツキ前処理液あるいは無電
解ニツケルメツキ液は、シリコン酸化膜に比べる
と燐ガラス膜を容易にエツチングするため、上記
エミツタ拡散時に形成された燐ガラス膜は除去さ
れてしまい、もはや半導体装置の表面安定化機能
は失われてしまつていた。このため、上記欠点を
除去する方法として電極穴形成時に用いたホトレ
ジスト膜を残存し、メツキ前処理工程あるいはメ
ツキ工程時に上記燐ガラス膜を保護する方法が提
案された。
However, especially in the process of manufacturing planar plating electrode transistors, etc., when an electroless nickel plating method is used as an electrode forming method, in order to facilitate the formation of nickel electrodes, it is necessary to use a plating pretreatment solution (for example, gold tetrachloride). After dipping the wafer in an electroless nickel plating solution (for example, a mixture of sodium hypophosphite, ammonium chloride, sodium citrate, nickel chloride, and water), the wafer is heated to 80 to 98°C. While doing so, attach the electrodes. This plating pretreatment liquid or electroless nickel plating liquid etches the phosphorous glass film more easily than the silicon oxide film, so the phosphorous glass film formed during the emitter diffusion is removed, and the surface of the semiconductor device is no longer stable. function had been lost. Therefore, as a method for eliminating the above-mentioned defects, a method has been proposed in which the photoresist film used in forming the electrode hole remains and the phosphor glass film is protected during the plating pretreatment step or the plating step.

しかし、上記ホトレジスト膜を燐ガラス膜の保
護とする方法ではニツケルメツキ前処理液に対す
る保護効果は大であるが、ニツケルメツキ液中に
ウエハー全体を浸漬するニツケルメツキ工程では
ニツケルメツキ液がアルカリ性を有していること
と、ホトレジスト膜がアルカリ性溶液に対しては
シリコン基板本体との密着性を劣化させる性質が
あること、およびニツケルメツキ液が80〜98℃に
加熱されているため更に密着性が劣化することに
より、上記ホトレジスト膜がシリコン基板本体か
ら剥離しやすく安定した燐ガラス膜のエツチング
保護作用が得られない。さらに、上記ホトレジス
ト膜はニツケルメツキ工程後に除去する必要があ
るが、このホトレジスト膜の除去工程でニツケル
メツキ表面での化学反応(例えば酸化、腐食)が
発生しやすく、良好なニツケルメツキ電極を得る
のが難かしいという欠点を有している。更に、こ
の製造方法では燐ガラス膜が半導体装置の最上層
に存在するため、多湿雰囲気中で動作させられた
場合、燐ガラス膜が水分等を吸着しやすい性質を
有するためにこの半導体装置の特性が劣化しやす
い。
However, in the method of using the photoresist film to protect the phosphor glass film, the protective effect against the nickel plating pretreatment liquid is great, but in the nickel plating process in which the entire wafer is immersed in the nickel plating liquid, the nickel plating liquid has alkalinity. In addition, the adhesion of the photoresist film to the silicon substrate body deteriorates when exposed to alkaline solutions, and the adhesion further deteriorates because the nickel plating solution is heated to 80 to 98°C. The photoresist film tends to peel off from the silicon substrate body, making it impossible to obtain a stable etching protection effect of the phosphorous glass film. Furthermore, the photoresist film needs to be removed after the nickel plating process, but chemical reactions (e.g. oxidation, corrosion) are likely to occur on the nickel plated surface during the photoresist film removal process, making it difficult to obtain a good nickel plated electrode. It has the following drawbacks. Furthermore, in this manufacturing method, the phosphor glass film is present in the top layer of the semiconductor device, so when operated in a humid atmosphere, the phosphor glass film has the property of easily adsorbing moisture, which affects the characteristics of this semiconductor device. is prone to deterioration.

本発明は、上述した点に鑑みて成されたもので
特にメツキ電極を有するプレーナ型半導体装置の
製造に有効に利用でき、従来の燐ガラス膜を設け
た半導体装置に比べてさらに一層素子表面を安定
化して、電気特性をより向上させることができる
半導体装置の製造方法を提供することを目的とす
る。
The present invention has been developed in view of the above-mentioned points, and can be particularly effectively used in the manufacture of planar semiconductor devices having plated electrodes. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be stabilized and further improve electrical characteristics.

即ち、本発明は、具体的には拡散不純物源とし
て燐を用いて、半導体基板中にN型領域を形成す
ると同時にこの半導体基板上に燐ガラス膜を形成
し、この燐ガラス膜上に少なくとも1層のシリコ
ン酸化膜を形成し、このシリコン酸化膜を含む半
導体基板を800℃以上の温度雰囲気中で熱処理す
ることにより半導体基板をフツ酸を含むメツキ前
処理液に浸漬する工程あるいは半導体基板を80℃
以上の温度に加熱した無電解メツキ液に浸漬する
メツキ工程における上記シリコン酸化膜の耐エツ
チング性を強化して、上記燐ガラス膜のエツチン
グ保護膜とすることができ、上記燐ガラス膜の表
面安定化膜としての機能を低下させることなく、
上記シリコン酸化膜を燐ガラス膜上に残すことに
より水分等の耐吸着性を向上させ、半導体装置の
特性を安定化し得る簡便な半導体装置の製造方法
を提供することを目的とする。
That is, the present invention specifically uses phosphorus as a diffused impurity source to form an N-type region in a semiconductor substrate, and at the same time forms a phosphorous glass film on this semiconductor substrate, and at least one A process of forming a layer of silicon oxide film and heat-treating the semiconductor substrate containing this silicon oxide film in an atmosphere at a temperature of 800 degrees Celsius or higher, or immersing the semiconductor substrate in a plating pretreatment solution containing hydrofluoric acid, or removing the semiconductor substrate for 80 degrees ℃
The etching resistance of the silicon oxide film in the plating process of immersing it in an electroless plating solution heated to a temperature above can be strengthened, and it can be used as an etching protection film for the phosphorous glass film, thereby stabilizing the surface of the phosphorus glass film. without reducing its function as a chemical film.
It is an object of the present invention to provide a simple method for manufacturing a semiconductor device that can improve the adsorption resistance to moisture and stabilize the characteristics of the semiconductor device by leaving the silicon oxide film on the phosphorous glass film.

以下本発明を図に示す実施例にそつて具体的に
説明する。第1図〜第5図は夫々本発明方法を使
用して、メツキ電極を有するプレーナ型のNPN
トランジスタを製造する際の、各製造工程におけ
る素子断面図である。第1図において、1は半導
体基板をなす例えばN型シリコン基板で、トラン
ジスタ素子を製造した際にコレクタ領域となるも
のである。2は酸化物被膜をなすシリコン酸化膜
で、上記シリコン基板1を熱酸化処理することに
よりその表面に形成されている。この様にしてな
る半導体基体上にNPNトランジスタを形成する
のであるが、先ず第2図に示す如く、上記シリコ
ン酸化膜2をマスクして周知の選択拡散法により
P型ベース領域3およびN型エミツタ領域4を形
成する。このエミツタ領域4を形成するための拡
散不純物源として燐を使用することにより、シリ
コン酸化膜2と燐が化合して燐ガラス膜5(例え
ばP2O5―SiO2)が形成される。この燐ガラス膜5
はトランジスタの表面安定化膜とするものであ
る。次に第3図に示す如く上記燐ガラス膜5上に
化学気相成長法によりシリコン酸化膜6
(CVDSiO2膜)を形成する。このシリコン酸化膜
6は後述するニツケル電極工程時、上記燐ガラス
膜5を保護するための保護膜を成し、かつ多湿雰
囲気中での燐ガラス膜による水分等の吸着を防止
するものである。続いてこのシリコン酸化膜6を
含むシリコン基板1を800℃以上の温度雰囲気中
において熱処理を行なう。この熱処理はシリコン
酸化膜6を良好に稠密化して、後続のニツケル電
極形成の際のメツキ前処理液およびニツケルメツ
キ液に対する上記シリコン酸化膜6の耐エツチン
グ性を向上させるためのものである。続いて、第
4図に示す如く、ホトエツチング技術により上記
シリコン酸化膜6、燐ガラス膜5及びシリコン酸
化膜2を穿つてエミツタ領域4、ベース領域3、
コレクタ領域1上に電極穴7,8,9を形成す
る。しかる後、ニツケル電極付けを容易ならしむ
るためのメツキ前処理液(例えば四塩化金とフツ
酸と水との混液)にこのシリコン基板1を浸漬
し、例えば無電解メツキ法により、第5図にに示
す如くニツケル電極10,11,12を形成す
る。
The present invention will be specifically described below with reference to embodiments shown in the drawings. Figures 1 to 5 show planar NPNs with plated electrodes prepared using the method of the present invention.
FIG. 3 is a cross-sectional view of an element in each manufacturing process when manufacturing a transistor. In FIG. 1, reference numeral 1 denotes a semiconductor substrate, for example, an N-type silicon substrate, which becomes a collector region when a transistor element is manufactured. Reference numeral 2 denotes a silicon oxide film forming an oxide film, which is formed on the surface of the silicon substrate 1 by subjecting it to thermal oxidation treatment. An NPN transistor is formed on the semiconductor substrate formed in this manner. First, as shown in FIG. Region 4 is formed. By using phosphorus as a diffused impurity source for forming the emitter region 4, the silicon oxide film 2 and phosphorus are combined to form a phosphorous glass film 5 (for example, P 2 O 5 --SiO 2 ). This phosphor glass film 5
is used as a surface stabilizing film for a transistor. Next, as shown in FIG. 3, a silicon oxide film 6 is deposited on the phosphorus glass film 5 by chemical vapor deposition.
(CVDSiO 2 film) is formed. This silicon oxide film 6 forms a protective film for protecting the phosphorus glass film 5 during the nickel electrode process described later, and also prevents the phosphorus glass film from adsorbing moisture, etc. in a humid atmosphere. Subsequently, the silicon substrate 1 including the silicon oxide film 6 is heat-treated in an atmosphere at a temperature of 800° C. or higher. This heat treatment is for the purpose of densifying the silicon oxide film 6 well and improving the etching resistance of the silicon oxide film 6 against a plating pretreatment solution and a nickel plating solution during the subsequent formation of a nickel electrode. Subsequently, as shown in FIG. 4, the silicon oxide film 6, phosphorous glass film 5, and silicon oxide film 2 are etched by photoetching to form an emitter region 4, a base region 3,
Electrode holes 7, 8, and 9 are formed on the collector region 1. Thereafter, the silicon substrate 1 is immersed in a plating pretreatment solution (for example, a mixture of gold tetrachloride, hydrofluoric acid, and water) to facilitate the attachment of nickel electrodes, and then, for example, by an electroless plating method, as shown in FIG. Next, nickel electrodes 10, 11, and 12 are formed as shown in FIG.

これによりニツケル電極を備えたプレーナ型
NPNトランジスタが完成されるわけであるが、
上記メツキ前処理液およびメツキ液に対するシリ
コン酸化膜6の燐ガラス膜の保護について詳述す
る。上記ニツケルメツキ前処理液は、例えばアル
ミニウムを電極材料とした場合に一般に用いられ
ている電極形成用の前処理液(例えびフツ酸と水
を1対50の割合に混合した混液)に比べ、上記シ
リコン酸化膜6を数百倍以上の速さでエツチング
する。このため、上記シリコン酸化膜6を燐ガラ
ス膜5の保護膜として用いるには、耐エツチング
性の大幅な向上を行なう工夫が必要である。本目
的を達成するための工夫が上述した如くシリコン
酸化膜6の形成に続く熱処理工程である。第6図
にはニツケルメツキの際のメツキ前処理液に対す
るエツチング速度と熱処理温度との関係を示す
が、シリコン酸化膜6を含むシリコン基板1に対
する熱処理温度の上昇に伴ない耐エツチング性
(エツチングされにくい性質のこと)が向上し、
約800℃以上の温度ではほぼ一定のエツチング速
度に飽和していることが分かる。本実施例で示す
メツキ前処理液(四塩化金とフツ酸と水との混
液)においては、第6図に示す如くシリコン酸化
膜6のエツチング速度は熱処理がない場合に比べ
て1/5程度に低下している。
This results in a planar type with nickel electrodes.
The NPN transistor was completed,
Protection of the phosphorous glass film of the silicon oxide film 6 against the plating pretreatment liquid and plating liquid will be described in detail. The above-mentioned Nickelmetsuki pre-treatment liquid is more effective than the pre-treatment liquid for forming electrodes (e.g. a mixture of hydrofluoric acid and water at a ratio of 1:50) that is generally used when aluminum is used as an electrode material. The silicon oxide film 6 is etched several hundred times faster. Therefore, in order to use the silicon oxide film 6 as a protective film for the phosphorous glass film 5, it is necessary to devise ways to significantly improve the etching resistance. A measure to achieve this objective is the heat treatment step following the formation of the silicon oxide film 6, as described above. FIG. 6 shows the relationship between the etching rate of the plating pretreatment liquid and the heat treatment temperature during nickel plating. (characteristics) improve,
It can be seen that at temperatures above about 800°C, the etching rate is saturated to a nearly constant level. In the plating pretreatment solution (mixture of gold tetrachloride, hydrofluoric acid, and water) shown in this example, the etching rate of the silicon oxide film 6 is about 1/5 of that without heat treatment, as shown in FIG. has declined to

なお、本発明者等の実験によれば、このエツチ
ング速度は、メツキ前処理液を変えることにより
その低下度合はいくぶん変化するものの、最小速
度に達する熱処理温度はほぼ800℃の近辺であつ
た。
According to experiments conducted by the present inventors, the degree of reduction in the etching rate varies somewhat by changing the plating pretreatment liquid, but the heat treatment temperature at which the minimum rate is reached is approximately 800°C.

また、第7図には、上記メツキ前処理液に、燐
ガラス膜5、化学気相成長にて形成しただけのシ
リコン酸化膜、及び800℃以上で熱処理したシリ
コン酸化膜6をそれぞれ浸漬した場合の、シリコ
ン酸化膜のエツチング膜厚とエツチング時間との
関係を示すものであり、前者より順番に特性A,
B,Cで示してある。本実施例では、特性Aは特
性Cに対して40〜100倍程度の勾配を持ち、また
特性Bは特性Cに対して10倍程度の勾配を持つて
いるのが分かる。また、この特性図より明らかな
ように燐ガラス膜5上にシリコン酸化膜6を形成
するだけでも保護作用はあるが、さらにこのシリ
コン酸化膜6を800℃以上、より好ましくは900℃
以上で熱処理することにより一層優れた効果(本
実施例では約10倍程度)を得ることができるよう
になることが分る。
Further, FIG. 7 shows a case in which a phosphorous glass film 5, a silicon oxide film simply formed by chemical vapor deposition, and a silicon oxide film 6 heat-treated at 800° C. or higher are immersed in the plating pretreatment solution. This shows the relationship between the etching thickness of the silicon oxide film and the etching time, and the characteristics A, A, and Etching are shown in order from the former.
They are shown as B and C. In this example, it can be seen that characteristic A has a gradient of about 40 to 100 times that of characteristic C, and characteristic B has a gradient of about 10 times that of characteristic C. Furthermore, as is clear from this characteristic diagram, simply forming the silicon oxide film 6 on the phosphorous glass film 5 has a protective effect;
It can be seen that an even better effect (approximately 10 times greater in this example) can be obtained by the heat treatment described above.

また、第8図には、第7図のものと同様に無電
解メツキ液(本実施例では次亜燐酸ソーダと塩化
アンモニウムとクエン酸ソーダと塩化ニツケルと
水よりなる混液)に、燐ガラス膜5、シリコン酸
化膜、及び800℃以上で熱処理したシリコン酸化
膜6をそれぞれ浸漬した場合の、シリコン酸化膜
のエツチング膜厚とエツチング時間との関係を示
すものであり、前者より順番に特性D,E,Fで
示してある。この場合も第7図に示す特性にほぼ
近い特性を示しており、800℃以上でシリコン酸
化膜を熱処理することにより、耐エツチング性が
格段に向上していることが分かる。
In addition, in FIG. 8, a phosphorous glass film is added to an electroless plating solution (in this example, a mixed solution consisting of sodium hypophosphite, ammonium chloride, sodium citrate, nickel chloride, and water), similar to that in FIG. 7. 5. This shows the relationship between the etching thickness of the silicon oxide film and the etching time when a silicon oxide film and a silicon oxide film 6 heat-treated at 800°C or higher are respectively immersed. They are shown as E and F. This case also shows characteristics almost similar to those shown in FIG. 7, and it can be seen that the etching resistance is significantly improved by heat-treating the silicon oxide film at 800° C. or higher.

以上述べた実施例では、ニツケル電極を有する
プレーナ型のNPNトランジスタ製造方法に本発
明を適用した場合について記したが、その他の型
のトランジスタやダイオード等の如くメツキ電極
を有するプレーナ型の半導体装置に対して広く利
用することができる。また、メツキ前処理液およ
びメツキ液が容易に燐ガラス膜およびシリコン酸
化膜をエツチングし得る、他のプレーナ型のメツ
キ電極半導体装置にも適用できる。
In the embodiments described above, the present invention is applied to a method for manufacturing a planar type NPN transistor having a nickel electrode, but it can also be applied to a planar type semiconductor device having a plated electrode such as other types of transistors or diodes. It can be widely used for The present invention can also be applied to other planar type plating electrode semiconductor devices in which the plating pretreatment liquid and the plating liquid can easily etch phosphorous glass films and silicon oxide films.

上述の如く本発明の製造方法によればN型不純
物拡散処理時に形成された半導体基板上の燐ガラ
ス膜の上にシリコン酸化膜を形成し、800℃以上
の温度雰囲気中でこの半導体基板に熱処理を与え
ているため、このシリコン酸化膜が良好に稠密化
して、メツキ電極形成時に行なわれるエツチング
工程に際しても上記燐ガラス膜の表面安定化膜と
しての機能を低下させることなく、しかもシリコ
ン酸化膜が半導体最上層に存在するため水分等の
吸着が生ずることなく、従つて半導体素子の特性
を安定化し得るという効果を有するものである。
As described above, according to the manufacturing method of the present invention, a silicon oxide film is formed on the phosphorous glass film on the semiconductor substrate formed during the N-type impurity diffusion treatment, and the semiconductor substrate is heat-treated in an atmosphere at a temperature of 800°C or higher. As a result, this silicon oxide film becomes well densified, and the function of the phosphor glass film as a surface stabilizing film is not deteriorated even during the etching process performed when forming the plating electrode. Since it is present in the uppermost layer of the semiconductor, adsorption of moisture and the like does not occur, and therefore it has the effect of stabilizing the characteristics of the semiconductor element.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第5図は本発明方法の一実施例を示
す各製造工程における半導体素子の断面図、第6
図はメツキ前処理液に対するシリコン酸化膜の熱
処理温度とエツチング速度との関係を示す特性
図、第7図はメツキ前処理液に対するエツチング
時間とエツチング膜厚との関係を示す特性図、第
8図はメツキ液に対するエツチング時間とエツチ
ング膜厚との関係を示す特性図である。 1…半導体基板をなすシリコン基板、2,6…
シリコン酸化膜、4…N型領域となるエミツタ領
域、5…燐ガラス膜、7,8,9…電極取出し穴
をなすそれぞれエミツタ電極穴,ベース電極穴,
コレクタ電極穴、10,11,12…メツキ電極
をなすニツケル電極。
1 to 5 are cross-sectional views of a semiconductor device in each manufacturing process showing one embodiment of the method of the present invention;
The figure is a characteristic diagram showing the relationship between heat treatment temperature of silicon oxide film and etching rate for plating pretreatment liquid, Figure 7 is a characteristic diagram showing the relationship between etching time and etching film thickness for plating pretreatment liquid, and Figure 8 is a characteristic diagram showing the relationship between etching film thickness and etching time for plating pretreatment liquid. 1 is a characteristic diagram showing the relationship between etching time and etching film thickness for a plating solution. 1... Silicon substrate forming a semiconductor substrate, 2, 6...
Silicon oxide film, 4... Emitter region serving as an N-type region, 5... Phosphorus glass film, 7, 8, 9... Emitter electrode hole and base electrode hole forming electrode extraction holes, respectively.
Collector electrode holes, 10, 11, 12...Nickel electrodes forming plated electrodes.

Claims (1)

【特許請求の範囲】[Claims] 1 メツキ電極を有するプレーナ型の半導体装置
の製造方法であつて、拡散不純物源として燐を用
いて、半導体基板中にN型領域を形成すると同時
にこの半導体基板上に燐ガラス膜を形成する工程
と、前記燐ガラス膜上に少なくとも1層のシリコ
ン酸化膜を形成する工程と、このシリコン酸化膜
を含む前記半導体基板を800℃以上の温度雰囲気
中で熱処理する工程と、少なくとも前記シリコン
酸化膜を穿つて電極取出し穴を形成する工程と、
前記半導体基板をフツ酸を含むメツキ前処理液に
浸漬する工程と、前記半導体基板を80℃以上の温
度に加熱した無電解メツキ液に浸漬して前記半導
体基板上の前記電極取出し穴にメツキ電極を形成
する工程とを含むことを特徴とする半導体装置の
製造方法。
1. A method for manufacturing a planar semiconductor device having a plating electrode, the method comprising the steps of forming an N-type region in a semiconductor substrate using phosphorus as a diffusion impurity source and simultaneously forming a phosphorous glass film on the semiconductor substrate. , forming at least one layer of silicon oxide film on the phosphorous glass film; heat-treating the semiconductor substrate including the silicon oxide film in an atmosphere at a temperature of 800° C. or higher; and drilling at least the silicon oxide film. forming an electrode extraction hole;
a step of immersing the semiconductor substrate in a plating pretreatment solution containing hydrofluoric acid; and immersing the semiconductor substrate in an electroless plating solution heated to a temperature of 80° C. or higher to plate the electrode in the electrode extraction hole on the semiconductor substrate. 1. A method of manufacturing a semiconductor device, the method comprising: forming a semiconductor device.
JP16268978A 1978-12-27 1978-12-27 Manufacture of semiconductor device Granted JPS5588325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16268978A JPS5588325A (en) 1978-12-27 1978-12-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16268978A JPS5588325A (en) 1978-12-27 1978-12-27 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5588325A JPS5588325A (en) 1980-07-04
JPS6250974B2 true JPS6250974B2 (en) 1987-10-28

Family

ID=15759419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16268978A Granted JPS5588325A (en) 1978-12-27 1978-12-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5588325A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8202009A (en) * 1982-05-14 1983-12-01 Philips Nv METHOD FOR MANUFACTURING FINE-STRUCTURED METAL PATTERNS ON METAL OR SEMICONDUCTOR SURFACE.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371369U (en) * 1976-11-17 1978-06-15

Also Published As

Publication number Publication date
JPS5588325A (en) 1980-07-04

Similar Documents

Publication Publication Date Title
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
US3493820A (en) Airgap isolated semiconductor device
US3760242A (en) Coated semiconductor structures and methods of forming protective coverings on such structures
US3454835A (en) Multiple semiconductor device
US3410736A (en) Method of forming a glass coating on semiconductors
US4039359A (en) Method of manufacturing a flattened semiconductor device
US3541676A (en) Method of forming field-effect transistors utilizing doped insulators as activator source
US4125427A (en) Method of processing a semiconductor
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
US3434896A (en) Process for etching silicon monoxide and etchant solutions therefor
EP0015064B1 (en) Process for producing bipolar semiconductor device
US3759762A (en) Method of forming integrated circuits utilizing low resistance valueslow temperature deposited oxides and shallow junctions
JPS6250974B2 (en)
US3479736A (en) Method of making a semiconductor device
JP3340633B2 (en) Method for forming electrode of glass-coated semiconductor device
JP3032244B2 (en) Method for manufacturing semiconductor device
JPS5925245A (en) Manufacture of semiconductor device
US3645807A (en) Method for manufacturing a semiconductor device
JPS6129538B2 (en)
JPS6256654B2 (en)
JPH0232537A (en) Manufacture of semiconductor device
JPS61147550A (en) Manufacture of semiconductor device
JPS5889869A (en) Manufacture of semiconductor device
JPS6131616B2 (en)
JPS6279625A (en) Manufacture of semiconductor device