JP3032244B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3032244B2
JP3032244B2 JP2139803A JP13980390A JP3032244B2 JP 3032244 B2 JP3032244 B2 JP 3032244B2 JP 2139803 A JP2139803 A JP 2139803A JP 13980390 A JP13980390 A JP 13980390A JP 3032244 B2 JP3032244 B2 JP 3032244B2
Authority
JP
Japan
Prior art keywords
titanium
silicide
silicon
titanium silicide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2139803A
Other languages
Japanese (ja)
Other versions
JPH0434933A (en
Inventor
博明 大槻
武 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2139803A priority Critical patent/JP3032244B2/en
Publication of JPH0434933A publication Critical patent/JPH0434933A/en
Application granted granted Critical
Publication of JP3032244B2 publication Critical patent/JP3032244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置の製造方法、特にチタンシリサイ
ド膜の除去方法に関するものである。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for removing a titanium silicide film.

(従来の技術) 半導体集積回路で一般に使用されている多結晶シリコ
ン(以下ポリシリコンと称す)や拡散層の抵抗を下げる
方法として、これらの上にシリサイドを形成する方法が
種々考えられている。その一つにチタンシリサイドを前
記ポリシリコンなどにのみ選択的に形成する方法があ
る。その例として文献ELECTORPNICS & DIELECTRICS &
INSULATION DIVISIONS,VOL.86−4、1986年発行
(米)、SEMICONDUCTOR SILICON1986、P297、309、313
にもあるが、第1図でその概要を説明する。
(Prior Art) As a method of reducing the resistance of polycrystalline silicon (hereinafter referred to as polysilicon) or a diffusion layer generally used in a semiconductor integrated circuit, various methods of forming silicide thereon have been considered. One of the methods is to selectively form titanium silicide only on the polysilicon or the like. For example, literature ELECTORPNICS & DIELECTRICS &
INSULATION DIVISIONS, VOL. 86-4, issued in 1986 (USA), SEMICONDUCTOR SILICON 1986, P297, 309, 313
However, the outline will be described with reference to FIG.

まず(a)図に示すように、半導体装置の通常の製造
方法でシリコン基板1上にフイールド酸化膜(SiO2
2、拡散層3、配線用ポリシリコン4などを形成し、そ
の上にチタン膜5をスパッタ法や蒸着法などで全面に被
着させる。
First, as shown in FIG. 1A, a field oxide film (SiO 2 ) is formed on a silicon substrate 1 by a normal method of manufacturing a semiconductor device.
2, a diffusion layer 3, a polysilicon 4 for wiring and the like are formed, and a titanium film 5 is deposited on the entire surface by sputtering or vapor deposition.

その後、600〜800℃程度でヘリュウムや窒素のような
不活性ガス雰囲気中で加熱すると、ポリシリコン4や拡
散層3上のチタン膜5はシリコンと反応して(b)図の
ようにチタンシリサイド膜6となる。しかしながら、シ
リコン酸化膜(SiO2)2上のチタンは殆ど反応しないの
でチタンのままである。その後、SiO22上の未反応のチ
タンをチタンシリサイドに対して選択的にエッチング除
去して、(c)図のように配線用ポリシリコン4や拡散
層3上のみチタンシリサイドを形成する。
Thereafter, when heated at about 600 to 800 ° C. in an atmosphere of an inert gas such as helium or nitrogen, the polysilicon film 4 and the titanium film 5 on the diffusion layer 3 react with silicon to form titanium silicide as shown in FIG. It becomes a film 6. However, since titanium on the silicon oxide film (SiO 2 ) 2 hardly reacts, it remains titanium. Thereafter, unreacted titanium on SiO 2 2 is selectively removed by etching with respect to titanium silicide, and titanium silicide is formed only on wiring polysilicon 4 and diffusion layer 3 as shown in FIG.

(発明が解決しようとする課題) しかしながら前述した方法では、実際にはSiO22上の
チタン膜4にもわずかにSiO2と反応してその界面に薄い
チタンシリサイド層が形成される。従ってチタンを除去
するときにこの層を除去しないと配線ポリシリコン4間
やポリシリコン4と拡散層3間で、このSiO22上に形成
されたチタンシリサイドの薄膜を通して電気的にリーク
が発生してしまう。本発明はこの問題点を解決し、電気
的リークのないチタンシリサイド化配線をもつ半導体装
置のチタンシリサイド形成方法を提供するものである。
(Problems to be Solved by the Invention) However, in the method described above, the titanium film 4 on SiO 2 2 actually reacts slightly with SiO 2 to form a thin titanium silicide layer at the interface. Therefore, if this layer is not removed when titanium is removed, electrical leakage occurs between the wiring polysilicon 4 and between the polysilicon 4 and the diffusion layer 3 through the titanium silicide thin film formed on the SiO 2 2. Would. The present invention solves this problem and provides a method for forming a titanium silicide of a semiconductor device having a titanium silicide wiring having no electric leakage.

(課題を解決するための手段) 本発明は前記課題を解決するため、表面にシリコン領
域とシリコン酸化膜領域とを有する半導体基板上の、前
記シリコン領域上と前記シリコン酸化膜領域上にチタン
層を形成する工程と、前記チタン層に対して熱処理を施
し、前記シリコンと反応させることにより、前記シリコ
ン領域上にチタンシリサイド膜を形成する工程と、未反
応のチタン層をH2SO4とH2O2の混合液により選択的に除
去する工程と、その後、NH4OHとH2O2の混合液により前
記シリコン酸化膜領域上に残存するチタンシリサイド膜
を除去する工程と、を含むことを特徴とするものであ
る。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a semiconductor substrate having a silicon region and a silicon oxide film region on a surface thereof, wherein a titanium layer is formed on the silicon region and the silicon oxide film region. Forming a titanium silicide film on the silicon region by subjecting the titanium layer to a heat treatment and reacting with the silicon, and removing the unreacted titanium layer with H 2 SO 4 and H 2. Selectively removing with a mixed solution of 2 O 2 , and thereafter, removing a titanium silicide film remaining on the silicon oxide film region with a mixed solution of NH 4 OH and H 2 O 2 , It is characterized by the following.

(作用) 本発明は前述のように、チタンのチタンシリサイドに
対するエッチング選択比の大きいエッチング液のH2SO4
とH2O2の混合液で未反応チタンのみを除去し、その後そ
の液よりエッチング選択比の小さいエッチング液のNH4O
HとH2O2の混合液でSiO2上のチタンシリサイドを除去す
るようにしたので、エッチング条件に余裕度があり、制
御し易く量産に適した方法を実現でき、また配線層上の
チタンシリサイドには悪影響を及ぼさずに不要なチタン
シリサイドを除去でき、電気的リークの生じない極めて
信頼性の高い半導体装置を得られる。
(Operation) As described above, the present invention provides an etching solution of H 2 SO 4 having a large etching selectivity of titanium to titanium silicide.
And H 2 O 2 to remove only unreacted titanium, followed by NH 4 O
Titanium silicide on SiO 2 is removed with a mixture of H and H 2 O 2 , so there is room for etching conditions, it is easy to control, and a method suitable for mass production can be realized. Unnecessary titanium silicide can be removed without adversely affecting the silicide, and an extremely reliable semiconductor device without electric leakage can be obtained.

(実施例) まずチタンのチタンシリサイドに対する選択エッチン
グ液について述べる。前述の文献にもあるが、この液と
しては過酸化水素水(H2O2)をベースにしたアンモニア
水(NH4OH)との混合液や硫酸(H2SO4)との混合液など
がある。この両混合液のチタンおよびチタンシリサイド
に対するエッチングの状況を評価した結果を第2図に示
す。ここで試料はシリコンウエハ上にチタンをスパッタ
法で堆積し、600℃、30分、N2雰囲気中で加熱して形成
したものである。即ち比較的低温でかつN2中で加熱して
いるので、堆積したチタンの総てがシリサイドにはなっ
ておらず表面近傍はNを多量に含んだチタンのままにな
っている。即ち試料はシリコン(Si)上にチタンシリサ
イド、その上にチタンが重なった構造になっている。
(第2図中の挿入図(a)および第1図(b)参照)。
第2図はこの試料をエッチングしたときのSi上に残って
いる膜(チタンシリサイドとチタンとの膜あるいはチタ
ンシリサイドのみの膜)の厚さのエッチング時間依存性
を示している。これから以下のようなことが解る。
(Example) First, a selective etching liquid for titanium silicide will be described. As mentioned in the above-mentioned literature, examples of this liquid include a mixture of aqueous hydrogen peroxide (H 2 O 2 ) with ammonia water (NH 4 OH) and a mixture of sulfuric acid (H 2 SO 4 ). There is. FIG. 2 shows the result of evaluating the state of etching of titanium and titanium silicide of both mixed solutions. Here, the sample is formed by depositing titanium on a silicon wafer by a sputtering method, and heating at 600 ° C. for 30 minutes in an N 2 atmosphere. That is, since heating is performed at a relatively low temperature and in N 2 , not all of the deposited titanium is silicide, and the vicinity of the surface remains titanium containing a large amount of N. That is, the sample has a structure in which titanium silicide is superposed on silicon (Si), and titanium is superimposed thereon.
(See inset (a) and FIG. 1 (b) in FIG. 2).
FIG. 2 shows the etching time dependency of the thickness of a film (a film of titanium silicide and titanium or a film of titanium silicide only) remaining on Si when the sample is etched. From this we can see the following.

チタンはH2O2系の液に非常によく溶け、NH4OHとH2O2
の混合液はチタンのみならずチタンシリサイドもかなり
エッチングする。即ちチタンとチタンシリサイドのエッ
チングの選択性が悪い。これは、特に液温が高いとき、
あるいはNH4OHの比が大きいとき顕著である。また、H2S
O4とH2O2の混合液は、NH4OHとH2O2の混合液よりも前記
選択性が良い。つまりチタンのみをエッチングしてシリ
サイドは殆どエッチングしない。これは特にH2SO4が多
いときに、より明らかである。従って、チタンをチタン
シリサイドに対して選択的にエッチングする場合には、
NH4OHとH2O2の混合液で行なうと配線上に残すべきシリ
サイドもエッチングされる恐れがある。そのためエッチ
ング条件(液組織、温度、時間)を厳しく制御しなくて
はならず量産には最適ではない。逆に、H2SO4とH2O2
混合液の場合は選択性が良いのでチタンはエッチングさ
れるがSiO2(第1図の2即ちチタンシリサイドが不要な
部分)上に薄いシリサイド層が残ってしまい、配線層間
や配線と拡散層間で電気的にリークが発生してしまう結
果となる。
Titanium is very soluble in the liquid of H 2 O 2 system, NH 4 OH and H 2 O 2
The mixed solution of (1) considerably etches not only titanium but also titanium silicide. That is, the etching selectivity of titanium and titanium silicide is poor. This is especially true when the liquid temperature is high.
Or, it is remarkable when the ratio of NH 4 OH is large. Also, H 2 S
A mixture of O 4 and H 2 O 2 has better selectivity than a mixture of NH 4 OH and H 2 O 2 . That is, only titanium is etched and silicide is hardly etched. This is more apparent, especially when H 2 SO 4 is high. Therefore, when titanium is selectively etched with respect to titanium silicide,
If a mixture of NH 4 OH and H 2 O 2 is used, silicide remaining on the wiring may be etched. Therefore, the etching conditions (liquid structure, temperature, time) must be strictly controlled, which is not optimal for mass production. Conversely, in the case of a mixed solution of H 2 SO 4 and H 2 O 2 , titanium is etched because the selectivity is good, but a thin silicide layer is formed on SiO 2 (2 in FIG. 1, ie, a portion where titanium silicide is unnecessary). Remains, resulting in electrical leakage between the wiring layers or between the wiring and the diffusion layer.

以上のことから、以下のような方法でエッチングすれ
ば前記問題が生じないことが解る。それが本実施例であ
る。
From the above, it can be understood that the above problem does not occur if etching is performed by the following method. This is the present embodiment.

即ち、初めに選択性の良い液で未反応チタンのみをエ
ッチングし、その後選択性が前記液より悪い液でSiO2
のシリサイドを除去するのである。詳しくは、第1図
(b)のように熱処理でチタンシリサイド6が形成され
た後、まず、初めにH2SO4比の大きいH2SO4とH2O2の混合
液(例えば組成比H2SO4:H2O2=3:1〜5:1、温度60〜90
℃)に5〜10分デイップし、未反応チタンを除去する。
その後、NH4OHとH2O2の混合液にシリサイドのエッチン
グ速度を制御し易い条件(遅くできる)でデイップし、
SiO2(第1図の2)上に残っているシリサイドを除去す
る。(例えば、組成比NH4OH:H2O2:H2O=1:1:5〜1:1:1
0、室温(20〜25℃)、30秒〜2分浸漬(第1図(c)
参照)。このようにすれば、前述したこれらの混合液の
条件から必要な部分(配線ポリシリコン4や拡散層3)
のチタンシリサイドに悪影響(それまで除去される影
響)を及ぼすことなく不要な部分(SiO22上)に残って
いるチタンシリサイド薄膜を完全に除去できる。また以
上説明したエッチング条件は示した数値からも解るよう
にかなり余裕度のあるものとすることができる。
That is, first, only the unreacted titanium is etched with a liquid having a high selectivity, and then the silicide on SiO 2 is removed with a liquid having a lower selectivity than the liquid. Specifically, after the titanium silicide 6 was formed by heat treatment as in Fig. 1 (b), first, a mixed solution of H 2 SO 4 large H 2 SO 4 in ratio and H 2 O 2 to initially (for example, composition ratio H 2 SO 4 : H 2 O 2 = 3: 1 to 5: 1, temperature 60 to 90
C.) for 5-10 minutes to remove unreacted titanium.
After that, dip into a mixture of NH 4 OH and H 2 O 2 under conditions where the etching rate of silicide can be easily controlled (can be reduced)
The silicide remaining on SiO 2 ( 2 in FIG. 1) is removed. (For example, composition ratio NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 5 to 1: 1: 1
0, room temperature (20 to 25 ° C), immersion for 30 seconds to 2 minutes (Fig. 1 (c)
reference). In this way, the necessary parts (the wiring polysilicon 4 and the diffusion layer 3) are required based on the conditions of the above-mentioned mixed solution.
The titanium silicide thin film remaining in unnecessary portions (on SiO 22 ) can be completely removed without exerting an adverse effect on titanium silicide (the effect of being removed up to that point). Further, the etching conditions described above can be set to have a sufficient margin as can be understood from the numerical values shown.

(発明の効果) 以上説明したように、本発明の方法では未反応のチタ
ン、不要なチタンシリサイドのエッチングをそれぞれ最
適なエッチング液でエッチングするようにしたので、不
要なチタンシリサイドを他に悪影響を及ぼすことなく完
全に除去できるし、エッチング条件の余裕度もあり、極
めて量産に適した再現性の良い製法を得られる。そのこ
とはまた電気的リークが発生しないチタンシリサイド化
配線を持つ信頼性の高い半導体装置を実現できる。
(Effects of the Invention) As described above, in the method of the present invention, the etching of unreacted titanium and unnecessary titanium silicide are performed by using the optimum etching solutions, respectively. It can be completely removed without exerting any effects, and has a margin of etching conditions, so that a highly reproducible manufacturing method suitable for mass production can be obtained. This also makes it possible to realize a highly reliable semiconductor device having a titanium silicide wiring in which no electric leakage occurs.

【図面の簡単な説明】[Brief description of the drawings]

第1図はチタンシリサイド化配線の製造工程断面図、第
2図はSi上のチタンシリサイドとチタンの膜厚のエッチ
ングによる変化を示すグラフである。 2……SiO2膜、 3……拡散層、 4……多結晶シリコン、 5……チタン膜、 6……チタンシリサイド膜。
FIG. 1 is a cross-sectional view of a manufacturing process of a titanium silicide wiring, and FIG. 2 is a graph showing a change in thickness of titanium silicide and titanium on Si by etching. 2 ... SiO 2 film, 3 ... diffusion layer, 4 ... polycrystalline silicon, 5 ... titanium film, 6 ... titanium silicide film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/306,21/308 C23F 1/00 - 3/06 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21 / 306,21 / 308 C23F 1/00-3/06

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表面にシリコン領域とシリコン酸化膜領域
とを有する半導体基板上の、前記シリコン領域上と前記
シリコン酸化膜領域上にチタン層を形成する工程と、 前記チタン層に対して熱処理を施し、前記シリコンと反
応させることにより、前記シリコン領域上にチタンシリ
サイド膜を形成する工程と、 未反応のチタン層をH2SO4とH2O2の混合液により選択的
に除去する工程と、 その後、NH4OHとH2O2の混合液により前記シリコン酸化
膜領域上に残存するチタンシリサイド膜を除去する工程
と、 を含むことを特徴とする半導体装置の製造方法。
A step of forming a titanium layer on the silicon region and the silicon oxide film region on a semiconductor substrate having a silicon region and a silicon oxide film region on a surface, and performing a heat treatment on the titanium layer. Forming a titanium silicide film on the silicon region by reacting with the silicon, and selectively removing an unreacted titanium layer with a mixed solution of H 2 SO 4 and H 2 O 2. Removing the titanium silicide film remaining on the silicon oxide film region with a mixed solution of NH 4 OH and H 2 O 2 , and thereafter.
JP2139803A 1990-05-31 1990-05-31 Method for manufacturing semiconductor device Expired - Fee Related JP3032244B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2139803A JP3032244B2 (en) 1990-05-31 1990-05-31 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2139803A JP3032244B2 (en) 1990-05-31 1990-05-31 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0434933A JPH0434933A (en) 1992-02-05
JP3032244B2 true JP3032244B2 (en) 2000-04-10

Family

ID=15253802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2139803A Expired - Fee Related JP3032244B2 (en) 1990-05-31 1990-05-31 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3032244B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0724287A3 (en) * 1995-01-30 1999-04-07 Nec Corporation Method for fabricating semiconductor device having titanium silicide film
US5587338A (en) * 1995-04-27 1996-12-24 Vanguard International Semiconductor Corporation Polysilicon contact stud process
JP2674585B2 (en) * 1995-09-28 1997-11-12 日本電気株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0434933A (en) 1992-02-05

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
DeSalvo et al. Wet chemical digital etching of GaAs at room temperature
US4940509A (en) Isotropic etchant for capped silicide processes
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JPH0581664B2 (en)
JPS62502301A (en) Integrated circuit manufacturing method
JP3032244B2 (en) Method for manufacturing semiconductor device
US4125427A (en) Method of processing a semiconductor
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPH071761B2 (en) Semiconductor substrate processing method
JPS59175726A (en) Manufacture of semiconductor device
JPH0523056B2 (en)
US4752815A (en) Method of fabricating a Schottky barrier field effect transistor
US5747357A (en) Modified poly-buffered isolation
JPH0368133A (en) Solid phase diffusion
JPS58132951A (en) Method of forming titanium disilicide
JP2906489B2 (en) Method for manufacturing semiconductor device
JPS61176125A (en) Defect reducing method for thin silicon thermally oxided film
JP3261444B2 (en) Manufacturing method of semiconductor thin film
JP3240847B2 (en) Manufacturing method of SOI structure
RU1389603C (en) Method of manufacturing metallization of integral circuits
JP2906491B2 (en) Method for manufacturing semiconductor device
JP3767583B2 (en) Manufacturing method of semiconductor device
JPS635567A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees