JPS635567A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS635567A
JPS635567A JP15034986A JP15034986A JPS635567A JP S635567 A JPS635567 A JP S635567A JP 15034986 A JP15034986 A JP 15034986A JP 15034986 A JP15034986 A JP 15034986A JP S635567 A JPS635567 A JP S635567A
Authority
JP
Japan
Prior art keywords
gate electrode
lower layer
tungsten
polycrystalline silicon
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15034986A
Other languages
Japanese (ja)
Inventor
Yoshiji Tsunenari
欣嗣 恒成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15034986A priority Critical patent/JPS635567A/en
Publication of JPS635567A publication Critical patent/JPS635567A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to form with a simple process a gate electrode of low resistance and excellent accuracy, by employing a dry etching method of polycrystalline silicon and a selective chemical vapor growth of tungsten. CONSTITUTION:After a polycrystalline silicon layer is formed on a silicon oxide film 2 formed on the surface of a silicon substrate 1, a mask 4 is formed. Successively the polycrystalline silicon layer is subjected to an etching, and a lower layer of gate electrode 3, is formed. In this process, the mask 4 is used, and a dry etching method applying a reaction gas containing oxygen, for example SF6+O2 gas, is employed. By this etching, a thin oxide film 5 is simultaneously formed on the side surface of the lower layer of gate electrode 3. After the mask 4 is eliminated, a tungsten film is selectively grown on the lower layer of gate electrode 3, at a forming temperature of tungsten silicide, by a chemical vapor growth method applying WF6 gas. Thereby, a gate electrode of low resistance can be formed with excellent accuray in a simple process.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に低抵抗を有
する多結晶シリコンとタングステンシリサイドからなる
ゲート電極の形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a gate electrode made of polycrystalline silicon and tungsten silicide having low resistance.

〔従来の技術〕[Conventional technology]

従来、多結晶シリコンとタングステンシリサイドの2層
構造を用いた低抵抗のゲート電極を形成するには、半導
体基板上の多結晶シリコン層をバターニングしゲート電
極下層を形成したのち、5102膜を化学的気相成長法
等で全面に形成し、リアクティブイオンエツチング法(
以下RIE法という)によってゲート電極下層上面部の
5I02膜を除去してから、スパッタ法あるいは蒸着法
によって基板全面にタングステンを堆積し、熱処理によ
ってゲート電極下層の上部のみをシリサイド化した後、
未反応のタングステンを除去する方法が一般的に用いら
れていた。
Conventionally, in order to form a low-resistance gate electrode using a two-layer structure of polycrystalline silicon and tungsten silicide, the polycrystalline silicon layer on the semiconductor substrate was buttered to form the lower layer of the gate electrode, and then the 5102 film was chemically processed. It is formed on the entire surface by chemical vapor deposition method, etc., and then reactive ion etching method (
After removing the 5I02 film on the upper surface of the lower layer of the gate electrode by RIE method (hereinafter referred to as RIE method), depositing tungsten on the entire surface of the substrate by sputtering or vapor deposition, and siliciding only the upper part of the lower layer of the gate electrode by heat treatment.
A commonly used method was to remove unreacted tungsten.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、従来の多結晶シリコンとタングステンシ
リサイドからなるゲート電極形成方法セは、ゲート電極
下層の側面被覆用5I02の形成は、5I02膜の化学
的気相成長工程とRIE工程とを含むため、工程が複雑
であるという欠点があった。
However, in the conventional method for forming a gate electrode made of polycrystalline silicon and tungsten silicide, the formation of the 5I02 for side surface coating of the lower layer of the gate electrode includes a chemical vapor deposition process and an RIE process for the 5I02 film, so the process is slow. It had the disadvantage of being complex.

また、シリサイド化熱処理工程ではタングステンが基板
全面を覆っているため、熱処理中に形成したシリサイド
膜中をS1原子が拡散して行き、ソース・ドレイン領域
上部の不要部分にまでシリサイドが形成されるという欠
点もあった。
Additionally, since tungsten covers the entire surface of the substrate in the silicidation heat treatment process, S1 atoms diffuse into the silicide film formed during the heat treatment, forming silicide even in unnecessary parts above the source/drain regions. There were also drawbacks.

本発明の目的は、簡単な工程で精度よく低抵抗のゲート
電極を形成することのできる半導体装置の製造方法を提
供することにある。
An object of the present invention is to provide a method for manufacturing a semiconductor device that can form a low-resistance gate electrode with high accuracy through simple steps.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、半導体基板表面に形
成された酸化膜上に多結晶シリコン層を形成する工程と
、前記多結晶シリコン層上にフォトレジストよりなるマ
スクを形成したのち酸素を含む反応性ガスを用いるドラ
イエツチング法により多結晶シリコン層をエツチングし
ゲート電極下層を形成すると同時に、ゲート電極下層の
側面に酸化膜を形成する工程と、前記マスクを除去した
のちWF6ガスを用いる化学的気相成長法により、タン
グステンシリサイド形成温度で前記ゲート電極下層上に
選択的にタングステン膜を成長させてタングステンシリ
サイド膜を形成し、ゲート電極下層とタングステンシリ
サイド膜からなるゲート電極を形成する工程とを含んで
構成される。
The method for manufacturing a semiconductor device of the present invention includes the steps of forming a polycrystalline silicon layer on an oxide film formed on the surface of a semiconductor substrate, and forming a mask made of photoresist on the polycrystalline silicon layer, and then containing oxygen. The polycrystalline silicon layer is etched by a dry etching method using a reactive gas to form a gate electrode lower layer, and at the same time an oxide film is formed on the side surfaces of the gate electrode lower layer, and after the mask is removed, a chemical etching process using WF6 gas is performed. forming a tungsten silicide film by selectively growing a tungsten film on the lower layer of the gate electrode at a tungsten silicide formation temperature by a vapor phase growth method, and forming a gate electrode made of the lower layer of the gate electrode and the tungsten silicide film; It consists of:

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図(a>、(b)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
FIGS. 1A and 1B are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention.

まず第1図(a>に示すように、シリコン基板1表面に
形成されたシリコン酸化膜2上に多結晶シリコン層を形
成した後、この多結晶シリコン層上にフォトレジストよ
りなるマスク4を形成する。続いてこのマスク4を用い
、酸素を含む反応性ガス、例えばSF6+02ガス、を
用いるドライエツチング法により多結晶シリコン層をエ
ツチングし、ゲート電極下層3を形成する。このエツチ
ングによりゲート電極下層3の側面には薄い酸化膜5が
同時に形成される。
First, as shown in FIG. 1 (a), a polycrystalline silicon layer is formed on a silicon oxide film 2 formed on the surface of a silicon substrate 1, and then a mask 4 made of photoresist is formed on this polycrystalline silicon layer. Next, using this mask 4, the polycrystalline silicon layer is etched by a dry etching method using a reactive gas containing oxygen, such as SF6+02 gas, to form the gate electrode lower layer 3. Through this etching, the gate electrode lower layer 3 is etched. A thin oxide film 5 is simultaneously formed on the side surfaces of.

次に第1図(b)に示すように、マスク4を除去したの
ち、WF6ガスを用いる化学的気相成長法により、タン
グステンシリサイド形成温度でゲート電極下層3上に選
択的にタングステン膜を成長させる。
Next, as shown in FIG. 1(b), after removing the mask 4, a tungsten film is selectively grown on the gate electrode lower layer 3 at the tungsten silicide formation temperature by chemical vapor deposition using WF6 gas. let

タングステンの化学的気相成長法はシリコンによるWF
6の還元反応であるため、S+02で被覆されたゲート
電極下層3の側面にはタングステンは被着しない。この
段階でシリコン基板1の温度をタングステンシリサイド
形成温度(約600℃〉としておけば堆積したタングス
テンは直ちに下地の多結晶シリコンと反応して、タング
ステンシリサイド膜6が生成する。
The chemical vapor deposition method for tungsten is WF using silicon.
Since this is a reduction reaction of No. 6, tungsten does not adhere to the side surfaces of the gate electrode lower layer 3 coated with S+02. At this stage, if the temperature of the silicon substrate 1 is set to the tungsten silicide formation temperature (approximately 600° C.), the deposited tungsten immediately reacts with the underlying polycrystalline silicon to form a tungsten silicide film 6.

ここでタングステンの堆積速度を、シリサイド化反応の
速度およびゲート電極下層3からタングステンシリサイ
ド膜6中を上方に拡散して行くシリコンの拡散速度より
小さくなるように設定することにより、タングステン堆
積面がタングステンで覆われてWF6とシリコンの反応
が停止することなく、連続的にタングステンシリサイド
膜6が生成され、ゲート電極下層3とタングステンシリ
サイド膜6からなる低抵抗のゲート電極10を精度よく
形成することができる。
Here, by setting the deposition rate of tungsten to be smaller than the rate of the silicidation reaction and the diffusion rate of silicon that diffuses upward from the gate electrode lower layer 3 into the tungsten silicide film 6, the tungsten deposition surface becomes tungsten. The tungsten silicide film 6 is continuously generated without stopping the reaction between the WF 6 and the silicon, and the low resistance gate electrode 10 consisting of the gate electrode lower layer 3 and the tungsten silicide film 6 can be formed with high precision. can.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、酸素を含む反応性ガスを
用いる多結晶シリコンのドライエツチング法と、タング
ステンの選択的な化学的気相成長法とを用いることによ
り、簡単な工程で低抵抗のゲート電極を精度よく形成す
ることのできる半導体装置の製造方法が得られる。
As explained above, the present invention uses a dry etching method for polycrystalline silicon using a reactive gas containing oxygen and a selective chemical vapor deposition method for tungsten, thereby achieving low resistance etching in a simple process. A method for manufacturing a semiconductor device is obtained in which a gate electrode can be formed with high precision.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)、(b)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
FIGS. 1(a) and 1(b) are cross-sectional views of a semiconductor chip shown in order of steps for explaining an embodiment of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 半導体基板表面に形成された酸化膜上に多結晶シリコン
層を形成する工程と、前記多結晶シリコン層上にフォト
レジストよりなるマスクを形成したのち酸素を含む反応
性ガスを用いるドライエッチング法により多結晶シリコ
ン層をエッチングしゲート電極下層を形成すると同時に
、該ゲート電極下層の側面に酸化膜を形成する工程と、
前記マスクを除去したのちWF_6ガスを用いる化学的
気相成長法により、タングステンシリサイド形成温度で
前記ゲート電極下層上に選択的にタングステン膜を成長
させてタングステンシリサイド膜を形成し、ゲート電極
下層とタングステンシリサイド膜からなるゲート電極を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
A polycrystalline silicon layer is formed on the oxide film formed on the surface of the semiconductor substrate, and after a mask made of photoresist is formed on the polycrystalline silicon layer, a polycrystalline silicon layer is formed using a dry etching method using a reactive gas containing oxygen. etching the crystalline silicon layer to form a gate electrode lower layer and simultaneously forming an oxide film on the side surfaces of the gate electrode lower layer;
After removing the mask, a tungsten film is selectively grown on the lower layer of the gate electrode by chemical vapor deposition using WF_6 gas at the tungsten silicide formation temperature to form a tungsten silicide film, and the tungsten silicide film is bonded to the lower layer of the gate electrode. 1. A method of manufacturing a semiconductor device, comprising the step of forming a gate electrode made of a silicide film.
JP15034986A 1986-06-25 1986-06-25 Manufacture of semiconductor device Pending JPS635567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15034986A JPS635567A (en) 1986-06-25 1986-06-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15034986A JPS635567A (en) 1986-06-25 1986-06-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS635567A true JPS635567A (en) 1988-01-11

Family

ID=15495048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15034986A Pending JPS635567A (en) 1986-06-25 1986-06-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS635567A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231091A (en) * 1994-02-17 1995-08-29 Nec Corp Manufacture of semiconductor device
WO2008047564A1 (en) * 2006-09-29 2008-04-24 Nec Corporation Semiconductor device manufacturing method and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231091A (en) * 1994-02-17 1995-08-29 Nec Corp Manufacture of semiconductor device
WO2008047564A1 (en) * 2006-09-29 2008-04-24 Nec Corporation Semiconductor device manufacturing method and semiconductor device
JPWO2008047564A1 (en) * 2006-09-29 2010-02-25 日本電気株式会社 Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
JPS62502301A (en) Integrated circuit manufacturing method
JPH0365658B2 (en)
JPS6333569A (en) Production of thin metallic film
JPH0577327B2 (en)
JPS59175726A (en) Manufacture of semiconductor device
JPS635567A (en) Manufacture of semiconductor device
JPH0523056B2 (en)
JPS63120419A (en) Manufacture of semiconductor device
JP3032244B2 (en) Method for manufacturing semiconductor device
JP2535981B2 (en) Method for manufacturing semiconductor device
JPS627165A (en) Manufacture of semiconductor device
JP2906489B2 (en) Method for manufacturing semiconductor device
JPH02114641A (en) Manufacture of semiconductor device
JPS62104078A (en) Manufacture of semiconductor integrated circuit device
JPH0682641B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH01217910A (en) Manufacture of semiconductor device
JPH02292834A (en) Manufacture of charge-coupled device
JPH11135789A (en) Semiconductor device and its manufacture
JPH0318034A (en) Manufacture of semiconductor device
JPS6167937A (en) Manufacture of semiconductor device
JPS624317A (en) Manufacture of semiconductor integrated circuit
JPS62206873A (en) Manufacture of semiconductor device
JPS63173318A (en) Heat treatment of compound semiconductor