JP3338215B2 - Superconducting base transistor and method of manufacturing the same - Google Patents
Superconducting base transistor and method of manufacturing the sameInfo
- Publication number
- JP3338215B2 JP3338215B2 JP29434294A JP29434294A JP3338215B2 JP 3338215 B2 JP3338215 B2 JP 3338215B2 JP 29434294 A JP29434294 A JP 29434294A JP 29434294 A JP29434294 A JP 29434294A JP 3338215 B2 JP3338215 B2 JP 3338215B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- base layer
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】この発明は、超電導ベーストラン
ジスタおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting base transistor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来の超電導ベーストランジスタの一例
がその製造方法と共に、文献：「エクステンディッド・
アブストラクツ・オブ・ザ・１９９３・インタナショナ
ル・コンファレンス・オン・ソリッド・ステイト・デバ
イセズ・アンド・マテリアルズ、マクハリ（Extended A
bstracts of the 1993 International Conference on S
olid State Devices and Materials,Makuhari ），１９
９３ ｐｐ．８１７−８１９」に開示されている。この
文献に開示の技術によれば、Ｎｂをドープしてｎ型の半
導体としたＳｒＴｉＯ3 基板（以下、ＳＴＯ（Ｎｂ）基
板とも称する）をエミッタ層として用いている。また、
ＳＴＯ（Ｎｂ）基板の主表面の一部分に、（Ｂａ，Ｒ
ｂ）ＢｉＯ3 （以下、ＢＲＢＯ）からなるベース層を設
けている。また、このベース層上の一部分に、Ｉｎのコ
レクタ層を設けている。2. Description of the Related Art An example of a conventional superconducting base transistor together with a method of manufacturing the same is described in "Extended Semiconductor".
Abstracts of the 1993 International Conference on Solid State Devices and Materials, McHari (Extended A
bstracts of the 1993 International Conference on S
olid State Devices and Materials, Makuhari), 19
93 pp. 817-819 ". According to the technique disclosed in this document, an SrTiO 3 substrate (hereinafter, also referred to as an STO (Nb) substrate) doped with Nb and made into an n-type semiconductor is used as an emitter layer. Also,
A part of the main surface of the STO (Nb) substrate has (Ba, R
b) A base layer made of BiO 3 (hereinafter, BRBO) is provided. Further, an In collector layer is provided on a part of the base layer.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
超電導ベーストランジスタにおいては、ＳＴＯ（Ｎｂ）
基板全体をエミッタ層として用いていた。このため、Ｓ
ＴＯ（Ｎｂ）基板とＢＲＢＯ薄膜との接合面の全てが、
ベース・エミッタ接合面となる。一方、ベース・コレク
タ接合面は、ＢＲＢＯ薄膜上のコレクタ層との接合面だ
けであり、ＢＲＢＯ薄膜上の一部分にすぎない。従っ
て、従来の超電導ベーストランジスタにおいては、キャ
リアを受け取る側のベース・コレクタ接合面の面積が、
キャリアを注入する側のベース・エミッタ接合面の面積
よりも狭くなっている。このため、超電導ベーストラン
ジスタの素子の動作時に余分なリーク電流が発生して素
子の特性が劣化してしまうという問題点があった。However, in the conventional superconducting base transistor, the STO (Nb)
The entire substrate was used as an emitter layer. Therefore, S
All the bonding surfaces between the TO (Nb) substrate and the BRBO thin film are
It becomes the base-emitter junction surface. On the other hand, the base-collector junction surface is only the junction surface with the collector layer on the BRBO thin film, and is only a part on the BRBO thin film. Therefore, in the conventional superconducting base transistor, the area of the base-collector junction surface on the carrier receiving side is
The area is smaller than the area of the base-emitter junction surface on the carrier injection side. For this reason, there has been a problem that an extra leak current is generated when the element of the superconducting base transistor operates, thereby deteriorating the characteristics of the element.
【０００４】このため、リーク電流の少ない超電導ベー
ストランジスタの実現が望まれていた。Therefore, realization of a superconducting base transistor having a small leakage current has been desired.
【０００５】[0005]
＜第１の発明＞この出願に係る第１の発明の超電導ベー
ストランジスタによれば、Ｎｂ（ニオブ）またはＶ（バ
ナジウム）がドープされたＳｒＴｉＯ3 （以下、ＳＴＯ
とも略称する）からなる基板を具え、この基板の主表面
上に、（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜からなるベース層を
具え、 このベース層上に、Ａｌ（アルミニウム）、Ｉ
ｎ（インジウム）またはＣｒ（クロム）からなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、
基板の前記主表面の一部に、酸素がドーズされた不活性
化領域を具え、主表面のうちの非不活性化領域からなる
エミッタ領域を具え、ベース層とエミッタ領域との接合
面は、ベース層とコレクタ層との接合面の直下の領域に
設けられており、ベース層とエミッタ領域との接合面の
面積は、ベース層とコレクタ層との接合面の面積よりも
狭いことを特徴とする。<First Invention> According to the superconducting base transistor of the first invention according to this application, Nb (niobium) or V (vanadium) doped SrTiO 3 (hereinafter referred to as STO)
A substrate made of (Ba, Rb) BiO 3 thin film on the main surface of the substrate, and Al (aluminum), I
In a superconducting base transistor comprising a collector layer made of n (indium) or Cr (chromium),
A part of the main surface of the substrate includes an inactivated region doped with oxygen, an emitter region including a non-inactivated region of the main surface, and a bonding surface between the base layer and the emitter region, It is provided in a region immediately below the junction surface between the base layer and the collector layer, and the area of the junction surface between the base layer and the emitter region is smaller than the area of the junction surface between the base layer and the collector layer. I do.
【０００６】＜第２の発明＞また、この出願に係る第２
の発明の超電導ベーストランジスタの製造方法によれ
ば、ＮｂまたはＶがドープされたＳｒＴｉＯ3 からなる
基板の主表面の一部分に、酸素を注入して不活性化領域
を形成する工程と、主表面のうちの非不活性領域からな
るエミッタ領域の少なくとも一部分を含む当該主表面上
に、（Ｂａ，Ｒｂ）ＢｉＯ3 からなる薄膜を形成する工
程と、この薄膜のうちのベース層となる領域上であっ
て、このベース層とエミッタ領域との接合面の直上の領
域を含む領域に、このベース層と当該コレクタ層との接
合面の面積が、ベース層とエミッタ領域との接合面の面
積よりも広くなるように、Ａｌ、ＩｎまたはＣｒからな
るコレクタ層を形成する工程とを含むことを特徴とす
る。<Second Invention> A second invention according to this application is described.
According to the method of manufacturing a superconducting base transistor according to the invention, a step of implanting oxygen into a part of a main surface of a substrate made of SrTiO 3 doped with Nb or V to form an inactive region, Forming a thin film of (Ba, Rb) BiO 3 on the main surface including at least a part of the emitter region of the non-inactive region; In the region including the region immediately above the junction between the base layer and the emitter region, the area of the junction between the base layer and the collector layer is larger than the area of the junction between the base layer and the emitter region. Forming a collector layer made of Al, In or Cr.
【０００７】[0007]
【作用】この出願に係る第１の発明の超電導ベーストラ
ンジスタによれば、ＮｂまたはＶがドープされたＳＴＯ
基板の主表面の一部分に、酸素をドーズすることによ
り、電気伝導度の極めて低い（実質絶縁体の）不活性領
域を形成する。その結果、酸素のドープされなかった非
不活性領域には、ｎ型半導体の電気特性が残存する。従
って、この非不活性領域にエミッタ領域を限定すること
ができる。このため、ベース層とエミッタ領域との接合
面の面積を、ベース層とコレクタ層との接合面の面積よ
りも狭くすることができるまた、ベース層とエミッタ領
域との接合面は、ベース層とコレクタ層との接合面の面
積の直下の領域に設けている。According to the superconducting base transistor of the first aspect of the present invention, the STO doped with Nb or V is used.
By doping oxygen on a part of the main surface of the substrate, an inert region (substantially insulating) having extremely low electric conductivity is formed. As a result, the electric characteristics of the n-type semiconductor remain in the non-inactive region which is not doped with oxygen. Therefore, the emitter region can be limited to this inactive region. For this reason, the area of the junction between the base layer and the emitter region can be made smaller than the area of the junction between the base layer and the collector layer. It is provided in a region immediately below the area of the junction surface with the collector layer.
【０００８】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きるので、素子の動作時に余分なリーク電流が発生する
ことを抑制することができる。このため、リーク電流に
よる素子の特性の劣化を抑制することができる。As a result, the area of the base-emitter junction surface on the carrier injection side can be made smaller than the area of the base-collector junction surface on the carrier reception side. Can be suppressed from occurring. Therefore, it is possible to suppress the deterioration of the characteristics of the element due to the leak current.
【０００９】また、この出願に係る第２の発明の超電導
ベーストランジスタの製造方法によれば、ＳＴＯ基板の
主表面の一部分に、酸素をドーズして不活性化すること
により、酸素がドーズされなかった非不活性化領域のみ
をｎ型の半導体の電気特性のままとしてエミッタ領域を
限定することができる。Further, according to the method of manufacturing a superconducting base transistor of the second invention according to the present application, oxygen is not dosed by doping oxygen to a part of the main surface of the STO substrate and inactivating it. In addition, the emitter region can be limited while keeping only the non-passivation region with the electrical characteristics of the n-type semiconductor.
【００１０】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることが容
易にできる。従って、リーク電流の少ない素子を容易に
製造することができる。As a result, the area of the base-emitter junction surface on the carrier injection side can be easily made smaller than the area of the base-collector junction surface on the carrier reception side. Therefore, an element having a small leak current can be easily manufactured.
【００１１】尚、この発明のベース層として用いるＢＲ
ＢＯ薄膜は、臨界温度が２８°Ｋ付近の酸化物高温超電
導薄膜である。従って、このＢＲＢＯ薄膜をベース層と
して用いた超電導ベーストランジスタは、臨界温度以下
では、低消費電力で高速動作のデバイスとなる。また、
室温ではメタルベーストランジスタとして扱うことがで
きる。The BR used as the base layer of the present invention
The BO thin film is an oxide high-temperature superconducting thin film having a critical temperature of around 28 ° K. Therefore, a superconducting base transistor using this BRBO thin film as a base layer is a device that operates at a low power consumption and operates at a high speed at a critical temperature or lower. Also,
At room temperature, it can be treated as a metal-based transistor.
【００１２】[0012]
【実施例】以下、図面を参照して、この出願に係る第１
の発明の超電導ベーストランジスタおよびその製造方法
の実施例についてそれぞれ説明する。尚、参照する図面
は、これらの発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示してあるにすぎ
ない。従って、これらの発明は図示例にのみ限定される
ものではない。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
Examples of the superconducting base transistor and the method of manufacturing the same according to the present invention will be described. It should be noted that the drawings referred to merely schematically show the sizes, shapes, and arrangements of the components to the extent that these inventions can be understood. Therefore, these inventions are not limited only to the illustrated examples.
【００１３】＜第１実施例＞第１実施例では、第１の発
明の超電導ベーストランジスタの一例について説明す
る。図１の（Ａ）は、第１実施例の超電導ベーストラン
ジスタの構造の説明に供する平面図である。また、図１
の（Ｂ）は、図１の（Ａ）中のＸ−Ｘに沿った切り口で
の断面図である。尚、図１の（Ａ）では、図面の理解を
容易にするため、断面部分ではないが一部にハッチング
を施してある。<First Embodiment> In a first embodiment, an example of the superconducting base transistor of the first invention will be described. FIG. 1A is a plan view for explaining the structure of the superconducting base transistor of the first embodiment. FIG.
(B) of FIG. 1 is a cross-sectional view taken along a line XX in (A) of FIG. 1. In FIG. 1A, not the cross section but a part is hatched to facilitate understanding of the drawing.
【００１４】第１実施例の超電導ベーストランジスタ
は、ＮｂがドープされたＳｒＴｉＯ3からなる基板（以
下、ＳＴＯ（Ｎｂ）基板とも略称する）１０を具えてい
る。そして、このＳＴＯ（Ｎｂ）基板１０の主表面１０
ａの一部分に、酸素をドーズして、電気伝導度の極めて
低い（実質絶縁体）不活性化領域１１を形成している。
そして、主表面のうちの、酸素がドーズされずにＳＴＯ
（Ｎｂ）基板のｎ型半導体の電気特性がそのまま残った
非不活性化領域１２にエミッタ領域１２を限定してい
る。The superconducting base transistor of the first embodiment has a substrate 10 made of Nb-doped SrTiO 3 (hereinafter abbreviated as STO (Nb) substrate). The main surface 10 of the STO (Nb) substrate 10
A portion of a is doped with oxygen to form a passivation region 11 having an extremely low electric conductivity (substantially insulator).
Then, the oxygen is not dosed on the main surface and the STO
(Nb) The emitter region 12 is limited to the non-inactivated region 12 where the electrical characteristics of the n-type semiconductor of the substrate remain as it is.
【００１５】また、このＳＴＯ（Ｎｂ）１０の主表面１
２上には、（Ｂａ，Ｒｂ）ＢｉＯ3薄膜からなるベース
層１４を設けている。このベース層１４の厚さは、１０
００〜１５００Å程度であり、ベース層１４の一部分
は、エミッタ領域１２の一部分と重なっている。The main surface 1 of the STO (Nb) 10
2, a base layer 14 made of a (Ba, Rb) BiO 3 thin film is provided. The thickness of the base layer 14 is 10
The angle is about 00 to 1500 °, and a part of the base layer 14 overlaps a part of the emitter region 12.
【００１６】また、このベース層１４上には、Ｉｎ（イ
ンジウム）からなる、コレクタ電極を兼ねるコレクタ層
１６を具えている。このコレクタ層１６は、ベース層１
４下の拡散領域部分１２ａの直上に設けてある。即ち、
ベース層１４とエミッタ領域１２との接合面２２は、ベ
ース層１４とコレクタ層１６との接合面２４の直下に設
けられている。On the base layer 14, a collector layer 16 made of In (indium) and also serving as a collector electrode is provided. This collector layer 16 is composed of the base layer 1
4 is provided immediately above the diffusion region portion 12a. That is,
The junction surface 22 between the base layer 14 and the emitter region 12 is provided immediately below the junction surface 24 between the base layer 14 and the collector layer 16.
【００１７】さらに、このコレクタ層１６の面積は、ベ
ース層下の拡散領域部分１２ａの面積よりも広くしてあ
る。このため、ベース層１４とエミッタ領域１２との接
合面２２の面積は、ベース層１４とコレクタ層１６との
接合面２４の面積よりも狭くなっている。Further, the area of the collector layer 16 is larger than the area of the diffusion region portion 12a under the base layer. For this reason, the area of the junction surface 22 between the base layer 14 and the emitter region 12 is smaller than the area of the junction surface 24 between the base layer 14 and the collector layer 16.
【００１８】また、ベース層１４上には、Ａｕ（金）か
らなるベース電極１８がコレクタ層１６と離間して設け
てある。また、ベース層下でない拡散領域部分１２ｂ上
には、エミッタ電極２０が設けてある。On the base layer 14, a base electrode 18 made of Au (gold) is provided separately from the collector layer 16. An emitter electrode 20 is provided on the diffusion region portion 12b not under the base layer.
【００１９】＜第２実施例＞第２実施例では、第２の発
明の超電導ベーストランジスタの製造方法の一例であっ
て、エミッタ領域をイオン打ち込み法を用いて形成する
例について説明する。<Second Embodiment> A second embodiment is an example of a method for manufacturing a superconducting base transistor according to the second invention, in which an emitter region is formed by ion implantation.
【００２０】図２の（Ａ）〜（Ｄ）は、第２実施例の超
電導ベーストランジスタの製造方法の説明に供する断面
工程図である。FIGS. 2A to 2D are cross-sectional process diagrams for explaining a method of manufacturing the superconducting base transistor of the second embodiment.
【００２１】先ず、ＮｂがドープされたＳｒＴｉＯ3 か
らなる基板（ＳＴＯ（Ｎｂ））１０の主表面１０ａの一
部分に、酸素を注入して、電気伝導度の極めて低い（実
質絶縁体の）不活性化領域１１を形成する。不活性化領
域１１の形成にあたり、この実施例では、先ず、ＳＴＯ
（Ｎｂ）１０の主表面１０ａ上の、エミッタ領域の形成
予定領域上にメタルマスクパターン（図示せず）を形成
する。次に、このメタルマスクパターンを介して、主表
面１０ａの一部分に、イオン打込法により酸素イオンを
選択的に注入する。注入にあたっては、注入エネルギー
を２００〜５００ｋＶ程度とする。そして、主表面１０
ａから１０００Å〜２０００Åの深さまで、１０17個／
ｃｍ3 〜１０20個／ｃｍ3 程度の濃度にする。First, oxygen is implanted into a portion of the main surface 10a of a substrate (STO (Nb)) 10 made of SrTiO 3 doped with Nb, and an inert (substantially insulating) material having extremely low electric conductivity is injected. Formation region 11 is formed. In forming the passivation region 11, in this embodiment, first, the STO
On the main surface 10a of (Nb) 10, a metal mask pattern (not shown) is formed on a region where an emitter region is to be formed. Next, oxygen ions are selectively implanted into a part of the main surface 10a through the metal mask pattern by ion implantation. In the implantation, the implantation energy is set to about 200 to 500 kV. And the main surface 10
from a to a depth of 1000 to 2000 mm, 10 17 pieces /
The density is set to about cm 3 to 10 20 pieces / cm 3 .
【００２２】次に、メタルマスクパターンを除去した
後、酸素がドーズされたＳＴＯ（Ｎｂ）１０を熱処理す
ることにより、酸素原子をＳＴＯ（Ｎｂ）１０に拡散さ
せる。熱処理にあたっては、酸素雰囲気中で、８００℃
の温度下で１時間、続けて１１００〜１２００℃の温度
下で１５分間熱処理する。その結果、酸素がドーズされ
た領域では、ｎ型半導体であったＳＴＯ基板がキャリア
補正される。このため、この領域は、電気伝導度の極め
て低い不活性化領域１１となる。一方、酸素がドーズさ
れなかった領域は、ｎ型の半導体の電気特性のまま非不
活性領域１２として残る。そして、この非不活性領域１
２がエミッタ領域１２として限定される（図２の
（Ａ））。Next, after removing the metal mask pattern, the oxygen atoms are diffused into the STO (Nb) 10 by heat-treating the STO (Nb) 10 to which oxygen has been dosed. In the heat treatment, 800 ° C. in an oxygen atmosphere
For 1 hour and subsequently for 15 minutes at a temperature of 1100 to 1200 ° C. As a result, in the region where oxygen is dosed, the STO substrate, which was an n-type semiconductor, is subjected to carrier correction. For this reason, this region becomes the passivation region 11 having extremely low electric conductivity. On the other hand, the region where oxygen is not dosed remains as the non-inactive region 12 with the electrical characteristics of the n-type semiconductor. Then, the non-active region 1
2 is limited as the emitter region 12 (FIG. 2A).
【００２３】次に、このエミッタ領域１２の少なくとも
一部分を含む主表面１０ａ上に、（Ｂａ，Ｒｂ）ＢｉＯ
3 からなる薄膜（ＢＲＢＯ薄膜）１４ａを形成する。こ
の実施例では、エミッタ領域１２を形成したＳＴＯ（Ｎ
ｂ）の主表面１０ａ上全面に、ＭＢＥ（分子線エピタキ
シ）法により、厚さ１０００〜１５００Å程度のＢＲＢ
Ｏ薄膜１４ａを成膜する（図２の（Ｂ））。Next, on the main surface 10a including at least a part of the emitter region 12, (Ba, Rb) BiO
A thin film (BRBO thin film) 14a of 3 is formed. In this embodiment, the STO (N
A BRB having a thickness of about 1000 to 1500 ° is formed on the entire surface of the main surface 10a of FIG.
An O thin film 14a is formed (FIG. 2B).
【００２４】次に、ＢＲＢＯ薄膜１４ａのうちのベース
層となる領域上であって、このベース層とエミッタ領域
との接合面となる領域を含む領域に、ベース層と当該コ
レクタ層との接合面の面積が、前記ベース層と前記エミ
ッタ領域との接合面の面積よりも広くなるように、Ｉｎ
からなるコレクタ層１６を形成する。尚、このコレクタ
層１６はコレクタ電極を兼ねている。さらに、ベース層
１４となる領域上に、Ａｕ（金）からなるベース電極１
８がコレクタ層１６と離間して形成する。（図２の
（Ｃ））。Next, in a region of the BRBO thin film 14a on a region serving as a base layer and including a region serving as a joining surface between the base layer and the emitter region, a joining surface between the base layer and the collector layer is provided. Is larger than the area of the junction surface between the base layer and the emitter region.
Is formed. The collector layer 16 also functions as a collector electrode. Further, a base electrode 1 made of Au (gold) is formed on a region to be the base layer 14.
8 is formed apart from the collector layer 16. ((C) of FIG. 2).
【００２５】次に、ＢＲＢＯ薄膜１４ａからベース層１
６を画成する。そして、図２では示さないが、ベース層
下でなり拡散領域上にエミッタ電極を形成して、図１に
示した第１実施例の素子と同一構造の超電導ベーストラ
ンジスタを得る（図２の（Ｄ））。Next, the base layer 1 is formed from the BRBO thin film 14a.
6 is defined. Then, although not shown in FIG. 2, an emitter electrode is formed below the base layer and on the diffusion region to obtain a superconducting base transistor having the same structure as the element of the first embodiment shown in FIG. 1 (( D)).
【００２６】尚、この実施例では、メタルマスクパター
ンを介して、ＳＴＯ（Ｎｂ）にＴａイオンを選択的に注
入したが、メタルマスクパターン用いた場合のパターン
精度は５０μｍ幅程度が限界である。そこで、メタルパ
ターンマスクの代わりにフォトレジストパターンを用い
れば、パターンの精度を１μｍ程度にまで向上させるこ
とができる。その結果、より精細なエミッタ領域を形成
することが可能となる。フォトレジストとしては、例え
ば、富士薬品工業株式会社製のＬＭＲ（商品名）を使用
することができる。In this embodiment, Ta ions are selectively implanted into the STO (Nb) via the metal mask pattern. However, when a metal mask pattern is used, the pattern accuracy is limited to about 50 μm width. Therefore, if a photoresist pattern is used instead of the metal pattern mask, the precision of the pattern can be improved to about 1 μm. As a result, a finer emitter region can be formed. As the photoresist, for example, LMR (trade name) manufactured by Fuji Pharma Co., Ltd. can be used.
【００２７】上述した各実施例では、これらの発明を特
定の材料を使用し、特定の条件で形成した例について説
明したが、これらの発明は、多くの変更および変形を行
うことができる。例えば、上述した第２実施例では、基
板としてＳＴＯ（Ｎｂ）を用いたが、第２の発明では、
例えばＶ（バナジウム）をドープしたＳＴＯを用いても
良い。In each of the embodiments described above, examples in which these inventions are formed using specific materials and under specific conditions have been described. However, these inventions can be subjected to many changes and modifications. For example, in the above-described second embodiment, STO (Nb) is used as the substrate, but in the second invention,
For example, an STO doped with V (vanadium) may be used.
【００２８】また、上述した各実施例では、コレクタ層
の材料にＩｎを用いたが、これらの発明では、コレクタ
層の材料としてＡｌまたはＣｒを用いても良い。In each of the above embodiments, In is used as the material of the collector layer. However, in these inventions, Al or Cr may be used as the material of the collector layer.
【００２９】[0029]
【発明の効果】この出願に係る第１の発明の超電導ベー
ストランジスタによれば、ＮｂまたはＶがドープされた
ＳＴＯ基板の主表面の一部分に、酸素をドーズすること
により、電気伝導度の極めて低い（実質絶縁体）の不活
性領域を形成する。その結果、酸素のドープされなかっ
た非不活性領域には、ｎ型半導体の電気特性が残存す
る。従って、この非不活性領域にエミッタ領域を限定す
ることができる。このため、ベース層とエミッタ領域と
の接合面の面積を、ベース層とコレクタ層との接合面の
面積よりも狭くすることができる。また、ベース層とエ
ミッタ領域との接合面は、ベース層とコレクタ層との接
合面の面積の直下の領域に設けている。According to the superconducting base transistor of the first invention of the present application, oxygen is dosed into a part of the main surface of the STO substrate doped with Nb or V, so that the electric conductivity is extremely low. An inactive region (substantially insulator) is formed. As a result, the electric characteristics of the n-type semiconductor remain in the non-inactive region which is not doped with oxygen. Therefore, the emitter region can be limited to this inactive region. Therefore, the area of the junction between the base layer and the emitter region can be made smaller than the area of the junction between the base layer and the collector layer. Further, the junction surface between the base layer and the emitter region is provided in a region immediately below the area of the junction surface between the base layer and the collector layer.
【００３０】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きる。このため、素子の動作時に余分なリーク電流が発
生することを抑制することができるので、リーク電流に
よる素子の特性の劣化を抑制することができる。As a result, the area of the base-emitter junction surface on the carrier injection side can be made smaller than the area of the base-collector junction surface on the carrier reception side. For this reason, it is possible to suppress the occurrence of an extra leak current during the operation of the device, and it is possible to suppress the deterioration of the characteristics of the device due to the leak current.
【００３１】また、この出願に係る第２の発明の超電導
ベーストランジスタの製造方法によれば、ＳＴＯ基板の
主表面の一部分に、酸素をドーズして不活性化すること
により、酸素がドーズされなかった非不活性化領域のみ
をｎ型の半導体の電気特性のままとしてエミッタ領域を
限定することができる。According to the method of manufacturing a superconducting base transistor according to the second invention of the present application, oxygen is not dosed by doping oxygen to a part of the main surface of the STO substrate and inactivating it. In addition, the emitter region can be limited while keeping only the non-passivation region with the electrical characteristics of the n-type semiconductor.
【００３２】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることが容
易にできる。従って、リーク電流の少ない素子を容易に
製造することができる。As a result, it is easy to make the area of the base-emitter junction surface on the carrier injection side smaller than the area of the base-collector junction surface on the carrier reception side. Therefore, an element having a small leak current can be easily manufactured.
【図１】（Ｂ）は、第１実施例の超電導ベーストランジ
スタの構造の説明に供する平面図であり、（Ａ）は、
（Ｂ）中のＸ−Ｘに沿った切り口での断面図である。FIG. 1B is a plan view for explaining the structure of a superconducting base transistor according to a first embodiment, and FIG.
It is sectional drawing in the cut surface along XX in (B).
【図２】（Ａ）〜（Ｄ）は、第２実施例の超電導ベース
トランジスタの製造方法の説明に供する断面工程図であ
る。FIGS. 2A to 2D are cross-sectional process diagrams for explaining a method of manufacturing a superconducting base transistor according to a second embodiment;
１０：ＳＴＯ（Ｎｂ） １０ａ：主表面 １１：不活性化領域 １２：非不活性化領域（エミッタ領域） １２ａ：ベース層下の拡散領域部分 １２ｂ：ベース層下でない拡散領域部分 １４：ベース層 １４ａ：ＢＲＢＯ薄膜 １６：コレクタ層（コレクタ電極） １８：ベース電極 ２０：エミッタ電極 ２２：ベース・エミッタ接合面 ２４：ベース・コレクタ接合面 10: STO (Nb) 10a: Main surface 11: Passivation region 12: Non-passivation region (emitter region) 12a: Diffusion region portion under base layer 12b: Diffusion region portion not under base layer 14: Base layer 14a : BRBO thin film 16: collector layer (collector electrode) 18: base electrode 20: emitter electrode 22: base-emitter junction surface 24: base-collector junction surface
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−275760（ＪＰ，Ａ) 特開 平５−251260（ＪＰ，Ａ) 特開 平２−181481（ＪＰ，Ａ) 特開 平４−267529（ＪＰ，Ａ) 山田朋幸 他，Ｓｉ基板上へのぺロブ スカイト酸化物超電導薄膜の形成，沖電 気研究開発，日本，1992年１月，第161 号，Ｖｏｌ．61，Ｎｏ．１，ｐｐ．81− 82 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 ZAA ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-275760 (JP, A) JP-A-5-251260 (JP, A) JP-A-2-181481 (JP, A) 267529 (JP, A) Tomoyuki Yamada et al., Formation of perovskite oxide superconducting thin film on Si substrate, Oki Electric R & D, Japan, January 1992, No. 161, Vol. 61, No. 1, pp. 81-82 (58) Field surveyed (Int. Cl. 7 , DB name) H01L 39/22 ZAA
Claims (2)
3 からなる基板を具え、 該基板の主表面上に、（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜から
なるベース層を具え、 該ベース層上に、Ａｌ、ＩｎまたはＣｒからなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、 前記基板の前記主表面の一部に、酸素がドーズされた不
活性化領域を具え、 前記主表面のうちの非不活性化領域からなるエミッタ領
域を具え、 前記ベース層と前記エミッタ領域との接合面は、前記ベ
ース層とコレクタ層との接合面の直下の領域に設けられ
ており、 前記ベース層と前記エミッタ領域との接合面の面積は、
前記ベース層とコレクタ層との接合面の面積よりも狭い
ことを特徴とする超電導ベーストランジスタ。1. SrTiO doped with Nb or V
A superconductor comprising a base layer made of a (Ba, Rb) BiO 3 thin film on a main surface of the substrate, and a collector layer made of Al, In or Cr on the base layer. In the base transistor, a part of the main surface of the substrate includes an inactivated region doped with oxygen, an emitter region including a non-inactivated region of the main surface, and the base layer and the base layer. The junction surface with the emitter region is provided in a region directly below the junction surface between the base layer and the collector layer, and the area of the junction surface between the base layer and the emitter region is:
A superconducting base transistor, wherein the area is smaller than the area of the junction between the base layer and the collector layer.
3 からなる基板の主表面の一部分に、酸素を注入して不
活性化領域を形成する工程と、 前記主表面のうちの非不活性領域からなるエミッタ領域
の少なくとも一部分を含む当該主表面上に、（Ｂａ，Ｒ
ｂ）ＢｉＯ3 からなる薄膜を形成する工程と、 該薄膜のうちのベース層となる領域上であって、該ベー
ス層と前記エミッタ領域との接合面の直上の領域を含む
領域に、該ベース層と当該コレクタ層との接合面の面積
が、前記ベース層と前記エミッタ領域との接合面の面積
よりも広くなるように、Ａｌ、ＩｎまたはＣｒからなる
コレクタ層を形成する工程とを含むことを特徴とする超
電導ベーストランジスタの製造方法。2. SrTiO doped with Nb or V
Forming a passivation region by injecting oxygen into a portion of the main surface of the substrate made of 3 ; and forming a passivation region on the main surface including at least a portion of an emitter region formed of a non-passive region of the main surface. , (Ba, R
b) forming a thin film of BiO 3, and forming the base in a region of the thin film on a region to be a base layer, the region including a region immediately above a junction surface between the base layer and the emitter region. Forming a collector layer made of Al, In or Cr such that the area of the junction between the layer and the collector layer is larger than the area of the junction between the base layer and the emitter region. A method for manufacturing a superconducting base transistor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29434294A JP3338215B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29434294A JP3338215B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153907A JPH08153907A (en) | 1996-06-11 |
| JP3338215B2 true JP3338215B2 (en) | 2002-10-28 |
Family
ID=17806468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29434294A Expired - Fee Related JP3338215B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338215B2 (en) |
-
1994
- 1994-11-29 JP JP29434294A patent/JP3338215B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 山田朋幸 他，Ｓｉ基板上へのぺロブスカイト酸化物超電導薄膜の形成，沖電気研究開発，日本，１９９２年１月，第１６１号，Ｖｏｌ．６１，Ｎｏ．１，ｐｐ．８１−８２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153907A (en) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (en) | Method of manufacturing double-sided gate static induction thyristor | |
| US3909320A (en) | Method for forming MOS structure using double diffusion | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| US3817794A (en) | Method for making high-gain transistors | |
| JPH08228001A (en) | Semiconductor device and manufacture thereof | |
| JP3338215B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| EP0101739B1 (en) | Heterojunction transistor and method of fabricating the same | |
| JP3342974B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| JPS61285766A (en) | Manufacture of semiconductor device | |
| JPS59163865A (en) | Gate turn-off thyristor | |
| JPS6046549B2 (en) | Gate turn-off thyristor | |
| JPS61182259A (en) | Gate turn-off thyristor | |
| JPS5916414B2 (en) | semiconductor equipment | |
| JP3326016B2 (en) | Oxide superconducting base transistor, manufacturing method thereof and integration method thereof | |
| JPH06244428A (en) | Mos device and manufacture thereof | |
| JPH05175238A (en) | Junction type field-effect transistor | |
| JP3325993B2 (en) | Transistor using oxide semiconductor and method for forming the same | |
| JPH098062A (en) | Manufacture of semiconductor device | |
| JP3300189B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS61198674A (en) | Manufacture of semiconductor device | |
| JPH05335329A (en) | Semiconductor device and its manufacture | |
| JPS61161763A (en) | Manufacture of semiconductor device | |
| JPH01273353A (en) | Bipolar transistor and manufacture thereof | |
| JPH0228327A (en) | Semiconductor device and its manufacture | |
| JPS6344764A (en) | Manufacture of gate turn-off thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |