JP3336548B2 - 電話機 - Google Patents
電話機Info
- Publication number
- JP3336548B2 JP3336548B2 JP28613194A JP28613194A JP3336548B2 JP 3336548 B2 JP3336548 B2 JP 3336548B2 JP 28613194 A JP28613194 A JP 28613194A JP 28613194 A JP28613194 A JP 28613194A JP 3336548 B2 JP3336548 B2 JP 3336548B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- hook
- supply voltage
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電話機に関し、特にバッ
クアップ電源の有効活用を図った電話機に関する。
クアップ電源の有効活用を図った電話機に関する。
【０００２】
【従来の技術】図３は、従来の電話機の一例の回路図で
あり、１は電話機の動作制御用マイクロコンピュータ
（以下ＣＰＵという）であり、動作電源電圧（例えば＋
９Ｖ）として電源電圧＋ＶD ，回線電圧＋ＶL ，バック
アップ電源電圧＋ＶB のいずれかがあれば、イネーブル
入力ポートＨＳが論理“Ｌ”の時動作状態、論理“Ｈ”
の時動作停止状態となるものである。ＣＰＵ１のイネー
ブル入力ポートＨＳには、ダイオードＤ１，Ｄ２，Ｄ３
及び抵抗Ｒ１を介して電源電圧＋ＶD ，回線電圧＋ＶL
，バックアップ電源電圧＋ＶB が供給されると共に、
フックスイッチ３の共通端子Ｃが接続されている。フッ
クスイッチ３は、受話器（図示しない）を持ち上げた時
（オフフック時）はＢ側に切り換わり、受話器を置いた
ままの時（オンフック時）はＡ側に切り換わる。フック
スイッチのＡ端子はオープンとされ、Ｂ端子は接地され
ている。ＣＰＵ１のリセット入力ポートＲＥＳＥＴには
電圧レベル検出用ＩＣ２の出力が供給されている。電圧
レベル検出用ＩＣ２は、ダイオードＤ１，Ｄ２，Ｄ３を
介して電源電圧＋ＶD ，回線電圧＋ＶL ，バックアップ
電源電圧＋ＶB が供給され、これらの電圧が全て所定電
圧（例えば２．１Ｖ）以下になると、リセット電圧を出
力してＣＰＵ１をリセットし、誤動作を防止するための
ものである。
あり、１は電話機の動作制御用マイクロコンピュータ
（以下ＣＰＵという）であり、動作電源電圧（例えば＋
９Ｖ）として電源電圧＋ＶD ，回線電圧＋ＶL ，バック
アップ電源電圧＋ＶB のいずれかがあれば、イネーブル
入力ポートＨＳが論理“Ｌ”の時動作状態、論理“Ｈ”
の時動作停止状態となるものである。ＣＰＵ１のイネー
ブル入力ポートＨＳには、ダイオードＤ１，Ｄ２，Ｄ３
及び抵抗Ｒ１を介して電源電圧＋ＶD ，回線電圧＋ＶL
，バックアップ電源電圧＋ＶB が供給されると共に、
フックスイッチ３の共通端子Ｃが接続されている。フッ
クスイッチ３は、受話器（図示しない）を持ち上げた時
（オフフック時）はＢ側に切り換わり、受話器を置いた
ままの時（オンフック時）はＡ側に切り換わる。フック
スイッチのＡ端子はオープンとされ、Ｂ端子は接地され
ている。ＣＰＵ１のリセット入力ポートＲＥＳＥＴには
電圧レベル検出用ＩＣ２の出力が供給されている。電圧
レベル検出用ＩＣ２は、ダイオードＤ１，Ｄ２，Ｄ３を
介して電源電圧＋ＶD ，回線電圧＋ＶL ，バックアップ
電源電圧＋ＶB が供給され、これらの電圧が全て所定電
圧（例えば２．１Ｖ）以下になると、リセット電圧を出
力してＣＰＵ１をリセットし、誤動作を防止するための
ものである。
【０００３】上記構成の従来の電話機は、何らかの理由
で電源が接続されておらずかつ回線コネクタも接続され
ていない状態、すなわち電源電圧＋ＶD も回線電圧＋Ｖ
L も利用できない状態においては、受話器を置いたまま
でフックスイッチ３がＡ側になっていると、ＣＰＵ１の
イネーブル入力ポートＨＳにバックアップ電源電圧＋Ｖ
B が供給されるので、ＣＰＵ１は全体動作は行なわない
が、その内部メモリはバックアップ電源電圧＋ＶB が供
給されてバックアップされる。また、受話器を持ち上げ
ると、フックスイッチ３がＢ側に切り換わり、ＣＰＵ１
のイネーブル入力ポートＨＳがフックスイッチ３を介し
て接地されて論理“Ｌ”となるので、ＣＰＵ１は、動作
電源としてバックアップ電源が働いて、全体が動作状態
になる。したがって、オフフック状態の継続中は、バッ
クアップ電源の電圧＋ＶB がＣＰＵ１のリセット電圧以
下に下がるまで、ＣＰＵ１全体が動作状態のままとな
る。
で電源が接続されておらずかつ回線コネクタも接続され
ていない状態、すなわち電源電圧＋ＶD も回線電圧＋Ｖ
L も利用できない状態においては、受話器を置いたまま
でフックスイッチ３がＡ側になっていると、ＣＰＵ１の
イネーブル入力ポートＨＳにバックアップ電源電圧＋Ｖ
B が供給されるので、ＣＰＵ１は全体動作は行なわない
が、その内部メモリはバックアップ電源電圧＋ＶB が供
給されてバックアップされる。また、受話器を持ち上げ
ると、フックスイッチ３がＢ側に切り換わり、ＣＰＵ１
のイネーブル入力ポートＨＳがフックスイッチ３を介し
て接地されて論理“Ｌ”となるので、ＣＰＵ１は、動作
電源としてバックアップ電源が働いて、全体が動作状態
になる。したがって、オフフック状態の継続中は、バッ
クアップ電源の電圧＋ＶB がＣＰＵ１のリセット電圧以
下に下がるまで、ＣＰＵ１全体が動作状態のままとな
る。
【０００４】
【発明が解決しようとする課題】このように、上記従来
の電話機では、停電時でも回線電圧を利用してＣＰＵを
動作させることができるが、電話機を電話回線に接続す
るのを忘れていた場合、本来停電時にＣＰＵの内部メモ
リのみをバックアップすればよいバックアップ電源は、
上記のようにＣＰＵ全体を動作させると、その電源容量
を余分に消費する結果となり好ましくない。本発明は、
上記従来の問題を解消して、バックアップ電源を有効に
活用できる電話機を提供することにある。
の電話機では、停電時でも回線電圧を利用してＣＰＵを
動作させることができるが、電話機を電話回線に接続す
るのを忘れていた場合、本来停電時にＣＰＵの内部メモ
リのみをバックアップすればよいバックアップ電源は、
上記のようにＣＰＵ全体を動作させると、その電源容量
を余分に消費する結果となり好ましくない。本発明は、
上記従来の問題を解消して、バックアップ電源を有効に
活用できる電話機を提供することにある。
【０００５】
【課題を解決するための手段】 本発明に係る電話機
は、電源電圧と回線電圧とバックアップ電源電圧の少な
くとも１つによって生成される電圧に基づく論理“Ｈ”
の入力があったときにはメモリのバックアップ以外の機
能を停止する動作停止状態となり、生成電圧以下の電圧
に基づく論理“Ｌ”の入力があったときには全体動作状
態となるイネーブル入力を備えた動作制御用マイクロコ
ンピュータを有する電話機において、マイクロコンピュ
ータのイネーブル入力に電源電圧と回線電圧とバックア
ップ電源電圧を供給するようにすると共に受話器を置い
たときにはオフフック端子から離れオープン状態のオン
フックとなり受話器を持ち上げた時にはオフフック端子
側に切り替わるフックスイッチを接続し、オフフック端
子は電源電圧、回線電圧および前記バックアップ電源電
圧で制御されるスイッチ素子を介して接地可能とされる
構成とし、さらに電源電圧と回線電圧とバックアップ電
源電圧を入力として、第１の電圧レベル以下を検出する
と動作制御用マイクロコンピュータをリセットするため
の信号を出力する第１の電圧レベル検出手段と、バック
アップ電源電圧を入力として、第１の電圧レベルより大
きな値に設定された第２の電圧レベル以下を検出すると
スイッチ素子をオフし、第２の電圧レベル以上のとき
は、スイッチ素子をオンする第２の電圧レベル検出手段
とを備え、第２の電圧レベル検出手段の出力を電源電圧
と回線電圧とともにスイッチ素子の制御電圧として加え
るように構成し、スイッチ素子は、第２の電圧レベル検
出手段からのスイッチ素子をオンする信号と電源電圧と
回線電圧のうち少なくとも１つの入力があるときにはオ
ンし、オフフック端子が接地されるように構成したもの
である。
は、電源電圧と回線電圧とバックアップ電源電圧の少な
くとも１つによって生成される電圧に基づく論理“Ｈ”
の入力があったときにはメモリのバックアップ以外の機
能を停止する動作停止状態となり、生成電圧以下の電圧
に基づく論理“Ｌ”の入力があったときには全体動作状
態となるイネーブル入力を備えた動作制御用マイクロコ
ンピュータを有する電話機において、マイクロコンピュ
ータのイネーブル入力に電源電圧と回線電圧とバックア
ップ電源電圧を供給するようにすると共に受話器を置い
たときにはオフフック端子から離れオープン状態のオン
フックとなり受話器を持ち上げた時にはオフフック端子
側に切り替わるフックスイッチを接続し、オフフック端
子は電源電圧、回線電圧および前記バックアップ電源電
圧で制御されるスイッチ素子を介して接地可能とされる
構成とし、さらに電源電圧と回線電圧とバックアップ電
源電圧を入力として、第１の電圧レベル以下を検出する
と動作制御用マイクロコンピュータをリセットするため
の信号を出力する第１の電圧レベル検出手段と、バック
アップ電源電圧を入力として、第１の電圧レベルより大
きな値に設定された第２の電圧レベル以下を検出すると
スイッチ素子をオフし、第２の電圧レベル以上のとき
は、スイッチ素子をオンする第２の電圧レベル検出手段
とを備え、第２の電圧レベル検出手段の出力を電源電圧
と回線電圧とともにスイッチ素子の制御電圧として加え
るように構成し、スイッチ素子は、第２の電圧レベル検
出手段からのスイッチ素子をオンする信号と電源電圧と
回線電圧のうち少なくとも１つの入力があるときにはオ
ンし、オフフック端子が接地されるように構成したもの
である。
【０００６】
【作用】電源電圧も回線電圧も利用できない状態にある
とき、受話器をオフフックしても動作制御用ＣＰＵ全体
が動作状態にならないようにし、バックアップ電源はＣ
ＰＵの内部メモリのみに供給されるようにする。したが
って、バックアップ電源のバックアップ時間が従来より
長くなり有効に活用される。
とき、受話器をオフフックしても動作制御用ＣＰＵ全体
が動作状態にならないようにし、バックアップ電源はＣ
ＰＵの内部メモリのみに供給されるようにする。したが
って、バックアップ電源のバックアップ時間が従来より
長くなり有効に活用される。
【０００７】
【実施例】 図１は、本発明による電話機の基本となる
回路図である。なお、図３の構成要素と同じ構成要素は
同じ符号を付し、その詳細な説明は省略する。図１の回
路は、図３の回路構成に下記の構成を追加する。すなわ
ち、フックスイッチ３のＢ端子はスイッチングトランジ
スタＱ１を介して接地される。スイッチングトランジス
タＱ１のベースには、ダイオードＤ４，Ｄ５及び抵抗Ｒ
２を介して電源電圧＋ＶD，回線電圧＋ＶLが供給され
る。
回路図である。なお、図３の構成要素と同じ構成要素は
同じ符号を付し、その詳細な説明は省略する。図１の回
路は、図３の回路構成に下記の構成を追加する。すなわ
ち、フックスイッチ３のＢ端子はスイッチングトランジ
スタＱ１を介して接地される。スイッチングトランジス
タＱ１のベースには、ダイオードＤ４，Ｄ５及び抵抗Ｒ
２を介して電源電圧＋ＶD，回線電圧＋ＶLが供給され
る。
【０００８】上記の構成において、電源電圧＋ＶD もし
くは回線電圧＋ＶL がある場合、スイッチングトランジ
スタＱ１はオンするので、フックスイッチ３のオフフッ
ク端子Ｂは接地されて“Ｌ”となる。したがって、イネ
ーブル入力ポートＨＳは、受話器のオンフック時は
“Ｈ”、オフフック時は“Ｌ”となる。次に、電源電圧
＋ＶD がなく、かつ回線電圧＋ＶL もない場合は、スイ
ッチングトランジスタＱ１はオフするので、イネーブル
入力ポートＨＳの状態はオンフック時もオフフック時
も、常に“Ｈ”のままとなる。したがって、この場合に
はＣＰＵ１は全体動作は行なわないが、内部メモリには
バックアップ電源よりバックアップする状態になる。回
線電圧＋ＶL あるいはバックアップ電源の電圧＋ＶB
が、第１の電圧レベル検出手段としての電圧レベル検出
用ＩＣ２のリセット電圧（例えば２．１Ｖ）以下になる
まで内部メモリのバックアップが行なわれる。以上のよ
うに、図１に示した回路では、停電時や電話回線にコネ
クタを接続していない状態で、受話機を持ち上げても
（オフフック）ＣＰＵのメモリ保持動作以外の動作を禁
止するので、バックアップ電源の不要な電力消費を抑え
られ、メモリバックアップ時間をかせげる。
くは回線電圧＋ＶL がある場合、スイッチングトランジ
スタＱ１はオンするので、フックスイッチ３のオフフッ
ク端子Ｂは接地されて“Ｌ”となる。したがって、イネ
ーブル入力ポートＨＳは、受話器のオンフック時は
“Ｈ”、オフフック時は“Ｌ”となる。次に、電源電圧
＋ＶD がなく、かつ回線電圧＋ＶL もない場合は、スイ
ッチングトランジスタＱ１はオフするので、イネーブル
入力ポートＨＳの状態はオンフック時もオフフック時
も、常に“Ｈ”のままとなる。したがって、この場合に
はＣＰＵ１は全体動作は行なわないが、内部メモリには
バックアップ電源よりバックアップする状態になる。回
線電圧＋ＶL あるいはバックアップ電源の電圧＋ＶB
が、第１の電圧レベル検出手段としての電圧レベル検出
用ＩＣ２のリセット電圧（例えば２．１Ｖ）以下になる
まで内部メモリのバックアップが行なわれる。以上のよ
うに、図１に示した回路では、停電時や電話回線にコネ
クタを接続していない状態で、受話機を持ち上げても
（オフフック）ＣＰＵのメモリ保持動作以外の動作を禁
止するので、バックアップ電源の不要な電力消費を抑え
られ、メモリバックアップ時間をかせげる。
【０００９】 図２は、本発明による電話機の実施例の
回路図である。この回路は、図１の回路と同一の構成に
加えて、さらに、電源電圧＋ＶD，回線電圧＋ＶL，バッ
クアップ電源電圧＋ＶBを入力とし、入力電圧が所定値
（例えば２．７Ｖ）以下になると出力を発生する第２の
電圧レベル検出手段としての電圧レベル検出用ＩＣ４を
備え、電圧レベル検出用ＩＣ４の出力をスイッチングト
ランジスタＱ１のベースに加えるように構成したもので
ある。
回路図である。この回路は、図１の回路と同一の構成に
加えて、さらに、電源電圧＋ＶD，回線電圧＋ＶL，バッ
クアップ電源電圧＋ＶBを入力とし、入力電圧が所定値
（例えば２．７Ｖ）以下になると出力を発生する第２の
電圧レベル検出手段としての電圧レベル検出用ＩＣ４を
備え、電圧レベル検出用ＩＣ４の出力をスイッチングト
ランジスタＱ１のベースに加えるように構成したもので
ある。
【００１０】電話機のＡＣアダプタがコンセントに差し
込まれていて電源がある時、あるいは電話機が電話回線
に接続されオフフックしている（回線電圧＋ＶL があ
る）時、あるいはバックアップ電源が電圧レベル検出用
ＩＣ４のリセット電圧以上の時、ダイオードＤ４もしく
はＤ５または電圧レベル検出用ＩＣ４の出力は“Ｈ”と
なるので、スイッチングトランジスタＱ１はオンし、フ
ックスイッチ３がＢ側になっている時は、ＣＰＵ１のイ
ネーブル入力ポートＨＳは“Ｌ”となり、ＣＰＵ１は全
体動作状態となる。逆に、電源がなく、かつ電話回線に
接続されてなく、かつバックアップ電源が２、７Ｖ以下
の場合、ダイオードＤ４、Ｄ５、電圧レベル検出用ＩＣ
４の出力は全て“Ｌ”となるので、スイッチングトラン
ジスタＱ１はオフし、ＣＰＵ１のイネーブル入力ポート
ＨＳはオンフック、オフフックにかかわらず“Ｈ”とな
る。
込まれていて電源がある時、あるいは電話機が電話回線
に接続されオフフックしている（回線電圧＋ＶL があ
る）時、あるいはバックアップ電源が電圧レベル検出用
ＩＣ４のリセット電圧以上の時、ダイオードＤ４もしく
はＤ５または電圧レベル検出用ＩＣ４の出力は“Ｈ”と
なるので、スイッチングトランジスタＱ１はオンし、フ
ックスイッチ３がＢ側になっている時は、ＣＰＵ１のイ
ネーブル入力ポートＨＳは“Ｌ”となり、ＣＰＵ１は全
体動作状態となる。逆に、電源がなく、かつ電話回線に
接続されてなく、かつバックアップ電源が２、７Ｖ以下
の場合、ダイオードＤ４、Ｄ５、電圧レベル検出用ＩＣ
４の出力は全て“Ｌ”となるので、スイッチングトラン
ジスタＱ１はオフし、ＣＰＵ１のイネーブル入力ポート
ＨＳはオンフック、オフフックにかかわらず“Ｈ”とな
る。
【００１１】 イネーブル入力ポートＨＳが“Ｈ”の場
合、ＣＰＵ１は内部メモリのバックアップのみを行うモ
ードになり、電圧レベル検出用ＩＣ２の出力が“Ｌ”と
なる２．１Ｖまで、バックアップ電源より内部メモリへ
のバックアップを行う。以上のように、図２に示した回
路では、外部電源なし、回線電圧＋ＶＬなし、バックア
ップ電源が電圧レベル検出用ＩＣ４のリセット電圧より
も下がった場合、常にオンフックと同様な状態、すなわ
ち受話器を持ち上げてもＣＰＵ１は全体動作せず、バッ
クアップ電源電圧がＣＰＵ１のリセット電圧よりも下が
るまでは、内部メモリのバックアップのみを行う。よっ
てバックアップ時間が長くなる。すなわち、停車時や電
話回線に接続していない状態で、受話器を持ち上げても
（オフフック）、バックアップ電源の電圧が電圧レベル
検出用ＩＣ４のリセット電圧まで低下した場合、その後
ＣＰＵ１のリセット電圧以下になるまでは、ＣＰＵ１の
メモリ保持動作以外の動作を禁止するので、バックアッ
プ電源の不要な電力消費を抑えられ、メモリバックアッ
プ時間をかせぐことができる。
合、ＣＰＵ１は内部メモリのバックアップのみを行うモ
ードになり、電圧レベル検出用ＩＣ２の出力が“Ｌ”と
なる２．１Ｖまで、バックアップ電源より内部メモリへ
のバックアップを行う。以上のように、図２に示した回
路では、外部電源なし、回線電圧＋ＶＬなし、バックア
ップ電源が電圧レベル検出用ＩＣ４のリセット電圧より
も下がった場合、常にオンフックと同様な状態、すなわ
ち受話器を持ち上げてもＣＰＵ１は全体動作せず、バッ
クアップ電源電圧がＣＰＵ１のリセット電圧よりも下が
るまでは、内部メモリのバックアップのみを行う。よっ
てバックアップ時間が長くなる。すなわち、停車時や電
話回線に接続していない状態で、受話器を持ち上げても
（オフフック）、バックアップ電源の電圧が電圧レベル
検出用ＩＣ４のリセット電圧まで低下した場合、その後
ＣＰＵ１のリセット電圧以下になるまでは、ＣＰＵ１の
メモリ保持動作以外の動作を禁止するので、バックアッ
プ電源の不要な電力消費を抑えられ、メモリバックアッ
プ時間をかせぐことができる。
【００１２】
【発明の効果】 本発明による電話機によれば、停電時
や電話回線にコネクタを接続していない状態で、受話器
を持ち上げても（オフフック）、ＣＰＵのメモリ保持動
作以外の動作を禁止するので、バックアップ電源の不要
な電力消費を抑えられ、メモリバックアップ時間をかせ
ぐことができる。しかも、バックアップ電源電圧に余裕
のある間は、オフフック時に、外部電源や回線電圧が無
くなっても、バックアップ電源電圧によって動作制御用
マイクロコンピュータが動作状態を継続することとな
る。
や電話回線にコネクタを接続していない状態で、受話器
を持ち上げても（オフフック）、ＣＰＵのメモリ保持動
作以外の動作を禁止するので、バックアップ電源の不要
な電力消費を抑えられ、メモリバックアップ時間をかせ
ぐことができる。しかも、バックアップ電源電圧に余裕
のある間は、オフフック時に、外部電源や回線電圧が無
くなっても、バックアップ電源電圧によって動作制御用
マイクロコンピュータが動作状態を継続することとな
る。
【図１】本発明による電話機の基本となる回路図であ
る。
る。
【図２】図２は、本発明による電話機の実施例の回路図
である。
である。
【図３】従来の電話機の一例の回路図である。
１ 動作制御用ＣＰＵ ２ 電圧レベル検出用ＩＣ ３ フックスイッチ ４ 電圧レベル検出用ＩＣ ＋ＶD 電源電圧 ＋ＶL 回線電圧 ＋ＶB バックアップ電源 Ｑ１ スイッチングトランジスタ
Claims (1)
- 【請求項１】 電源電圧と回線電圧とバックアップ電源
電圧の少なくとも１つによって生成される電圧に基づく
論理“Ｈ”の入力があったときにはメモリのバックアッ
プ以外の機能を停止する動作停止状態となり、前記生成
電圧以下の電圧に基づく論理“Ｌ”の入力があったとき
には全体動作状態となるイネーブル入力を備えた動作制
御用マイクロコンピュータを有する電話機において、 前記マイクロコンピュータのイネーブル入力に電源電圧
と回線電圧とバックアップ電源電圧を供給するようにす
ると共に受話器を置いたときにはオフフック端子から離
れオープン状態のオンフックとなり、受話器を持ち上げ
た時にはオフフック端子側に切り替わるフックスイッチ
を接続し、前記オフフック端子は前記電源電圧、前記回
線電圧および前記バックアップ電源電圧で制御されるス
イッチ素子を介して接地可能とされる構成とし、さらに
前記電源電圧と前記回線電圧と前記バックアップ電源電
圧を入力として、そのいずれもが第１の電圧レベル以下
を検出すると前記動作制御用マイクロコンピュータをリ
セットするための信号を出力する第１の電圧レベル検出
手段と、前記バックアップ電源電圧を入力として、前記
第１の電圧レベルより大きな値に設定された第２の電圧
レベル以下を検出すると前記スイッチ素子をオフし、第
２の電圧レベル以上のときは、前記スイッチ素子をオン
する第２の電圧レベル検出手段とを備え、前記第２の電
圧レベル検出手段の出力を前記電源電圧と前記回線電圧
とともに前記スイッチ素子の制御電圧として加えるよう
に構成し、前記スイッチ素子は、前記第２の電圧レベル
検出手段からの前記スイッチ素子をオンする信号と前記
電源電圧と前記回線電圧のうち少なくとも１つの入力が
あるときにはオンし、前記オフフック端子が接地される
ことを特徴とする電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28613194A JP3336548B2 (ja) | 1994-10-27 | 1994-10-27 | 電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28613194A JP3336548B2 (ja) | 1994-10-27 | 1994-10-27 | 電話機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125785A JPH08125785A (ja) | 1996-05-17 |
| JP3336548B2 true JP3336548B2 (ja) | 2002-10-21 |
Family
ID=17700339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28613194A Expired - Fee Related JP3336548B2 (ja) | 1994-10-27 | 1994-10-27 | 電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336548B2 (ja) |
-
1994
- 1994-10-27 JP JP28613194A patent/JP3336548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125785A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8098242B2 (en) | Arrangement comprising a first electronic device and a power supply unit and method for operating an electronic device | |
| US6127882A (en) | Current monitors with independently adjustable dual level current thresholds | |
| KR970002370B1 (ko) | 절전기능을 구비한 모뎀장치 | |
| JP3774360B2 (ja) | ウェイクアップ起動回路 | |
| US6771047B1 (en) | Automatic battery discharging and charging technique to increase battery life | |
| KR100672989B1 (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
| JP3416215B2 (ja) | ファクシミリ装置 | |
| JP3336548B2 (ja) | 電話機 | |
| KR20190054708A (ko) | 대기 전력을 줄이기 위한 방법 및 그 전자 장치 | |
| US5842121A (en) | Power supply unit with switch-on/off facility for powering radio equipment | |
| JP2001100867A (ja) | 省エネルギー機能付き装置 | |
| JPS63288309A (ja) | 電子機器の電源スイッチング制御回路 | |
| KR20010008551A (ko) | 과전류 제한회로 | |
| KR100468658B1 (ko) | 전원제어회로 | |
| JPH08322144A (ja) | 電源回路 | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JP2002215274A (ja) | 消費電力低減方式 | |
| JP3043253B2 (ja) | 電話機 | |
| JPH06133453A (ja) | 電源回路 | |
| JPH04190412A (ja) | マイクロコンピュータの電源供給装置 | |
| KR200185718Y1 (ko) | 자동차 마이컴의 리셋 회로 | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 | |
| JP2002170088A (ja) | メモリカードシステム | |
| JP2002078235A (ja) | 停電検出装置 | |
| JP2001242966A (ja) | 情報処理装置および情報処理装置の電源制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |