JP3334682B2 - 磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置 - Google Patents
磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置Info
- Publication number
- JP3334682B2 JP3334682B2 JP17020799A JP17020799A JP3334682B2 JP 3334682 B2 JP3334682 B2 JP 3334682B2 JP 17020799 A JP17020799 A JP 17020799A JP 17020799 A JP17020799 A JP 17020799A JP 3334682 B2 JP3334682 B2 JP 3334682B2
- Authority
- JP
- Japan
- Prior art keywords
- ibg
- pattern
- circuit
- magnetic tape
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、特に、１／２イン
チカートリッジテープを装填する磁気テープ装置に用い
て好適なブロック間ギャップの検出方法ならびに装置に
関する。
チカートリッジテープを装填する磁気テープ装置に用い
て好適なブロック間ギャップの検出方法ならびに装置に
関する。
【０００２】
【従来の技術】磁気テープ装置は、一連のデータをある
大きさで区切って１つのブロック毎に取り扱い、１デー
タブロックに記録データが書き込まれ、あるいは読み出
される。磁気テープ装置は、ホスト装置から発せられる
コマンドに従い記録媒体である磁気テープが装填される
磁気テープ駆動装置を制御する磁気テープ制御装置を有
し、この磁気テープ制御装置によって磁気テープ上に複
数のデータブロック及び複数のデータブロック間を区切
る識別子及びブロック間ギャツプ（Inter BlockGap：以
下、ＩＢＧと呼ぶ）から成るデータマークを書き込んで
いた。ところで、オープンリールが装填される磁気テー
プ装置において、ＩＢＧは、データ間又はマーク間の何
も書かれていない空白部分を示していたが、最近頻繁に
使用されるようになった１／２インチカートリッジテー
プでは、ＩＢＧにもマークと同じ書込みパターンを与
え、マークの一つとしてＩＢＧを規定している。但し、
あくまでマーク間、データ間を区切るデータとして使用
されるため、通常ＩＢＧ間を読み書きしている間に次の
ブロックにおける処理のための準備が行なわれる。代表
例として、特願平１０−３７４７８３号に開示されてお
り、装置の簡略化のためにマークの検出においてはＩＢ
Ｇも同様と考え、ある決められた間隔でマークを読取り
処理を行っていた。
大きさで区切って１つのブロック毎に取り扱い、１デー
タブロックに記録データが書き込まれ、あるいは読み出
される。磁気テープ装置は、ホスト装置から発せられる
コマンドに従い記録媒体である磁気テープが装填される
磁気テープ駆動装置を制御する磁気テープ制御装置を有
し、この磁気テープ制御装置によって磁気テープ上に複
数のデータブロック及び複数のデータブロック間を区切
る識別子及びブロック間ギャツプ（Inter BlockGap：以
下、ＩＢＧと呼ぶ）から成るデータマークを書き込んで
いた。ところで、オープンリールが装填される磁気テー
プ装置において、ＩＢＧは、データ間又はマーク間の何
も書かれていない空白部分を示していたが、最近頻繁に
使用されるようになった１／２インチカートリッジテー
プでは、ＩＢＧにもマークと同じ書込みパターンを与
え、マークの一つとしてＩＢＧを規定している。但し、
あくまでマーク間、データ間を区切るデータとして使用
されるため、通常ＩＢＧ間を読み書きしている間に次の
ブロックにおける処理のための準備が行なわれる。代表
例として、特願平１０−３７４７８３号に開示されてお
り、装置の簡略化のためにマークの検出においてはＩＢ
Ｇも同様と考え、ある決められた間隔でマークを読取り
処理を行っていた。
【０００３】
【発明が解決しようとする課題】ところが上述した従来
例に従えば、データの書き込み時、通常のブロック又は
マークの検出においてチェックを行うための処理はＩＢ
Ｇの検出を行っている最中に行なわれる。そのため、リ
ード回路はＩＢＧ部分では次のブロック又はマークの処
理準備を行うためブロック又はマークと同様の方法でチ
ェックは出来ない。これはＩＢＧの状態を詳細にチェッ
クしていないことを意味する。また、リード回路はＩＢ
Ｇであることの確認を行うタイミングを磁気テープ制御
装置の制御中枢となるマイクロプロセッサ（ＭＰＵ回
路）に知らせることができないため、ＭＰＵ回路がＩＢ
Ｇのチェックを行えない。一方、データの読み取り時、
ＩＢＧが規定の値を割って短く書かれている場合、ＭＰ
Ｕ回路が前段のブロック又はマークの検出を行っている
最中に、次のブロック又はマークの検出信号（NEXTREAD
CHECK信号)が検出されるため、ＭＰＵ回路の処理が間に
合わなくなりエラーとなる。
例に従えば、データの書き込み時、通常のブロック又は
マークの検出においてチェックを行うための処理はＩＢ
Ｇの検出を行っている最中に行なわれる。そのため、リ
ード回路はＩＢＧ部分では次のブロック又はマークの処
理準備を行うためブロック又はマークと同様の方法でチ
ェックは出来ない。これはＩＢＧの状態を詳細にチェッ
クしていないことを意味する。また、リード回路はＩＢ
Ｇであることの確認を行うタイミングを磁気テープ制御
装置の制御中枢となるマイクロプロセッサ（ＭＰＵ回
路）に知らせることができないため、ＭＰＵ回路がＩＢ
Ｇのチェックを行えない。一方、データの読み取り時、
ＩＢＧが規定の値を割って短く書かれている場合、ＭＰ
Ｕ回路が前段のブロック又はマークの検出を行っている
最中に、次のブロック又はマークの検出信号（NEXTREAD
CHECK信号)が検出されるため、ＭＰＵ回路の処理が間に
合わなくなりエラーとなる。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、ＩＢＧをマークの特殊なパターンと考え、ＩＢＧ
パターン検出の直後にリードエンド信号を受信してＩＢ
Ｇ直前のブロック又はマークの検出に関する正当性のチ
ェックを行ない、チェックの結果が妥当なものであれ
ば、次のブロック又はマークの処理を許可するフラグを
セットし、ＭＰＵ回路に対して次の処理の実行を許可す
る構成とすることにより、データ書き込み時、異常なＩ
ＢＧを検出してもバッファに保持されたデータに基づき
再書き込みを行い、データ読み込み時、異常なＩＢＧを
検出してもデータが読み取れなくなることを防ぐことに
より、信頼性の向上をはかった磁気テープ装置における
ブロック間ギャップの検出方法ならびに装置を提供する
ことを目的とする。
あり、ＩＢＧをマークの特殊なパターンと考え、ＩＢＧ
パターン検出の直後にリードエンド信号を受信してＩＢ
Ｇ直前のブロック又はマークの検出に関する正当性のチ
ェックを行ない、チェックの結果が妥当なものであれ
ば、次のブロック又はマークの処理を許可するフラグを
セットし、ＭＰＵ回路に対して次の処理の実行を許可す
る構成とすることにより、データ書き込み時、異常なＩ
ＢＧを検出してもバッファに保持されたデータに基づき
再書き込みを行い、データ読み込み時、異常なＩＢＧを
検出してもデータが読み取れなくなることを防ぐことに
より、信頼性の向上をはかった磁気テープ装置における
ブロック間ギャップの検出方法ならびに装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために請求項１に記載の磁気テープ装置におけるブロッ
ク間ギャップの検出方法は、マークと同じ書き込みパタ
ーンを与えることによってブロック間ギャップ（ＩＢ
Ｇ）を規定し、このＩＢＧパターンをリードライトして
いる間に次ブロックアクセスのための準備を行う、マイ
クロプロセッサによって制御される磁気テープ装置にお
いて、前記マイクロプロセッサは、ＩＢＧパターン検出
の直後にＩＢＧ直前のブロック又はマークの検出に関す
る正当性のチェックを行ない、このチェックの結果が妥
当なものであれば、次のブロック又はマークのアクセス
を許可し、前記ＩＢＧパターン検出の終了を待って割り
込みを受信することにより前記ＩＢＧパターンの状態チ
ェックを行い、書込み時の問題であれば再書込みを実行
し、読み取りの問題であれば処理変更のための条件とす
ることを特徴とする。
ために請求項１に記載の磁気テープ装置におけるブロッ
ク間ギャップの検出方法は、マークと同じ書き込みパタ
ーンを与えることによってブロック間ギャップ（ＩＢ
Ｇ）を規定し、このＩＢＧパターンをリードライトして
いる間に次ブロックアクセスのための準備を行う、マイ
クロプロセッサによって制御される磁気テープ装置にお
いて、前記マイクロプロセッサは、ＩＢＧパターン検出
の直後にＩＢＧ直前のブロック又はマークの検出に関す
る正当性のチェックを行ない、このチェックの結果が妥
当なものであれば、次のブロック又はマークのアクセス
を許可し、前記ＩＢＧパターン検出の終了を待って割り
込みを受信することにより前記ＩＢＧパターンの状態チ
ェックを行い、書込み時の問題であれば再書込みを実行
し、読み取りの問題であれば処理変更のための条件とす
ることを特徴とする。
【０００６】請求項２に記載の磁気テープ装置における
ブロック間ギャップの検出方法は、ホスト装置によって
生成されるユーザデータをバッファに保持し、磁気テー
プ媒体に書き込まれるブロック形式のデータに変換して
磁気テープ駆動装置へ供給して磁気テープ媒体に書き込
んだ後、ＩＢＧパターンを生成し、このＩＢＧパターン
を前記磁気テープ駆動装置へ供給して磁気テープ媒体に
書き込み、前記ホスト装置から発せられるライトコマン
ドに基づきホスト装置と磁気テープ駆動装置間のデータ
転送を制御する磁気テープ制御装置において、前記ホス
ト装置からライトコマンドが発せられた後、前記磁気テ
ープ駆動装置を介してブロックデータを読み取り、これ
を解析して書き込みデータの確認に必要な情報を生成し
た後、前記ＩＢＧパターンの読み取りを開始し、このＩ
ＢＧパターンの読み取りを開始してから適当なタイミン
グで出力される特定の信号に基づいて前記書き込みデー
タとの照合を行い、データの書き込みが正常に行われた
ことを確認してから、前記ＩＢＧパターンの読み取りが
完了した後に発せられる終了割り込みにより、ＩＢＧパ
ターン長を計測すると共にＩＢＧパターンに特定の分断
があるか否かについてのチェックを行い、エラーが確認
されなかった場合、前記バッファにおける該当ブロック
の内容を消去して次ブロックの書き込みを開始し、エラ
ーが確認された場合、前記バッファに保持されたデータ
に基づく該当ブロックの再書き込みを行うことを特徴と
する。請求項３に記載の磁気テープ装置におけるブロッ
ク間ギャップの検出方法は、請求項２に記載の同方法に
おいて、前記ホスト装置からリードコマンドが発せられ
たとき、前記磁気テープ駆動装置を介してブロックデー
タを読み取り、これを解析して付加情報を抽出しホスト
装置において使用されるユーザデータの形式に変換して
出力した後、前記ＩＢＧパターンの読み取りを開始し、
このＩＢＧパターンの読み取りを開始してから適当なタ
イミングで出力される特定の信号に基づき前記入力され
る付加情報を確認し、異常であれば再読み込みを実行
し、正常であればホスト装置に対して前記データの送信
を行い、前記ＩＢＧパターンの読み取りが完了した後に
発せられる終了割り込みにより、ＩＢＧパターン長を計
測すると共に、ＩＢＧパターンに特定の分断があるか否
かについてのチェックを行い、エラーが検出されたとき
に前記ＩＢＧパターンのチェック結果を参照して異常
（ＩＢＧのエラー内容が無視出来ないものである場合。
判断はＭＰＵ回路が行う。例：ＩＢＧの検出長−以下Ｉ
ＢＧ異常と表記）であれば再読み込み時にエラーを無視
し、正常（ＩＢＧのエラー内容が無視出来る程度である
場合。判断はＭＰＵ回路が行う。例：ＩＢＧの検出長−
以下ＩＢＧ正常）であれば前記各処理を中断して再読み
込みを実行することを特徴とする。
ブロック間ギャップの検出方法は、ホスト装置によって
生成されるユーザデータをバッファに保持し、磁気テー
プ媒体に書き込まれるブロック形式のデータに変換して
磁気テープ駆動装置へ供給して磁気テープ媒体に書き込
んだ後、ＩＢＧパターンを生成し、このＩＢＧパターン
を前記磁気テープ駆動装置へ供給して磁気テープ媒体に
書き込み、前記ホスト装置から発せられるライトコマン
ドに基づきホスト装置と磁気テープ駆動装置間のデータ
転送を制御する磁気テープ制御装置において、前記ホス
ト装置からライトコマンドが発せられた後、前記磁気テ
ープ駆動装置を介してブロックデータを読み取り、これ
を解析して書き込みデータの確認に必要な情報を生成し
た後、前記ＩＢＧパターンの読み取りを開始し、このＩ
ＢＧパターンの読み取りを開始してから適当なタイミン
グで出力される特定の信号に基づいて前記書き込みデー
タとの照合を行い、データの書き込みが正常に行われた
ことを確認してから、前記ＩＢＧパターンの読み取りが
完了した後に発せられる終了割り込みにより、ＩＢＧパ
ターン長を計測すると共にＩＢＧパターンに特定の分断
があるか否かについてのチェックを行い、エラーが確認
されなかった場合、前記バッファにおける該当ブロック
の内容を消去して次ブロックの書き込みを開始し、エラ
ーが確認された場合、前記バッファに保持されたデータ
に基づく該当ブロックの再書き込みを行うことを特徴と
する。請求項３に記載の磁気テープ装置におけるブロッ
ク間ギャップの検出方法は、請求項２に記載の同方法に
おいて、前記ホスト装置からリードコマンドが発せられ
たとき、前記磁気テープ駆動装置を介してブロックデー
タを読み取り、これを解析して付加情報を抽出しホスト
装置において使用されるユーザデータの形式に変換して
出力した後、前記ＩＢＧパターンの読み取りを開始し、
このＩＢＧパターンの読み取りを開始してから適当なタ
イミングで出力される特定の信号に基づき前記入力され
る付加情報を確認し、異常であれば再読み込みを実行
し、正常であればホスト装置に対して前記データの送信
を行い、前記ＩＢＧパターンの読み取りが完了した後に
発せられる終了割り込みにより、ＩＢＧパターン長を計
測すると共に、ＩＢＧパターンに特定の分断があるか否
かについてのチェックを行い、エラーが検出されたとき
に前記ＩＢＧパターンのチェック結果を参照して異常
（ＩＢＧのエラー内容が無視出来ないものである場合。
判断はＭＰＵ回路が行う。例：ＩＢＧの検出長−以下Ｉ
ＢＧ異常と表記）であれば再読み込み時にエラーを無視
し、正常（ＩＢＧのエラー内容が無視出来る程度である
場合。判断はＭＰＵ回路が行う。例：ＩＢＧの検出長−
以下ＩＢＧ正常）であれば前記各処理を中断して再読み
込みを実行することを特徴とする。
【０００７】請求項４に記載の磁気テープ装置における
ブロック間ギャップの検出装置は、ホスト装置によって
生成されるユーザデータをバッファに保持し、磁気テー
プ媒体に書き込まれるブロック形式のデータに変換して
磁気テープ駆動装置へ供給して磁気テープ媒体に書き込
んだ後、ＩＢＧパターンを生成し、このＩＢＧパターン
を前記磁気テープ駆動装置へ供給して磁気テープ媒体に
書き込むライト回路を有し、前記ホスト装置から発せら
れるライトコマンドに基づきホスト装置と磁気テープ駆
動装置間のデータ転送を制御する磁気テープ制御装置に
おいて、前記ホスト装置からライトコマンドが発せられ
た後、前記磁気テープ駆動装置を介してブロックデータ
を読み取り、これを解析して書き込みデータの確認に必
要な情報を生成した後、前記ＩＢＧパターンの読み取り
を開始し、このＩＢＧパターンの読み取りを開始してか
ら適当なタイミングで出力される特定の信号に基づいて
前記書き込みデータとの照合を行い、データの書き込み
が正常に行われたことを確認してから、前記ＩＢＧパタ
ーンの読み取りが完了した後に発せられる終了割り込み
により、ＩＢＧパターン長を計測すると共にＩＢＧパタ
ーンに特定の分断があるか否かについてのチェックを行
うリード回路と、前記チェックの結果エラーが確認され
なかった場合、前記ライト制御回路を介して前記バッフ
ァにおける該当ブロックの内容を消去して次ブロックの
書き込みを開始し、エラーが確認された場合、前記バッ
ファに保持されたデータに基づく該当ブロックの再書き
込みを指示するマイクロプロセッサとを有することを特
徴とする。請求項５に記載の磁気テープ装置におけるブ
ロック間ギャップの検出装置は、請求項４に記載の同装
置において、前記リード回路は、前記ホスト装置からラ
イトコマンドが発せられた後、前記磁気テープ駆動装置
を介してブロックデータを読み取るブロック検出回路
と、前記マイクロプロセッサを介し、前記読み取られた
ブロックデータを解析して書き込みデータの確認に必要
な情報を生成した後、前記ＩＢＧパターンの読み取りを
開始し、このＩＢＧパターンの読み取りを開始してから
適当なタイミングで特定の信号を出力するリードコント
ロール回路と、この特定の信号に基づいて前記書き込み
データとの照合を行い、データの書き込みが正常に行わ
れたことを確認した後、前記ＩＢＧパターンの読み取り
が完了した後に発せられる終了割り込みにより、ＩＢＧ
パターン長を計測すると共にＩＢＧパターンに特定の分
断があるか否かについてのチェックを行うＩＢＧ処理回
路と、このＩＢＧ処理回路によりエラーが確認されなか
った場合、前記バッファにおける該当ブロックの内容を
消去して次ブロックの書き込みを開始し、エラーが確認
された場合、前記バッファに保持されたデータに基づく
該当ブロックの再書き込みを指示するマイクロプロセッ
サとを有することを特徴とする（参考：マーク検出回路
はＩＢＧ以外のマーク検出に使用される）。請求項６に
記載の磁気テープ装置におけるブロック間ギャップの検
出装置は、請求項５に記載の同装置において、前記リー
ドコントロール回路は、前記磁気テープ駆動装置を介し
て供給されるＩＢＧパターンを前記マイクロプロセッサ
の制御の下で解析し、前記ＩＢＧパターンが検出された
期間のみ有効となる信号を生成出力するＩＢＧパタン検
出回路と、このＩＢＧパターンを検出した初期の任意の
時点で次データをアクセスするための起動信号を生成す
るリードエンド生成回路を有することを特徴とする。
ブロック間ギャップの検出装置は、ホスト装置によって
生成されるユーザデータをバッファに保持し、磁気テー
プ媒体に書き込まれるブロック形式のデータに変換して
磁気テープ駆動装置へ供給して磁気テープ媒体に書き込
んだ後、ＩＢＧパターンを生成し、このＩＢＧパターン
を前記磁気テープ駆動装置へ供給して磁気テープ媒体に
書き込むライト回路を有し、前記ホスト装置から発せら
れるライトコマンドに基づきホスト装置と磁気テープ駆
動装置間のデータ転送を制御する磁気テープ制御装置に
おいて、前記ホスト装置からライトコマンドが発せられ
た後、前記磁気テープ駆動装置を介してブロックデータ
を読み取り、これを解析して書き込みデータの確認に必
要な情報を生成した後、前記ＩＢＧパターンの読み取り
を開始し、このＩＢＧパターンの読み取りを開始してか
ら適当なタイミングで出力される特定の信号に基づいて
前記書き込みデータとの照合を行い、データの書き込み
が正常に行われたことを確認してから、前記ＩＢＧパタ
ーンの読み取りが完了した後に発せられる終了割り込み
により、ＩＢＧパターン長を計測すると共にＩＢＧパタ
ーンに特定の分断があるか否かについてのチェックを行
うリード回路と、前記チェックの結果エラーが確認され
なかった場合、前記ライト制御回路を介して前記バッフ
ァにおける該当ブロックの内容を消去して次ブロックの
書き込みを開始し、エラーが確認された場合、前記バッ
ファに保持されたデータに基づく該当ブロックの再書き
込みを指示するマイクロプロセッサとを有することを特
徴とする。請求項５に記載の磁気テープ装置におけるブ
ロック間ギャップの検出装置は、請求項４に記載の同装
置において、前記リード回路は、前記ホスト装置からラ
イトコマンドが発せられた後、前記磁気テープ駆動装置
を介してブロックデータを読み取るブロック検出回路
と、前記マイクロプロセッサを介し、前記読み取られた
ブロックデータを解析して書き込みデータの確認に必要
な情報を生成した後、前記ＩＢＧパターンの読み取りを
開始し、このＩＢＧパターンの読み取りを開始してから
適当なタイミングで特定の信号を出力するリードコント
ロール回路と、この特定の信号に基づいて前記書き込み
データとの照合を行い、データの書き込みが正常に行わ
れたことを確認した後、前記ＩＢＧパターンの読み取り
が完了した後に発せられる終了割り込みにより、ＩＢＧ
パターン長を計測すると共にＩＢＧパターンに特定の分
断があるか否かについてのチェックを行うＩＢＧ処理回
路と、このＩＢＧ処理回路によりエラーが確認されなか
った場合、前記バッファにおける該当ブロックの内容を
消去して次ブロックの書き込みを開始し、エラーが確認
された場合、前記バッファに保持されたデータに基づく
該当ブロックの再書き込みを指示するマイクロプロセッ
サとを有することを特徴とする（参考：マーク検出回路
はＩＢＧ以外のマーク検出に使用される）。請求項６に
記載の磁気テープ装置におけるブロック間ギャップの検
出装置は、請求項５に記載の同装置において、前記リー
ドコントロール回路は、前記磁気テープ駆動装置を介し
て供給されるＩＢＧパターンを前記マイクロプロセッサ
の制御の下で解析し、前記ＩＢＧパターンが検出された
期間のみ有効となる信号を生成出力するＩＢＧパタン検
出回路と、このＩＢＧパターンを検出した初期の任意の
時点で次データをアクセスするための起動信号を生成す
るリードエンド生成回路を有することを特徴とする。
【０００８】請求項７に記載の磁気テープ装置における
ブロック間ギャップの検出装置は、請求項５に記載の同
装置において、前記ＩＢＧ処理回路は、ＩＢＧパターン
の検出が終了したときに前記マイクロプロセッサに対し
て割り込みを発するＩＢＧ終了検出回路と、この割り込
みを受信したマイクロプロセッサにより起動され、前記
検出されたＩＢＧパターンの長さを計測して保持するＩ
ＢＧ長カウント回路と、前記検出されたＩＢＧパターン
の分断個所を検出し、この分断の有無を前記マイクロプ
ロセッサへ通知するＩＢＧ分断検出回路とを有すること
を特徴とする。請求項８に記載の磁気テープ装置におけ
るブロック間ギャップの検出装置は、請求項７に記載の
同装置において、前記ＩＢＧ終了検出回路は、前記ＩＢ
Ｇ検出信号の立ち下がりでパルスを生成し、この生成さ
れたパルスをトリガに前記マイクロプロセッサに割り込
みを発するパルス発生回路を有することを特徴とする。
ブロック間ギャップの検出装置は、請求項５に記載の同
装置において、前記ＩＢＧ処理回路は、ＩＢＧパターン
の検出が終了したときに前記マイクロプロセッサに対し
て割り込みを発するＩＢＧ終了検出回路と、この割り込
みを受信したマイクロプロセッサにより起動され、前記
検出されたＩＢＧパターンの長さを計測して保持するＩ
ＢＧ長カウント回路と、前記検出されたＩＢＧパターン
の分断個所を検出し、この分断の有無を前記マイクロプ
ロセッサへ通知するＩＢＧ分断検出回路とを有すること
を特徴とする。請求項８に記載の磁気テープ装置におけ
るブロック間ギャップの検出装置は、請求項７に記載の
同装置において、前記ＩＢＧ終了検出回路は、前記ＩＢ
Ｇ検出信号の立ち下がりでパルスを生成し、この生成さ
れたパルスをトリガに前記マイクロプロセッサに割り込
みを発するパルス発生回路を有することを特徴とする。
【０００９】請求項９に記載の磁気テープ装置における
ブロック間ギャップの検出装置は、請求項７に記載の同
装置において、前記ＩＢＧ終了検出回路は、リセット信
号として前記ＩＢＧ検出信号を用い（ＩＢＧ検出時リセ
ットされる）、入力される基準クロックを無条件にカウ
ントアップするカウンタと、あらかじめセットしてある
ＩＢＧ誤検出チェック区域を越えるカウント値が前記カ
ウンタから出力されたときに有効となる信号を生成する
コンペア回路と、この生成されたパルスをトリガに前記
マイクロプロセッサに割り込みを発するパルス発生回路
を有することを特徴とする。請求項１０に記載の磁気テ
ープ装置におけるブロック間ギャップの検出装置は、請
求項７に記載の同装置において、前記ＩＢＧ長検出回路
は、前記ＩＢＧ検出信号が有効な場合のみ前記クロック
に同期してカウントアップするカウンタを有することを
特徴とする。請求項１１に記載の磁気テープ装置におけ
るブロック間ギャップの検出装置は、請求項７に記載の
同装置において、前記ＩＢＧ分断検出回路は、リセット
信号として前記ＩＢＧ検出信号を用い（ＩＢＧ検出時リ
セットされる）、入力されるクロックによりカウントア
ップを無条件に行うカウンタと、あらかじめセットした
断続許容量を越える値が前記カウンタを介して入力され
たときに有効となる信号を生成するコンペア回路と、こ
のコンペア回路出力を前記クロック同期でホールドして
外部へ出力するフリップフロップとを有することを特徴
とする。
ブロック間ギャップの検出装置は、請求項７に記載の同
装置において、前記ＩＢＧ終了検出回路は、リセット信
号として前記ＩＢＧ検出信号を用い（ＩＢＧ検出時リセ
ットされる）、入力される基準クロックを無条件にカウ
ントアップするカウンタと、あらかじめセットしてある
ＩＢＧ誤検出チェック区域を越えるカウント値が前記カ
ウンタから出力されたときに有効となる信号を生成する
コンペア回路と、この生成されたパルスをトリガに前記
マイクロプロセッサに割り込みを発するパルス発生回路
を有することを特徴とする。請求項１０に記載の磁気テ
ープ装置におけるブロック間ギャップの検出装置は、請
求項７に記載の同装置において、前記ＩＢＧ長検出回路
は、前記ＩＢＧ検出信号が有効な場合のみ前記クロック
に同期してカウントアップするカウンタを有することを
特徴とする。請求項１１に記載の磁気テープ装置におけ
るブロック間ギャップの検出装置は、請求項７に記載の
同装置において、前記ＩＢＧ分断検出回路は、リセット
信号として前記ＩＢＧ検出信号を用い（ＩＢＧ検出時リ
セットされる）、入力されるクロックによりカウントア
ップを無条件に行うカウンタと、あらかじめセットした
断続許容量を越える値が前記カウンタを介して入力され
たときに有効となる信号を生成するコンペア回路と、こ
のコンペア回路出力を前記クロック同期でホールドして
外部へ出力するフリップフロップとを有することを特徴
とする。
【００１０】本発明は上述したように、ＩＢＧの長さを
計測するＩＢＧ長カウンタ回路と、ＩＢＧパタンに特定
の分断があるか否かを検出する分断検出回路と、ＩＢＧ
パタンが終了したことを確認してＭＰＵ回路へ割込み信
号を供給するＩＢＧ終了検出回路と、ＩＢＧの不良によ
り再書込みを必要とするとき、ホストへデータの再要求
を行わずに済むようにデータを保持するバッファ回路を
備え、ＩＢＧ終了検出回路によりＭＰＵ回路に対し割り
込みがあった時のＩＢＧの状態をチェックし、書込み時
の問題であればデータの再書込みを実施し、読み取りの
問題であればＭＰＵ回路１に対する処理変更の条件とす
ることを特徴とするものである。ＩＢＧをマークの特殊
なパターンと考え、ＩＢＧパターン検出の直後にリード
エンド信号を受信してＩＢＧ直前のブロック又はマーク
の検出に関する正当性のチェックを行ない、チェックの
結果が妥当なものであれば、次のブロック又はマークの
処理を許可するフラグをセットし、ＭＰＵ回路に対して
次の処理の実行を許可する構成とすることにより、デー
タ書き込み時、異常なＩＢＧを検出してもバッファに保
持されたデータに基づき再書き込みを行い、データ読み
込み時、異常なＩＢＧを検出してもデータが読み取れな
くなることを防ぐものであり、このことにより、磁気テ
ープ装置の信頼性向上がはかれる。
計測するＩＢＧ長カウンタ回路と、ＩＢＧパタンに特定
の分断があるか否かを検出する分断検出回路と、ＩＢＧ
パタンが終了したことを確認してＭＰＵ回路へ割込み信
号を供給するＩＢＧ終了検出回路と、ＩＢＧの不良によ
り再書込みを必要とするとき、ホストへデータの再要求
を行わずに済むようにデータを保持するバッファ回路を
備え、ＩＢＧ終了検出回路によりＭＰＵ回路に対し割り
込みがあった時のＩＢＧの状態をチェックし、書込み時
の問題であればデータの再書込みを実施し、読み取りの
問題であればＭＰＵ回路１に対する処理変更の条件とす
ることを特徴とするものである。ＩＢＧをマークの特殊
なパターンと考え、ＩＢＧパターン検出の直後にリード
エンド信号を受信してＩＢＧ直前のブロック又はマーク
の検出に関する正当性のチェックを行ない、チェックの
結果が妥当なものであれば、次のブロック又はマークの
処理を許可するフラグをセットし、ＭＰＵ回路に対して
次の処理の実行を許可する構成とすることにより、デー
タ書き込み時、異常なＩＢＧを検出してもバッファに保
持されたデータに基づき再書き込みを行い、データ読み
込み時、異常なＩＢＧを検出してもデータが読み取れな
くなることを防ぐものであり、このことにより、磁気テ
ープ装置の信頼性向上がはかれる。
【００１１】
【発明の実施の形態】図１は本発明の磁気テープ装置に
おけるブロック間ギャップ検出装置の実施形態を示すブ
ロック図である。図１において、６は磁気テープ駆動装
置（以下、単にドライブという）、１２はホスト装置で
あり、両者は、ＭＰＵ回路１を制御中枢とする磁気テー
プ制御装置（以下、単にコントローラという）１８を介
して接続される。コントローラ１８は、ライト回路２と
リード回路７を含む。ＭＰＵ回路１は、演算、制御のた
めのＣＰＵ及びファーウェアが格納されるメモリを内蔵
し、ＣＰＵがメモリに格納されるファームウェアを逐次
読み出し実行することにより、ライト回路２、リード回
路７及びドライブ６を制御する。
おけるブロック間ギャップ検出装置の実施形態を示すブ
ロック図である。図１において、６は磁気テープ駆動装
置（以下、単にドライブという）、１２はホスト装置で
あり、両者は、ＭＰＵ回路１を制御中枢とする磁気テー
プ制御装置（以下、単にコントローラという）１８を介
して接続される。コントローラ１８は、ライト回路２と
リード回路７を含む。ＭＰＵ回路１は、演算、制御のた
めのＣＰＵ及びファーウェアが格納されるメモリを内蔵
し、ＣＰＵがメモリに格納されるファームウェアを逐次
読み出し実行することにより、ライト回路２、リード回
路７及びドライブ６を制御する。
【００１２】ライト回路２は、バッファ回路３、ブロッ
ク生成回路４、マーク生成回路５を含む。バッファ回路
３は、ＭＰＵ回路１により制御され、ＭＰＵ回路１の要
求があるまでユーザーデータを保持する。ブロック生成
回路４は、ユーザーデータを記録媒体である磁気テープ
へ書込む形式に変換し、ドライブ６へ出力する。尚、こ
の変換の方式についてはＡＮＳＩで規定されているもの
であり、ここでは詳細を述べない。マーク生成回路５
は、ＭＰＵ回路１の指示により、特定のマークパターン
を生成してドライブ６へ出力する。尚、ドライブ６は、
ライト回路２から送られてきたパターンを記録媒体であ
る磁気テープに書込む他、磁気テープから読み出された
パターンをリード回路７へ出力する。
ク生成回路４、マーク生成回路５を含む。バッファ回路
３は、ＭＰＵ回路１により制御され、ＭＰＵ回路１の要
求があるまでユーザーデータを保持する。ブロック生成
回路４は、ユーザーデータを記録媒体である磁気テープ
へ書込む形式に変換し、ドライブ６へ出力する。尚、こ
の変換の方式についてはＡＮＳＩで規定されているもの
であり、ここでは詳細を述べない。マーク生成回路５
は、ＭＰＵ回路１の指示により、特定のマークパターン
を生成してドライブ６へ出力する。尚、ドライブ６は、
ライト回路２から送られてきたパターンを記録媒体であ
る磁気テープに書込む他、磁気テープから読み出された
パターンをリード回路７へ出力する。
【００１３】リード回路７は、ＩＢＧ処理回路８、マー
ク検出回路９、ブロック検出回路１０、リードコントロ
ール回路１１を含む。リードコントロール回路１１は、
ドライブ６から入力されたパターンを解析しリード回路
７内の各部の制御を行うものであり、後述するリードエ
ンド信号はこのリードコントロール回路１１により生成
される制御信号の一つである。ブロック検出回路１０
は、ドライブ６から入力されたパターンを解析し、ユー
ザーデータを抽出しホスト装置１２に出力する。ブロッ
ク検出回路１０は、更に、ブロックフォーマットのパタ
ーンを検出し、このブロック検出信号をＭＰＵ回路１に
知らせる。またブロック検出信号出力の後、特定の時間
の後NEXTREADCHECK信号をＭＰＵ回路１に出力する。マ
ーク検出回路９は、ドライブ６から入力されたパターン
を解析し、各種マークの検出を行う。また、マークパタ
ーン特定の長さ検出した時点でNEXTREADCHECK信号をＭ
ＰＵ回路１へ出力する。ＩＢＧ処理回路８は、ドライブ
６から入力されたパターンを解析し、読み取ったＩＢＧ
パターンをチェックし後述する各種情報を解析した後、
ＭＰＵ回路１へ送る。
ク検出回路９、ブロック検出回路１０、リードコントロ
ール回路１１を含む。リードコントロール回路１１は、
ドライブ６から入力されたパターンを解析しリード回路
７内の各部の制御を行うものであり、後述するリードエ
ンド信号はこのリードコントロール回路１１により生成
される制御信号の一つである。ブロック検出回路１０
は、ドライブ６から入力されたパターンを解析し、ユー
ザーデータを抽出しホスト装置１２に出力する。ブロッ
ク検出回路１０は、更に、ブロックフォーマットのパタ
ーンを検出し、このブロック検出信号をＭＰＵ回路１に
知らせる。またブロック検出信号出力の後、特定の時間
の後NEXTREADCHECK信号をＭＰＵ回路１に出力する。マ
ーク検出回路９は、ドライブ６から入力されたパターン
を解析し、各種マークの検出を行う。また、マークパタ
ーン特定の長さ検出した時点でNEXTREADCHECK信号をＭ
ＰＵ回路１へ出力する。ＩＢＧ処理回路８は、ドライブ
６から入力されたパターンを解析し、読み取ったＩＢＧ
パターンをチェックし後述する各種情報を解析した後、
ＭＰＵ回路１へ送る。
【００１４】図２に、図１に示すリードコントロール回
路１１とＩＢＧ処理回路８の詳細な構成が示されてい
る。リードコントロール回路１１は、リードエンド生成
回路１３とＩＢＧパターン検出回路１７を含む。リード
エンド生成回路１３は、読み取ったＩＢＧパターンの初
めの部分にてリードエンド信号を出力する。ＩＢＧパタ
ーン検出回路１７は、ドライブ６から入力されたパター
ンを解析し、ＩＢＧパターンを検出したときのみ検出信
号を出力する。検出が終了した時点でただちにその検出
信号の出力は停止する。ＩＢＧ処理回路８は、ＩＢＧ終
了検出回路１４と、ＩＢＧ長カウント回路１５と、ＩＢ
Ｇ分断検出回路１６を含む。ＩＢＧ終了検出回路１４
は、ＩＢＧパターンの検出が終了したとき終了信号を割
込み信号としてＭＰＵ回路１へ出力する。ＩＢＧ終了検
出回路１４の具体的な回路構成例は、図９、図１１に示
されている。詳細は後述する。ＩＢＧ長カウント回路１
５は、読み込んだＩＢＧの長さを計測し、保持する回路
である。ＩＢＧ分断検出回路１６は、読み込んだＩＢＧ
の分断箇所を検出し、分断の有無をＭＰＵ回路１に報告
する。このＩＢＧ分断検出回路１６の具体的な回路構成
例は図７に示されている。詳細は後述する。
路１１とＩＢＧ処理回路８の詳細な構成が示されてい
る。リードコントロール回路１１は、リードエンド生成
回路１３とＩＢＧパターン検出回路１７を含む。リード
エンド生成回路１３は、読み取ったＩＢＧパターンの初
めの部分にてリードエンド信号を出力する。ＩＢＧパタ
ーン検出回路１７は、ドライブ６から入力されたパター
ンを解析し、ＩＢＧパターンを検出したときのみ検出信
号を出力する。検出が終了した時点でただちにその検出
信号の出力は停止する。ＩＢＧ処理回路８は、ＩＢＧ終
了検出回路１４と、ＩＢＧ長カウント回路１５と、ＩＢ
Ｇ分断検出回路１６を含む。ＩＢＧ終了検出回路１４
は、ＩＢＧパターンの検出が終了したとき終了信号を割
込み信号としてＭＰＵ回路１へ出力する。ＩＢＧ終了検
出回路１４の具体的な回路構成例は、図９、図１１に示
されている。詳細は後述する。ＩＢＧ長カウント回路１
５は、読み込んだＩＢＧの長さを計測し、保持する回路
である。ＩＢＧ分断検出回路１６は、読み込んだＩＢＧ
の分断箇所を検出し、分断の有無をＭＰＵ回路１に報告
する。このＩＢＧ分断検出回路１６の具体的な回路構成
例は図７に示されている。詳細は後述する。
【００１５】図３〜図６は、図１、図２に示す本発明実
施形態の動作を説明するために引用したフローチャート
であり、書き込み時、読み取り確認、再書き込み、読み
取り時におけるそれぞれの動作手順が示されている。以
下、図３〜６に示すフローチャートを参照しながら図
１、図２に示す本発明実施形態の動作について詳細に説
明する。まず、書込み時の動作について図３に示すフロ
ーチャートを参照しながら説明する。最初に、ホスト装
置１２からユーザーデータが送られてくる（ステップＳ
２０）。ユーザーデータはバッファ回路３へ入力され、
ＭＰＵ回路１の制御によりバッファ回路３より出力され
る。この時ユーザーデータは、バッファ回路３から出力
された後もＭＰＵ回路１の命令があるまでバッファ回路
３内に保持される（ステップＳ２１）。データの入力に
遅延なく出力されたデータはブロック生成回路４に入力
され内部でユーザーデータはテープに書込まれる形式
(ブロック)に変換されドライブ６に送られる（ステップ
Ｓ２２）。変換後のユーザーデータの格納方式はＡＮＳ
Ｉ（アメリカ規格協会：American National Standards
Institute）により規定されており、図１３に示す様式
を持つ。
施形態の動作を説明するために引用したフローチャート
であり、書き込み時、読み取り確認、再書き込み、読み
取り時におけるそれぞれの動作手順が示されている。以
下、図３〜６に示すフローチャートを参照しながら図
１、図２に示す本発明実施形態の動作について詳細に説
明する。まず、書込み時の動作について図３に示すフロ
ーチャートを参照しながら説明する。最初に、ホスト装
置１２からユーザーデータが送られてくる（ステップＳ
２０）。ユーザーデータはバッファ回路３へ入力され、
ＭＰＵ回路１の制御によりバッファ回路３より出力され
る。この時ユーザーデータは、バッファ回路３から出力
された後もＭＰＵ回路１の命令があるまでバッファ回路
３内に保持される（ステップＳ２１）。データの入力に
遅延なく出力されたデータはブロック生成回路４に入力
され内部でユーザーデータはテープに書込まれる形式
(ブロック)に変換されドライブ６に送られる（ステップ
Ｓ２２）。変換後のユーザーデータの格納方式はＡＮＳ
Ｉ（アメリカ規格協会：American National Standards
Institute）により規定されており、図１３に示す様式
を持つ。
【００１６】図１３に示すブロックフォーマットによれ
ば、ＢＤＭ、ＥＤＭのそれぞれのパターンがユーザーデ
ータを囲み、その両端がＰｒｅ−Ａｍｂｌｅ部とＰｏｓ
ｔ−Ａｍｂｌｅ部に挟まれている。そして、このブロッ
クをドライブ６へ出力し、ブロックの書込みが終了（ス
テップＳ２３）した後、ＭＰＵ回路１は、マーク生成回
路５に対してＩＢＧパターンの生成を命令（ステップＳ
２４）し、このことにより、マーク生成回路５はＩＢＧ
パターンを生成し、ドライブ６へそのＩＢＧパターンを
送る（ステップＳ２５）。そして、ドライブ６に送られ
たデータは記録媒体である磁気テープに書込まれる（ス
テップＳ２６）。
ば、ＢＤＭ、ＥＤＭのそれぞれのパターンがユーザーデ
ータを囲み、その両端がＰｒｅ−Ａｍｂｌｅ部とＰｏｓ
ｔ−Ａｍｂｌｅ部に挟まれている。そして、このブロッ
クをドライブ６へ出力し、ブロックの書込みが終了（ス
テップＳ２３）した後、ＭＰＵ回路１は、マーク生成回
路５に対してＩＢＧパターンの生成を命令（ステップＳ
２４）し、このことにより、マーク生成回路５はＩＢＧ
パターンを生成し、ドライブ６へそのＩＢＧパターンを
送る（ステップＳ２５）。そして、ドライブ６に送られ
たデータは記録媒体である磁気テープに書込まれる（ス
テップＳ２６）。
【００１７】次に、図４に示すフローチャートを参照し
ながら説明する。まず、書込まれたデータは直後に読み
取られ、リード回路７にて確認作業が行なわれる（ステ
ップＳ２７）。読み取られたデータは、リード回路７に
送られる（ステップＳ２８）。最初に、ドライブ６から
送られるデータはブロックであるため、リード回路７内
のブロック検出回路１０がブロックを解析し書込みデー
タの確認に必要な情報をＭＰＵ回路１に送る（ステップ
Ｓ２９）。ブロックの出力を完了したドライブ６は続い
てＩＢＧパターンをリード回路７に送る（ステップＳ３
０）。リード回路７ではＩＢＧパターンを受信（ステッ
プＳ３１）し、このことにより、リードコントロール回
路１１とＩＢＧ処理回路８が動作する（ステップＳ３
２）。リードコントロール回路１１は、リードエンド信
号を生成出力し、ＩＢＧ処理回路８はＩＢＧの長さ、分
断のチェックを行い、ＩＢＧパターンの終了時割込み信
号をＭＰＵ回路１に送る（ステップＳ３３）。ＭＰＵ回
路１は、まずリードエンド信号を受信し、書込みデータ
の確認に必要な情報を書込んだデータと照合（ステップ
Ｓ３４）し、書込みが正常に完了したことを確認する
（ステップＳ３５）。書込みに異常があった場合、ＭＰ
Ｕ回路１は再書込み動作を実施するためにドライブ６
へ、一つ前のブロックへの位置づけを命令し、バッファ
回路３内の保持データを使用してデータの書込みを開始
する（ステップＳ４０、及び図５に示すステップＳ４
１，Ｓ４２，Ｓ４３）。
ながら説明する。まず、書込まれたデータは直後に読み
取られ、リード回路７にて確認作業が行なわれる（ステ
ップＳ２７）。読み取られたデータは、リード回路７に
送られる（ステップＳ２８）。最初に、ドライブ６から
送られるデータはブロックであるため、リード回路７内
のブロック検出回路１０がブロックを解析し書込みデー
タの確認に必要な情報をＭＰＵ回路１に送る（ステップ
Ｓ２９）。ブロックの出力を完了したドライブ６は続い
てＩＢＧパターンをリード回路７に送る（ステップＳ３
０）。リード回路７ではＩＢＧパターンを受信（ステッ
プＳ３１）し、このことにより、リードコントロール回
路１１とＩＢＧ処理回路８が動作する（ステップＳ３
２）。リードコントロール回路１１は、リードエンド信
号を生成出力し、ＩＢＧ処理回路８はＩＢＧの長さ、分
断のチェックを行い、ＩＢＧパターンの終了時割込み信
号をＭＰＵ回路１に送る（ステップＳ３３）。ＭＰＵ回
路１は、まずリードエンド信号を受信し、書込みデータ
の確認に必要な情報を書込んだデータと照合（ステップ
Ｓ３４）し、書込みが正常に完了したことを確認する
（ステップＳ３５）。書込みに異常があった場合、ＭＰ
Ｕ回路１は再書込み動作を実施するためにドライブ６
へ、一つ前のブロックへの位置づけを命令し、バッファ
回路３内の保持データを使用してデータの書込みを開始
する（ステップＳ４０、及び図５に示すステップＳ４
１，Ｓ４２，Ｓ４３）。
【００１８】データの書込みが正常に行なわれたことを
確認後、ＭＰＵ回路１は割込み信号（ステップＳ３６）
により、ＩＢＧのチェックを行い（ステップＳ３７）、
ＩＢＧが正常に書かれていることを確認する（ステップ
Ｓ３８）。この時正常にＩＢＧの書込みが完了していれ
ば、ＭＰＵ回路１はバッファ回路３内のデータを破棄
し、ＭＰＵ回路１によって生成されるNEXTREADENABLEフ
ラグをセットして次のデータの書込みを行う（ステップ
Ｓ３９）。異常を検出した場合には、書込みに異常があ
った場合と同様に、一つ前のブロックの終わりまで戻
り、バッファ回路３のデータを使用してデータの再書込
みを実施する（ステップＳ４０、及び図５に示すステッ
プＳ４１，Ｓ４２，Ｓ４３）。
確認後、ＭＰＵ回路１は割込み信号（ステップＳ３６）
により、ＩＢＧのチェックを行い（ステップＳ３７）、
ＩＢＧが正常に書かれていることを確認する（ステップ
Ｓ３８）。この時正常にＩＢＧの書込みが完了していれ
ば、ＭＰＵ回路１はバッファ回路３内のデータを破棄
し、ＭＰＵ回路１によって生成されるNEXTREADENABLEフ
ラグをセットして次のデータの書込みを行う（ステップ
Ｓ３９）。異常を検出した場合には、書込みに異常があ
った場合と同様に、一つ前のブロックの終わりまで戻
り、バッファ回路３のデータを使用してデータの再書込
みを実施する（ステップＳ４０、及び図５に示すステッ
プＳ４１，Ｓ４２，Ｓ４３）。
【００１９】次に図６に示すフローチャートを参照しな
がら読み取り時の動作について説明する。まず、ホスト
装置１２からの命令を受け（ステップＳ５０）、ＭＰＵ
回路１は、ドライブ６へテープの読取りを指示する（ス
テップＳ５１）。読み取られたデータはリード回路７に
送られ、書込みの時と同様に読取りを実施する（ステッ
プＳ５２）。最初に読み取られるデータはブロックであ
るため、リード回路７内のブロック検出回路１０により
ブロックを解析し、ブロックの付加情報(ここではテー
プ管理上与えられたブロック番号など)の抽出とブロッ
クをユーザーデータへ変換し戻す（ステップＳ５３）。
ブロックの出力を完了したドライブ６は、続いてＩＢＧ
パターンをリード回路７に送る。リード回路７ではＩＢ
Ｇパターンを受け、リードコントロール回路１１とＩＢ
Ｇ処理回路８が動作する。リードコントロール回路１１
はリードエンド信号を生成出力し、ＩＢＧ処理回路８は
ＩＢＧの長さ、分断のチェックを行い、ＩＢＧパターン
の終了時割込み信号をＭＰＵ回路１に送る。
がら読み取り時の動作について説明する。まず、ホスト
装置１２からの命令を受け（ステップＳ５０）、ＭＰＵ
回路１は、ドライブ６へテープの読取りを指示する（ス
テップＳ５１）。読み取られたデータはリード回路７に
送られ、書込みの時と同様に読取りを実施する（ステッ
プＳ５２）。最初に読み取られるデータはブロックであ
るため、リード回路７内のブロック検出回路１０により
ブロックを解析し、ブロックの付加情報(ここではテー
プ管理上与えられたブロック番号など)の抽出とブロッ
クをユーザーデータへ変換し戻す（ステップＳ５３）。
ブロックの出力を完了したドライブ６は、続いてＩＢＧ
パターンをリード回路７に送る。リード回路７ではＩＢ
Ｇパターンを受け、リードコントロール回路１１とＩＢ
Ｇ処理回路８が動作する。リードコントロール回路１１
はリードエンド信号を生成出力し、ＩＢＧ処理回路８は
ＩＢＧの長さ、分断のチェックを行い、ＩＢＧパターン
の終了時割込み信号をＭＰＵ回路１に送る。
【００２０】ＭＰＵ回路１は、まずリードエンド信号を
受け、送られてきたブロックの付加情報を確認（ステッ
プＳ５４）し、問題が無ければ上述したNEXTREADENABLE
フラグをセットして、ホスト装置１２へユーザーデータ
の送信を開始する（ステップＳ５６）。付加情報に異常
がある場合は処理を中断し再読み込みを実施する（ステ
ップＳ６１）。付加情報に異常が無い場合は、割込み信
号のタイミングでＭＰＵ回路１はＩＢＧのチェックを行
う（ステップＳ５７，Ｓ５８）。NEXTREADENABLEフラグ
は次のブロック又はマーク検出時にチェックされ、ＭＰ
Ｕ回路１のチェック処理が間に合わない、つまり、ＩＢ
Ｇの長さが短い場合エラーを報告する（ステップＳ５
９）。ここで、エラーが検出されなかった場合、そのま
ま処理を継続する。一方、エラーが検出された場合、Ｉ
ＢＧのチェック結果を確認し、ＩＢＧ異常であればＭＰ
Ｕ回路１にて再読み込み時にエラー無視を実施すること
でブロック又はマークを正常に処理出来る（ステップＳ
６２）。また、ＩＢＧのチェック結果がＩＢＧ正常であ
る場合、テープ読み込み状態の不良とが考えられるた
め、処理を中断し再読み込みを実施する（ステップＳ６
１）。
受け、送られてきたブロックの付加情報を確認（ステッ
プＳ５４）し、問題が無ければ上述したNEXTREADENABLE
フラグをセットして、ホスト装置１２へユーザーデータ
の送信を開始する（ステップＳ５６）。付加情報に異常
がある場合は処理を中断し再読み込みを実施する（ステ
ップＳ６１）。付加情報に異常が無い場合は、割込み信
号のタイミングでＭＰＵ回路１はＩＢＧのチェックを行
う（ステップＳ５７，Ｓ５８）。NEXTREADENABLEフラグ
は次のブロック又はマーク検出時にチェックされ、ＭＰ
Ｕ回路１のチェック処理が間に合わない、つまり、ＩＢ
Ｇの長さが短い場合エラーを報告する（ステップＳ５
９）。ここで、エラーが検出されなかった場合、そのま
ま処理を継続する。一方、エラーが検出された場合、Ｉ
ＢＧのチェック結果を確認し、ＩＢＧ異常であればＭＰ
Ｕ回路１にて再読み込み時にエラー無視を実施すること
でブロック又はマークを正常に処理出来る（ステップＳ
６２）。また、ＩＢＧのチェック結果がＩＢＧ正常であ
る場合、テープ読み込み状態の不良とが考えられるた
め、処理を中断し再読み込みを実施する（ステップＳ６
１）。
【００２１】図７〜図１２は、上述した本発明実施形態
の具体的な構成動作を説明するために引用した図であ
り、それぞれ、ＩＢＧ分断検出回路１６の具体的回路構
成を示す図、ＩＢＧ分断検出回路１６の動作を説明する
ために引用したタイミングチャート、ＩＢＧ終了検出回
路１４の具体的な回路構成（その１）を示す図、ＩＢＧ
終了検出回路１４（その１）の動作を説明するために引
用したタイミングチャート、ＩＢＧ終了検出回路１４の
具体的な回路構成（その２）を示す図、ＩＢＧ終了検出
回路１４（その２）の動作を説明するために引用したタ
イミングチャートである。
の具体的な構成動作を説明するために引用した図であ
り、それぞれ、ＩＢＧ分断検出回路１６の具体的回路構
成を示す図、ＩＢＧ分断検出回路１６の動作を説明する
ために引用したタイミングチャート、ＩＢＧ終了検出回
路１４の具体的な回路構成（その１）を示す図、ＩＢＧ
終了検出回路１４（その１）の動作を説明するために引
用したタイミングチャート、ＩＢＧ終了検出回路１４の
具体的な回路構成（その２）を示す図、ＩＢＧ終了検出
回路１４（その２）の動作を説明するために引用したタ
イミングチャートである。
【００２２】今、ドライブ６が使用する磁気テープの走
行スピードは２ｍ／ｓとする。また、ＩＢＧの長さは２
ｍｍである。このＩＢＧ長は、ＡＮＳＩにより規定済み
である。従って、ＭＰＵ回路１に与えられる処理時間は
約１ｍｓとなる。ブロック検出回路１０はブロックフォ
ーマットに最初に現れるPre-Ambleパターンの検出を以
って、ブロックの検出とする。この時、NEXTREADENABLE
フラグをチェックするタイミング信号であるNEXTREADCH
ECK信号は、このブロック検出から０．２ｍｓ、またマ
ークの検出を始めてから０．１ｍｓ（０．２ｍｍ）に出
力されるものとする。又NEXTREADENABLEフラグをセット
するために各レジスタの確認と判定のために、リードエ
ンド信号をＭＰＵ回路１が受信してから約１ｍｓ程必要
とする（ライト時には１ｍｓ、リード時には最大１ｍ
ｓ）。また、バッファ回路３はバイトシリアルの通常の
メモリであるが、出力の間隔は前述のテープスピードを
考慮し、最大でも２３０ｎｓ(約４ＭＢ転送)程度のアク
セススピードを持つものであればよい。
行スピードは２ｍ／ｓとする。また、ＩＢＧの長さは２
ｍｍである。このＩＢＧ長は、ＡＮＳＩにより規定済み
である。従って、ＭＰＵ回路１に与えられる処理時間は
約１ｍｓとなる。ブロック検出回路１０はブロックフォ
ーマットに最初に現れるPre-Ambleパターンの検出を以
って、ブロックの検出とする。この時、NEXTREADENABLE
フラグをチェックするタイミング信号であるNEXTREADCH
ECK信号は、このブロック検出から０．２ｍｓ、またマ
ークの検出を始めてから０．１ｍｓ（０．２ｍｍ）に出
力されるものとする。又NEXTREADENABLEフラグをセット
するために各レジスタの確認と判定のために、リードエ
ンド信号をＭＰＵ回路１が受信してから約１ｍｓ程必要
とする（ライト時には１ｍｓ、リード時には最大１ｍ
ｓ）。また、バッファ回路３はバイトシリアルの通常の
メモリであるが、出力の間隔は前述のテープスピードを
考慮し、最大でも２３０ｎｓ(約４ＭＢ転送)程度のアク
セススピードを持つものであればよい。
【００２３】以下、本発明により新規に付加されるＩＢ
Ｇ処理回路８の構成動作について、個々の回路構成に着
目して動作説明を行う。尚、ここで、ＩＢＧ長カウント
回路１５、ＩＢＧ分断検出回路１６の基準クロックMCLK
信号は４ＭＨｚとする。図７において、ＩＢＧ分断検出
回路１６は、カウンタ１６１とコンペア回路１６２とフ
リップフロップ（D-F/F）１６３とＯＲ回路１６４で構
成される。カウンタ１６１は、リセット信号として、Ｉ
ＢＧ検出信号を使用し、基準クロック（MCLK）によりカ
ウントアップを無条件に行う。コンペア回路１６２に
は、あらかじめセットした断続許容量(ここではＩＢＧ
規定の１％に相当する０．０２ｍｍ)以上の値がカウン
タ１６１から入力された場合に有効となる信号を出力す
る。フリップフロツプ１６３はＤタイプフリップフロッ
プを使用し、コンペア回路１６２からの信号を前記基準
クロック（MCLK）同期でホールドする。
Ｇ処理回路８の構成動作について、個々の回路構成に着
目して動作説明を行う。尚、ここで、ＩＢＧ長カウント
回路１５、ＩＢＧ分断検出回路１６の基準クロックMCLK
信号は４ＭＨｚとする。図７において、ＩＢＧ分断検出
回路１６は、カウンタ１６１とコンペア回路１６２とフ
リップフロップ（D-F/F）１６３とＯＲ回路１６４で構
成される。カウンタ１６１は、リセット信号として、Ｉ
ＢＧ検出信号を使用し、基準クロック（MCLK）によりカ
ウントアップを無条件に行う。コンペア回路１６２に
は、あらかじめセットした断続許容量(ここではＩＢＧ
規定の１％に相当する０．０２ｍｍ)以上の値がカウン
タ１６１から入力された場合に有効となる信号を出力す
る。フリップフロツプ１６３はＤタイプフリップフロッ
プを使用し、コンペア回路１６２からの信号を前記基準
クロック（MCLK）同期でホールドする。
【００２４】このＩＢＧ分断検出回路１６の動作は図８
にタイミングチャートとして示されている。図中、上か
ら順に、ＩＢＧ検出信号、カウンタ１６１出力、ＩＢＧ
分断エラー信号、基準クロック（MCLK）の各信号波形を
示す。ＩＢＧパタン検出回路１７から出力されたＩＢＧ
検出信号は、記録媒体である磁気テープにＩＢＧパター
ンを検出している間“Ｈｉｇｈ”レベルを維持する。Ｉ
ＢＧ検出信号が“Ｌｏｗ”レベルにになっている間、カ
ウンタ１６１は増加を続ける。つまり、カウント値はＩ
ＢＧの分断の大きさに比例する。カウンタ１６１の値が
あらかじめ設定されているコンペア値を越えると、コン
ペア回路１６２は、ＩＢＧ分断検出信号を出力し、フリ
ップフロップ６３によりホールドされる。ここでは、カ
ウンタ値“２８Ｈ”で許容量の０．０２ｍｍに達するた
め、この値をコンペア回路１６２に設定する。図８に示
すタイミングチャートでは、ＩＢＧの最初の分断はカウ
ント値がコンペア値に満たないため、分断エラー信号は
出力されない。ところが、その後の断続はカウント値が
コンペア値を上まわるためエラー信号がセットされる。
にタイミングチャートとして示されている。図中、上か
ら順に、ＩＢＧ検出信号、カウンタ１６１出力、ＩＢＧ
分断エラー信号、基準クロック（MCLK）の各信号波形を
示す。ＩＢＧパタン検出回路１７から出力されたＩＢＧ
検出信号は、記録媒体である磁気テープにＩＢＧパター
ンを検出している間“Ｈｉｇｈ”レベルを維持する。Ｉ
ＢＧ検出信号が“Ｌｏｗ”レベルにになっている間、カ
ウンタ１６１は増加を続ける。つまり、カウント値はＩ
ＢＧの分断の大きさに比例する。カウンタ１６１の値が
あらかじめ設定されているコンペア値を越えると、コン
ペア回路１６２は、ＩＢＧ分断検出信号を出力し、フリ
ップフロップ６３によりホールドされる。ここでは、カ
ウンタ値“２８Ｈ”で許容量の０．０２ｍｍに達するた
め、この値をコンペア回路１６２に設定する。図８に示
すタイミングチャートでは、ＩＢＧの最初の分断はカウ
ント値がコンペア値に満たないため、分断エラー信号は
出力されない。ところが、その後の断続はカウント値が
コンペア値を上まわるためエラー信号がセットされる。
【００２５】図９は、図２に示すＩＢＧ終了検出回路１
４の一具体例を示す回路図である。ＩＢＧ終了検出回路
１４は、Ｄタイプのフリップフロップ２個１４１，１４
２と、ＡＮＤ回路１４３、インバータ回路１４４，１４
５から成るパルス発生回路で構成される。パルス発生回
路は、基準クロック（MCLK）に同期してＩＢＧ検出信号
の立ち下がり部分でパルスを発生する。図１０にそのタ
イミングチャートが示されている。ＩＢＧ終了検出回路
１４は、ＩＢＧ検出の終了時を検出してパルス信号を出
力する。出力したパルスをトリガにＡＮＤ回路１４３を
介してＭＰＵ回路１に割込み信号を出力する。タイミン
グチャートによれば、ＩＢＧ検出の立ち下がりでパルス
信号（割り込み信号）を出力（図中、丸枠内）してい
る。
４の一具体例を示す回路図である。ＩＢＧ終了検出回路
１４は、Ｄタイプのフリップフロップ２個１４１，１４
２と、ＡＮＤ回路１４３、インバータ回路１４４，１４
５から成るパルス発生回路で構成される。パルス発生回
路は、基準クロック（MCLK）に同期してＩＢＧ検出信号
の立ち下がり部分でパルスを発生する。図１０にそのタ
イミングチャートが示されている。ＩＢＧ終了検出回路
１４は、ＩＢＧ検出の終了時を検出してパルス信号を出
力する。出力したパルスをトリガにＡＮＤ回路１４３を
介してＭＰＵ回路１に割込み信号を出力する。タイミン
グチャートによれば、ＩＢＧ検出の立ち下がりでパルス
信号（割り込み信号）を出力（図中、丸枠内）してい
る。
【００２６】図１１は、ＩＢＧ終了検出回路１４の他の
具体例を示す回路図であり、その動作は図１２にタイミ
ングチャートとして示されている。ＩＢＧの終了位置の
検出において、ＩＢＧ終了からある一定の間ＩＢＧの検
出が無いことを確認することで、マークの境界での誤検
出による終了位置検出回路の誤動作を防止するという効
果が得られる。ここでのＩＢＧ終了検出回路１４はカウ
ンタ１４６と、コンペア回路１４７ならびに２個のＤタ
イプフリップフロップ１４１，１４２とＡＮＤ回路１４
３、そしてインバータ回路１４５で構成される。カウン
タ１４６は、リセット信号としてＩＢＧ検出信号を使用
し、基準クロック（MCLK）の到来によりカウントアップ
を無条件に行う。コンペア回路１４７は、あらかじめセ
ットしたＩＢＧ誤検出チェック区域(ここではＩＢＧ規
定の１％に相当する０．０２ｍｍ)以上の値がカウンタ
１４６から入力された場合に有効となる信号を出力す
る。Ｄタイプフリップフロツプ１４１（１４２）等図９
に示す回路例と同一符号が付されたものは図９のそれと
同じとする。
具体例を示す回路図であり、その動作は図１２にタイミ
ングチャートとして示されている。ＩＢＧの終了位置の
検出において、ＩＢＧ終了からある一定の間ＩＢＧの検
出が無いことを確認することで、マークの境界での誤検
出による終了位置検出回路の誤動作を防止するという効
果が得られる。ここでのＩＢＧ終了検出回路１４はカウ
ンタ１４６と、コンペア回路１４７ならびに２個のＤタ
イプフリップフロップ１４１，１４２とＡＮＤ回路１４
３、そしてインバータ回路１４５で構成される。カウン
タ１４６は、リセット信号としてＩＢＧ検出信号を使用
し、基準クロック（MCLK）の到来によりカウントアップ
を無条件に行う。コンペア回路１４７は、あらかじめセ
ットしたＩＢＧ誤検出チェック区域(ここではＩＢＧ規
定の１％に相当する０．０２ｍｍ)以上の値がカウンタ
１４６から入力された場合に有効となる信号を出力す
る。Ｄタイプフリップフロツプ１４１（１４２）等図９
に示す回路例と同一符号が付されたものは図９のそれと
同じとする。
【００２７】図１１に示すとおり、ＩＢＧ検出信号とパ
ルス発生回路の間にＩＢＧ分断検出回路１６と同じ構造
のカウンタ１４６とコンペア回路１４７を挿入し、ＩＢ
Ｇが終了した後、あらかじめ設定した区域内でＩＢＧの
再検出がなされなければＩＢＧ終了の信号を出力する。
本回路を採用することで、図１２にタイミングチャート
として示すように、ＩＢＧの終了部分でＩＢＧの誤検出
を起こしても、ＩＢＧ終了検出回路は誤検出を行なうこ
とはない。
ルス発生回路の間にＩＢＧ分断検出回路１６と同じ構造
のカウンタ１４６とコンペア回路１４７を挿入し、ＩＢ
Ｇが終了した後、あらかじめ設定した区域内でＩＢＧの
再検出がなされなければＩＢＧ終了の信号を出力する。
本回路を採用することで、図１２にタイミングチャート
として示すように、ＩＢＧの終了部分でＩＢＧの誤検出
を起こしても、ＩＢＧ終了検出回路は誤検出を行なうこ
とはない。
【００２８】ＩＢＧ長カウンタ１５は、ＩＢＧ検出信号
が有効なときのみ、基準クロック（MCLK）をカウントア
ップすることによりその機能を実現する。ＩＢＧパター
ンの検出量は、このＩＢＧ長カウンタ１５によりカウン
トされる値と比例するため、ここでのカウント値は検出
したＩＢＧの長さとなる。構成動作が単純であるため、
回路構成例、ならびに動作タイミングチャートは図示し
ない。
が有効なときのみ、基準クロック（MCLK）をカウントア
ップすることによりその機能を実現する。ＩＢＧパター
ンの検出量は、このＩＢＧ長カウンタ１５によりカウン
トされる値と比例するため、ここでのカウント値は検出
したＩＢＧの長さとなる。構成動作が単純であるため、
回路構成例、ならびに動作タイミングチャートは図示し
ない。
【００２９】図１４〜図１６は、本発明実施形態の動作
を説明するために引用した図であり、書き込み時、ＩＢ
Ｇが規定長の長さがある場合のリードエンド信号、NEXT
READCHECK信号、ＩＢＧ終了検出信号、エラー信号間の
関係を示すタイミングチャート、ＩＢＧが規定長に足り
ない場合の上述した各信号間の関係を示すタイミングチ
ャート、読み取り時ＩＢＧが規定長の長さがある場合の
上述した各信号間の関係を示すタイミングチャートのそ
れぞれを示す。
を説明するために引用した図であり、書き込み時、ＩＢ
Ｇが規定長の長さがある場合のリードエンド信号、NEXT
READCHECK信号、ＩＢＧ終了検出信号、エラー信号間の
関係を示すタイミングチャート、ＩＢＧが規定長に足り
ない場合の上述した各信号間の関係を示すタイミングチ
ャート、読み取り時ＩＢＧが規定長の長さがある場合の
上述した各信号間の関係を示すタイミングチャートのそ
れぞれを示す。
【００３０】以下、図１４〜図１６を参照しながらＩＢ
Ｇパターン読み書き時における具体的動作について説明
する。まず、書込み時、図１４に示すタイミングチャー
トにおいて、前段のブロックを書込んだライト回路２は
続けてＩＢＧパターンを２ｍｍ分ドライブ６へ出力し書
込む。書込んだブロックは書込み確認のためにすぐに読
み取る。ドライブ６がＩＢＧパターンを読み取りはじめ
るとリードコントロール回路１１はリードエンド信号を
出力し、ＭＰＵ回路１へ書込んだデータの確認の開始を
指示する。その後、ＩＢＧ終了検出回路１４によりＩＢ
Ｇ終了検出信号が出力され、ＭＰＵ回路１はＩＢＧ長と
ＩＢＧの断続の有無の確認を開始する。ＭＰＵ回路１に
よりＩＢＧ長、ＩＢＧの断続共に正常であると確認され
ると、ＭＰＵ回路１はNEXTREADENABLEフラグをセットす
る。この時、ＭＰＵ回路１がNEXTREADENABLEフラグをセ
ットするためには、リードエンド信号検出から１ｍｓ必
要とする。この場合ＩＢＧパターンは２ｍｍであるた
め、ＩＢＧ検出開始より１ｍｓ経過している。また、リ
ード回路７は、次のブロックに差しかかるとブロック検
出を行いNEXTREADCHECK信号を出力する。このタイミン
グは、ＩＢＧ検出終了から０．２ｍｓ要するため、NEXT
READCHECK信号はNEXTREADENABLEフラグがセットされた
後に出力され、ＭＰＵ回路１はエラーを検出せず、前段
のブロックの処理は正常に終了し、次のブロックの書込
みを許可する。
Ｇパターン読み書き時における具体的動作について説明
する。まず、書込み時、図１４に示すタイミングチャー
トにおいて、前段のブロックを書込んだライト回路２は
続けてＩＢＧパターンを２ｍｍ分ドライブ６へ出力し書
込む。書込んだブロックは書込み確認のためにすぐに読
み取る。ドライブ６がＩＢＧパターンを読み取りはじめ
るとリードコントロール回路１１はリードエンド信号を
出力し、ＭＰＵ回路１へ書込んだデータの確認の開始を
指示する。その後、ＩＢＧ終了検出回路１４によりＩＢ
Ｇ終了検出信号が出力され、ＭＰＵ回路１はＩＢＧ長と
ＩＢＧの断続の有無の確認を開始する。ＭＰＵ回路１に
よりＩＢＧ長、ＩＢＧの断続共に正常であると確認され
ると、ＭＰＵ回路１はNEXTREADENABLEフラグをセットす
る。この時、ＭＰＵ回路１がNEXTREADENABLEフラグをセ
ットするためには、リードエンド信号検出から１ｍｓ必
要とする。この場合ＩＢＧパターンは２ｍｍであるた
め、ＩＢＧ検出開始より１ｍｓ経過している。また、リ
ード回路７は、次のブロックに差しかかるとブロック検
出を行いNEXTREADCHECK信号を出力する。このタイミン
グは、ＩＢＧ検出終了から０．２ｍｓ要するため、NEXT
READCHECK信号はNEXTREADENABLEフラグがセットされた
後に出力され、ＭＰＵ回路１はエラーを検出せず、前段
のブロックの処理は正常に終了し、次のブロックの書込
みを許可する。
【００３１】ところが、ＩＢＧの長さが規定の長さに足
りない(ここでは１ｍｍとする)場合には、図１５にタイ
ミングチャートとして示すとおり、ＩＢＧ終了信号はリ
ードエンド信号を受信してから０．５ｍｓしか経過して
おらず、NEXTREADENABLEフラグをセットするには更に
０．５ｍｓ程度を必要とする。この時NEXTREADCHECK信
号は、通常通りＩＢＧ検出終了から０．２ｍｓ後に出力
されるため、NEXTREADENABLEフラグがセットされる前に
NEXTREADCHECK信号が出力されてしまい、前段のブロッ
クの書込みの可否に関らずＭＰＵ回路１はエラー信号
（図中、丸枠内）を生成出力する。エラーを検出したＭ
ＰＵ回路１は再書込みを実施する。
りない(ここでは１ｍｍとする)場合には、図１５にタイ
ミングチャートとして示すとおり、ＩＢＧ終了信号はリ
ードエンド信号を受信してから０．５ｍｓしか経過して
おらず、NEXTREADENABLEフラグをセットするには更に
０．５ｍｓ程度を必要とする。この時NEXTREADCHECK信
号は、通常通りＩＢＧ検出終了から０．２ｍｓ後に出力
されるため、NEXTREADENABLEフラグがセットされる前に
NEXTREADCHECK信号が出力されてしまい、前段のブロッ
クの書込みの可否に関らずＭＰＵ回路１はエラー信号
（図中、丸枠内）を生成出力する。エラーを検出したＭ
ＰＵ回路１は再書込みを実施する。
【００３２】読取り時、図１６に示すタイミングチャー
トによれば、前段のブロックを読み込んだリード回路７
は、ブロックの付加情報の抽出とブロックのユーザーデ
ータへの変換を実施する。ブロックを読み終えたドライ
ブ６は、次にＩＢＧパターンの読取りを開始する。ドラ
イブ６がＩＢＧパターンを読み取りはじめると、リード
コントロール回路１１はリードエンド信号を出力し、Ｍ
ＰＵ回路１へブロックの付加情報チェックの開始を指示
する。チェックの結果、問題がなければＭＰＵ回路はNE
XTREADENABLEフラグをセットする(NEXTREADENABLEフラ
グセットにはリードエンド信号受信より最大１ｍｓ必
要)。その後ＩＢＧ終了検出回路１４によってＩＢＧ終
了検出信号が出力され、ＭＰＵ回路１はこのＩＢＧ終了
検出信号により、ＩＢＧ長とＩＢＧの断続の有無を確認
する。
トによれば、前段のブロックを読み込んだリード回路７
は、ブロックの付加情報の抽出とブロックのユーザーデ
ータへの変換を実施する。ブロックを読み終えたドライ
ブ６は、次にＩＢＧパターンの読取りを開始する。ドラ
イブ６がＩＢＧパターンを読み取りはじめると、リード
コントロール回路１１はリードエンド信号を出力し、Ｍ
ＰＵ回路１へブロックの付加情報チェックの開始を指示
する。チェックの結果、問題がなければＭＰＵ回路はNE
XTREADENABLEフラグをセットする(NEXTREADENABLEフラ
グセットにはリードエンド信号受信より最大１ｍｓ必
要)。その後ＩＢＧ終了検出回路１４によってＩＢＧ終
了検出信号が出力され、ＭＰＵ回路１はこのＩＢＧ終了
検出信号により、ＩＢＧ長とＩＢＧの断続の有無を確認
する。
【００３３】リード回路は次のブロックにさしかかると
ブロック検出を行いNEXTREADCHECK信号を出力する(NEXT
READCHECK信号出力にはＩＢＧ終了検出信号受信から
０．２ｍｓ必要)。ここでＩＢＧが規定長の２ｍｍ書か
れている(１ｍｓ)ため、NEXTREADENABLEフラグはNEXTRE
ADCHECK信号出力の前でセットされ、ＭＰＵ回路１はエ
ラーを検出せず、前段のブロックの処理は正常に終了
し、次のブロックの書込みを許可する。しかし、ＩＢＧ
の長さが規定の長さに足りない(ここでは１ｍｍとする)
場合には、書込み時と同様の理由（NEXTREADENABLEがNE
XTREADCHECKに間に合わなかった）によりＭＰＵ回路１
はエラー信号を生成してしまう（図１５参照）。エラー
を検出したときＩＢＧ終了検出信号を既に受信してお
り、ＭＰＵ回路１はＩＢＧが１ｍｍしかないこと(短い)
を承知している。このことにより、再読込時エラーを無
効にすることで前段のデータを正常に読み取り次のブロ
ックの読取りを可能にする。
ブロック検出を行いNEXTREADCHECK信号を出力する(NEXT
READCHECK信号出力にはＩＢＧ終了検出信号受信から
０．２ｍｓ必要)。ここでＩＢＧが規定長の２ｍｍ書か
れている(１ｍｓ)ため、NEXTREADENABLEフラグはNEXTRE
ADCHECK信号出力の前でセットされ、ＭＰＵ回路１はエ
ラーを検出せず、前段のブロックの処理は正常に終了
し、次のブロックの書込みを許可する。しかし、ＩＢＧ
の長さが規定の長さに足りない(ここでは１ｍｍとする)
場合には、書込み時と同様の理由（NEXTREADENABLEがNE
XTREADCHECKに間に合わなかった）によりＭＰＵ回路１
はエラー信号を生成してしまう（図１５参照）。エラー
を検出したときＩＢＧ終了検出信号を既に受信してお
り、ＭＰＵ回路１はＩＢＧが１ｍｍしかないこと(短い)
を承知している。このことにより、再読込時エラーを無
効にすることで前段のデータを正常に読み取り次のブロ
ックの読取りを可能にする。
【００３４】以上説明のように本発明は、ＩＢＧの長さ
を計測するＩＢＧ長カウンタ回路１５、ＩＢＧパタンに
特定の分断があるか否かを検出する分断検出回路１６、
ＩＢＧパタンが終了したことを確認、ＭＰＵ回路へ割込
み信号を供給するＩＢＧ終了検出回路１４、及びＩＢＧ
の不良により再書込みを必要とするとき、ホストへデー
タの再要求を行わずに済むようにデータを保持するバッ
ファ回路３を備え、ＩＢＧ終了検出回路１４によりＭＰ
Ｕ回路１に対し割り込みがあった時のＩＢＧの状態をチ
ェックし、書込み時の問題であればデータの再書込みを
実施し、読み取りの問題であればＭＰＵ回路１に対する
処理変更の条件とすることを要旨とするものであり、こ
のことにより、書込み時、異常なＩＢＧを検出し書き直
しを行うことでＩＢＧの異常を防ぐと共に、読取り時、
ＩＢＧの異常によりデータが読み取れなくなることを防
ぐことが可能となる。
を計測するＩＢＧ長カウンタ回路１５、ＩＢＧパタンに
特定の分断があるか否かを検出する分断検出回路１６、
ＩＢＧパタンが終了したことを確認、ＭＰＵ回路へ割込
み信号を供給するＩＢＧ終了検出回路１４、及びＩＢＧ
の不良により再書込みを必要とするとき、ホストへデー
タの再要求を行わずに済むようにデータを保持するバッ
ファ回路３を備え、ＩＢＧ終了検出回路１４によりＭＰ
Ｕ回路１に対し割り込みがあった時のＩＢＧの状態をチ
ェックし、書込み時の問題であればデータの再書込みを
実施し、読み取りの問題であればＭＰＵ回路１に対する
処理変更の条件とすることを要旨とするものであり、こ
のことにより、書込み時、異常なＩＢＧを検出し書き直
しを行うことでＩＢＧの異常を防ぐと共に、読取り時、
ＩＢＧの異常によりデータが読み取れなくなることを防
ぐことが可能となる。
【００３５】
【発明の効果】以上説明のように本発明によれば、ＩＢ
Ｇをマークの特殊なパターンと考え、ＩＢＧパターン検
出の直後にリードエンド信号を受信してＩＢＧ直前のブ
ロック又はマークの検出に関する正当性のチェックを行
ない且つＩＢＧの終了割り込みによりＩＢＧの異常をチ
ェックし、チェックの結果が妥当なものであれば、次の
ブロック又はマークの処理を許可するフラグをセット
し、ＭＰＵ回路に対して次の処理の実行を許可する構成
とすることにより、データ書き込み時、異常なＩＢＧを
検出してもバッファに保持されたデータに基づき再書き
込みを行うことができ、また、データ読み込み時、異常
なＩＢＧを検出することによりデータが読み取れなくな
ることを防ぐことができる。このことにより磁気テープ
装置の信頼性の向上をはかることができる。
Ｇをマークの特殊なパターンと考え、ＩＢＧパターン検
出の直後にリードエンド信号を受信してＩＢＧ直前のブ
ロック又はマークの検出に関する正当性のチェックを行
ない且つＩＢＧの終了割り込みによりＩＢＧの異常をチ
ェックし、チェックの結果が妥当なものであれば、次の
ブロック又はマークの処理を許可するフラグをセット
し、ＭＰＵ回路に対して次の処理の実行を許可する構成
とすることにより、データ書き込み時、異常なＩＢＧを
検出してもバッファに保持されたデータに基づき再書き
込みを行うことができ、また、データ読み込み時、異常
なＩＢＧを検出することによりデータが読み取れなくな
ることを防ぐことができる。このことにより磁気テープ
装置の信頼性の向上をはかることができる。
【図１】 本発明の実施形態を示すブロック図である。
【図２】 図１に示すＩＢＧ処理回路の詳細を示すブロ
ック図である。
ック図である。
【図３】 本発明実施形態における書込み処理の動作を
示すフローチャートである。
示すフローチャートである。
【図４】 本発明実施形態における書込みデータの読取
り確認時の動作を示すフローチャートである。
り確認時の動作を示すフローチャートである。
【図５】 本発明実施形態における再書込み処理時の動
作を示すフローチャートである。
作を示すフローチャートである。
【図６】 本発明実施形態における読取り処理時の動作
を示すフローチャートである。
を示すフローチャートである。
【図７】 図２に示すＩＢＧ分断検出回路の具体的回路
構成を示す図である。
構成を示す図である。
【図８】 図７に示すＩＢＧ分断検出回路の動作を示す
タイミングチャートである。
タイミングチャートである。
【図９】 図２に示すＩＢＧ終了検出回路の一具体的構
成例を示す回路図である。
成例を示す回路図である。
【図１０】 図９に示すＩＢＧ終了検出回路の動作を示
すタイミングチャートである。
すタイミングチャートである。
【図１１】 図２に示すＩＢＧ終了検出回路の他の具体
的回路構成を示す図である。
的回路構成を示す図である。
【図１２】 図１１に示すＩＢＧ終了検出回路の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図１３】 本発明実施形態において使用されるブロッ
クフォーマットを示す図である。
クフォーマットを示す図である。
【図１４】 本発明実施形態において、書込み時、ＩＢ
Ｇが規定通り書かれている場合のブロックフォーマット
と関連する動作タイミングチャートを示す図である。
Ｇが規定通り書かれている場合のブロックフォーマット
と関連する動作タイミングチャートを示す図である。
【図１５】 本発明実施形態において、ＩＢＧが規定の
半分である場合のブロックフォーマットと関連する動作
タイミングチャートを示す図である。
半分である場合のブロックフォーマットと関連する動作
タイミングチャートを示す図である。
【図１６】 本発明実施形態において、読み取り時、Ｉ
ＢＧが規定通り書かれている場合のブロックフォーマッ
トと関連する動作タイミングチャートを示す図である。
ＢＧが規定通り書かれている場合のブロックフォーマッ
トと関連する動作タイミングチャートを示す図である。
１…マイクロプロセッサ（ＭＰＵ回路） ２…ライト回路 ３…バッファ回路 ４…ブロック生成回路 ５…マーク生成回路 ６…磁気テープ駆動装置（ドライブ） ７…リード回路 ８…ＩＢＧ処理回路 ９…マーク検出回路 １０…ブロック検出回路 １１…リードコントロール回路 １２…ホスト装置 １３…リードエンド生成回路 １４…ＩＢＧ終了検出回路 １５…ＩＢＧ長カウント回路 １６…ＩＢＧ分断検出回路 １７…ＩＢＧパターン検出回路 １８…磁気テープ制御装置（コントローラ）
Claims (11)
- 【請求項１】 マークと同じ書き込みパターンを与える
ことによってブロック間ギャップ（ＩＢＧ）を規定し、
このＩＢＧパターンをリードライトしている間に次ブロ
ックアクセスのための準備を行う、マイクロプロセッサ
によって制御される磁気テープ装置において、前記マイ
クロプロセッサは、ＩＢＧパターン検出の直後にＩＢＧ
直前のブロック又はマークの検出に関する正当性のチェ
ックを行ない、このチェックの結果が妥当なものであれ
ば、次のブロック又はマークのアクセスを許可し、前記
ＩＢＧパターン検出の終了を待って割り込みを受信する
ことにより前記ＩＢＧパターンの状態チェックを行い、
書込み時の問題であれば再書込みを実行し、読み取りの
問題であれば処理変更のための条件とすることを特徴と
する磁気テープ装置におけるブロック間ギャップの検出
方法。 - 【請求項２】 ホスト装置によって生成されるユーザデ
ータをバッファに保持し、磁気テープ媒体に書き込まれ
るブロック形式のデータに変換して磁気テープ駆動装置
に供給して磁気テープ媒体に書き込んだ後、ブロック間
ギャップ（ＩＢＧ）パターンを生成し、このＩＢＧパタ
ーンを前記磁気テープ駆動装置へ供給して磁気テープ媒
体に書き込み、前記ホスト装置から発せられるライトコ
マンドに基づきホスト装置と磁気テープ駆動装置間のデ
ータ転送を制御する磁気テープ制御装置において、前記
ホスト装置からライトコマンドが発せられた後、前記磁
気テープ駆動装置を介してブロックデータを読み取り、
これを解析して書き込みデータの確認に必要な情報を生
成した後、前記ＩＢＧパターンの読み取りを開始し、こ
のＩＢＧパターンの読み取りを開始してから適当なタイ
ミングで出力される特定の信号に基づいて前記書き込み
データとの照合を行い、データの書き込みが正常に行わ
れたことを確認してから、前記ＩＢＧパターンの読み取
りが完了した後に発せられる終了割り込みにより、ＩＢ
Ｇパターン長を計測すると共にＩＢＧパターンに特定の
分断があるか否かについてのチェックを行い、エラーが
確認されなかった場合、前記バッファにおける該当ブロ
ックの内容を消去して次ブロックの書き込みを開始し、
エラーが確認された場合、前記バッファに保持されたデ
ータに基づく該当ブロックの再書き込みを行うことを特
徴とする磁気テープ装置におけるブロック間ギャップの
検出方法。 - 【請求項３】 前記ホスト装置からリードコマンドが発
せられたとき、前記磁気テープ駆動装置を介してブロッ
クデータを読み取り、これを解析して付加情報を抽出し
前記ホスト装置において使用されるユーザデータの形式
に変換して出力した後、前記ＩＢＧパターンの読み取り
を開始し、このＩＢＧパターンの読み取りを開始してか
ら適当なタイミングで出力される特定の信号に基づき前
記入力される付加情報を確認し、異常であれば再読み込
みを実行し、正常であればホスト装置に対して前記デー
タの送信を行い、前記ＩＢＧパターンの読み取りが完了
した後に発せられる終了割り込みにより、ＩＢＧパター
ン長を計測すると共に、ＩＢＧパターンに特定の分断が
あるか否かについてのチェックを行い、エラーが検出さ
れたときに前記ＩＢＧパターンのチェック結果を参照し
て異常であれば再読み込み時にエラーを無視し、正常で
あれば前記各処理を中断して再読み込みを実行すること
を特徴とする請求項２に記載の磁気テープ装置における
ブロック間ギャップの検出方法。 - 【請求項４】 ホスト装置によって生成されるユーザデ
ータをバッファに保持し、磁気テープ媒体に書き込まれ
るブロック形式のデータに変換して磁気テープ駆動装置
に供給して磁気テープ媒体に書き込んだ後、ＩＢＧパタ
ーンを生成し、このＩＢＧパターンを前記磁気テープ駆
動装置へ供給して磁気テープ媒体に書き込むライト回路
を有し、前記ホスト装置から発せられるライトコマンド
に基づきホスト装置と磁気テープ駆動装置間のデータ転
送を制御する磁気テープ制御装置において、前記ホスト
装置からライトコマンドが発せられた後、前記磁気テー
プ駆動装置を介してブロックデータを読み取り、これを
解析して書き込みデータの確認に必要な情報を生成した
後、前記ＩＢＧパターンの読み取りを開始し、このＩＢ
Ｇパターンの読み取りを開始してから適当なタイミング
で出力される特定の信号に基づいて前記書き込みデータ
との照合を行い、データの書き込みが正常に行われたこ
とを確認してから、前記ＩＢＧパターンの読み取りが完
了した後に発せられる終了割り込みにより、ＩＢＧパタ
ーン長を計測すると共にＩＢＧパターンに特定の分断が
あるか否かについてのチェックを行うリード回路と、前
記チェックの結果エラーが確認されなかった場合、前記
ライト制御回路を介して前記バッファにおける該当ブロ
ックの内容を消去して次ブロックの書き込みを開始し、
エラーが確認された場合、前記バッファに保持されたデ
ータに基づく該当ブロックの再書き込みを指示するマイ
クロプロセッサとを有することを特徴とする磁気テープ
装置におけるブロック間ギャップの検出装置。 - 【請求項５】 前記リード回路は、前記ホスト装置から
ライトコマンドが発せられた後、前記磁気テープ駆動装
置を介してブロックデータを読み取るブロック検出回路
と、前記マイクロプロセッサを介し、前記読み取られた
ブロックデータを解析して書き込みデータの確認に必要
な情報を生成した後、前記ＩＢＧパターンの読み取りを
開始し、このＩＢＧパターンの読み取りを開始してから
適当なタイミングで特定の信号を出力するリードコント
ロール回路と、この特定の信号に基づいて前記書き込み
データとの照合を行い、データの書き込みが正常に行わ
れたことを確認した後、前記ＩＢＧパターンの読み取り
が完了した後に発せられる終了割り込みにより、ＩＢＧ
パターン長を計測すると共にＩＢＧパターンに特定の分
断があるか否かについてのチェックを行うＩＢＧ処理回
路と、このＩＢＧ処理回路によりエラーが確認されなか
った場合、前記バッファにおける該当ブロックの内容を
消去して次ブロックの書き込みを開始し、エラーが確認
された場合、前記バッファに保持されたデータに基づく
該当ブロックの再書き込みを指示するマイクロプロセッ
サとを有することを特徴とする請求項４に記載の磁気テ
ープ装置におけるブロック間ギャップの検出装置。 - 【請求項６】 前記リードコントロール回路は、前記磁
気テープ駆動装置を介して供給されるＩＢＧパターンを
前記マイクロプロセッサの制御の下で解析し、前記ＩＢ
Ｇパターンが検出された期間のみ有効となる信号を生成
出力するＩＢＧパタン検出回路と、このＩＢＧパターン
を検出した初期の任意の時点で次データをアクセスする
ための起動信号を生成するリードエンド生成回路を有す
ることを特徴とする請求項５に記載の磁気テープ装置に
おけるブロック間ギャップの検出装置。 - 【請求項７】 前記ＩＢＧ処理回路は、ＩＢＧパターン
の検出が終了したときに前記マイクロプロセッサに対し
て割り込みを発するＩＢＧ終了検出回路と、この割り込
みを受信したマイクロプロセッサにより起動され、前記
検出されたＩＢＧパターンの長さを計測して保持するＩ
ＢＧ長カウント回路と、前記検出されたＩＢＧパターン
の分断個所を検出し、この分断の有無を前記マイクロプ
ロセッサへ通知するＩＢＧ分断検出回路とを有すること
を特徴とする請求項５に記載の磁気テープ装置における
ブロック間ギャップの検出装置。 - 【請求項８】 前記ＩＢＧ終了検出回路は、前記ＩＢＧ
検出信号の立ち下がりでパルスを生成し、この生成され
たパルスをトリガに前記マイクロプロセッサに割り込み
を発するパルス発生回路を有することを特徴とする請求
項７に記載の磁気テープ装置におけるブロック間ギャッ
プの検出装置。 - 【請求項９】 前記ＩＢＧ終了検出回路は、リセット信
号として前記ＩＢＧ検出信号を用い、入力される基準ク
ロックを無条件にカウントアップするカウンタと、あら
かじめセットしてあるＩＢＧ誤検出チェック区域を越え
るカウント値が前記カウンタから出力されたときに有効
となる信号を生成するコンペア回路と、この生成された
パルスをトリガに前記マイクロプロセッサに割り込みを
発するパルス発生回路を有することを特徴とする請求項
７に記載の磁気テープ装置におけるブロック間ギャップ
の検出装置。 - 【請求項１０】 前記ＩＢＧ長検出回路は、前記ＩＢＧ
検出信号が有効な場合のみ前記クロックに同期してカウ
ントアップするカウンタを有することを特徴とする請求
項７に記載の磁気テープ装置におけるブロック間ギャッ
プの検出装置。 - 【請求項１１】 前記ＩＢＧ分断検出回路は、リセット
信号として前記ＩＢＧ検出信号を用い、入力されるクロ
ックによりカウントアップを無条件に行うカウンタと、
あらかじめセットした断続許容量を越える値が前記カウ
ンタを介して入力されたときに有効となる信号を生成す
るコンペア回路と、このコンペア回路出力を前記クロッ
ク同期でホールドして外部へ出力するフリップフロップ
とを有することを特徴とする請求項７記載の磁気テープ
装置におけるブロック間ギャップの検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17020799A JP3334682B2 (ja) | 1999-06-16 | 1999-06-16 | 磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17020799A JP3334682B2 (ja) | 1999-06-16 | 1999-06-16 | 磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001006106A JP2001006106A (ja) | 2001-01-12 |
| JP3334682B2 true JP3334682B2 (ja) | 2002-10-15 |
Family
ID=15900662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17020799A Expired - Fee Related JP3334682B2 (ja) | 1999-06-16 | 1999-06-16 | 磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334682B2 (ja) |
-
1999
- 1999-06-16 JP JP17020799A patent/JP3334682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001006106A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796690A (en) | Disc controller with improved data sync and re-sync mark detection | |
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| KR100391740B1 (ko) | 재생 오류의 처리 방법 및 이를 이용한 디스크 장치 | |
| US20040128565A1 (en) | System for driving clock signal over a bus for a slave device | |
| JP3334682B2 (ja) | 磁気テープ装置におけるブロック間ギャップの検出方法ならびに装置 | |
| US7062682B2 (en) | Data recorder and data recording method avoiding data loss due to data transfer error | |
| EP1524595B1 (en) | Removable media device, host device, program and recording medium thereof | |
| JP3300016B2 (ja) | 通信インターフェイス及び記録装置及び通信制御方法 | |
| JP3251732B2 (ja) | 磁気テープ装置の制御方法及び制御装置 | |
| JPH07281836A (ja) | データ転送方法 | |
| JPH0729318A (ja) | データ記憶システムにおけるトラックスキュー許容限界獲得バースト・シーケンス確認の方法およびシステム | |
| JPS60230233A (ja) | 磁気デイスク読出し制御方式 | |
| JP2854438B2 (ja) | 光ディスク装置のアクセス制御方式 | |
| JPS58223860A (ja) | 磁気デイスク制御装置 | |
| JP2963229B2 (ja) | 磁気テープ記憶装置のテープマーク書込装置 | |
| JPS63317950A (ja) | 磁気テ−プによるデ−タ収録処理方式 | |
| JP2955919B2 (ja) | 磁気カードリーダ・ライタ | |
| JP2629887B2 (ja) | 磁気ディスク処理装置 | |
| JPH06195889A (ja) | 磁気媒体読取装置 | |
| JP2002073284A (ja) | 記録再生装置、記録再生方法、記憶媒体、記録装置および再生装置 | |
| JPH0235605A (ja) | 磁気ストライプ読み取り方式 | |
| JPH0442751B2 (ja) | ||
| JPH02199680A (ja) | 磁気ディスク装置 | |
| JP2002073285A (ja) | 記録データ再生方法および記録再生装置 | |
| JPH06290406A (ja) | 磁気書込装置の書込制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |